JPH08331372A

JPH08331372A - イメージ信号の非整数の解像度変換を行う方法

Info

Publication number: JPH08331372A
Application number: JP8124292A
Authority: JP
Inventors: Robert P Loce; ピーロースロバート; Ronald E Jodoin; イージョードワロナルド; Ying-Wei Lin; ウェイリンイン
Original assignee: Xerox Corp
Current assignee: Xerox Corp
Priority date: 1995-05-26
Filing date: 1996-05-20
Publication date: 1996-12-13
Also published as: DE69611573D1; US5689343A; DE69611573T2; EP0744861A1; EP0744861B1

Abstract

(57)【要約】【課題】イメージの濃度と構造を保存しながら、ハー
フトーン領域の変換に起因するモアレを除去するやり方
で、イメージ信号の解像度を変換する方法を提供する。【解決手段】本方法は、出力画素のインターロック・
クラスタ化配列または非インターロック・クラスタ化配
列のどちらかを用いて、入力イメージの信号レベルから
決めた基準値を各出力画素に対し割り当てる。さらに本
方法は、テンプレートベースの強調（エンハンス）フィ
ルタを使用して、より高い解像度のイメージとして出力
する前に、割り当てた信号レベルをさらに洗練修正す
る、すなわち変更する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般には領域マッピン
グを用いてイメージ信号の非整数の解像度変換を行うこ
とに関し、より詳細には、マップすべき入力イメージ領
域を、そのマッピングに先立って、クラスタに分割し
て、変換を簡単にしかつ高品質の出力イメージ信号を生
成することに関するものである。

【０００２】

【従来の技術】本発明は、ディジタルイメージ信号の処
理に使用され、より詳細には、より高解像度の印刷装置
で高品質の出力を得るために第１解像度のディジタルイ
メージ信号を第２解像度の信号へ変換するのに使用され
る。領域マッピングを用いた非整数の解像度変換の一般
的な手法は、事前に形成した（イメージ信号で表現され
る）画素領域を、異なる解像度（Ｍ₁×Ｍ₂からＮ₁×
Ｎ₂へ）で対応する領域へ「マップ」することである。
この手法では、領域のイメージ内容は最良に維持され、
同時に濃度も領域の全域にわたって保存される。

【０００３】これまで、非整数解像度変換は多くの特許
文献や出版物に開示されている。米国特許第４，８２
７，３５３号（１９８９年５月２日発行）は、２進疑似
ハーフトーンイメージの解像度を変更する方法および回
路を開示している。

【０００４】米国特許第５，２６５，１７６号（１９９
３年１１月２３日発行）は、ルックアップテーブルを用
いてプリンタ解像度をマップする方法および装置を開示
している。

【０００５】米国特許第５，２７０，８３６号（１９９
３年１２月４日発行）は、イメージの解像度を２倍にし
てその２倍にしたイメージを平滑化する操作を中間解像
度に達するまで繰り返し、次に領域マッピング処理を用
いてその中間解像度イメージの解像度を下げて、グレー
スケールイメージを生成するビットマップイメージ変換
方法を開示している。グレースケールイメージはさらに
処理して画質を改善することができる。

【０００６】米国特許第５，３８７，９８５号（１９９
５年２月７日発行）は、非整数変換比を得るため統計的
に生成したテンプレートを用いてビットマップイメージ
の解像度を変換する方法および装置を開示している。

【０００７】Xerox Disclosure Journal, Vol. 4, No.
6, (Nov./Dec. 1979）の 805-807頁のJ. Potter による
“Density Preserving Digital Image Magnifier/Reduc
er”は、縮小／拡大操作の際に濃度を保存するアルゴリ
ズムを開示している。

【０００８】Xerox Disclosure Journal, Vol. 18, No.
2, (March/April 1993), 217-221頁のR. Coward によ
る“Area Mapping Table Look Up Scheme"は、解像度変
換領域マッピングアルゴリズムのためのルックアップテ
ーブル技法を開示する。

【０００９】Xerox Disclosure Journal, Vol. 18, No.
5, (Sept./Oct.1993) 553-562頁のPapaconstantinouに
よる“Hardware Architecture for Resolution Using A
reaMapping"は、解像度変換のため領域マッピングを実
行する並列ハードウェアアーキテクチャを開示してい
る。

【００１０】Xerox Disclosure Journal, Vol. 19, No.
2, (March/April 1994) 173-178頁のH. Kang & R. Cow
ard による"Area Mapping Approach for Resolution,”
は、入力画素と出力画素のサイズが異なることを許す
が、入力領域と出力領域が同一である、領域マッピング
手法を開示している。

【００１１】

【発明が解決しようとする課題】従来の領域マッピング
手法に共通に見られる問題点は、入力イメージのハーフ
トーン領域がモアレ（ビート状人工物）が現れた領域へ
変換される傾向があり、テキストの領域内の個々の文字
がぎざぎざに見えることである。

【００１２】

【課題を解決するための手段】上記の問題を解決するた
め、本発明は、二次元のイメージを表す第１の解像度の
複数の入力イメージ信号をマップし、該第１解像度より
高い第２の解像度の複数の入力イメージを生成し、イメ
ージ出力装置に二次元の出力イメージとして可視化する
ように、画像処理装置において処理を行う方法であっ
て：前記第２の解像度で所定数の出力画素位置を包囲す
るサイズと二次元の形状を有する一組の出力画素位置で
ある、出力画素位置のクラスタを形成し：基準画素位置
の入力イメージ信号レベルに等しい第１の基準値を識別
し：前記出力画素位置のクラスタのイメージ信号レベル
を、前記第１の基準値にセットし：前記基準画素位置を
包囲するウィンドウ内の一組の第１次元の画素位置のイ
メージ信号をテンプレートベースのフィルタと比較し
て、そのマッチを識別し：テンプレートベースのフィル
タのマッチに応答するだけで、第１組の出力画素の少な
くとも１つのイメージ信号レベルを修正する：ことを特
徴とする方法を提供する。

【００１３】本発明の一つの特徴は、解像度変換技法の
基本的問題、すなわち出力イメージにおけるイメージの
濃度及び構造の保存を処理することにある。多くの領域
マッピング技法が同じ目標の達成を目指しているが、本
発明は、それに加えて、入力イメージのハーフトーン領
域の変換に起因するモアレ人工物を除去することを目指
している。

【００１４】本発明の特徴は、上記の問題を軽減する方
法の発見を基礎としている。この方法は出力領域を画素
のクラスタに分割することを基礎にしている。クラスタ
は、高品質の変換を行うためインターロッキング・パタ
ーンまたは非インターロッキング・パターンを作るのに
使用され、そのほかに出力画素値を生成するためテンプ
レートフィルタ出力値と入力画素値の差を計算するのに
使用される。

【００１５】

【発明の実施の形態】本発明の全般的な理解を助けるた
めに図面を参照して説明するが、諸図面を通じて、同じ
要素は同じ参照番号を付して表示してある。本発明を説
明する際に、以下の用語を使用した。

【００１６】用語「データ」とは、情報を表すまたは含
む物理的な信号をいう。データの１項目が多数の可能な
選択肢のうちの１つを表すことができるとき、そのデー
タの項目は、多数の「値」のうちの１つを持つ。

【００１７】用語「データ」は、あらゆる物理的な形態
で存在するデータを含み、一時的なデータ、格納するデ
ータ、または伝送するデータを含む。

【００１８】「データ処理装置」は、データを処理する
物理的な装置である。「画像処理装置」はイメージデー
タを処理するデータ処理装置である。「データプロセッ
サ」または「プロセッサ」はデータを処理することがで
きるあらゆる構成要素または装置であり、１個またはそ
れ以上の中央処理装置、その他の処理構成要素を含むこ
とがある。

【００１９】「イメージ」は、物理的な光のパターンで
ある。イメージは、文字、単語、テキストのほか、図形
などの他の特徴を含むことがある。イメージはそれ自体
がイメージである「セグメント」に分割することができ
る。

【００２０】データ項目は、そのデータ項目がイメージ
を生成する十分な情報を含む場合、そのイメージを「形
成する」。

【００２１】イメージ内の各場所は、「画素」と呼ぶこ
とができる。従って、「画素」は、与えられた装置にお
いてイメージが分割される、またはアクセスされる最小
セグメントである。イメージ（各データ項目が値を与え
る）を形成する配列において、場所の色を表す各値は
「画素値」と呼ぶことができる。各画素値は、たとえば
イメージの「２進形式」のビット、イメージの「グレー
スケール形式」のグレースケール値、またはイメージの
「色座標形式」の一組の色空間座標である。これらの２
進形式、グレースケール形式、および色座標形式はそれ
ぞれイメージを形成する二次元配列である。

【００２２】操作は、それがイメージの一部に関係する
データ項目に対し処理をする場合は「画像処理」を実行
する。

【００２３】画素は、それらの間に他の画素が存在せ
ず、用語「隣接した」に該当する基準に合致する場合
は、イメージの中で「隣人」すなわち「隣接画素」であ
る。もし複数の画素が矩形を構成して、行と列として出
現すれば、各画素は、使用する基準に応じて４または８
個の画素が隣接することになる。

【００２４】「イメージ入力端末」（ＩＩＴと略す）す
なわち「イメージ入力装置」は、イメージを受け取っ
て、イメージのバージョンを形成するデータ項目を生成
することができる装置である。「スキャナ」は、走査操
作たとえばドキュメントをラスタ走査することによって
イメージを受け取るイメージ入力装置である。

【００２５】「イメージ出力端末」（ＩＯＴと略す）す
なわち「イメージ出力装置」は、イメージを形成するデ
ータ項目を受け取って、そのイメージを出力として与え
ることができる装置である。「ディスプレイ」や「プリ
ンタ」は出力イメージを人間の目に見える形で与えるイ
メージ出力装置の例である。ディスプレイが提供する可
視パターンは、「表示したイメージ」または単に「イメ
ージ」である。プリンタが提供する可視パターンは「印
刷したイメージ」または単に「プリント」または「出
力」である。

【００２６】図１は、多機能印刷装置１０の簡単なブロ
ック図である。多機能印刷装置１０はネットワークサー
ビスモジュール１４に有効に接続された印刷機１２を含
んでいる。印刷機１２はスキャナ１８およびプリンタ２
０と連絡するビデオ制御モジュール（ＶＣＭと略す）と
呼ばれる電子サブシステム１６を含んでいる。一つの実
例の場合、ＶＣＭ１６はディジタル複写方式でスキャナ
およびプリンタの動作を調整する。ディジタル複写方式
の場合、スキャナ１８（すなわちＩＩＴ）は、線形走査
アレイ（たとえば、電荷結合素子（ＣＣＤ））を用いて
原稿のイメージを読み取って、収集したアナログビデオ
信号をディジタル信号の線形系列すなわちラスタに変換
する。その後、スキャナ１８に接続された画像処理装置
２２（図２参照）が、信号修正や同種の操作を実行し、
修正した信号を２進信号に変換し、そして随意にその多
レベル信号を圧縮して、電子的な前丁合い（electronic
precollation ; ＥＰＣと略す）メモリ２４に格納する
ことが好ましい。以下、図１の多機能印刷装置について
説明するが、多数のソースから印刷する解像度以外の解
像度でイメージを受け取ることができるすべての印刷装
置に、本発明を利用できることは理解されるであろう。
たとえば、米国特許第５，３０１，０３７号（１９９４
年４月５日発行）に記載されている電子写真式印刷機に
本発明を組み込むことができる。

【００２７】プリンタ２０（ＩＯＴ）はゼログラフィー
印刷機構を備えていることが好ましい。ある実例では、
印刷機構は、ラスタ出力走査装置等の同期装置またはＬ
ＥＤプリントバー等の非同期装置等の露光装置で書き込
まれる複数ピッチ動作式感光ベルト（図示せず）を有し
ている。印刷の場合、ＥＰＣメモリ２４から多レベルイ
メージデータを読み出す同時に、そのイメージデータに
従って露光装置を変調して、感光ベルトの上に潜像を形
成する。次に、多くの既知の現像技術のうちのどれかを
用いて潜像を現像し、現像したイメージをコピーシート
へ転写する。転写したイメージをコピーシートへ定着し
た後、得られたプリントは反転して両面複写するか、ま
たはそのまま出力することができる。開示した実施例の
基礎をなす概念を変更せずに、プリンタがゼログラフィ
ー印刷機構以外の多数の代替マーキング機構を組み入れ
ることができることは理解されるであろう。たとえば、
サーマルインクジェット式またはイオノグラフィック式
プリンタを用いて印刷装置１０を具体化することができ
るであろう。

【００２８】図２に、ビデオ制御モジュール（ＶＣＭ）
１６のブロック図を示す。ＶＣＭ１６はビデオバス２８
を有する。種々の入力／出力手段、データ転送手段、お
よびデータ格納手段はビデオバス２８を介して通信す
る。ビデオバス２８は約６０メガバイト／秒までの維持
可能な帯域を有する高速３２ビット（６４ビットまで拡
張可能）データバースト転送バスであることが好まし
い。ＶＣＭ１６のデータ格納手段は記憶装置、すなわち
ＥＰＣメモリ部３０と大容量メモリ部３２の中にある。
ＥＰＣメモリ部３０はＤＲＡＭコントローラ３３を介し
てビデオバスに接続されたＥＰＣメモリ２４（ＤＲＡＭ
が好ましい）を有している。大容量メモリ部３２はバス
転送モジュール３６Ａを介してビデオバスに接続された
ＳＣＳＩハードドライブ３４を有している。その他の入
力／出力構成要素や処理構成要素はそれぞれバス転送モ
ジュール３６を介してビデオバスに接続することができ
る。ビデオバス２８に、その他の装置（たとえば、ワー
クスーション）を接続できることは理解されるであろ
う。

【００２９】図１および図２に示すように、３つの入力
／出力構成要素、すなわち（１）ファクシミリ（ＦＡ
Ｘ）モジュール４８、（２）スキャナ（ＩＩＴ）１８、
（３）プリンタ（ＩＯＴ）２０がビデオバス２８に動作
可能に接続されている。更に、拡張スロット５０を用い
て、さまざまな構成要素をビデオバス２８に接続するこ
とができる。ＦＡＸモジュール４８の一実施例におい
て、ＦＡＸモジュール４８は、一連の構成要素、すなわ
ちゼロックス適応圧縮／圧縮解除を実行するセクショ
ン、圧縮したイメージデータを拡大縮小するセクショ
ン、圧縮したイメージデータをＣＣＩＴＴフォーマット
へ、またはその逆に変換するセクション、および通常の
通信回線を用いてＣＣＩＴＴフォーマットデータを電話
接続へ、またはその逆に伝送する電話モデムを有してい
るであろう。

【００３０】再び図２を参照すると、ＩＩＴ１８とＩＯ
Ｔ２０は、それぞれ、転送モジュール３６Ｃ，３６Ｄに
よってビデオバス２８に有効に接続されている。その外
に、ＩＩＴ１８とＩＯＴ２０はそれぞれ圧縮器６２と圧
縮解除器６４に動作可能に接続されている。圧縮器６２
と圧縮解除器６４はゼロックス適応圧縮装置を使用する
単一モジュールで提供することが好ましい。ゼロックス
適応圧縮装置は、ゼロックス社（米国）において DocuT
ech ( 登録商標) 印刷装置などの圧縮操作／圧縮解除操
作に使用されてきたものである。

【００３１】図２に示すように、画像処理装置２２を含
むスキャナ１８は注釈／マージ・モジュール６６に接続
することができる。画像処理装置２２は、さまざまな所
望の機能、たとえばイメージ強調(Image Enhancement)
、スレッショールド操作／スクリーニング、回転、解
像度変換、およびＴＲＣ調整を実行するようにプログラ
ムされた１個またはそれ以上の専用プロセッサを備えて
いることが好ましい。これらの１つまたはそれ以上の機
能の選択的付勢は、システムコントローラ（図示せず）
がプログラムした一群の画像処理制御レジスタで調整す
ることができる。これらの機能は「パイプライン」に沿
って配列することが好ましい。イメージデータは「パイ
プ」の一端へ入力され、処理されたイメージデータが
「パイプ」の他端から出力される。後で説明するよう
に、本発明の解像度変換操作は画像処理装置２２におい
て実行することが好ましい。

【００３２】図２の説明を続けると、ＶＣＭ１６の種々
のバスマスタのアービトレーションは、ビデオバスアー
ビタ／バスゲートウェイ７１の中にあるビデオバスアー
ビタ７０によって実行される。ビデオバスアービタ７０
は、どのバスマスタ（たとえば、ＦＡＸモジュール、ス
キャナ、プリンタ、ＳＣＳＩハードドライブ、ＥＰＣメ
モリ、またはネットワークサービス構成要素）がある決
められた時間にビデオバスにアクセスすることができる
か決定する。

【００３３】再び図１へ戻って、ネットワークサービス
モジュール１４のアーキテクチャはパソコンのそれに類
似している。詳しく述べると、標準Ｓバス７２にコント
ローラ（図示せず）が接続されている。ある実例では、
ネットワークインタフェースはコントローラのハードウ
ェア／ソフトウェア構成要素をネットワークのハードウ
ェア／ソフトウェア構成要素に関係付けるのに必要なす
べてのハードウェアとソフトウェアを含んでいる。たと
えば、ネットワークサービスモジュール１４とネットワ
ークの間で種々のプロトコルをインタフェースするため
に、ネットワークインタフェースは数あるソフトウェア
の中から Novell Corp. （米国）から市販されている N
etware (登録商標) を備えることができるであろう。動
作中、ユーザーは複数の電子ページと一組の処理命令を
含むジョブを生成することができる。そのジョブはペー
ジ記述言語（たとえば、PostScript )で書かれた表現に
変換された後、コントローラへ伝送され、たとえば Ado
be Corp.（米国）から市販されているデコンポーザによ
って解釈される（例えば、米国特許第５，２２６，１１
２号参照）。

【００３４】再び図２へ戻って、ネットワークサービス
モジュール１４は、ビデオバスアービタ／バスゲートウ
ェイ７１のバスゲートウェイ８８を介してＶＣＭ１６に
接続されている。ある実例では、バスゲートウェイ８８
はフィールド・プログラマブル・ゲートアレイ（ＦＰＧ
Ａと略す）を含む。バスゲートウェイ８８はホストＳバ
スとＶＣＭビデオバス間の接点になる。バスゲートウェ
イ８８は、ビデオバス実アドレスレンジ内のアドレス空
間にアクセスのために、ビデオバスアドレス変換を実行
し、仮想アドレスをホストアドレスレンジ内の仮想アド
レスとしてホストＳバスへ送る。さらに、メモリからメ
モリへ転送するためのＤＭＡチャンネルがバスゲートウ
ェイ８８の中に具体化されている。特に、バスゲートウ
ェイ８８は、対応するスレーブ構成要素から識別子を得
ることができるように、ビデオバスとＳバス間にシーム
レスアクセスを提供し、バスマスタ（たとえば、転送モ
ジュール３６の１つ）からの仮想ドレスを復号する。印
刷装置１０の多くの構成要素が単一アプリケーション特
定集積回路の形で具体化されることは理解されるであろ
う。

【００３５】図２および図３に示すように、印刷装置１
０は、走査したイメージ、またはビデオバスを経由して
転送されたビデオイメージデータの解像度変換などの操
作を実行する画像処理装置２２を備えている。イメージ
の画素データは複数のイメージ信号で表されていること
が好ましい。画像処理装置２２は領域マッピング手法を
用いて変換できるように、上記画素データをイメージ信
号のウィンドウに分割する働きをする。図３に、は解像
度変換プロセスの種々の段階を詳しく示す。各段階は連
続して起きるのに、変換プロセスは逐次プロセスとして
示してある。これは説明の便宜のためであり、図４およ
び図５に記載したような好ましいハードウェア実施例に
おけるケースでないことを理解されたい。この逐次表現
は、本願発明の係る解像度変換プロセスの説明用に示し
たものであり、実際のハードウェアはビデオデータのス
ループットを改良するように形成されている。

【００３６】図３に示すように、画像処理装置２２（図
２）に対し入力解像度Ｍのイメージセグメントを含む低
解像度の入力ビットマップ１００が与えられる。最初
に、イメージセグメント（複数のディジタルイメージ信
号から成るものが好ましい）に領域マッピング操作（ブ
ロック１０２）を施して、各入力イメージ信号について
１以上のイメージ信号を生成する。領域マッピング操作
の出力は、複数のイメージ信号から成る高解像度のビッ
トマップ１０４である。各入力イメージ信号について作
られた出力信号の数は、変換比（Ｎ₁×Ｎ₂）／（Ｍ₁
×Ｍ₂）の関数として求められる。ここでＮ₁とＮ
₂は、それぞれ、出力イメージの処理方向（副走査方
向）に直交する方向（cross-process すなわち主走査方
向）の解像度と処理方向 (with-processすなわち副走査
方向) の解像度であり、それぞれ、入力イメージの解像
度であるＭ₁（主走査方向）とＭ₂（副走査方向）より
も大きい。多くの場合、解像度は二方向（すなわち上記
直交方向及び処理方向）において同じであり、入力は単
に解像度Ｍを持つと呼ばれ、出力は単に解像度Ｎを持つ
と呼ばれる。たとえば、２４０×２４０ｓｐｉ（スポッ
ト／インチ）の入力イメージ（Ｍ＝２４０）を６００×
６００ｓｐｉの出力イメージ（Ｎ＝６００）へ変換する
場合、その変換比はそれぞれの方向に５：２（これは非
整数の変換を表す）である。出力画素と入力画素の比は
５×５／２×２＝２５／４である。イメージの濃度を正
しく保存するために、各入力画素を約６個の出力画素に
対する基準にすべきである。イメージの構造を最良に維
持し、かつ局所濃度を保存するために、ならして入力画
素を最良に表現する仕方で、６個（約）の画素をクラス
タ化すなわちグループに分けるべきである。

【００３７】ブロック１０２の領域マッピングにおい
て、高解像度のイメージビットマップを生成した後、得
られたイメージセグメントを強調（エンハンス）するた
めに、ブロック１０８のフィルタを適用する。好ましい
実施例の場合、後で説明するように、統計的手法または
同等な方法を用いて生成したテンプレートベースのフィ
ルタを使用してフィルタ１０８の動作を実行する。ビッ
トマップ１０４のイメージ信号に対する操作において、
フィルタ１０８はイメージ信号を低解像度の入力ビット
マップイメージ１００の中に見られるパターンの関数と
して選択的に変更する、すなわち修正する。ブロック１
０８で実行したフィルタ操作で得られたものは、高品
質、高解像度のビットマップイメージ１１０である。こ
のビットマップイメージ１１０は、次に、前述のよう
に、画像処理装置２２からマーキングエンジンすなわち
ＩＯＴ２０へ送られる。ＩＯＴ２０はそのビットマップ
イメージをプリント媒体上に解像度Ｎで表現し、人間の
目に見える形でプリント１１４を作成する。

【００３８】次に図３と共に、図４と図５を参照して本
発明の典型的なハードウェア実施例を説明する。図４お
よび図５は、たとえば２４０×２４０ｓｐｉ（スポット
／インチ）から６００×６００ｓｐｉへの解像度変換を
実施するのに必要な、本発明に係る基本的ハードウェア
構成要素を示す。しかし、これらの解像度に本発明を限
定するつもりはなく、本発明を適用して他の変換比を得
ることができる。入力バッファ１２０は、複数（図示の
例では６個）の直列入力／並列出力のレジスタ１２２ａ
〜１２２ｆから成るデータ格納バッファである。動作に
おいて、入力バッファ１２０は、ビデオバスまたはＩＩ
Ｔからイメージ信号を受け取り、そのセグメントを種々
のレジスタの中に順次入れる。ここで、各レジスタは６
つの隣接したイメージラスタの「垂直」部分からの多数
のイメージ信号を保持する。言い換えると、入力バッフ
ァ１２０に入力イメージの６画素×６画素セグメントか
らのイメージ信号が入っている。しかし、入力バッファ
１２０に格納されたデータは、バッファまたはウィンド
ウの中央に見られる４つの入力画素位置（中央入力画
素）に関連する出力画素を生成するためにのみ使用され
る。

【００３９】図６に示すように、４つの中央入力画素
〔１．１〕、〔１．２〕、〔２．１〕、〔２．２〕は、
解像度変換して、例えば中央入力画素の上に重ねた２５
個の出力画素１１８（各方向に５対２のＮ／Ｍ変換比）
を生成することになっている。図６は、そのほかに、テ
ンプレートと比較するためにバッファすなわちウィンド
ウから選択した入力画素の位置を示す。次に図４および
図５に関連して説明するように、図示した実施例では、
フィルタ操作に、３６個の可能な画素位置のうち２８個
の画素位置からのイメージ信号が使用される。もしバッ
ファすなわちウィンドウをもっと多くの管理可能なサイ
ズ（たとえば２４画素ウィンドウに使用した２４ビッ
ト）に制限するハードウェア制約条件があれば、もっと
少ない画素を使用することができるが、通例は、ウィン
ドウ内の画素の数が多ければ多いほど、より良い結果が
得られる。

【００４０】既述のように、入力バッファ１２０に複数
の画素のためのイメージ信号が入っている。格納後、信
号の一部はインデックスバッファ１２２へ伝えられる。
詳細には、図示した２８ビットインデックス値を生成す
るため、格納された信号は所定の計画すなわち順序でイ
ンデックスバッファ１２２に置かれる。入力バッファ１
２０からイメージ信号を選択し、インデックスバッファ
１２２へ伝えるやり方は、図６に詳細に示したバッファ
に従っている。たとえば一番上のラスタデータについて
は、画素１、３、４、および６のための４つのイメージ
信号だけが左から右の順序で伝えられる。この好ましい
選択計画は、さらに、図４のライン接続によって示して
ある。画素はバッファ１２０に格納された６つのラスタ
セグメントのそれぞれから選択される。

【００４１】選択したイメージ信号がインデックスバッ
ファ１２２に格納された後、ルックアップテーブル（Ｌ
ＵＴと略す）１２６内の記憶場所に対するインデックス
を生成するため、２８ビットのインデックス値がアドレ
スライン１２４に送られる。同時に、４つの中央画素位
置（ 1.1: 1.2: 2.1: 2.2 ）に対応するイメージ信号が
個々の導体１３０を通してデマルチプレクサ（ＤＥＭＵ
Ｘと略す）１３２の入力へ送られる。ＤＥＭＵＸ１３２
から出力するためイメージ信号の１つの選択は、基準値
論理回路１３６から出力された選択信号によって実行さ
れる。

【００４２】基準値論理回路１３６は処理中のイメージ
信号の出力画素位置に基づいて一対の選択信号を出力す
るように設計されている。たとえば、図７に示した非イ
ンターロックした（noninterlocked) 出力クラスタマッ
プを参照すると、出力画素位置 1.1: 2.1: 3.1: 1.2:
2.2: 3.2: 1.3: 2.3: 3.3 のための基準値（すなわち
デフォルト出力値）として、入力画素 1.1 のための基
準値 ( [ 1.1 ]と表す)を用いている。図７に示した残
りの出力画素位置にも、基準値として入力イメージ信号
の同様な割当てが使用される。基準値論理回路１３６
は、画素カウンタ１４０と行カウンタ１４２から信号を
受け取ると、ＤＥＭＵＸ１３２にイメージ信号をライン
１４４に出力することを許すため適当な選択信号を発生
する。実例として、画素カウンタ１４０と行カウンタ１
４２の両方が３またはそれ以下のカウントを示した時は
いつでも（カウンタは１に初期化すると仮定する）、図
７の非インターロックド出力クラスタに従って、入力画
素位置 [ 1.1 ]のためのイメージ信号が選択される。同
様に、両カウンタ１４０，１４２のカウントが４または
それ以上であった時はいつでも、入力画素位置 [ 2.2 ]
のためのイメージ信号が基準値としてＤＥＭＵＸ１３２
から出力されるであろう。このように、基準値論理回路
は、出力画素（それに対し信号が決められる）の位置に
従って、出力する基準値を選択する。

【００４３】同時に、ＬＵＴ１２６内のテンプレートベ
ースのフィルタから出力が生成される。テンプレートベ
ースフィルタはバッファ１２０に格納された入力イメー
ジセグメントの中のイメージ信号の特定パターンを検出
する。所定のパターンを検出したら、ＬＵＴフィルタは
２進値１を出力し、さもなければ値０を出力する。多数
の論理計画を用いてルックアップテーブルを具体化でき
ることは、ディジタル設計技術の専門家は理解されるで
あろう。たとえば、ＬＵＴ１２６を複数のルックアップ
テーブル（たとえば、２５個）として具体化することが
できる。この場合、各ルックアップテーブルが単一ビッ
トを出力し、各出力画素アドレスについてそのうちの１
つが順次選択される。代案として、パターンばかりでな
く出力画素アドレスから成る入力と、かなり大きなルッ
クアップテーブルを用いて、出力画素変化のアドレスと
してイメージ信号を繰り返して出力することができる。
しかし、説明を簡単にするため、ここでは単一ビット出
力ＬＵＴを検討する。従って、ルックアップテーブルを
アドレス指定するのに使用したインデックス値の結果、
事前に形成されたテンプレートパターンが検出された時
はいつでも、ＬＵＴ１２６の出力は１である。ＬＵＴ１
２６の出力は次にＸＯＲ（エクスクルーシブＯＲ）１５
０の入力へ送られ、そこでＤＥＭＵＸ１３２から出力さ
れた基準値を用いて排他的論理和（ＸＯＲ）演算が行わ
れる。このＸＯＲ論理演算の結果、ＬＵＴ１２６が２進
値０を出力した時はいつでも、基準値は出力イメージ信
号バッファ１５２に格納され、ＬＵＴ１２６が２進値１
を出力した時はいつでも、基準信号は出力バッファへ格
納される前に反転される。

【００４４】更に別の代替実施例においては、２１個の
２４ビット入力１ビット出力ルックアップテーブルを使
用してＬＵＴフィルタを完成し、２５個のうち２１個の
出力５９の生成することができる。残りの４個の画素の
ための出力値は、関連入力画素から直接取られる。それ
ぞれが７個のルックアップテーブルを含むＦＰＧＡを計
３個使用して、２１個のルックアップテーブルを完成す
ることができる。各ＦＰＧＡは約１１００個の論理誘導
テンプレートを保持することができる。

【００４５】出力画素アドレスジェネレータ１５４で表
されるように、ＸＯＲ１５０からの２進結果が格納され
る出力バッファ１５２内の記憶場所は、カウンタ１４０
と１４２のそれぞれの画素カウントと行クロックカウン
トの関数として決定される。理解されるように、より高
解像度の出力イメージを生成するために、すべての入力
画素記憶場所が入力バッファの中央画素位置に入れら
れ、それにより各入力画素信号が複数の出力画素信号へ
完全に変換されてしまうまで、入力イメージセグメント
内の連続する入力画素または全イメージについて、図４
および図５に示した装置で実行される前述のプロセス
（図３）を繰り返すつもりであることは理解されるであ
ろう。

【００４６】さらに、 Loce et al. in E. R. Doughert
y, R. P. Loce.“Optimal Mean-Absolute-Error Hit-or
-Miss Filters: Morphological Representation and Es
timation of the Binary Conditional Expectation, ”
SPIE Journal of Optical Engineering, Vol. 32, No.
4, pp. 815-827, April 1993 に記載されているよう
に、ＬＵＴの中に２²⁸の可能なアドレスを持つ必要性が
ないように（２²⁸は典型的なケースの場合であることに
留意されたい）、ＬＵＴの中に格納しなければならない
テンプレートの数を減らすことが可能なことは理解され
るであろう。さらに、カウンタ、デマルチプレクサ、基
準値論理回路、またはルックアップテーブルのうち１つ
またはそれ以上に関連する論理回路は、ゲートアレイ、
現場プログラム可能なゲートアレイ、またはアプリケー
ション専用集積回路（ＡＳＩＣ）など、通常の設計簡素
化構成要素を用いて具体化することができる。上記構成
要素の注目に値する利点は大量生産した場合のコスト削
減とイメージ信号帯域の改善である。

【００４７】図８は、図７に示した出力画素の非インタ
ーロック・クラスタ化方式に対する代案を示す。より詳
細には、図８は、出力プリントの可視モアレ（ビート：
beating)の可能性と、特に入力画素の境界に沿ったエッ
ジ位置エラーを除くように、個々の出力画素記憶場所に
対応付けられた基準値を選択するインターロック・クラ
スタ化方式を示す。図７と図８を比べると、たとえば異
なるレベルの出力画素間の規則的な（真っ直ぐな）境界
は、図８のクラスタの特徴ではないことは明白である。
図８に示したインターロック・クラスタ化は、出力プリ
ントに人間が認識できる構造が入る可能性を除くよう
に、特別の目的をもって設計される。基本的には、イン
ターロック・クラスタ化（図８）は出力イメージ内の分
割画素に沿って一種の半ビット操作（half bitting) を
生成し、それによってＭ解像度の入力イメージとＮ解像
度の出力イメージとの行幅およびドット幅の相違を防止
している。さらに、出力イメージ内のハーフトーンとテ
ィンントはビートを持ち込まずに、解像度変換を行うこ
とができる。非インターロック・クラスタ方式は、最近
接画素補間法（２４０ｓｐｉから６００ｓｐｉへの変換
を説明する実施例の場合、ビット−ダブル、ビット−ト
リプル、行−ダブル、行−トリプルを交互に繰り返す）
の中で用いられる画素グループ化に似ているが、インタ
ーロック・クラスタ化方法は局部濃度、エッジ位置、お
よびストローク幅を保存することを試みる。インターロ
ック・クラスタマッピングを設計するために、最初に入
力画素と出力画素の比（本実施例では、各入力画素につ
き約６つの出力画素）が決定される。次に、同じ基準値
を使用する画素のクラスタが作られる。入力画素の境界
と出力画素の境界が一致しないときは（たとえば、本実
施例のマッピング区域の中央の行）、その境界に沿った
出力画素が隣接する下の画素から交互に割り当てられ
る。エッジが入力イメージの非一致の境界上にあると、
交互の基準クラスタは半ビット構造を形成する。半ビッ
ト構造は、印刷、表示、または観察のプロセスにおいて
物理的に「にじむ」ことがあるので、出力エッジと入力
エッジが同じ場所にあるような外観を与えることがあ
る。実際に、普通の出力エッジは入力エッジと同じ場所
にある。

【００４８】本発明に従って使用したテンプレートベー
ス・ルックアップテーブルは、統計的トレーニングドキ
ュメント設計技法を用いて設計することができる。ルッ
クアップテーブル設計方法はある程度複雑になる。統計
的トレーニングドキュメント設計技法はすべて単一画素
を画素の集合へマップすると記述している。これに対
し、本発明は入力画素グループ（すなわち領域）を出力
画素グループへマップする。本ケースにサンプル位相設
計方法を用いることができるであろう。しかしサンプル
位相とウィンドウ・ステッピングは比較的簡単なやり方
で変更されるであろう。（以下の検討では、単一画素を
画素グループへマップすることを「ポイントマッピン
グ」と呼ぶことに留意されたい）上記の代わりに、よ
り高解像度の整数比マッピングを使用し、そのあと領域
マッピングフィルタを完成するための再定義を行って、
ルックアップテーブルフィルタを設計することもでき
る。

【００４９】次に図９〜図１４を参照して代案の設計技
法を説明する。この実施例では、図９に示した２４０×
２４０ｓｐｉ入力ドキュメントは、６００×６００ｓｐ
ｉ出力ドキュメントへ変換することになっている。前述
のように、入力ウィンドウ２００の４個の中央画素は解
像度変換されて、２５個の出力イメージ画素２０２が生
成される。前述のようにフィルタと関連基準画素を設計
して発明を完成させるために、４個の中央入力画素はそ
れぞれ図１０に示すように一連の２５個の画素へポイン
ト・マップされる。本質的には、これによって２４０×
２４０ｓｐｉから１２００×１２００ｓｐｉへ解像度変
換が行われる。次に、たとえば図１１に示すように、１
２００×１２００ｓｐｉの表現のポイント・マップされ
た画素を６００×６００ｓｐｉの出力の所望の画素位置
の上に置くことができることは判っているので、６００
×６００ｓｐｉの所望の領域マップした表現の関連画素
を表しているとして、ポイント・マップされた出力の個
々の画素を選択することができる。言い換えると、６０
０ｓｐｉ画素の中にある１２００×１２００ｓｐｉ画素
のうちの１つを使用して、まるまる６００×６００ｓｐ
ｉ画素を表すことができる。さらに、図１０の５×５ウ
ィンドウは６×６ウィンドウの４つの可能な位置の１つ
にうまくはまるので（図１１〜図１４に示すように）、
フィルタ全体を複数の５×５ポイント・マッピング・フ
ィルタから成る６×６領域マッピング・フィルタとみな
すことができる。

【００５０】要約すると、本発明は入力イメージの解像
度を入力解像度の非整数倍のより高い解像度へ変換する
方法および装置である。本発明は出力画素のインターロ
ック・クラスタ化方式または非インターロック・クラス
タ化方式のどちらかを用いて、入力イメージの信号レベ
ルから決定した基準値を各出力画素に割り当てる。ま
た、本発明はより高解像度のイメージとして出力する前
に、割り当てた信号レベルをさらに洗練修正する、すな
わち変更するためのテンプレートベースの強調フィルタ
を備えている。

【図面の簡単な説明】

【図１】ネットワーク接続した多機能印刷装置のブロッ
ク図である。

【図２】図１の印刷装置のためのビデオ制御モジュール
のブロック図である。

【図３】図２の画像処理の種々の段階を通るデータの流
れを示す図である。

【図４】画像処理を実行するため使用した回路のな略図
の前半部分を示す図である。

【図５】図４の回路図の後半部分を示す図である。

【図６】典型的な入力画素ウィンドウを示す図である。

【図７】本発明に係る非インターロック出力画素クラス
タ化方式を示す図である。

【図８】本発明に係るインターロック出力画素クラスタ
化方式を示す図である。

【図９】入力解像度ウィンドウの画素位置の上に重ねた
所望の出力解像度イメージの画素位置を示す図である。

【図１０】入力解像度ウィンドウの単一画素位置（点ソ
ース）の上に重ねた、出力解像度より高解像度のイメー
ジの画素位置を示す図である。

【図１１】本発明の一特徴に従って、図９の入力解像度
ウィンドウの上に重ねた、図１０に示した点ソースウィ
ンドウの４つの可能な位置を示す第１の図である。

【図１２】図１１と同様な第２の図である。

【図１３】図１１と同様な第３の図である。

【図１４】図１１と同様な第４の図である。

【符号の説明】

１０多機能印刷装置１２印刷機１４ネットワークサービスモジュール１６ビデオ制御モジュール１８スキャナ２０プリンタ２２画像処理装置２４ＥＰＣメモリ３０ＥＰＣメモリセクション３３ＤＲＡＭコントローラ３４ＳＣＳＩハードドライブ３６バス転送モジュール４８ＦＡＸモジュール６２圧縮器６４圧縮解除器６６注釈／マージ・モジュール８８バスゲートウェイ１００低解像度入力ビットマップ１０２領域マッピング１０４高解像度ビットマップ１０８フィルタ１１０高品質、高解像度ビットマップ１１４プリント１１８出力画素１２０入力バッファ１２２ａ〜１２２ｆ直列入並列出レジスタ１２２インデックスバッファ１２６テンプレートベースのルックアップテーブル
（ＬＵＴ）１３２デマルチプクサ（ＤＥＭＵＸ）１３６基準値論理回路１４０出力画素カウンタ１４２出力ラインカウンタ１４４ライン１５０ＸＯＲ１５２出力イメージ信号バッファ１５４出力画素アドレスジェネレータ２００入力ウィンドウ２０２出力イメージ画素

───────────────────────────────────────────────────── フロントページの続き (72)発明者ロナルドイージョードワアメリカ合衆国ニューヨーク州 14534 ピッツフォードパークエイカーロード 56 (72)発明者インウェイリンアメリカ合衆国ニューヨーク州 14526 ペンフィールドヒルライズドライヴ 119

Claims

【特許請求の範囲】

【請求項１】二次元のイメージを表す第１の解像度の
複数の入力イメージ信号をマップし、該第１解像度より
高い第２の解像度の複数の入力イメージを生成し、イメ
ージ出力装置に二次元の出力イメージとして可視化する
ように、画像処理装置において処理を行う方法におい
て、前記第２の解像度で所定数の出力画素位置を包囲するサ
イズと二次元の形状を有する一組の出力画素位置であ
る、出力画素位置のクラスタを形成し、基準画素位置の入力イメージ信号レベルに等しい第１の
基準値を識別し、前記出力画素位置のクラスタのイメージ信号レベルを、
前記第１の基準値にセットし、前記基準画素位置を包囲するウィンドウ内の一組の第１
次元の画素位置のイメージ信号をテンプレートベースの
フィルタと比較して、そのマッチを識別し、テンプレートベースのフィルタのマッチに応答するだけ
で、第１組の出力画素の少なくとも１つのイメージ信号
レベルを修正することを特徴とする方法。
【請求項２】請求項１に記載の方法において、さら
に、前記第２の解像度で所定数の出力画素位置を包囲するサ
イズと二次元の形状を有する一組の出力画素位置であ
る、出力画素位置の第２のクラスタを形成し、第２基準画素位置の入力イメージ信号レベルに等しい第
２基準値を識別し、前記出力画素の第２クラスタのイメージ信号レベルを、
前記第２の基準値にセットし、前記第２基準画素位置を包含するウィンドウ内の一組の
第１次元の画素位置のイメージ信号をテンプレートベー
スのフィルタと比較してマッチを識別し、前記テンプレートベースのフィルタのもマッチに応答す
るだけで、第２組の出力画素の少なくとも１つのイメー
ジ信号レベルを修正することを特徴とする方法。
【請求項３】請求項２に記載の方法において、前記第
１組の出力画素と第２組の出力画素とがインターロック
されることを特徴とする方法。