JPH08331579A

JPH08331579A - 映像信号処理装置

Info

Publication number: JPH08331579A
Application number: JP7155379A
Authority: JP
Inventors: Takashi Kagawa; 隆賀川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-05-30
Filing date: 1995-05-30
Publication date: 1996-12-13

Abstract

(57)【要約】【目的】輝度系およびクロマ系におけるディレイライ
ンを共通化することができ、さらに、回路規模を小さく
することができる。【構成】ディレイライン５は、ドロップアウト補償の
ための１Ｈディレイラインと、ライン相関型ＹＮＲのた
めのディレイラインと、ライン相関型ＣＮＲとに兼用さ
れる。ディレイライン５の入力側に接続された加算器２
３に対して、トラップ回路２５により帯域制限された輝
度信号と、減算器１４からのクロマ信号とが供給され
る。減算器１１からのノイズが除去された輝度信号が出
力端子１２に取り出され、バンドパスフィルタ２４から
のノイズが除去されたクロマ信号が出力端子２２に取り
出される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、再生輝度信号の帯域
が再生クロマ信号の帯域以上にまで入り込んでいるフォ
ーマット例えばＨｉ８ＶＴＲに適用される映像信号処理
装置に関する。

【０００２】

【従来の技術】図５に、ＶＣＲ（ビデオカセットレコー
ダ）の再生信号系に設ける従来のＳ／Ｎ改善回路の一例
の構成を示す。この図５の構成は、輝度信号帯域がクロ
マ信号の帯域内まで及ぶ場合に適用される。ここでは、
輝度信号専用に第１のディレイライン５を、クロマ信号
専用に第２のディレイライン１５を使用している。

【０００３】図５において、テープから再生され、ＦＭ
復調等の処理で得られた輝度信号が入力端子１からスイ
ッチ回路２の端子ｂ−ｃを介してディレイライン５、減
算器６および遅延回路１０に供給される。ディレイライ
ン５の出力信号が減算器６に供給されると共に、スイッ
チ回路２の一方の入力端子ａに供給される。スイッチ回
路２は、ドロップアウト検出信号Ｓｄで制御され、ドロ
ップアウトが検出された時には入力端子ｂと出力端子ｃ
とが接続され、ディレイライン５の出力によってドロッ
プアウトが補償される。減算器６の出力信号がｆｓｃト
ラップ回路７、リミッタ８および係数器９を介して減算
器１１に供給される。遅延回路１０の出力信号が減算器
１１に供給される。減算器１１からのノイズが除去され
た出力輝度信号が出力端子１２に取り出される。このデ
ィレイライン５、減算器６および減算器１１は、Ｙ信号
クシ型フィルタを構成し、また、ディレイライン５をド
ロップアウト補償にも用いている。

【０００４】また、テープから再生され、周波数変換で
元の搬送周波数ｆｓｃを有するものとされたクロマ信号
が、入力端子１３から減算器１４に供給される。また、
スイッチ回路２０で選択された信号が出力端子ｃから減
算器１４に供給される。減算器１４の出力信号がディレ
イライン１５、減算器１６および加算器１７に供給され
る。ディレイライン１５の出力信号が減算器１６に供給
されると共に、加算器１７に供給される。加算器１７の
出力信号（すなわち、ノイズ成分および色の非相関成
分）がバンドパスフィルタ１８、係数器１９およびスイ
ッチ回路２０の端子ａ−ｃを介して減算器１４に供給さ
れる。スイッチ回路２は非相関検出信号Ｓｃによって制
御され、相関がない場合には入力端子ｂと出力端子ｃ
（固定電圧）とが接続される。減算器１６からのノイズ
が除去された出力クロマ信号が出力端子２２に取り出さ
れる。

【０００５】図６に、輝度信号がクロマ帯域にまで広が
らないフォーマット（８ミリ方式、ＶＨＳ方式など）に
おける従来の構成を示す。この場合には、輝度信号およ
びクロマ信号に対して、共通のディレイラインを使用す
れば良い。図６において、輝度信号が入力端子１からス
イッチ回路２の端子ｂ−ｃを介して遅延回路１０、減算
器６および加算器２３に供給される。また、減算器１４
の出力信号が加算器２３に供給される。ここでは、輝度
入力信号は、クロマ信号と周波数的に干渉しない状態と
なっているため、ディレイライン５の入力側において、
輝度信号とクロマ信号を混合するための加算器２３の前
段に帯域制限するようなフィルタ等を配設する必要がな
い。

【０００６】加算器２３の出力信号がディレイライン
５、減算器１６および加算器１７に供給される。ディレ
イライン５の出力信号がｆｓｃトラップ回路４、減算器
６、加算器１７および減算器１６に供給される。ｆｓｃ
トラップ回路４の出力信号がスイッチ回路２の入力端子
ａに供給される。減算器６の出力信号がｆｓｃトラップ
回路７、リミッタ８および係数器９を介して減算器１１
に供給される。遅延回路１０の出力信号が減算器１１に
供給される。ドロップアウトが補償されると共に、ノイ
ズが除去された出力輝度信号が減算器１１から出力端子
１２に取り出される。

【０００７】クロマ信号が入力端子１３から減算器１４
に供給される。また、スイッチ回路２０で選択された信
号が出力端子ｃから減算器１４に供給される。減算器１
４の出力信号が加算器２３に供給される。加算器１７の
出力信号がバンドパスフィルタ１８、係数器１９および
スイッチ回路２０の端子ａ−ｃを介して減算器１４に供
給される。減算器１６の出力信号がバンドパスフィルタ
２４に供給される。バンドパスフィルタ２４からのノイ
ズが除去された出力クロマ信号が出力端子２２に取り出
される。

【０００８】

【発明が解決しようとする課題】しかしながら、上述し
た従来の図５に示す構成は、輝度信号用とクロマ信号用
とで２つのディレイラインを必要とする。また、図６に
示される構成は、輝度信号帯域がクロマ信号帯域内まで
及んでいる場合は使用できない。例えば、Ｈｉ８フォー
マットのような再生輝度信号の帯域がクロマ信号帯域以
上にまで入り込んでいる状態で、再生系によりＹＮＲ
（ライン相関型輝度信号Ｓ／Ｎ改善回路）処理とＣＮＲ
（ライン相関型クロマ信号Ｓ／Ｎ改善回路）処理とを同
時に実現する場合、輝度信号用およびクロマ信号用にそ
れぞれ１Ｈ（ＮＴＳＣ方式における水平周期）／２Ｈ
（ＰＡＬ方式における水平周期）ディレイラインが必要
であり、８ミリフォーマットのようにディレイラインを
１つにして輝度系およびクロマ系で兼用することができ
なかった。

【０００９】従って、この発明の目的は、輝度系および
クロマ系におけるディレイラインを共通化することがで
き、さらに、回路規模を小さくすることができる映像信
号処理装置を提供することにある。

【００１０】

【課題を解決するための手段】この発明は、ディレイラ
インと、リミッタ回路、係数器および減算器により構成
された経路とを有するライン相関型輝度信号Ｓ／Ｎ改善
回路と、ディレイラインと、加算器、スイッチ回路およ
び減算器により構成された帰還ループとを有するライン
相関型クロマ信号Ｓ／Ｎ改善回路を備え、クロマ信号の
帯域にかからない程度に帯域制限された輝度信号とクロ
マ信号とを加算し、ディレイラインに入力し、ディレイ
ラインの出力をフィルタ処理により輝度信号とクロマ信
号とに分割し、分割で生じた輝度信号と帯域制限を受け
ない元の輝度信号とをライン相関型輝度信号Ｓ／Ｎ改善
回路に供給するようにしたことを特徴とする映像信号処
理装置である。

【００１１】

【作用】輝度信号帯域がクロマ信号帯域以上に広がって
いる場合でも、共通のディレイラインに送られる輝度信
号の帯域をクロマ帯域と干渉しない程度に予め制限す
る。従って、視覚的にノイズの目立つ０〜３ＭＨｚの帯
域のみの輝度信号をクシ型フィルタ処理し、ドロップア
ウト処理による輝度信号の帯域もクロマ信号帯域以下に
制限することで、輝度系およびクロマ系におけるディレ
イラインを共通化できる。

【００１２】

【実施例】以下、この発明の一実施例について説明す
る。図１に、この発明の一実施例のＶＣＲの再生信号系
に設けるＳ／Ｎ改善回路の構成を示す。まず、輝度信号
系について説明する。テープから再生され、ＦＭ復調等
の処理で得られた輝度信号が入力端子１からスイッチ回
路２の端子ｂ−ｃを介して遅延回路１０に供給されると
共に、トラップ回路２５に供給される。

【００１３】この輝度信号は、図４Ａの周波数スペクト
ルで示すように、クロマ信号の帯域以上に高域が伸びて
いるものである。そして、スイッチ回路２はドロップア
ウト検出信号Ｓｄで制御され、ドロップアウトが検出さ
れた時には入力端子ｂと出力端子ｃとが接続され、ディ
レイライン５の出力によってドロップアウトが補償され
る。トラップ回路２５は、減算器１４を介して加算器２
３に供給されるクロマ信号と周波数帯域で互いに干渉し
ないように輝度信号を帯域制限する。トラップ回路２５
の出力信号が加算器２３に供給されると共に、減算器６
に供給される。また、加算器２３にはＣＮＲを構成する
減算器１４の出力信号が供給される。

【００１４】加算器２３での出力信号は、図４Ｂに示す
ように輝度信号の低域成分とクロマ信号と輝度信号の高
域成分とが周波数多重されたものとなる。この加算器２
３の出力信号がディレイライン５に供給される。ディレ
イライン５の出力信号がｆｓｃトラップ回路４、減算器
６、加算器１７および減算器１６に供給される。このｆ
ｓｃトラップ回路４の出力信号がスイッチ回路２の入力
端子ａに供給される。従って、輝度信号のドロップアウ
トが生じた場合、ｆｓｃトラップ回路４を介されたディ
レイライン５の出力信号（ドロップアウトした部分より
も１Ｈ前の、ドロップアウトしていない信号）が、スイ
ッチ回路２の端子ａ−ｃを介して入力輝度信号の代わり
に選択される。このように、ドロップアウト処理のため
の輝度信号は、クロマ信号と重なり合う帯域を含まない
ものであり、これと共に、ｆｓｃトラップ回路４によっ
て、ドロップアウト補償の際にクロマ信号が輝度信号の
出力端子１２に残ることを防ぐことができる。

【００１５】一方、減算器６において、ディレイライン
５の出力信号がトラップ回路２５の出力信号から減算さ
れる。この結果、減算器６の出力信号にはノイズ成分、
輝度信号のライン方向非相関成分およびクロマ成分が存
在する。減算器６の出力信号がｆｓｃトラップ回路７に
供給され、このｆｓｃトラップ回路７によって、クロマ
信号成分が除去される。ｆｓｃトラップ回路７からは、
ノイズおよび非相関成分のみが出力される。

【００１６】ｆｓｃトラップ回路７の出力信号がリミッ
タ８に供給される。リミッタ８により、大振幅非相関成
分が除去される。これは、視覚的に再生画がぼけてしま
うのを防ぐ役割をもつ。リミッタ８の出力信号が係数器
９に供給される。係数器９に供給される信号は、帯域制
限された微小輝度信号非相関成分およびノイズ成分であ
る。この信号が係数器９により、１より小なる係数を乗
じられることによってアッテネートされる。

【００１７】係数器９の出力信号が減算器１１に供給さ
れる。また、減算器１１には遅延回路１０の出力信号が
供給される。遅延回路１０は、トラップ回路２５、減算
器６、リミッタ８および係数器９で生じる遅延量と等し
い遅延量を有する。このように、遅延補償を行うことで
正確なクシ型特性が得られる。減算器１１により、遅延
回路１０を介した帯域制限されていない輝度信号から係
数器９の出力信号が減算される。ドロップアウトが補償
されると共に、ノイズが除去された出力輝度信号が減算
器１１から出力端子１２に取り出される。よって、この
取り出された輝度信号は、図４Ｃに示すようなクロマ信
号帯域以外の輝度信号系のノイズが除去されたものとな
る。すなわち、図４Ｃにおける破線の部分がクシ型処理
された領域を示し、輝度振幅によりクシ型特性の深さが
変わる。

【００１８】次に、クロマ信号系について説明する。テ
ープから再生され、周波数変換で元の搬送周波数ｆｓｃ
を有するものとされたクロマ信号が入力端子１３から減
算器１４に供給される。また、減算器１４にはスイッチ
回路２０の出力端子ｃからの出力信号が供給される。ス
イッチ回路２は、ドロップアウト検出信号Ｓｄで制御さ
れ、ドロップアウトが検出された時には入力端子ｂと出
力端子ｃとが接続され、ディレイライン５の出力によっ
てドロップアウトが補償される。この減算器１４の減算
成分は、クロマ信号クロストーク成分およびノイズ成分
である。

【００１９】減算器１４の出力信号が加算器２３に供給
される。この加算器２３で、減算器１４の出力信号とト
ラップ回路２５からの帯域制限された輝度信号が加算さ
れる。この加算器２３の出力信号の周波数スペクトル
（図４Ｂ）から分かるように、クロマ信号と輝度信号は
互いに干渉していない。加算器２３の出力信号がディレ
イライン５、加算器１７および減算器１６に供給され
る。

【００２０】加算器１７では、加算器２３の出力信号と
ディレイライン５の出力信号が加算される。そして、加
算器１７の出力信号には、クロマクロストーク成分、ク
ロマノイズ成分、クロマのライン方向非相関成分および
帯域制限された輝度信号成分が残る。加算器１７の出力
信号がバンドパスフィルタ１８（機能はバンドパスフィ
ルタ２４のものと同様）に供給される。バンドパスフィ
ルタ１８により、クロマクロストーク成分、クロマノイ
ズ成分およびクロマのライン方向非相関成分であって、
クロマ帯域に含まれる成分が選択的に出力される。

【００２１】バンドパスフィルタ１８の出力信号が係数
器１９に供給される。そして、係数器１９によりアッテ
ネートされる。係数器１９の出力信号がスイッチ回路２
０で選択され、端子ａ−ｃを介して減算器１４に供給さ
れる。減算器１４により、入力クロマ信号から係数器１
９の出力信号が減算される。そして、係数器１９によ
り、１より小なる係数を乗じられることによってアッテ
ネートされる。この係数器１９により、減算されるノイ
ズ量が決まる。

【００２２】一方、減算器１６は、加算器２３の出力信
号からディレイライン５の出力信号を減算することで、
クロストーク除去されたクロマ成分およびクロマ信号
と、帯域的に干渉しない輝度の非相関成分および輝度信
号ノイズ成分が存在する。減算器１６の出力信号がバン
ドパスフィルタ２４（クロマ帯域の信号成分のみを取り
出すためのバンドパスフィルタ）に供給される。バンド
パスフィルタ２４により、クロマ信号が取り出される。
バンドパスフィルタ２４からのノイズが除去されたクロ
マ信号が出力端子２２に取り出される。

【００２３】なお、クロマノイズ成分およびクロストー
ク成分は、減算器１４、加算器２３、ディレイライン
５、加算器１７、バンドパスフィルタ１８、係数器１９
およびスイッチ回路２０で構成される帰還ループを巡回
することで、それらの除去効果がより高められるように
なっている。

【００２４】上述のこの発明の一実施例は、従来の図７
で示す構成に対して、輝度信号系にトラップ回路２５を
新たに配設することによって、共通のディレイライン５
に輝度信号とクロマ信号が周波数帯域的に互いに干渉し
ないで共存することを可能とする。その結果、輝度信号
のクシ型特性帯域（つまりノイズ除去できる帯域）は、
クロマ信号帯域以外になる。しかし、ノイズ成分として
画面上で目につきやすいものは、３ＭＨｚ以下の周波数
の低い帯域である。また、高域のノイズ成分は細かいた
め、多少存在しても低域成分ほどは目立たない。よっ
て、クロマ帯域以外において輝度信号のクシ型処理を行
うことで、ノイズ改善効果を高いものとできる。

【００２５】また、ＶＣＲ等の最終出力信号において、
輝度信号とクロマ信号とを加算して出力する場合、記録
系で輝度信号に残留するクロマ成分と再生クロマ成分と
が干渉しビートを発生する可能性がある。そのため、加
算する前にあらかじめ輝度信号のクロマ帯域にあたる部
分の輝度成分を、適当に減衰させておく必要がある。た
だし、これはこの発明の有無にかかわらず必要なことで
あり、従来と何ら変わらない。

【００２６】さらに、輝度信号のドロップアウト時の出
力信号では、ｆｓｃトラップ回路４によって従来よりも
その帯域が狭められてしまう。しかし、ドロップアウト
補償用の信号成分としては必ずしも全帯域を必要とする
わけではなく、上述の帯域を有していれば視覚的には何
ら問題はない。

【００２７】図２に、この発明の他の実施例のＶＣＲの
再生信号系に設けるＳ／Ｎ改善回路の構成を示す。図２
に示すように、他の実施例では、実施例と異なり、トラ
ップ回路２５が加算器２３の直前に配設されている。こ
の場合、ディレイライン５を介して減算器６に供給され
る経路での遅延時間が、トラップ回路２５に生じる遅延
の分だけ増えてしまう。そのため、これに相当する遅延
量の遅延回路２６を、スイッチ回路２の出力端子ｃと減
算器６の間に配設する必要がある。なお、これ以外の他
の実施例の構成の説明は、一実施例と同一であるので、
簡単のため省略する。

【００２８】図２において、輝度信号系とクロマ信号系
の遅延量の差は、バンドパスフィルタ２４により合わせ
ることが可能である。また、輝度信号のドロップアウト
補償ループ（スイッチ回路２、トラップ回路２５、加算
器２３、ディレイライン５およびｆｓｃトラップ回路４
の系）では、トラップ回路２５の遅延分だけループが長
くなる。この系の遅延量は、輝度信号の低域で１Ｈ（水
平周期）になることが理想であるが、多少増加しても視
覚的に許容できるものである。そして、トラップ回路２
５ではこの遅延量は問題にならない範囲に抑えることが
可能である。

【００２９】図３に、この発明のさらに他の実施例を示
す。さらに他の実施例は、ディジタル処理系のようにデ
ィレイライン５を容易に分割できる場合に適用されるも
のである。図３に示すように、加算器２３に送られる輝
度信号はローパスフィルタ２８により帯域制限される。
このローパスフィルタ２８は、クロマ信号と干渉しない
範囲で最大限まで帯域を確保できるようなローパス特性
を有する。遅延量が増える場合には、輝度信号ドロップ
アウト補償ループの全体の遅延量の１Ｈに対するズレが
ローパスフィルタ２８によって許容できなくなってしま
う。

【００３０】そこで、さらに他の実施例では、ディレイ
ライン５および遅延回路２７の２つに分割し、クシ型フ
ィルタ処理のための１Ｈ遅延信号は遅延回路２７の出力
信号から取り出され、ドロップアウト補償のための１Ｈ
遅延信号はディレイライン５からｆｓｃトラップ回路４
に供給される。ここで、遅延回路２７の遅延量をｆｓｃ
トラップ回路４、スイッチ回路２、ローパスフィルタ２
８および加算器２３の加算した遅延量と等しくすること
で、ドロップアウト補償ループの遅延量を１Ｈとするこ
とができ、正確な補償を実現することができる。なお、
ローパスフィルタ２８は他の実施例のようなトラップ回
路形式でも構わない。

【００３１】なお、上述した実施例におけるＹＮＲおよ
びＣＮＲの構成は一例であって、これらの構成にこの発
明が限定されるものではない。

【００３２】

【発明の効果】この発明は、ディレイラインおよびその
周辺回路を削減できるためコストダウンすることができ
る。そして、回路の削減により消費電力の削減ができる
ので、カメラ一体型ＶＣＲに応用すればバッテリー駆動
時間を伸ばすことができる。また、消費電力の削減につ
ながるため発熱量を下げることができる利点がある。

【００３３】また、この発明は、部品点数を削減できる
ため、部品不良およびマウント不良を減らすことにより
製品の信頼性が向上できる。さらに、部品点数削減によ
り基板面積を小さくできるので、より小型化が可能とな
り製品の持ち運びが便利になる。

【図面の簡単な説明】

【図１】この発明の一実施例の構成を示すブロック図で
ある。

【図２】この発明の他の実施例の構成を示すブロック図
である。

【図３】この発明のさらに他の実施例の構成を示すブロ
ック図である。

【図４】各部の周波数帯域の特性を示す略線図である。

【図５】従来の構成を示すブロック図である。

【図６】従来の構成を示すブロック図である。

【符号の説明】

５ディレイライン１０、２６、２７遅延回路２５トラップ回路２８ローパスフィルタ

Claims

【特許請求の範囲】

【請求項１】ディレイラインと、リミッタ回路、係数
器および減算器により構成された経路とを有するライン
相関型輝度信号Ｓ／Ｎ改善回路と、上記ディレイライン
と、加算器、スイッチ回路および減算器により構成され
た帰還ループとを有するライン相関型クロマ信号Ｓ／Ｎ
改善回路を備え、クロマ信号の帯域にかからない程度に帯域制限された輝
度信号と上記クロマ信号とを加算し、上記ディレイライ
ンに入力し、上記ディレイラインの出力をフィルタ処理
により上記輝度信号と上記クロマ信号とに分割し、分割
で生じた輝度信号と帯域制限を受けない元の上記輝度信
号とを上記ライン相関型輝度信号Ｓ／Ｎ改善回路に供給
するようにしたことを特徴とする映像信号処理装置。
【請求項２】請求項１に記載の映像信号処理装置にお
いて、輝度信号のドロップアウトを、上記ディレイラインの出
力の帯域制限された輝度信号により補償するようにした
ことを特徴とする映像信号処理装置。