JPH08331676A - 分割されたプロセッサを持つ単一段電話通信スイッチ - Google Patents

分割されたプロセッサを持つ単一段電話通信スイッチ

Info

Publication number
JPH08331676A
JPH08331676A JP7332909A JP33290995A JPH08331676A JP H08331676 A JPH08331676 A JP H08331676A JP 7332909 A JP7332909 A JP 7332909A JP 33290995 A JP33290995 A JP 33290995A JP H08331676 A JPH08331676 A JP H08331676A
Authority
JP
Japan
Prior art keywords
tsi
processor
module
time slot
slice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7332909A
Other languages
English (en)
Other versions
JP3712454B2 (ja
Inventor
Menachem T Ardon
ツア アードン メナチェム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Inc
Original Assignee
AT&T Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Inc filed Critical AT&T Inc
Publication of JPH08331676A publication Critical patent/JPH08331676A/ja
Application granted granted Critical
Publication of JP3712454B2 publication Critical patent/JP3712454B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/08Time only switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Telephonic Communication Services (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 少いコストで大きなタイムスロットインター
チェンジ(TSI)ユニットを制御する。 【解決手段】 このTSIユニット1は、任意の入りタ
イムスロットを任意の出タイムスロットと相互接続する
単一段ユニットである。長所として、この大きな単一段
スイッチ内においては閉塞は発生しない。複数のモジュ
ールプロセッサ3がおのおのTSIスライス32の一つ
のグループ2を制御するが、このグループの大きさは、
モジュールプロセッサの能力に合わせて選択される。モ
ジュールプロセッサは互いに通信し、協力して、TSI
ユニットを通じて接続を設定する。各モジュールプロセ
ッサはそのモジュールプロセッサによって処理される端
末に接続された呼に対する終端、発信、入り、或は出プ
ロセスの処理を行なう。長所として、大きな無閉塞TS
Iユニットが、大きな交換システムを、閉塞を発生する
ことなしに、処理する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は大きな電話通信交換網を
制御するための装置に関する。
【0002】
【従来の技術】プロセッサパワーを網容量と整合させる
ための最適構成は、内蔵プログラム制御電子交換システ
ムの設計者に対して常に挑戦的な課題を提供してきた。
オリジナルな交換システム、例えば、No.1ESSTM におい
ては、単一の強力なプロセッサがそのプロセッサの最大
能力までの任意のサイズの多段網スイッチを制御するた
めに使用される。
【0003】単一プロセッサ構成は、通常、補助的な専
用のプロセッサによって増強され、引き続き人気がある
が、ただし、ローカル及びタンデム交換システムのサイ
ズを制限する。さらに、任意サイズシステムに要求され
る単一プロセッサは、小さな交換システムに対してコス
ト面で重い罰則を課す。AT&Tの5ESSRスイッチは、AT&T
Technical Journal、 Vol.64、 No.6、 Part 2、1985年7月
/8月、ページ1305-1564において詳細に説明されている
ように、この問題を、おのおのがそれ自身の交換モジュ
ールプロセッサを持つ複数のスイッチモジュールと、ス
イッチの共通機能を制御するための中央ユニプロセッサ
を提供することによって部分的に解決する。ただし、こ
のシステムは、まだ、このユニプロセッサの能力によっ
て制限され、この中央ユニプロセッサの負荷を複数のモ
ジュールプロセッサに割り当てることによって軽減しよ
うとする試みは、この短所を完全には克服していない。
さらに、現在使用されている従来の時間−空間−時間網
は、全て、望ましくない閉塞を持ち、殆どの接続におい
て使用される二つのタイムスロットインターチェンジ
(TSI)ユニットのおのおの内に生来的な望ましくな
いクロスオフィス遅延を導入し、要求される経路ハント
と関連するリアルタイムに起因するポストダイアル遅延
を増加させる。さらに、AT&T Technical Journal、1994
年11月/12月、ページ 28-38 において説明される、AT&
Tの5ESS(登録商標)スイッチをベースとするAT&T SM-2
000(登録商標)網などの時分割多重網の機能の改良の
結果として、このユニプロセッサが、再びボトルネック
となりはじめた。これらシステムは、大きな単一段デジ
タルスイッチ、例えば、大きなタイムスロットインター
チェンジ(TSI)ユニットの使用を好とするが、ただ
し、大きなスイッチに対して要求される単一段交換網を
制御するために利用できるようなプロセッサが存在しな
い。
【0004】
【発明が解決しようとする課題】従って、従来の技術に
おける一つの問題は、大小両サイズのTSIユニットに
対してコスト効率がよく、プロセッサ資源を処理需要に
整合することができ、さらに、技術の進歩とともにTS
Iユニットのサイズを増加することを可能にする処理装
置が存在しないことである。
【0005】
【課題を解決するための手段】本出願人による発明によ
って上記の問題が解決され、従来の技術に対する貢献が
なされる。本発明は、単一段タイムスロットインターチ
ェンジ(TSI)ユニット(タイムスイッチ)を使用
し、さらに、このタイムスイッチの要素の各サブグルー
プに対して一つのモジュールプロセッサを使用する。そ
して、このサブグループのサイズが、このモジュールプ
ロセッサの能力に整合される。長所として、単一段タイ
ムスイッチにおいては、任意の入力を任意の出力に閉塞
に遭遇することなしに接続することができる。
【0006】一つの好ましい実施例によると、このTS
Iユニットは、スタンドアロン中央局、市外局、タンデ
ム局或は結合された交換システムに対する全ての交換網
接続を確立する。
【0007】本発明の一つの好ましい実施例によると、
このタイムスイッチは、複数の相互接続されたタイムス
ライスに分割され、おのおののタイムスライスが大きな
タイムスロットインターチェンジユニットのタイムスロ
ットの一つのグループへの送信及びこれからの送信のた
めに使用される。各モジュールプロセッサは、タイムス
ライスの一つのグループを制御し、このグループのサイ
ズは、そのモジュールプロセッサの能力及びそのモジュ
ールプロセッサのタイムスライスを通じて交換されるト
ラヒックのタイプに整合するように選択される。長所と
して、タイムスイッチ全体の内の各モジュールプロセッ
サによって制御される部分のサイズがそのモジュールプ
ロセッサの処理能力に整合される。
【0008】本出願人の発明の一つの特定の実現による
と、このタイムスイッチに対する呼制御プロセッサは一
群のスイッチモジュールプロセッサと一つの中央プロセ
ッサから構成される。これらモジュールプロセッサはパ
ケット網を通じて互いにフレキシブルに交信する。
【0009】別の方法として、各プロセッサが、メッセ
ージを送信するための、タイムスイッチを通じて他の全
てのプロセッサに接続された、自身の専用のタイムスロ
ットを持つようにすることも考えられる。長所として、
これらプロセッサは、タイムスロットインターチェンジ
ユニットの能力を使用して互いに交信するために専用の
パケット網を必要としない。
【0010】本発明の一つの好ましい実施例によると、
中央プロセッサは、出呼に対するトランクの選択などの
機能を遂行する。一方、タイムスロットインターチェン
ジユニットは無閉塞スイッチであるために、その接続の
一端の所の交換モジュールプロセッサには、他端の所の
端末と通信するために、選択された周辺タイムスロット
のある接続に使用されるタイムスロットを指定する識別
を知ることのみを要求される。経路ハントは必要でない
ためにこの機能は中央プロセッサによって遂行される必
要はない。
【0011】発信呼を別の交換システムに接続したい場
合、終端番号の識別が発信元を処理する交換モジュール
プロセッサ、つまり、発信プロセッサから、中央プロセ
ッサに送信される。中央プロセッサは、すると、この呼
を処理するためのトランクを選択し、発信交換モジュー
ルプロセッサに、そのプロセッサに出トランクの識別を
通知する一つのメッセージを送り返す。発信モジュール
プロセッサは、次に、その出トランクが接続されたタイ
ムスライスを制御するプロセッサ(つまり、終端モジュ
ールプロセッサ)に一つのメッセージを送り、そしてそ
のプロセッサに、発信回線を出トランクに接続するため
のタイムスロットの識別を送る。終端モジュールプロセ
ッサは、すると、その出トランクを捕捉する。出トラン
クの周辺タイムスロットは発信回線に接続されるべきタ
イムスロットを識別する。終端モジュールプロセッサ
は、次に、発信交換モジュールプロセッサによって示さ
れたタイムスロットへのそのタイムスロットの接続を制
御し、発信モジュールプロセッサに対応する接続を制御
するように要求する。
【0012】本出願人の発明の一つの代替構成において
は、中央プロセッサは使用されず、代わりに、中央プロ
セッサの機能が一つ或は複数のモジュールプロセッサに
割り当てられる。ただし、この機能は、集中方式にとど
まる。長所として、小さなスイッチの場合、追加の中央
プロセッサが必要とされない。
【0013】被呼電話番号(局内呼或は入り呼)への接
続の場合は、その中に宛先電話番号が発見されるべき1
000個の電話番号のブロックに対する翻訳情報を持つ
モジュールプロセッサがその宛先回線を処理するタイム
スイッチ位置及び従ってプロセッサを指定する。
【0014】局内トランクの使用を必要とする発信呼の
場合は、発信プロセッサにある与えられたセットの宛先
に対するトランクをハントする任務を持つプロセッサの
識別が提供される。これは、この好ましい実施例におい
ては、中央プロセッサとされ、代替実施例においては、
モジュールプロセッサの一つとされる。トランクハント
プロセッサは、次に、トランクを選択し、その選択を発
信プロセッサに報告する。発信プロセッサは、次に、選
択されたトランクを制御するための終端プロセッサを識
別する。終端プロセッサはトランクにアクセスするため
のタイムスロットを選択する。代替実施例においては、
異なるセットの宛先へのトランクをハントするために別
個の異なるモジュールプロセッサが使用される。
【0015】長所として、この好ましい或は代替実施例
においては、任意の呼に対して、一つのプロセッサが発
信或は入りプロセスを制御する任務を持ち、第二のプロ
セッサ(これは、第一のプロセッサと同一であってもよ
い)が、終端及び出プロセスを制御する責務を持つ。長
所として、多くの交換システムが、発信及び着信プロセ
スと協力するように設計されるために、これら交換シス
テムを制御するためのソフトウエア変換が比較的単純に
なる。
【0016】
【実施例】図1は本出願人の発明の基本原理を説明する
ブロック図である。図面全体を指すブロック1は、複数
のTSIスライス(図3に詳細に示される)と別の複数
の交換モジュールプロセッサ3を含む一つの大きな単一
段タイムスロットインターチェンジ網から構成される。
個々の交換モジュールプロセッサはグループのTSIス
ライスを制御して、一つのTSIスライスグループ2を
形成する。このTSIスライスグループは制御の点から
見ると一つの実体であるが、ただし、TSIユニット1
全体として、その中においては、ユニット1の任意のT
SIスライスの任意のタイムスロットと、同一或は他の
任意のTSIスライスの任意の他のタイムスロットとの
間で接続を作ることができる一つの単一段TSIシステ
ムを構成する。これら接続は、第一のタイムスロットか
ら第二のタイムスロットにデータを運ぶために接続が確
立されると、反対方向の第二のタイムスロットから第一
のタイムスロットにデータを運ぶ対応する接続が自動的
に確立されるような双方向接続として設定される。幾つ
かの代替の実施例においては、実際に経路を確立する制
御信号は、制御されているタイムスライスグループのモ
ジュールプロセッサではなく、他の別のTSIユニット
のプロセッサから発せられるが;ただし、この場合も、
接続を確立するための情報源は、制御されているタイム
スライスグループのモジュールプロセッサである。
【0017】ここに開示される好ましい実施例による
と、各TSIスライスグループは、そのTSIスライス
グループに接続された回線及びトランクを処理するため
に、それ自身のサービス回路グループに接続される。図
2及び3との関連で後に説明されるように、これらサー
ビス回路は、そのグループの一つ或は複数のTSIスラ
イスに、周辺装置をそのTSIスライスに接続するため
の装置を介して接続される。これは、回線或はトランク
と、一つのサービス回路との間に接続を確立することを
可能にする。サービス回路としては、二重トーン多重周
波数(DTMF)受信機、トーン生成器及びデータトランシ
ーバ(例えば、CCS7メッセージを他の交換システムと交
換するための装置)、警報(呼出し音)回路などのユニ
ットが含まれる。幾つかのケースにおいては、これらサ
ービス回路は、回線或はトランクユニットと関連付けら
れる。例えば、警報(呼出し音)回路は、回線ユニット
と直接に関連する回路によって提供される。会議回路な
どのような、ロウラナー複合(グローバル)サービス回
路に対しては、サービス回路は個々の全てのTSIグル
ープに対しては提供されず、サービス回路への接続は、
二つのTSIスライスグループのモジュールプロセッサ
によって、これらの制御下にて処理される。
【0018】各モジュールプロセッサには、そのプロセ
ッサが制御するTSIスライス内の一つ或は複数のタイ
ムスロットへの接続も提供される。これによって、ある
モジュールプロセッサと、サービス回路或はデータリン
クコントローラなどのユニットとの間の、直接データ接
続が可能となり、あるいは、適当である場合は、TSI
ユニットに交換可能に接続された設備と、モジュールプ
ロセッサとの間に、データ接続を確立することが可能に
なる。
【0019】共通チャネル信号法を使用するトランクの
場合は、共通チャネル信号法メッセージは、TSIユニ
ットに、一つ或は複数のTSIスライスの一つ或は複数
のタイムスロットにおいて入り、そのTSIスライスを
制御するためのモジュールプロセッサにルートされる。
このプロセッサは、次に、CCS7メッセージを、そのCCS7
メッセージと関連するトランクがそれに終端するTSI
スライスを制御するモジュールプロセッサにルートす
る。
【0020】図2は一つのTSIスライスグループの図
である。加えて、図2は、TSIユニット1全体を処理
するクロック生成器35と、TSIスライスグループ2
の全てのTSIスライスを処理する同期生成回路36を
示す。幾つかの代替実施例においては、単一の同期生成
器によって数個のタイムスライスグループが処理され
る。図2は、さらに、入力/出力リード28が、このT
SIスライスグループに接続された回線、トランク、デ
ータリンク、及び他の回路とインタフェースするため
に、周辺ユニット29に接続されることを示す。これら
ユニットの一つは、図1との関連で前に説明されたサー
ビス回路27である。もう一つは、このTSIスライス
グループのモジュールプロセッサであるが、これは、あ
るTSIスライスへのアクセスを得るための周辺システ
ム29の一つへの接続31を持つ。この好ましい実施例
の基本TSIスライスグループについては、1994年
7月19日付けで、C.Aaron とR.J.Canniff に交付され
た米国特許5,331,632号において説明されてい
るのでこれを参照されたい。
【0021】図2は、TSIスライスグループ間の接続
についても示す。これら接続は、バックプレーンとリー
ド束48として作られ、これは、ある特定のTSIスラ
イスグループに専用に使用されるバックプレーンの部分
から外に延び、次のグループへのリード束46として扱
われる。同様に、前のグループからのリード束48は、
このグループの第一のモジュールのリード束46とな
る。リード束47は、全てのTSIスライスグループを
横断し、最終的には、第一のTSIスライスグループ内
の第一のTSIスライスのリード束46として終端され
る。
【0022】図2は、本発明によるタイムスロットイン
ターチェンジスライスグループ2の一つの実施例を示
す。複数のタイムスロットインターチェンジスライス3
2は、実質的に同一の機能及び動作を持つ物理的に別個
のモジュール或は印刷回路基板を表わす。この実施例に
おいては、タイムスロットインターチェンジスライスT
SI/0−TSI/nが、タイムスロットインターチェ
ンジグループ2を構成するために採用される。各TSI
スライス32は、バックプレーン34に結合される。バ
ックプレーン34は、これら複数のTSIスライスを互
いに相互接続し、さらに、チャネル28を介して、イン
タフェースユニット(図示なし)に相互接続する機能を
持つ。共通のクロック生成器35(この出力はTSIユ
ニット1全体によって使用される)と、個別の同期生成
器36(この出力はTSIグループ2によって使用され
る)によって、これらTSIスライス及び直列並列変換
器38にクロック情報と、同期情報が提供される。同期
生成器は、モジュールプロセッサ20にも結合され、ス
イッチコントローラとタイムスロットインターチェンジ
スライス32との間のクロック及び同期動作を可能にす
る。直列並列変換器38は、スイッチコントローラとタ
イムスロットインターチェンジスライスとの間のデータ
通信リンクを提供する。スイッチコントローラは、制御
バス52を介して、タイムスロットインターチェンジス
ライスにインストラクションを提供し、TSIスライス
の入力タイムスロットと出力タイムスロットの相関、及
び後に説明されるTSIスライスの他の幾つかの機能を
制御する。ここでは、バスという用語は、全ての形式の
通信路を指すために使用される。
【0023】各TSIスライス32と他のデバイスとの
間には、バックプレーン34を介して、複数の通信チャ
ネルが存在する。双方向入力/出力チャネル(I/O)
40は、外部ソースから送られた入力データを、チャネ
ル28とバックプレーン34を介して、TSIスライス
32に結合する。チャネル40は、また、TSIスライ
スから送出される出力データを、チャネル28とバック
プレーン34を介して、外部デバイスに運ぶ。この出力
データは、TSIスライス32内に格納される入り方向
タイムスロット情報の選択された一つの中に含まれる情
報から派生される。通信チャネル42は、クロック情報
と同期情報を、TSIスライス32とクロック/同期生
成器36との間で結合する。
【0024】各TSIスライスによってチャネル40上
に受信される入力データは、入り方向スロットデータ
(ISD)としてチャネル44上に再配達され、チャネ
ル46上で、入り方向タイムスロット情報の並列フレー
ムとして結合される。こうして、配達バス46は、これ
ら複数のTSIスライスによって各TSIフレームにお
いて受信された入り方向データの全てのフレームを含
む。1TSIフレームは、その間に、ある入力データの
フレームがチャネル40を介して受信され、対応する出
力データのフレームがチャネル40上に送信される時間
期間から構成される。バス46から送られる入り方向フ
レーム内に含まれる情報は、1TSIクロック期間だけ
TSIスライス0内に格納され、通信チャネル48を介
して、次の隣りのTSIスライス1に再送される。1T
SIクロック期間は、バス46を介して、入力データの
1セットのフレームを受信するために要求される時間で
あり;これは、また、バス48を介して、入力データの
1セットのフレームを送出するために要求される時間で
もある。こうして、1TSIフレームにおいて受信され
る入力データの全体は、次々と、チャネル46を介し
て、各TSIスライスによって受信され、各スライス内
のメモリ要素49内に格納され、チャネル48を介し
て、隣接する次のTSIスライスに送出される。このよ
うにして、各スライスは、これら情報を、“ディジーチ
ェーン”技法を用いて、隣接する次のスライスに再伝送
する。当業者においては、この一例としてのスライスグ
ループ実施例において最後のスライスであるTSIスラ
イスnは、さらに、この最後のTSIグループの最後の
スライス内の情報を、次のグループの最初のTSIスラ
イスに再伝送する要件を持つことを理解できるものであ
る。TSIスライスの製造を標準化し、更なる成長を収
容するために、バス48が、最後のTSIスライスグル
ープのTSIスライスnによってバックプレーンにルー
トバックされる。ただし、このバックプレーンの所のこ
のバス上への情報の転送は使用されない。
【0025】出方向タイムスロットデータ(OSD)
は、チャネル或はバス50によって運ばれる。出方向タ
イムスロットデータ(OSD)は、各TSIスライス内
に格納された選択された入り方向タイムスロット情報か
ら構成され、チャネル40上の出力データとして、バッ
クプレーン34を介して、外部デバイスに再伝送され
る。入り方向タイムスロット情報の選択機能には、一つ
の入り方向タイムスロットを一つの出方向タイムスロッ
トに交換する技法が用いられる。各TSIスライスがあ
るTSIフレーム間の全ての入り方向タイムスロットを
格納するために、出方向タイムスロットデータ(OS
D)は、任意の入り方向タイムスロット内に含まれる情
報に対応する出方向タイムスロット情報を運ぶことがで
きる。後に詳細に説明されるように、出方向タイムスロ
ットデータ(OSD)の選択は、各TSIスライス上の
制御ランダムアクセスメモリ(CRAM)によって決定され
る。この制御メモリは、スイッチコントローラ20か
ら、直列並列変換器38によって、各TSIスライスの
制御メモリに向かう制御バス52上に伝送される制御情
報を格納する。
【0026】TSIスライスの数が増加すると、TSI
スライス0から最後のTSIスライスに配達されるべき
入り方向データに対する伝播遅延も増加する。各TSI
スライスは少なくとも1TSIクロック期間の遅延を導
入する。ただし、タイミング上の考慮のために、追加の
TSIクロック期間(遅延)、例えば、バス46上にタ
イムスロットデータを受信するための1クロック期間
(遅延)、及びタイムスロットデータをバス48を介し
て次のTSIスライスに送出するための1つのクロック
期間(遅延)を導入することが要望される。データは外
部源から、各TSIスライスによって、チャネル40を
介して、フレーム同期にて、受信される。同様にして、
出力データは、望ましくは、各TSIスライスによって
チャネル40を通じて、外部デバイスに、フレーム同期
にて、送出される。このディジーチェーン配達技法によ
って導入されるこの遅延のために、各TSIスライス
は、好ましくは、チャネル40上に送出されるべき出力
データを、そのTSIスライスのTSIスライス0に対
する相対的な位置との関係で再同期する。一つのTSI
スライス当り2つのTSIクロック期間が使用される場
合は、TSIスライス0は、ディジーチェーンデータ伝
送によるTSIユニットのTSIスライス0と、そのT
SIユニットのTSIスライスNとの間の遅延を考慮す
るために、最高、2×(N−1)クロック期間の伝送再
同期遅延を導入する。ここで、Nは、そのTSIユニッ
トに対するTSIスライスの数に等しい。各TSIスラ
イスは、入りタイムスロットデータをチャネル46と4
8上に異なるTSIクロック期間において受信するが、
出力データについては、好ましくは、チャネル40を介
して、フレーム同期にて、送出する。
【0027】バスはTSIスライスを相互接続するため
の二重リグの機能を果たす。従来の技術、例えば、合衆
国特許第4,460,994号において示されるよう
に、二重リングは、このリングの一つのポイントの所の
ノードの故障が検出されたときにあるリングからのデー
タを他方のリングに伝送するためのリング間バイパスを
提供することによって、より信頼性を向上させることが
できる。この場合、各TSIスライス(或は各TSIス
ライスグループ)の所で、バス46と47の間に交換可
能な接続を提供することによって、このリングをより信
頼性の高いものにし、TSIスライスの一つが故障した
ときに、生き残ることができるようにすることができ
る。
【0028】図3は、本発明の一つの実施例に従うタイ
ムスロットインターチェンジスライス32のブロック図
である。インタフェースモジュールIF0−IF3は、
8個のペアから成る二重通信チャネルの4つ、つまり、
TSIリンク0−0、0−1;1−0、1−1;2−
0、2−1;3−0、3−1を、4つの入りスロットデ
ータ(ISD)チャネルと、4つの出方向スロットデー
タ回線OSD0−OSD3にリンクする。各インタフェ
ースモジュールは、データの2:1ファンイン/ファン
アウトを許すマルチプレクサとして機能し、交換モジュ
ール20によって、制御バス52を通じて送られるコマ
ンドによって制御される。
【0029】制御ランダムアクセスメモリユニットCRAM
0-CRAM3 は、スイッチコントローラから、制御バス52
を介して送信された制御(コマンド)データを受信及び
格納する。各CRAMは、バス54によって、静的ランダム
アクセスメモリユニットSRAM0-SRAM9 と関連するアドレ
ス及びチップ選択回線に接続される。あるTSIフレー
ム内の各入り方向タイムスロットは、SRAM0-SRAM9 内の
別個のあらかじめ定められたメモリアドレスの所に格納
される。各CRAMは、各SRAM内の各メモリ位置にアドレス
する能力を持つ。このアクセス能力は、出力タイムスロ
ットの際に、伝送のための一つの入り方向タイムスロッ
トに対応する情報を選択するために使用される。
【0030】各CRAMは、また、チャネル56によって、
対応する振幅制御読出し専用メモリAROM0-AROM3 にも接
続される。各AROMは、検索テーブルとして機能し、SRAM
から選択された情報を出力データとして再伝送する前に
調節(コンディショニング)するために使用される。AR
OMアドレシングは、SRAM内のある位置から取り出された
PCMデータと、対応するCRAMからチャネル56を通じ
てAROMに送信される制御データによって決定される。チ
ャネル61上にAROMによって出力されるデータは、SRAM
から受信された、増加された、変化されない、或は低減
された振幅を持つPCMデータを表わす。各CRAMは、対
応するAROMに、減衰或は増幅が提供されるべきであるか
否か、及び、そうである場合は、その量を決定する制御
情報を提供する。各CRAMは、チャネル58によって、対
応するセレクタSEL0-SEL3 に接続される。CRAMからチャ
ネル58を介して送信された選択コマンドに応答して、
各セレクタは、SRAMの一つを選択し、選択されたSRAMの
あるアドレス位置に格納されている情報をそのセレクタ
の出力として回線60上に結合する。
【0031】入力バス46が各SRAMに結合されるが、こ
れは、各TSIスライス当り4つのバスから構成され
る。こうして、この実施例においては、バス46は、4
0(4×10)個の別個のバスから構成され、おのおの
のバスは、1TSIフレームにおいて入り方向タイムス
ロットデータの一つのフレームを運ぶ。各SRAMに結合さ
れた出力バス48も、同様に構成され、SRAM内に格納さ
れた情報を次のTSIスライスに運ぶ。こうして、SRAM
0-SRAM9 は、全部で、情報の40フレームを格納する必
要がある。各SRAMとCRAMの編成が以下に説明される。読
み易さのために、図3にはクロック信号は示されない。
ただし、当業者においては、クロック信号が図3に示さ
れる各要素に配達されることを理解できるものである。
【0032】図4は、本出願人の発明のプロセッサ複合
体の好ましい実施例のブロック図である。各モジュール
プロセッサ3は、パケットスイッチ7に接続される。こ
のタイプの構成は、多数の短いメッセージがTSIユニ
ットを制御する全てのプロセッサの間で交換されるため
に必要となる。このパケットスイッチは、例えば、上に
言及のAT&T Technical Joural、1985年7月、8月、ページ
1341-2において説明されているAT&Tの 5ESS Rスイッチ
のメッセージスイッチのようなユニットであり得る。こ
の好ましい実施例においては、中央プロセッサ5も、こ
のパケットスイッチに接続される。この好ましい実施例
においては、この中央プロセッサは、集中ベースにて遂
行された方がよい機能を遂行する。この一例として、出
呼に対する出トランクを選択するプロセスがあり、この
プロセスの集中制御により、管理上の大きな長所が得ら
れる。この集中プロセッサの役割を、複数のモジュール
プロセッサの一つの機能の一部として実現することも、
或は、異なる中央プロセッサの機能を異なるモジュール
プロセッサに割り当てることも考えられる。これら代替
間の選択は、これら機能に対して要求される処理の量に
依存する。つまり、分散処理構成と比較した場合の集中
構成によって達成される効果に依存する。
【0033】パケットスイッチ7は、また、データリン
クを介して、オプレーション支援システム9に接続され
るが、このデータリンクは、TSIユニットを通じて交
換することも、或は直接に接続することも考えられる。
この接続は、オペレーション支援システムが、モジュー
ルプロセッサ及び中央プロセッサの局データベースなど
のデータメモリを更新することを可能にし、また、オペ
レーション支援システムが、これらプロセッサから状態
情報を読出すことを可能にする。
【0034】モジュールプロセッサとパケットスイッチ
の間の接続は、専用のデータリンクを介して行なうこと
もできるが、この好ましい実施例においては、TSIユ
ニットを介して行なわれる。
【0035】一つの代替の実施例においては、プロセッ
サ間の通信は、専用のタイムスロットを介して直接に行
なわれる。ただし、このような構成では、各プロセッサ
が、複数のチャネルを通じてメッセージを受信すること
を要求され、パケットスイッチを通じての一つの接続を
使用する場合と比較して、率直でないように考えられ
る。これは、特に、プロセッサ間で、短いデータが多
数、流れる場合はそうである。
【0036】図5−7は、このシステム内で処理される
基本タイプの電話呼、つまり、局内呼、出呼、及び入り
呼を示す。局内呼或は出呼は、電話加入者がオフフック
になったときに開始される(動作ブロック102、図
5)。この発呼を検出した回線ユニットは、この事象を
報告するメッセージを、それにその電話加入者が接続さ
れているTSIスライスを制御するモジュールプロセッ
サに送る(動作ブロック104)。回線ユニットは、こ
の状態をモジュールプロセッサに、オンフックとなった
回線の識別をそれから導出することができるメッセージ
と、報告される信号がオフフックへの遷移であることを
示す指標とを、送ることによって報告する。これらメッ
セージは、制御バス52を通じて、モジュールプロセッ
サに送られる。モジュールプロセッサは、すると、加入
者と、加入者信号を検出するためのサービス回路を含む
デジタルサービスユニット27との間に、TSIスライ
スグループを通じて、双方向接続を設定する。モジュー
ルプロセッサは、モジュールプロセッサ内に格納されて
いるレコードから発呼加入者のサービスのクラスを得る
(このレコードは、オペレーション支援システム及び/
或は集中プロセッサの大容量メモリ内にバックアップさ
れている)。このサービスのクラスの翻訳を使用して、
モジュールプロセッサは、デジタルサービスユニット2
7から送信された受信数字を解析し、被呼者の基本特性
を決定する。テスト110において、これが局内呼であ
るか否か決定される。局内呼でない場合は、図6の動作
が、動作ブロック200から開始・実行される。局内呼
である場合は、発呼加入者を処理するモジュールプロセ
ッサが、被呼者を処理するモジュールプロセッサの識別
を決定する(動作ブロック112)。この決定は、以下
の幾つかの方法の一つによって行なわれる。つまり、例
えば、各モジュールプロセッサが各番号ブロックに対す
る装置番号翻訳のためのダイレクトリを持ち、各モジュ
ールプロセッサがどのモジュールプロセッサが電話番号
のどのブロックに対する翻訳を持つかを示すテーブルを
持つようにすることもできる。次に、該当するモジュー
ルプロセッサが、被呼電話番号と関連するモジュールプ
ロセッサを識別するために、或はその電話番号が単一の
回線を持つ場合は、装置番号を識別するために、照会さ
れる。この該当するモジュールプロセッサが、次に、発
信加入者を処理するモジュールプロセッサに、この情報
を送り、発信加入者のモジュールプロセッサが、この情
報から終端モジュールプロセッサの識別を決定する。こ
れが好ましい実施例による方法である。別の方法とし
て、各モジュールプロセッサが、各電話番号に対する終
端回線、従って、終端モジュールプロセッサを直接に識
別する完全のセットの翻訳を持つようにすることもでき
る。第三の代替として、中央プロセッサを使用して、終
端回線及び終端モジュールプロセッサを識別するため
に、及び、終端モジュールプロセッサによってその呼の
終端部分を正しく制御するために要求される装置番号翻
訳に対するダイレクトリを作成することも可能である。
【0037】その終端番号が、一つの終端番号が通常異
なるTSIスライス及びTSIスライスグループに終端
する傾向のある多重回線ハントグループの番号である場
合は、特別な問題が発生する。このために、この好まし
い実施例においては、装置番号翻訳に対するダイレクト
リを作成するプロセッサは、そのグループの空いた回線
から要求される終端回線を選択する動作も遂行する。こ
の方法は、一つのプロセッサのみが、任意の特定の電話
番号に対する翻訳を遂行する場合には、単純であるが、
ただし、全てのプロセッサに電話番号翻訳機能を付与さ
れる場合は、それほど簡単ではない。従って、後者のケ
ースにおいては、ある一つのプロセッサが、多重回線ハ
ントグループに対する選択を遂行するように割り当てら
れ、このプロセッサによって発信プロセッサに必要とさ
れる情報が提供される。
【0038】この時点で、発信プロセッサは、終端回線
及びその終端回線を処理するモジュールプロセッサ(終
端モジュールプロセッサ)の識別を持つこととなる。発
信モジュールプロセッサは、終端モジュールプロセッサ
と通信し、これら二つは、協力して、TSIユニットを
通じて、発呼加入者と被呼加入者との間に接続を確立す
る(動作ブロック114)。この協力は、発信モジュー
ルプロセッサが発信加入者に接続可能なタイムスロット
を選択し、終端モジュールプロセッサが終端加入者に接
続可能なタイムスロットを選択することによって達成さ
れる。こうして選択されるタイムスロットは当初アイド
ルであるために(そうでない場合はこれらは選択されな
い)、これら二つのタイムスロットの間には、自動的に
一つの経路が存在し、この経路は、発信加入者に接続さ
れたTSIスライス内のメモリと、終端加入者に接続さ
れたTSIスライス内のメモリを初期化することによっ
て確立される。
【0039】その後、発信モジュールプロセッサが発信
回線を制御し(動作ブロック116)、終端モジュール
プロセッサが終端回線を制御する(動作ブロック11
8)。これは、呼制御の一つの好ましいモードに準拠す
るものであり、ここでは、別個のプロセスが、回線から
回線、或は回線からトランクへの接続の各半分を制御す
るために、一つのプロセッサの制御下で、使用される。
その後、電話加入者の片方がオンフックとなる(動作ブ
ロック120)。この動作に応答して、発信モジュール
プロセッサがTSIユニットを通じてのこの接続を切断
する(動作ブロック122)。発信モジュールプロセッ
サが次に発信回線を回復させ(動作ブロック124)、
次に、終端モジュールプロセッサが終端回線を回復させ
る(動作ブロック126)。
【0040】図6は、出呼に関して遂行される動作の流
れ図である。初期動作に関しては、図5に、判定ブロッ
ク110まで示される。判定ブロック110の判定にお
いて、これが局内呼でないことが決定された場合は、こ
れは出呼であり、発信モジュールプロセッサは中央プロ
セッサによるトランクハントを要求する(動作ブロック
200)。(これは、図4との関連で説明された好まし
い実施例に対するものであり、本出願人の発明による代
替実施例においては、別個の中央プロセッサは要求され
ないことに注意する。)中央プロセッサは、その呼を完
結するためのトランクグループと、そのトランクグルー
プ内の空いたトランクを識別し、発信モジュールプロセ
ッサに、そのトランクグループと選択された空いたトラ
ンクの設備位置と識別を通知する。呼に対して空いたト
ランクを選択するための様々なオプションが当業者にお
いては理解できるものである。例えば、中央プロセッサ
が、モジュールプロセッサによる選択のために空いたト
ランクのリストを送る方法も考えられる。次に、発信モ
ジュールプロセッサが出トランクを処理するためのモジ
ュールプロセッサ(つまり、出モジュールプロセッサ)
を識別する(動作ブロック204)。発信モジュールプ
ロセッサと出モジュールプロセッサが協力して、TSI
ユニットを通じて接続を確立する(動作ブロック20
6)。その後、発信モジュールプロセッサが発信回線を
制御し(動作ブロック208)、出モジュールプロセッ
サが出トランクを制御する(動作ブロック210)。後
者の動作には、出トランクの他端の所の交換システムに
制御信号を送る動作が含まれる。これに用いられる信号
法が、共通チャネル信号法である場合は、出モジュール
プロセッサが、出トランクの他端の所の交換システムに
伝送されるべきCCS7メッセージ、このケースにおいて
は、初期アドレスメッセージを作成する。このメッセー
ジが、次に、出モジュールプロセッサからデータリンク
コントローラに送られる。この好ましい実施例において
は、このメッセージは、TSIを通じての接続を使用し
てデータリンクコントローラに伝送される。ただし、替
実施例として、これらモジュールプロセッサを相互接続
するパケットスイッチをデータリンクコントローラに接
続することも考えられる。多重周波数(MF)信号法が
使用される場合は、出モジュールプロセッサは、被呼番
号を、こうして接続された交換システムに伝送するため
のMF送信機を捕捉する。ここで、このMF送信機は、
この送信及びその後の対話を、TSIユニット内の、動
作ブロック206との関連で説明された出トランクにア
クセスするために使用されたそれと同一のタイムスロッ
トを使用する接続を使用して行なう。
【0041】図7は、入り呼を処理するために遂行され
る動作の流れ図である。入り呼は、以降、入りモジュー
ルプロセッサと称されるモジュールプロセッサによって
処理されるトランクとの関連で受信される。入りモジュ
ールプロセッサが受信するCCS7メッセージは、CCS7メッ
セージを受信するモジュールプロセッサからその入りモ
ジュールプロセッサにルートされたCCS7メッセージか、
特定の入りトランクを含むトランクグループに向けられ
たCCS7メッセージのいずれかである。入りモジュールプ
ロセッサは、終端モジュールプロセッサを識別するが
(動作ブロック254)、これは、本質的に動作ブロッ
ク112(図5)において説明された動作と同一であ
る。終端モジュールプロセッサは、次に、終端回線のク
ラスの翻訳を得るが(動作ブロック256)、これは、
本質的に図5との関連で前に説明された動作ブロック1
13と同一の動作である。タンデム呼の場合は、遂行さ
れるトランク翻訳動作は、出呼に対するそれと類似し、
終端動作は、発信モジュールプロセッサによって遂行さ
れたこれら動作が、ここでは、入りモジュールプロセッ
サによって遂行される点を除いて、出呼に対して遂行さ
れたそれと同一である。その後、入り呼の場合は、入り
モジュールプロセッサと終端モジュールプロセッサが協
力して、TSIを通じて、入りトランクから終端回線へ
の接続を確立するが(動作ブロック258)、これは、
図5の動作ブロック114において遂行される動作と本
質的に同一である。その後、終端モジュールプロセッサ
が終端回線を制御し(動作ブロック260)、入りモジ
ュールプロセッサが入りトランクを制御する(動作ブロ
ック262)。出トランクとの関連で説明されたよう
に、入りモジュールプロセッサによる入りトランクの制
御には、そのトランクが共通チャネル信号法トランクで
ある場合は、そのトランクの他端の所の交換システムと
のCCS7メッセージの交換が含まれる。
【0042】図8は、TSIユニットのグループ1が、
時分割多重スイッチ(TMS)15を使用していかに相
互接続されるかを示す。この時分割多重スイッチは、例
えば、前述の文献において説明されているAT&Tの5ESSス
イッチ内で使用されるタイプのスイッチである。このタ
イプのスイッチに対しては、TSIユニット1への接続
は、5ESSスイッチにおいて使用されるのと類似する
網制御及びタイミング(NCT)リンク16を介して確
立される。各TSIスライスグループ2からTMS15
への複数の接続を確立することによって、各TSIスラ
イスグループのモジュールプロセッサは、時分割多重ス
イッチ(TMS)への接続を作るために中間プロセッサ
を必要としないために、5ESSスイッチ内の個々のモ
ジュールプロセッサによって遂行されるのと本質的に同
一の機能を遂行することができる。さらに、各TSIユ
ニットは、前に述べたように、そのTSIユニット内
で、呼を確立することができる。遠隔TSIユニットに
対しては、このTSIユニット内で呼を確立する機能に
よって、遠隔ユニットに対する重要な要件であるスタン
ドアロン機能が達成される。長所として、この構成は、
ここに説明されるTSIユニットを使用する非常に大き
なスイッチを可能にする。
【0043】このTMSはまた各モジュールプロセッサ
からパケットスイッチ7(図4)にアクセスするために
使用することもできる。別の方法として、各TSIユニ
ットから直接リンクによってこれらモジュールプロセッ
サをパケットスイッチに接続することもできる。
【0044】比較的少数のTSIユニットを持つ大きな
スイッチに対しては、TSIユニット間リンク、例え
ば、図8に示される点線のリンク17を時分割多重スイ
ッチの代わりに使用することもできる。これは、TSI
ユニット間を流れるトラヒックの量が比較的少ない場合
に、1992年6月2日付けでArdon らに交付された米
国特許第5,119,366号において説明されている
ようにTSIユニット内接続を優先する意識的な努力が
なされるときは、ここに開示されるユニットと同じ位い
大きなユニットに対して有効である。
【0045】上の説明は本発明の一つの好ましい実現に
すぎないことを理解されるべきである。当業者において
は本発明の範囲から逸脱することなく他の様々な構成を
考案できるものである。本発明は、従って、特許請求の
範囲に示される定義によってのみ限定されるものであ
る。
【図面の簡単な説明】
【図1】大きな単一段TSIユニットとそのコントロー
ルを示すブロック図である。
【図2】図1のTSIユニットのサブユニットのブロッ
ク図である。
【図3】図1のTSIユニットのサブユニットのブロッ
ク図である。
【図4】図1のTSIユニットを制御するためのプロセ
ッサ複合体のブロック図である。
【図5】本出願人の発明に従う局内呼、出呼及び入り呼
を確立する方法の流れ図である。
【図6】本出願人の発明に従う局内呼、出呼及び入り呼
を確立する方法の流れ図である。
【図7】本出願人の発明に従う局内呼、出呼及び入り呼
を確立する方法の流れ図である。
【図8】時分割多重スイッチによって相互接続された図
1の複数のTSIユニットを含む大きな交換システムの
ブロック図である。

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 単一段TSI(タイムスロットインター
    チェンジ)ユニットであって、この装置が、 複数のTSIスライスを含み、おのおのが一つのグルー
    プのタイムスロットの信号を送信及び受信するために使
    用され、これらの複数のTSIスライスがこれら複数の
    TSIスライスの全てのタイムスロットを相互接続する
    単一段TSIスイッチが形成されるように相互接続さ
    れ、この装置がさらに複数のモジュールプロセッサを含
    み、おのおのが前記TSIスライスの別個のサブセット
    を制御するために使用され、 ここで、接続が、前記複数のプロセッサの第一のプロセ
    ッサによって制御される第一のTSIスライスに接続さ
    れた電話通信トランシーバと前記複数のモジュールプロ
    セッサの第二のプロセッサによって制御される第二のT
    SIスライスに接続された第二の電話通信トランシーバ
    との間に、前記第一と第二のモジュールプロセッサの共
    同動作を通じて確立されることを特徴とする装置。
  2. 【請求項2】 前記第一のモジュールプロセッサが前記
    第二のモジュールプロセッサに第一のタイムスロットを
    識別するメッセージを送信し、前記第二のモジュールプ
    ロセッサが前記第一のモジュールプロセッサに第二のタ
    イムスロットを識別するメッセージを送信し、接続が、
    前記第一のモジュールプロセッサが前記第一のTSIス
    ライスを前記第一のタイムスロットと第二のタイムスロ
    ットとの間に接続を確立するように制御し、前記第二の
    モジュールプロセッサが前記第二のTSIスライスを前
    記第二のタイムスロットと第一のタイムスロットとの間
    に接続を確立するように制御することによって、確立さ
    れ、こうして、前記第一の電話通信トランシーバに接続
    可能なタイムスロットと前記第二の電話通信トランシー
    バに接続可能なタイムスロットの間に、接続が、確立さ
    れることを特徴とする請求項1の装置。
  3. 【請求項3】 前記第一と第二のTSIスライスをそれ
    ぞれ前記第一と第二の電話通信トランシーバに接続する
    ための手段がさらに含まれ、前記第一と第二のモジュー
    ルプロセッサがそれぞれ前記第一と第二のトランシーバ
    と前記第一と第二のタイムスロットとの間の接続を制御
    することを特徴とする請求項2の装置。
  4. 【請求項4】 前記複数のモジュールプロセッサを相互
    接続するためのパケットスイッチ手段がさらに含まれる
    ことを特徴とする請求項1の装置。
  5. 【請求項5】 前記パケットスイッチ手段が、前記複数
    の電話通信トランシーバ及びTSIユニットに対する管
    理及び保守機能の動作を遂行するためのオペレーション
    支援システムに接続可能であることを特徴とする請求項
    4の装置。
  6. 【請求項6】 前記モジュールプロセッサが前記パケッ
    トスイッチ手段に前記複数のTSIスライスの幾つかを
    介して接続されることを特徴とする請求項1の装置。
  7. 【請求項7】 前記複数のモジュールプロセッサに対す
    るセットの機能を実行するための中央プロセッサがさら
    に含まれ、この中央プロセッサが前記複数のTSIスラ
    イスの一つに接続可能な電話通信トランシーバからの出
    呼に対する出トランクを選択する機能を遂行することを
    特徴とする請求項1の装置。
  8. 【請求項8】 前記第一のモジュールプロセッサが、前
    記第一のトランシーバ局からの電話番号の受信に応答し
    て、どのモジュールプロセッサが前記第二のモジュール
    プロセッサの識別を決定するための翻訳データを含むか
    決定し、ここで、前記第二のトランシーバ局が前記電話
    番号によって識別される局であることを特徴とする請求
    項1の装置。
  9. 【請求項9】 前記第一のプロセッサが電話通信呼の発
    信プロセスを制御し、前記第二のプロセッサが前記呼の
    終端プロセスを制御することを特徴とする請求項1の装
    置。
  10. 【請求項10】 前記第二のプロセッサがもう一つの電
    話通信呼の発信プロセスを制御し、前記第一のプロセッ
    サが前記もう一つの電話通信呼の終端プロセスを制御す
    ることを特徴とする請求項9の装置。
JP33290995A 1994-12-22 1995-12-21 分割されたプロセッサを持つ単一段電話通信スイッチ Expired - Fee Related JP3712454B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/361,414 US5590129A (en) 1994-12-22 1994-12-22 Single stage telecommunications switch with partitioned processors
US08/361414 1994-12-22

Publications (2)

Publication Number Publication Date
JPH08331676A true JPH08331676A (ja) 1996-12-13
JP3712454B2 JP3712454B2 (ja) 2005-11-02

Family

ID=23421949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33290995A Expired - Fee Related JP3712454B2 (ja) 1994-12-22 1995-12-21 分割されたプロセッサを持つ単一段電話通信スイッチ

Country Status (5)

Country Link
US (1) US5590129A (ja)
EP (1) EP0719069A3 (ja)
JP (1) JP3712454B2 (ja)
CN (1) CN1134097A (ja)
CA (1) CA2159382C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185518A (ja) * 2000-07-05 2002-06-28 Roke Manor Research Ltd 交換装置
JP2006133968A (ja) * 2004-11-04 2006-05-25 Fujitsu Ltd 情報処理装置
JP2014123938A (ja) * 2012-12-21 2014-07-03 Samsung Electro-Mechanics Co Ltd 電子棚札システムおよび電子棚札システムの運営方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953330A (en) * 1997-03-24 1999-09-14 Lucent Technologies Inc. Communication switch
US6741588B1 (en) * 1997-06-03 2004-05-25 Lucent Technologies, Inc. Elimination of operational loop-around trunks
US6226288B1 (en) * 1997-09-10 2001-05-01 Excel Switching Corporation Sub-rate switching telecommunications switch
US6147988A (en) * 1997-10-27 2000-11-14 Bell Atlantic Network Services, Inc. IP packet switching in a Telco switch
US6650637B1 (en) * 1998-12-14 2003-11-18 Lucent Technologies Inc. Multi-port RAM based cross-connect system
US8259712B2 (en) * 2005-05-19 2012-09-04 Genband Us Llc Methods and apparatus for interconnection of media gateways

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4201889A (en) * 1978-03-17 1980-05-06 International Telephone And Telegraph Distributed control digital switching system
US5014268A (en) * 1989-01-11 1991-05-07 Alcatel Na, Inc. Parallel time slot interchanger matrix and switch block module for use therewith
US5291479A (en) * 1991-07-16 1994-03-01 Digital Technics, Inc. Modular user programmable telecommunications system with distributed processing
US5303229A (en) * 1991-07-31 1994-04-12 Alcatel Network Systems, Inc. Optical network unit
US5331632A (en) * 1992-01-31 1994-07-19 At&T Bell Laboratories Expandable time slot interchanger

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185518A (ja) * 2000-07-05 2002-06-28 Roke Manor Research Ltd 交換装置
JP2006133968A (ja) * 2004-11-04 2006-05-25 Fujitsu Ltd 情報処理装置
JP2014123938A (ja) * 2012-12-21 2014-07-03 Samsung Electro-Mechanics Co Ltd 電子棚札システムおよび電子棚札システムの運営方法
US9220059B2 (en) 2012-12-21 2015-12-22 Samsung Electro-Mechanics Co., Ltd. Electronic shelf label system and method of operating the same

Also Published As

Publication number Publication date
CN1134097A (zh) 1996-10-23
CA2159382C (en) 1999-05-04
EP0719069A2 (en) 1996-06-26
CA2159382A1 (en) 1996-06-23
US5590129A (en) 1996-12-31
JP3712454B2 (ja) 2005-11-02
EP0719069A3 (en) 1999-09-22

Similar Documents

Publication Publication Date Title
US5710769A (en) Merging the functions of switching and cross connect in telecommunications networks
US5345443A (en) Network-based digital bandwidth-on-demand
US4592048A (en) Integrated packet switching and circuit switching system
US5093827A (en) Control architecture of a multi-node circuit- and packet-switching system
US5867571A (en) Method and arrangement for establishing call connections in a telecommunications network using a virtual transport server
US4596010A (en) Distributed packet switching arrangement
US6163535A (en) Distributed voice processing system
EP0491491B1 (en) Call processing method for distributed switching
JPH06205105A (ja) ローカル交換機を通じての広帯域通信チャネルのダイアルアップ交換及び伝送
US5696761A (en) Method and apparatus for interfacing low speed access links to a high speed time multiplexed switch fabric
US5784449A (en) Telecommunications network for serving users from two switches
JP2001523426A (ja) インターネット呼をルーチングする方法及び装置
JP3712454B2 (ja) 分割されたプロセッサを持つ単一段電話通信スイッチ
US4480330A (en) Arrangement for digital tone distribution
EP0969689A1 (en) Switching internet traffic through digital switches having a time slot interchange network
EP0969689A2 (en) Switching internet traffic through digital switches having a time slot interchange network
US5446732A (en) Method of and apparatus for signalling between nodes in network
US5787087A (en) Method and apparatus for interconnecting a plurality of terminal equipments to the ISDN
JP4445123B2 (ja) デジタルループキャリアの分散制御
US6724751B1 (en) Distributed voice processing system
JPH11355869A (ja) 大容量電子交換装置及び方法
Barberis et al. Handling packet services within ISDN
JP3235810B2 (ja) 光加入者通信装置
EP1113658A2 (en) System and method for processing an internet call in a telecommunications network
EP1004209A2 (en) Procedure for the transmission of protocols in a cascaded v5 interface

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040114

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040414

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050817

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090826

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees