JPH0833379B2 - 超音波探傷器 - Google Patents
超音波探傷器Info
- Publication number
- JPH0833379B2 JPH0833379B2 JP62100126A JP10012687A JPH0833379B2 JP H0833379 B2 JPH0833379 B2 JP H0833379B2 JP 62100126 A JP62100126 A JP 62100126A JP 10012687 A JP10012687 A JP 10012687A JP H0833379 B2 JPH0833379 B2 JP H0833379B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- data
- latch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、物体内部の探傷を行なうデイジタル形の超
音波探傷器に関する。
音波探傷器に関する。
超音波探傷器は、物体内部の傷の存在の有無や大きさ
等を当該物体を破壊することなく検査する装置として良
く知られている。従来、このような超音波探傷器として
は、物体から反射された超音波反射波をオシロスコープ
に表示させるアナログ形のものが用いられていた。これ
に対して、本出願人は特願昭61-240191号により、超音
波反射波を、より一層探傷に都合の良いように処理する
ことができるデイジタル形の超音波探傷器を提案した。
このデイジタル形の超音波探傷器の概略を図により説明
する。
等を当該物体を破壊することなく検査する装置として良
く知られている。従来、このような超音波探傷器として
は、物体から反射された超音波反射波をオシロスコープ
に表示させるアナログ形のものが用いられていた。これ
に対して、本出願人は特願昭61-240191号により、超音
波反射波を、より一層探傷に都合の良いように処理する
ことができるデイジタル形の超音波探傷器を提案した。
このデイジタル形の超音波探傷器の概略を図により説明
する。
第４図はデイジタル形の超音波探傷器のブロツク図で
ある。図で、１は被検査物体、1fは被検査物体１内に存
在する欠陥を示す。２は被検査物体１内に超音波を放射
するとともに、反射してきた超音波に比例した電気信号
を出力する超音波探触子である。４は超音波探傷器の動
作に時間的規制を与えるパルスを発生するタイミング回
路、５はタイミング回路４の信号により超音波探触子２
に超音波発生のためのパルスを出力する送信部である。
６は超音波探触子２からの信号を受信する受信部であ
り、減衰回路6aおよび増幅回路6bで構成される。
ある。図で、１は被検査物体、1fは被検査物体１内に存
在する欠陥を示す。２は被検査物体１内に超音波を放射
するとともに、反射してきた超音波に比例した電気信号
を出力する超音波探触子である。４は超音波探傷器の動
作に時間的規制を与えるパルスを発生するタイミング回
路、５はタイミング回路４の信号により超音波探触子２
に超音波発生のためのパルスを出力する送信部である。
６は超音波探触子２からの信号を受信する受信部であ
り、減衰回路6aおよび増幅回路6bで構成される。
７は受信部６の出力信号をデイジタル値に変換するA/
D変換部、８はA/D変換部７で変換された値を記憶する波
形メモリ、９は波形メモリ８の各アドレスを順に指定し
てゆくアドレスカウンタである。A/D変換部７およびア
ドレスカウンタ９はそれぞれタイミング回路４から起動
信号が与えられる。このタイミング回路４の発振には水
晶発振子が用いられる。
D変換部、８はA/D変換部７で変換された値を記憶する波
形メモリ、９は波形メモリ８の各アドレスを順に指定し
てゆくアドレスカウンタである。A/D変換部７およびア
ドレスカウンタ９はそれぞれタイミング回路４から起動
信号が与えられる。このタイミング回路４の発振には水
晶発振子が用いられる。
10は所要の演算、制御を行うCPU（中央処理装置）、1
1は演算のためのパラメータやデータ等を一時記憶するR
AM（ランダム・アクセス・メモリ）、12はCPU10の処理
手順を記憶するROM（リード・オンリ・メモリ）であ
る。13は所望の測定範囲を入力する測定範囲設定部、14
は被検査物体１内を超音波が伝播する速度（音速）を入
力する音速入力部である。15は表示部、16はCPU10の演
算、制御の結果得られたデータに基づいて表示部15の表
示を制御する表示部コントローラである。
1は演算のためのパラメータやデータ等を一時記憶するR
AM（ランダム・アクセス・メモリ）、12はCPU10の処理
手順を記憶するROM（リード・オンリ・メモリ）であ
る。13は所望の測定範囲を入力する測定範囲設定部、14
は被検査物体１内を超音波が伝播する速度（音速）を入
力する音速入力部である。15は表示部、16はCPU10の演
算、制御の結果得られたデータに基づいて表示部15の表
示を制御する表示部コントローラである。
次に、この超音波探傷器の動作の概略を第５図に示す
反射波信号の波形図および第６図に示す波形メモリ８の
ブロツク図を参照しながら説明する。最初に、測定範囲
設定部13に所望の測定範囲lR（この値は第４図に示す被
検査物体１に示されている。）を設定する。又、音速入
力部14にも被検査物体１の材質で定まる音速vSを入力す
る。この状態において、タイミング回路４から送信部５
へトリガ信号が出力されると、送信部５は超音波探触子
２にパルスを出力し、超音波探触子２から被検査物体１
内に超音波が放射される。この超音波の反射波は超音波
探触子２により電気信号に変換され、この信号は受信部
６で受信される。受信部６は、受信した反射波信号を以
後の処理に適した値として出力する。この出力された反
射波信号は、所定のサンプリング周期毎にA/D変換部７
においてデイジタル値に変換され、この変換された値は
順次波形メモリ８に記憶される。この記憶は、アドレス
カウンタ９が波形メモリ８のアドレスを順次指定するこ
とによりなされる。反射波信号のサンプリング、波形メ
モリ８のアドレ指定はタイミング回路４から出力される
起動信号により実行される。このような反射波信号のサ
ンプリングと、そのデイジタル値の波形メモリ８への収
容を第５図および第６図により説明する。
反射波信号の波形図および第６図に示す波形メモリ８の
ブロツク図を参照しながら説明する。最初に、測定範囲
設定部13に所望の測定範囲lR（この値は第４図に示す被
検査物体１に示されている。）を設定する。又、音速入
力部14にも被検査物体１の材質で定まる音速vSを入力す
る。この状態において、タイミング回路４から送信部５
へトリガ信号が出力されると、送信部５は超音波探触子
２にパルスを出力し、超音波探触子２から被検査物体１
内に超音波が放射される。この超音波の反射波は超音波
探触子２により電気信号に変換され、この信号は受信部
６で受信される。受信部６は、受信した反射波信号を以
後の処理に適した値として出力する。この出力された反
射波信号は、所定のサンプリング周期毎にA/D変換部７
においてデイジタル値に変換され、この変換された値は
順次波形メモリ８に記憶される。この記憶は、アドレス
カウンタ９が波形メモリ８のアドレスを順次指定するこ
とによりなされる。反射波信号のサンプリング、波形メ
モリ８のアドレ指定はタイミング回路４から出力される
起動信号により実行される。このような反射波信号のサ
ンプリングと、そのデイジタル値の波形メモリ８への収
容を第５図および第６図により説明する。
第５図は反射波信号の波形図である。図で、横軸には
時間が、縦軸には反射波信号の大きさ（電圧）がとつて
ある。Ｔは被検査物体１の表面からの反射波信号、Ｆは
欠陥1fからの反射波信号を示す。なお、第５図では横軸
のみが極端に拡大して描かれている。次に、第６図は波
形メモリ８のブロツク図である。縦列に並べて示された
各ブロツクは波形メモリ８におけるデータの収容部を意
味し、各収容部に記載さD(0),D(1),……D(i-1),D(i),D(
i+1)……はA/D変換部７でデイジタル値に変換された反
射波信号のデータである。これらデータを一般形として
D(i)で表わす。又、各収容部の左側に記載された符号A
M(0),AM(1),……AM(i-1),AM(i) AM(i+1)……は対応する
収容部のアドレスを示す。これらアドレスを一般形とし
てAM(i)で表わす。
時間が、縦軸には反射波信号の大きさ（電圧）がとつて
ある。Ｔは被検査物体１の表面からの反射波信号、Ｆは
欠陥1fからの反射波信号を示す。なお、第５図では横軸
のみが極端に拡大して描かれている。次に、第６図は波
形メモリ８のブロツク図である。縦列に並べて示された
各ブロツクは波形メモリ８におけるデータの収容部を意
味し、各収容部に記載さD(0),D(1),……D(i-1),D(i),D(
i+1)……はA/D変換部７でデイジタル値に変換された反
射波信号のデータである。これらデータを一般形として
D(i)で表わす。又、各収容部の左側に記載された符号A
M(0),AM(1),……AM(i-1),AM(i) AM(i+1)……は対応する
収容部のアドレスを示す。これらアドレスを一般形とし
てAM(i)で表わす。
今、第５図に示す時刻t0において、タイミング回路４
からA/D変換部７およびアドレスカウンタ９に起動信号
が出力されると、A/D変換部７ではそのときの反射波信
号Ｔの電圧をA/D変換してデータD(0)を得る。又、アド
レスカウンタ９は波形メモリ８のアドレスAM(0)を指定
する。この結果、データD(0)は波形メモリ８のアドレス
AM(0)に収容される。次いで、時間τＳ経過後の時刻t1
において、タイミング回路４から再びA/D変換部７およ
びアドレスカウンタ９に起動信号が出力されると、同じ
くそのときの反射波信号Ｔの電圧がA/D変換部７で変換
されてデータD(1)が得られ、アドレスカウンタ９は次の
アドレスAM(1)を指定するので、波形メモリ８のアドレ
スAM(1)にデータD(1)が収容される。この場合、時間τ
Ｓがサンプリング時間（例えば50ns）となる。以下、同
様にして反射波信号のデータが波形メモリ８に記憶され
ることになる。なお、サンプリング時間τＳは反射波信
号との対比において極端に大きく示されている。
からA/D変換部７およびアドレスカウンタ９に起動信号
が出力されると、A/D変換部７ではそのときの反射波信
号Ｔの電圧をA/D変換してデータD(0)を得る。又、アド
レスカウンタ９は波形メモリ８のアドレスAM(0)を指定
する。この結果、データD(0)は波形メモリ８のアドレス
AM(0)に収容される。次いで、時間τＳ経過後の時刻t1
において、タイミング回路４から再びA/D変換部７およ
びアドレスカウンタ９に起動信号が出力されると、同じ
くそのときの反射波信号Ｔの電圧がA/D変換部７で変換
されてデータD(1)が得られ、アドレスカウンタ９は次の
アドレスAM(1)を指定するので、波形メモリ８のアドレ
スAM(1)にデータD(1)が収容される。この場合、時間τ
Ｓがサンプリング時間（例えば50ns）となる。以下、同
様にして反射波信号のデータが波形メモリ８に記憶され
ることになる。なお、サンプリング時間τＳは反射波信
号との対比において極端に大きく示されている。
このようにして波形メモリ８に格納された反射波信号
のデータDiのうち必要なデータがとり出されて表示部15
に表示される。例えば、第４図に示すように被検査物体
１の表面から距離lR内の波形を表示する場合には、測定
範囲設定部13に距離lRが設定され、この距離lRと音速入
力部14に入力されたVSに基づいて演算された数値間隔で
距離lRの範囲のデータが選択的に波形メモリ８からとり
出されて表示部15に表示される。これら表示のための動
作はCPU10により制御される。
のデータDiのうち必要なデータがとり出されて表示部15
に表示される。例えば、第４図に示すように被検査物体
１の表面から距離lR内の波形を表示する場合には、測定
範囲設定部13に距離lRが設定され、この距離lRと音速入
力部14に入力されたVSに基づいて演算された数値間隔で
距離lRの範囲のデータが選択的に波形メモリ８からとり
出されて表示部15に表示される。これら表示のための動
作はCPU10により制御される。
上記デイジタル形の超音波探傷器は、被検査物体１の
反射波の全体表示、任意範囲における反射波の表示、反
射波の任意部分の拡大表示、反射波の時間軸方向の移行
表示等種々の機能を実行することができ、被検査物体の
探傷に極めて有効である。
反射波の全体表示、任意範囲における反射波の表示、反
射波の任意部分の拡大表示、反射波の時間軸方向の移行
表示等種々の機能を実行することができ、被検査物体の
探傷に極めて有効である。
上記超音波探傷器においては、高い探傷精度、即ち欠
陥位置（被検査物体の表面から欠陥までの距離）を高精
度で探傷することが要求されるのは当然である。そのた
めには、サンプリング時間τＳを小さくする必要があ
り、このためにはA/D変換器７に高速のA/D変換回路、例
えばECL（Emitter Coupled Logic）回路を用いたA/D変
換回路を使用すればよい。ところが、このような高速A/
D変換回路を用いるとその高速の変換動作に応じて、こ
れに関連するすべての要素に例えば上記ECL回路を用い
る必要がある。これを第７図により説明する。
陥位置（被検査物体の表面から欠陥までの距離）を高精
度で探傷することが要求されるのは当然である。そのた
めには、サンプリング時間τＳを小さくする必要があ
り、このためにはA/D変換器７に高速のA/D変換回路、例
えばECL（Emitter Coupled Logic）回路を用いたA/D変
換回路を使用すればよい。ところが、このような高速A/
D変換回路を用いるとその高速の変換動作に応じて、こ
れに関連するすべての要素に例えば上記ECL回路を用い
る必要がある。これを第７図により説明する。
第７図はA/D変換回路にECL回路を用いた場合の回路図
である。図で、第４図と同一部分には同一符号が付して
ある。第４図におけるA/D変換器７はA/D変換回路7aおよ
びその出力を一定期間保持するラツチ回路7bで構成さ
れ、又、波形メモリ８は記憶要素であるメモリ8aおよび
メモリ8aのアドレスの切換を行なうマルチプレクサ8bで
構成されている。16,17はそれぞれECL回路とTTL回路と
の間の電圧レベルを変換するトランスレータである。
である。図で、第４図と同一部分には同一符号が付して
ある。第４図におけるA/D変換器７はA/D変換回路7aおよ
びその出力を一定期間保持するラツチ回路7bで構成さ
れ、又、波形メモリ８は記憶要素であるメモリ8aおよび
メモリ8aのアドレスの切換を行なうマルチプレクサ8bで
構成されている。16,17はそれぞれECL回路とTTL回路と
の間の電圧レベルを変換するトランスレータである。
上記回路で、A/D変換回路7aに前記ECL回路を使用する
と、タイミング回路４、アドレスカウンタ９もECL回路
を使用しなければならなくなるとともに、ラツチ回路7
b、メモリ8a、マルチプレクサ8bもECL回路を使用する必
要があるのは明らかである。
と、タイミング回路４、アドレスカウンタ９もECL回路
を使用しなければならなくなるとともに、ラツチ回路7
b、メモリ8a、マルチプレクサ8bもECL回路を使用する必
要があるのは明らかである。
ところで、ECL回路は通常のTTL回路に比べて消費電力
が大きく、これに伴い発熱が大であり、かつ、高価であ
る。一方、ECL回路で構成されたメモリは容量が小さい
ので、通常のTTL回路を用いたメモリと同容量のものを
得るためには、多数個のメモリを使用する必要がある。
したがつて、第７図に示すようにメモリ8aにECL回路を
用いると、メモリ8aの個数が大きくなり、このため、消
費電力、発熱量が極めて大となり、大きな電源や冷却装
置が必要となり、ひいては、高価なメモリを多数使用す
ることとも相俟つて、超音波探傷器の価格を増大させる
という問題が生じることになる。
が大きく、これに伴い発熱が大であり、かつ、高価であ
る。一方、ECL回路で構成されたメモリは容量が小さい
ので、通常のTTL回路を用いたメモリと同容量のものを
得るためには、多数個のメモリを使用する必要がある。
したがつて、第７図に示すようにメモリ8aにECL回路を
用いると、メモリ8aの個数が大きくなり、このため、消
費電力、発熱量が極めて大となり、大きな電源や冷却装
置が必要となり、ひいては、高価なメモリを多数使用す
ることとも相俟つて、超音波探傷器の価格を増大させる
という問題が生じることになる。
本発明の目的は、上記の問題点を解決し、高速のA/D
変換を行なうのに低速のメモリを用いることができる超
音波探傷器を提供するにある。
変換を行なうのに低速のメモリを用いることができる超
音波探傷器を提供するにある。
上記の目的を達成するため、本発明は、被探傷物体か
らの超音波反射波を受信し、受信した信号の解析により
被探傷物体の探傷を行なう超音波探傷器において、超音
波反射波の受信信号をデイジタル値に変換する高速A/D
変換器と、所定周波数信号を順次シフトするシフトレジ
スタと、高速A/D変換器の出力データをシフトレジスタ
でシフトされた各信号により順次保持する複数のラツチ
回路と、これらラツチ回路により保持された出力データ
を記憶する複数の低速メモリとを設けたことを特徴とす
る。
らの超音波反射波を受信し、受信した信号の解析により
被探傷物体の探傷を行なう超音波探傷器において、超音
波反射波の受信信号をデイジタル値に変換する高速A/D
変換器と、所定周波数信号を順次シフトするシフトレジ
スタと、高速A/D変換器の出力データをシフトレジスタ
でシフトされた各信号により順次保持する複数のラツチ
回路と、これらラツチ回路により保持された出力データ
を記憶する複数の低速メモリとを設けたことを特徴とす
る。
被探傷物体からの超音波反射波は増幅回路を経て高速
A/D変換器に入力され、短いサンプリング期間で順次デ
イジタル値に変換される。一方、各ラツチ回路には、上
記サンプリング期間だけシフトされた所定周期のラツチ
信号が入力され、入力されたデータを保持し得るように
なつている。したがつて、高速A/D変換器から出力され
るデイジタル値データを上記複数のラツツ回路に同時に
入力すると、当該データは各ラツチ回路に順番にラツチ
されてゆく。このようにしてラツチされたデータは、各
ラツチ回路に対応する低速メモリに記憶される。
A/D変換器に入力され、短いサンプリング期間で順次デ
イジタル値に変換される。一方、各ラツチ回路には、上
記サンプリング期間だけシフトされた所定周期のラツチ
信号が入力され、入力されたデータを保持し得るように
なつている。したがつて、高速A/D変換器から出力され
るデイジタル値データを上記複数のラツツ回路に同時に
入力すると、当該データは各ラツチ回路に順番にラツチ
されてゆく。このようにしてラツチされたデータは、各
ラツチ回路に対応する低速メモリに記憶される。
〔実施例〕 以下、本発明を図示の実施例に基づいて説明する。
第１図は本発明の実施例に係る超音波探傷器の一部の
ブロツク図である。図で、第４図に示す部分と同一部分
には同一符号を付して説明を省略する。４はタイミング
回路であり、高速信号（高い周波数の信号）と低速信号
（高速信号より低い周波数の信号）が出力される。この
タイミング回路４は、例えばECL回路を用いて構成さ
れ、高速信号は後述のA/D変換回路7a等に出力される。
又、低速信号は、高速信号を分周するとともにこの分周
信号をECL回路の信号レベルから低速動作回路（例えばT
TL回路）の信号レベルに変換することにより得られ、ア
ドレスカウンタ９等に出力される。7aは高速のA/D変換
回路、7bはA/D変換回路7aの出力データをラツチするラ
ツチ回路である。20はタイミング回路４の出力パルスを
分周する分周回路、21は分周回路20から出力される出力
パルスを順次シフトして出力するシフトレジスタであ
る。タイミング回路４、A/D変換回路7a、ラツチ回路7
b、分周回路20およびシフトレジスタ21は高速動作が可
能な回路、例えば前記ECL回路を用いて構成されてい
る。22,23はそれぞれシフトレジスタ21およびラツチ回
路7bの高速動作の出力信号レベル（ECL回路の動作レベ
ル）を低速動作に適合する信号レベル（例えば通常のTT
L回路の動作レベル）に変換するトランスレータであ
る。
ブロツク図である。図で、第４図に示す部分と同一部分
には同一符号を付して説明を省略する。４はタイミング
回路であり、高速信号（高い周波数の信号）と低速信号
（高速信号より低い周波数の信号）が出力される。この
タイミング回路４は、例えばECL回路を用いて構成さ
れ、高速信号は後述のA/D変換回路7a等に出力される。
又、低速信号は、高速信号を分周するとともにこの分周
信号をECL回路の信号レベルから低速動作回路（例えばT
TL回路）の信号レベルに変換することにより得られ、ア
ドレスカウンタ９等に出力される。7aは高速のA/D変換
回路、7bはA/D変換回路7aの出力データをラツチするラ
ツチ回路である。20はタイミング回路４の出力パルスを
分周する分周回路、21は分周回路20から出力される出力
パルスを順次シフトして出力するシフトレジスタであ
る。タイミング回路４、A/D変換回路7a、ラツチ回路7
b、分周回路20およびシフトレジスタ21は高速動作が可
能な回路、例えば前記ECL回路を用いて構成されてい
る。22,23はそれぞれシフトレジスタ21およびラツチ回
路7bの高速動作の出力信号レベル（ECL回路の動作レベ
ル）を低速動作に適合する信号レベル（例えば通常のTT
L回路の動作レベル）に変換するトランスレータであ
る。
L1〜L6はラツチ回路であり、それぞれシフトレジスタ
21でシフトされた各信号がラツチ信号として個々に入力
されるとともに、A/D変換回路7aで変換されたデータが
同時に入力される。L10〜L50はそれぞれ各ラツチ回路L1
〜L5にラツチされたデータをラツチするラツチ回路であ
り、ラツチ回路L6に入力されるラツチ信号と同一のラツ
チ信号が入力される。M1〜M6はラツチ回路L10〜L50,L6
にラツチされたデータを記憶するメモリであり、タイミ
ング回路４の出力信号（低速信号）と同期して作動す
る。
21でシフトされた各信号がラツチ信号として個々に入力
されるとともに、A/D変換回路7aで変換されたデータが
同時に入力される。L10〜L50はそれぞれ各ラツチ回路L1
〜L5にラツチされたデータをラツチするラツチ回路であ
り、ラツチ回路L6に入力されるラツチ信号と同一のラツ
チ信号が入力される。M1〜M6はラツチ回路L10〜L50,L6
にラツチされたデータを記憶するメモリであり、タイミ
ング回路４の出力信号（低速信号）と同期して作動す
る。
24はメモリM1〜M6のアドレスをアドレスカウンタ９又
はCPU10の指令により切換え指定するマルチプレクサ、2
5はCPU10の指令に基づきメモリM1〜M6のうちの任意のも
のを選択するデコーダである。上記各ラツチ回路L1〜
L6,L10〜L50、メモリM1〜M6、アドレスカウンタ９、マ
ルチプレクサ24、デコーダ25はいずれも低速動作する回
路、例えばTTL回路で構成されている。
はCPU10の指令により切換え指定するマルチプレクサ、2
5はCPU10の指令に基づきメモリM1〜M6のうちの任意のも
のを選択するデコーダである。上記各ラツチ回路L1〜
L6,L10〜L50、メモリM1〜M6、アドレスカウンタ９、マ
ルチプレクサ24、デコーダ25はいずれも低速動作する回
路、例えばTTL回路で構成されている。
次に、本実施例の動作を第２図に示す波形図および第
３図（ａ）〜（ｏ）に示すタイムチヤートを参照しなが
ら説明する。第２図は第５図に示すものと同じ反射波信
号Ｔの波形図である。タイミング回路４からは第３図
（ａ）に示すパルスが出力され、A/D変換回路7aはその
１周期毎に反射波信号Ｔをこれに相当するデイジタル値
に変換する。したがつて、タイミング回路４の出力パル
スの１周期がサンプリング時間τＳ′となる。第２図に
示す反射波信号Ｔは時刻t01においてサンプリングさ
れ、さらに時間τＳ′後の時刻t02においてサンプリン
グされる。このように、順次時間τＳ′毎にサンプリン
グが実施される。本実施例では、サンプリング時間
τＳ′は第４図に示す装置のサンプリング時間τＳの1/
6であり、A/D変換回路7aはこれに対応する高速のA/D変
換を行なう。A/D変換回路7aの出力データD1,D2,……が
第３図（ｉ）に示されている。これら出力データはラツ
チ回路7bによりタイミング回路４の出力パルスの１周期
間ラツチされ、トランスレータ23により所定レベルに変
換されてラツチ回路L1〜L6に出力される。
３図（ａ）〜（ｏ）に示すタイムチヤートを参照しなが
ら説明する。第２図は第５図に示すものと同じ反射波信
号Ｔの波形図である。タイミング回路４からは第３図
（ａ）に示すパルスが出力され、A/D変換回路7aはその
１周期毎に反射波信号Ｔをこれに相当するデイジタル値
に変換する。したがつて、タイミング回路４の出力パル
スの１周期がサンプリング時間τＳ′となる。第２図に
示す反射波信号Ｔは時刻t01においてサンプリングさ
れ、さらに時間τＳ′後の時刻t02においてサンプリン
グされる。このように、順次時間τＳ′毎にサンプリン
グが実施される。本実施例では、サンプリング時間
τＳ′は第４図に示す装置のサンプリング時間τＳの1/
6であり、A/D変換回路7aはこれに対応する高速のA/D変
換を行なう。A/D変換回路7aの出力データD1,D2,……が
第３図（ｉ）に示されている。これら出力データはラツ
チ回路7bによりタイミング回路４の出力パルスの１周期
間ラツチされ、トランスレータ23により所定レベルに変
換されてラツチ回路L1〜L6に出力される。
一方、タイミング回路４の出力パルスは分周回路20で
第３図（ｂ）に示すように1/6に分周され、この分周信
号はシフトレジスタ21に出力される。シフトレジスタ21
は、入力された分周信号を第３図（ｃ）〜（ｈ）に示す
ようにタイミング回路４の出力パルスの１周期τＳ′ず
つずらした６つの信号として出力する。これらの信号は
トランスレータ22により所定レベルの信号に変換された
後、シフト０の出力信号（１）はラツチ回路L1に、シフ
トτＳ′の出力信号（２）はラツチ回路L2に、……シフ
ト５・τＳ′の出力信号（６）はラツチ回路L6にそれぞ
れ入力される。
第３図（ｂ）に示すように1/6に分周され、この分周信
号はシフトレジスタ21に出力される。シフトレジスタ21
は、入力された分周信号を第３図（ｃ）〜（ｈ）に示す
ようにタイミング回路４の出力パルスの１周期τＳ′ず
つずらした６つの信号として出力する。これらの信号は
トランスレータ22により所定レベルの信号に変換された
後、シフト０の出力信号（１）はラツチ回路L1に、シフ
トτＳ′の出力信号（２）はラツチ回路L2に、……シフ
ト５・τＳ′の出力信号（６）はラツチ回路L6にそれぞ
れ入力される。
今、A/D変換回路7aによりデータD1がデイジタル値に
変換されてトランスレータ23から出力されたとき、ラツ
チ回路L1に出力信号（１）が入力されたとすると、デー
タD1はラツチ回路L1にのみラツチされ、出力信号（２）
〜（６）が入力されていない他のラツチ回路L2〜L6はデ
ータD1をラツチすることはできない。ラツチ回路L1によ
るデータD1のラツチは、第３図（ｊ）に示すように出力
信号（１）の１周期間実行される。時間τＳ′後、A/D
変換回路7aからデータD2が出力されると、このデータD2
は第３図（ｋ）に示すようにそのとき出力信号（２）が
入力されたラツチ回路L2にのみラツチされ、既にデータ
D1をラツチしているラツチ回路L1および出力信号（３）
〜（６）の入力のないラツチ回路L3〜L6にはラツチされ
ない。同様の動作により、データD3〜D6はラツチ回路L3
〜L6に順次ラツチされてゆく。
変換されてトランスレータ23から出力されたとき、ラツ
チ回路L1に出力信号（１）が入力されたとすると、デー
タD1はラツチ回路L1にのみラツチされ、出力信号（２）
〜（６）が入力されていない他のラツチ回路L2〜L6はデ
ータD1をラツチすることはできない。ラツチ回路L1によ
るデータD1のラツチは、第３図（ｊ）に示すように出力
信号（１）の１周期間実行される。時間τＳ′後、A/D
変換回路7aからデータD2が出力されると、このデータD2
は第３図（ｋ）に示すようにそのとき出力信号（２）が
入力されたラツチ回路L2にのみラツチされ、既にデータ
D1をラツチしているラツチ回路L1および出力信号（３）
〜（６）の入力のないラツチ回路L3〜L6にはラツチされ
ない。同様の動作により、データD3〜D6はラツチ回路L3
〜L6に順次ラツチされてゆく。
一方、ラツチ回路L6に出力される第３図（ｈ）に示す
出力信号（６）は次段のラツチ回路L10〜L50にも与えら
れている。したがつて、出力信号（６）が出力されたと
きに各ラツチ回路L1〜L5にラツチされているデータは同
時に、それぞれ第３図（ｊ）〜（ｎ）に点線で示すよう
に対応するラツチ回路L10〜L50にラツチされる。このラ
ツチ期間は出力信号（６）の１周期間である。
出力信号（６）は次段のラツチ回路L10〜L50にも与えら
れている。したがつて、出力信号（６）が出力されたと
きに各ラツチ回路L1〜L5にラツチされているデータは同
時に、それぞれ第３図（ｊ）〜（ｎ）に点線で示すよう
に対応するラツチ回路L10〜L50にラツチされる。このラ
ツチ期間は出力信号（６）の１周期間である。
出力信号（６）の一周期の間にタイミング回路４から
低速信号が出力されてメモリM1〜M6を作動状態にすると
ともに、アドレスカウンタ９は各メモリM1〜M6のアドレ
スを指定するアドレス信号を出力し、このアドレス信号
はマルチプレクサ24を経てメモリM1〜M6に入力され、そ
れらのアドレスを指定する。この状態において、それま
でラツチ回路L10〜L50にラツチされていたデータD1〜
D5、およびラツチ回路L6にラツチされていたデータD
6は、第３図（ｊ）〜（ｏ）に示すように、同時に対応
するメモリM1〜M6の指定されたアドレス、例えば各メモ
リM1〜M6のアドレスAM(0)に記憶される。
低速信号が出力されてメモリM1〜M6を作動状態にすると
ともに、アドレスカウンタ９は各メモリM1〜M6のアドレ
スを指定するアドレス信号を出力し、このアドレス信号
はマルチプレクサ24を経てメモリM1〜M6に入力され、そ
れらのアドレスを指定する。この状態において、それま
でラツチ回路L10〜L50にラツチされていたデータD1〜
D5、およびラツチ回路L6にラツチされていたデータD
6は、第３図（ｊ）〜（ｏ）に示すように、同時に対応
するメモリM1〜M6の指定されたアドレス、例えば各メモ
リM1〜M6のアドレスAM(0)に記憶される。
ここで、ラツチ回路L1についてみると、ここにラツチ
されたデータD1は、出力信号（１）の１周期が経過した
とき消滅する。しかし、データD1はこのとき既にラツチ
回路L10にラツチされている。一方、出力信号（１）の
次の周期の立上りと同時に、ラツチ回路L1はそのとき出
力されているデータをラツチする。このデータは、第３
図（ｃ）および第３図（ｉ）から明らかなようにデータ
７である。全く同様に、データD8,D9,……、D12がそれ
ぞれラツチ回路L1〜L6,L10〜L50に順次ラツチされ、メ
モリM1〜M6に記憶される。
されたデータD1は、出力信号（１）の１周期が経過した
とき消滅する。しかし、データD1はこのとき既にラツチ
回路L10にラツチされている。一方、出力信号（１）の
次の周期の立上りと同時に、ラツチ回路L1はそのとき出
力されているデータをラツチする。このデータは、第３
図（ｃ）および第３図（ｉ）から明らかなようにデータ
７である。全く同様に、データD8,D9,……、D12がそれ
ぞれラツチ回路L1〜L6,L10〜L50に順次ラツチされ、メ
モリM1〜M6に記憶される。
以上のようにして各メモリM1〜M6に記憶されたデータ
とアドレスの関係の一例を示すと次表のようになる。
とアドレスの関係の一例を示すと次表のようになる。
次に、各メモリM1〜M6に記憶されたデータをとり出す
動作について説明する。設定された測定範囲等の種々の
条件に適合するように、とり出すべきデータが決定され
ると、CPU10からはそのデータが格納されているメモリ
を指定する信号がデコーダ25に対して出力され、デコー
ダ25はこの信号を解読して指定されたメモリに信号を出
力する。同時に、CPU10からは当該データが格納されて
いる当該メモリのアドレスを指定する信号がマルチプレ
クサ24に対して出力され、マルチプレクサ24はこれに応
じてアドレスの切換えを行ない、当該信号によるアドレ
スを指定する。これにより、当該メモリの当該アドレス
から所要のデータがCPU10にとり出されて処理される。
動作について説明する。設定された測定範囲等の種々の
条件に適合するように、とり出すべきデータが決定され
ると、CPU10からはそのデータが格納されているメモリ
を指定する信号がデコーダ25に対して出力され、デコー
ダ25はこの信号を解読して指定されたメモリに信号を出
力する。同時に、CPU10からは当該データが格納されて
いる当該メモリのアドレスを指定する信号がマルチプレ
クサ24に対して出力され、マルチプレクサ24はこれに応
じてアドレスの切換えを行ない、当該信号によるアドレ
スを指定する。これにより、当該メモリの当該アドレス
から所要のデータがCPU10にとり出されて処理される。
このように、本実施例では、１つのA/D変換器に対し
て複数のラツチ回路および複数のメモリを使用し、これ
ら複数のラツチ回路を、分周された信号をシフトしたシ
フト信号により駆動するようにしたので、A/D変換器で
高速変換を行なつても、メモリを高速動作する回路で構
成する必要はなく、この結果、消費電力や発熱量を抑制
することができ、かつ、超音波探傷器の価格を低減せし
めることができる。
て複数のラツチ回路および複数のメモリを使用し、これ
ら複数のラツチ回路を、分周された信号をシフトしたシ
フト信号により駆動するようにしたので、A/D変換器で
高速変換を行なつても、メモリを高速動作する回路で構
成する必要はなく、この結果、消費電力や発熱量を抑制
することができ、かつ、超音波探傷器の価格を低減せし
めることができる。
なお、上記実施例の説明では、A/D変換器の変換周期
に対し、ラツチ回路およびメモリをその1/6の周期で作
動させる例を示したが、これに限ることはなく、メモリ
の機能に応じて任意に周期を決定することができる。
に対し、ラツチ回路およびメモリをその1/6の周期で作
動させる例を示したが、これに限ることはなく、メモリ
の機能に応じて任意に周期を決定することができる。
以上述べたように、本発明では、高速のA/D変換器に
対して複数のラツチ回路および複数のメモリを用い、当
該複数のラツチ回路を、分周された信号をシフトしたシ
フト信号により駆動するようにしたので、メモリを低速
で動作する回路で構成することができ、これにより、超
音波探傷器の消費電力や発熱量を抑制することができ、
又、そのコストを低減せしめることができる。
対して複数のラツチ回路および複数のメモリを用い、当
該複数のラツチ回路を、分周された信号をシフトしたシ
フト信号により駆動するようにしたので、メモリを低速
で動作する回路で構成することができ、これにより、超
音波探傷器の消費電力や発熱量を抑制することができ、
又、そのコストを低減せしめることができる。
第１図は本発明の実施例に係る超音波探傷器の一部のブ
ロツク図、第２図は反射波信号の波形図、第３図（ａ）
〜（ｏ）は第１図に示す構成の動作を示すタイムチヤー
ト、第４図は超音波探傷器のブロツク図、第５図は反射
波信号の波形図、第６図は波形メモリのブロツク図、第
７図は高速のA/D変換回路を用いた場合に考えられる超
音波探傷器の一部のブロツク図である。 ４′……タイミング回路、7a……A/D変換回路、20……
分周回路、21……シフトレジスタ、24……マルチプレク
サ、L1〜L6,L10〜L50……ラツチ回路、M1〜M6……メモ
リ。
ロツク図、第２図は反射波信号の波形図、第３図（ａ）
〜（ｏ）は第１図に示す構成の動作を示すタイムチヤー
ト、第４図は超音波探傷器のブロツク図、第５図は反射
波信号の波形図、第６図は波形メモリのブロツク図、第
７図は高速のA/D変換回路を用いた場合に考えられる超
音波探傷器の一部のブロツク図である。 ４′……タイミング回路、7a……A/D変換回路、20……
分周回路、21……シフトレジスタ、24……マルチプレク
サ、L1〜L6,L10〜L50……ラツチ回路、M1〜M6……メモ
リ。
Claims (1)
- 【請求項１】被探傷物体からの超音波反射波を受信し、
受信した信号の解析により前記被探傷物体の探傷を行な
う超音波探傷器において、前記超音波反射波の受信信号
をデイジタル値に変換する高速A/D変換器と、所定周波
数信号を順次シフトするシフトレジスタと、前記高速A/
D変換器の出力データを前記シフトレジスタでシフトさ
れた各信号により順次保持する複数のラツチ回路と、こ
れらラツチ回路により保持された出力データを記憶する
複数の低速メモリとを設けたことを特徴とする超音波探
傷器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62100126A JPH0833379B2 (ja) | 1987-04-24 | 1987-04-24 | 超音波探傷器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62100126A JPH0833379B2 (ja) | 1987-04-24 | 1987-04-24 | 超音波探傷器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63266353A JPS63266353A (ja) | 1988-11-02 |
| JPH0833379B2 true JPH0833379B2 (ja) | 1996-03-29 |
Family
ID=14265631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62100126A Expired - Lifetime JPH0833379B2 (ja) | 1987-04-24 | 1987-04-24 | 超音波探傷器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0833379B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02132367A (ja) * | 1988-11-14 | 1990-05-21 | Hitachi Constr Mach Co Ltd | 超音波測定装置におけるａ／ｄ変換処理方式 |
-
1987
- 1987-04-24 JP JP62100126A patent/JPH0833379B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63266353A (ja) | 1988-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880000877A (ko) | 초음파 신호 프로세싱 시스템과 플로우 표시를 결정하는 방법 | |
| JPH0638796B2 (ja) | 超音波診断画像システム、及び同時シーケンスをフォーマットする方法 | |
| KR870000637B1 (ko) | 초음파 진단장치 | |
| JPH11513602A (ja) | 医療用診断装置のための画像システム | |
| US4880009A (en) | Ultrasonic imaging apparatus | |
| JPH0660894B2 (ja) | 超音波探傷器 | |
| US6315731B1 (en) | Ultrasonic diagnostic apparatus capable of functional addition | |
| US4424513A (en) | Method and apparatus for controlling a dynamic or static type digital display device | |
| JPS63266353A (ja) | 超音波探傷器 | |
| JPH0660895B2 (ja) | 超音波探傷器 | |
| JPH07318543A (ja) | 超音波探傷装置 | |
| JP3050438B2 (ja) | 携帯型超音波測定装置 | |
| JP2612322B2 (ja) | 超音波探傷器のゲート回路 | |
| JP2624749B2 (ja) | 超音波探傷装置 | |
| JP3050973B2 (ja) | 超音波探傷装置 | |
| JP2696996B2 (ja) | 超音波診断装置のトランスデューサ駆動装置 | |
| KR940005336Y1 (ko) | 원칩컴퓨터(one chipcomputer)를 이용한 파형발생장치 | |
| RU40805U1 (ru) | Быстродействующий цифровой вычислительный прибор для измерения и генерации сигналов | |
| JP2513882B2 (ja) | 超音波探傷器のゲ―ト回路 | |
| SU877449A1 (ru) | Ультразвуковой измеритель параметров атмосферы | |
| JPH11326295A (ja) | 超音波検査装置 | |
| JPH0648264B2 (ja) | 超音波探傷装置 | |
| JPS6114510A (ja) | 超音波厚さ計 | |
| JP2001050939A (ja) | 超音波検査装置 | |
| JPH0315753B2 (ja) |