JPH08334743A

JPH08334743A - 液晶表示装置

Info

Publication number: JPH08334743A
Application number: JP14028795A
Authority: JP
Inventors: Tsutomu Furuhashi; 勉古橋; Yasuo Ikegami; 泰生池上; Isao Takita; 功滝田; Makiko Ikeda; 牧子池田; Takeshi Tanaka; 武田中; Toshio Futami; 利男二見; Satoru Tsunekawa; 悟恒川
Original assignee: Hitachi Ltd; Hitachi Video and Information System Inc
Current assignee: Hitachi Ltd; Hitachi Industry and Control Solutions Co Ltd
Priority date: 1995-06-07
Filing date: 1995-06-07
Publication date: 1996-12-17

Abstract

(57)【要約】【構成】メモリコントローラ１０３は表示データを並び
替えてメモリ１０２に書き込み、ＬＣＤコントローラ１
０７は読み込んだ表示データをソースドライバ１１１、
１１２に出力し、ゲートドライバ１２０及び１２１にＦ
ＬＭ及びＣＬ３を出力する。ソースドライバ１１１及び
１１２が階調電圧線１１０に出力する階調電圧は、ＬＣ
Ｄコントローラ１０７がスイッチ群１１６、１１７、１
１８、１１９を順次導通状態にして、Ｌｉｎｅ０、１、
２、３に対応したソース線ＳＴ０．．．及びＳＢ
０．．．に印加される。【効果】データ量が増えても、フレーム周期が長くなっ
てしまうことはない。又、ソースドライバの出力ピッチ
を微細化しなくてはならない場合でも、ソースドライバ
の小面積化、ソースドライバのＴＡＢの小ピッチ化を行
わなくてもよく、ＴＡＢの微細化を伴わない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はパソコン、ワープロ、ワ
ークステーションなどに好適な液晶表示装置に関する。

【０００２】

【従来の技術】従来の液晶表示装置の構成及び駆動方法
に関して、特開平５−２３２９８９号公報に記載の、２
組のメモリを持ち、予めどちらのメモリに書き込み、ど
ちらのメモリから読み出すかを決める方式が公知な技術
として知られている。

【０００３】

【発明が解決しようとする課題】液晶パネルに限らず、
従来の画面の解像度から、新たに更に解像度の高い表示
を得るには、一般に、表示にかかるの単位時間当たりの
データ量は多くなる。従来の解像度で、良好な、あるい
は最低限の品質を保つための１フレーム期間に必要な時
間（以下、フレーム周期という）が、高解像度化のため
にデータ量が増え、それによってフレーム周期が長くな
ってしまうという問題があった。

【０００４】本発明の目的は、高解像度のパネルに移行
するときに、１フレーム当たりのデータ量が増加して
も、フレーム周期が長くならずに良好な表示できるよう
にする液晶表示装置を提供することにある。

【０００５】又、液晶パネルの画素ピッチが従来のもの
より微細化され、従来例で示したようにソースドライバ
をカスケード接続する場合、ソースドライバの出力ピッ
チを微細化しなくてはならない。このため、ソースドラ
イバの小面積化、ソースドライバ回路の出力を液晶パネ
ル接続するＴＡＢの小ピッチ化を行わなくてはならな
い。また、ＴＡＢと液晶パネルを微細化すると、その接
合部分の位置合わせや接合技術に高度な技術を要するこ
とになり、生産コストが高くなるなどの問題を生じる。

【０００６】本発明の第二の目的は、従来の液晶駆動回
路を用いて、画素ピッチを微細化した液晶パネルに良好
な表示を行うことにある。

【０００７】

【課題を解決するための手段】上記課題を解決する手段
として、マトリックス状に配列した画素部を有し、複数
本のゲート線と複数本のソース線とが引き出された液晶
のパネルと、前記パネル１枚分以上の表示データを記憶
する記憶手段と、表示データを入力して前記パネルに対
応した画素配列に並べ替え、前記記憶手段にそのデータ
を書き込む記憶手段制御部と、表示データを順次記憶
し、前記パネルの画素配列に対応して、表示データに対
応した電圧を出力する複数の階調電圧線を持つソースド
ライバと、前記ソースドライバの各階調電圧線を入力
し、その各階調電圧線をそれぞれ複数本に分け、それと
同じ複数本の選択信号を入力し、その選択信号によって
複数本のに分けた電圧出力線のうちの１本を選択する選
択手段と、前記パネルの複数本のゲート線に順次選択電
圧を出力するゲートドライバと、クロックを生成するク
ロック生成部と、前記クロック生成部からクロックを入
力し、前記記憶手段に記憶されている表示データを読み
込み、前記ソースドライバにその表示データを出力し、
前記選択手段に複数本の選択信号を出力し、前記ゲート
ドライバにゲート線に順次選択電圧を出力し始めるよう
にする信号を出力する制御部で構成する。

【０００８】

【作用】本発明の液晶表示装置は、順次転送されてくる
表示データをメモリに一時記憶し、各スイッチ群が導通
状態になり、ソースドライバが表示データに対応した階
調電圧をソース線に出力できるように、各スイッチ群に
対応する表示データをソースドライバに出力し、かつ、
ソースドライバが表示データに対応した階調電圧を出力
している間にそのスイッチ群を導通状態にする。このよ
うにすることで、表示データに対応した表示を得ること
ができる。

【０００９】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。

【００１０】図１は本発明の第１の実施例を示す表示装
置であり、図２はそのパネル１２２の詳細なブロック図
であり、図３は図１の動作を表すタイミングチャートで
ある。図４はメモリ１０２のメモリマップである。

【００１１】図１において、１０１はパソコン等から転
送される表示データ、Ｈｓｙｎｃ、Ｖｓｙｎｃ、ドット
クロックで構成される表示データバス、１０２は１画面
分以上の表示データを記憶できるメモリ、１０３は表示
データバス１０１の信号表示データを並び替え、メモリ
１０２に書き込むためのデータ、制御信号を生成するメ
モリコントローラ、１０４はメモリコントローラ１０３
からメモリ１０２に出力するデータ、制御信号で構成さ
れたメモリライトバスである。

【００１２】メモリコントローラ１０３は、表示データ
バス１０１の信号を元に、表示データを並び替え、メモ
リ１０２に並び替えた表示データをメモリライトバス１
０４を通して図４に示すようなメモリマップで書き込
む。

【００１３】１０５はクロック生成回路、１０６はクロ
ック生成回路１０５が出力するクロック、１０７はクロ
ック１０６を元に液晶表示制御信号とメモリ１０２から
のデータを読み込むための制御信号を生成するＬＣＤコ
ントローラ、１０８はＬＣＤコントローラ１０７の制御
信号とメモリ１０２からのデータで構成されるメモリリ
ードバスである。

【００１４】ＬＣＤコントローラ１０７は、クロック１
０６を元にメモリ制御信号を生成し、メモリリードバス
１０８を通して、表示データを読み込む。読み込んだ表
示データを転送クロックＣＬ２に同期して、各々３画素
分の表示データを一度に転送可能なデータバスＤａｔａ
Ａ及びＤａｔａＢに出力し、ＣＬ１信号をソースドライ
バ１１１及びソースドライバ１１２に出力してから、ゲ
ートドライバ１２０及びゲートドライバ１２１にゲート
出力開始信号ＦＬＭ及び水平同期信号ＣＬ３を出力す
る。

【００１５】１１０は階調電圧線、１１１及び１１２は
クロックＣＬ２に同期してＤａｔａＡ及びＤａｔａＢか
ら表示データを順次１６０回記憶し、ＣＬ１信号によっ
て階調電圧線１１０に、記憶した１６０×３画素の表示
データに対応した階調電圧を出力するソースドライバで
ある。

【００１６】ソースドライバ１１１及びソースドライバ
１１２は、ＬＣＤコントローラ１０７がクロックＣＬ２
に同期してデータバスＤａｔａＡ及びＤａｔａＢに出力
した表示データを記憶する。ＬＣＤコントローラ１０７
はその表示データを出力し終えると、ソースドライバ１
１１及びソースドライバ１１２が記憶したデータを出力
するためのＣＬ１信号を出力する。ソースドライバ１１
１及びソースドライバ１１２は記憶した表示データに対
応した階調電圧を階調電圧線１１０に出力する。

【００１７】Ｌｉｎｅ０、Ｌｉｎｅ１、Ｌｉｎｅ２及び
Ｌｉｎｅ３はＬＣＤコントローラ１０７の出力するソー
ス選択線、１１６、１１７、１１８及び１１９はＬｉｎ
ｅ０、Ｌｉｎｅ１、Ｌｉｎｅ２またはＬｉｎｅ３がハイ
レベルのときに、ＳＴ０、ＳＴ１．．．ＳＴ１９１９及
びＳＢ０、ＳＢ１．．．ＳＢ１９１９とソースドライバ
１１１及びソースドライバ１１２の出力する階調電圧線
１１０とを導通状態にするスイッチ群である。

【００１８】ソースドライバ１１１及びソースドライバ
１１２が階調電圧を階調電圧線１１０に出力するとき、
ＬＣＤコントローラ１０７がＬｉｎｅ０だけをハイレベ
ルにすると、スイッチ群１１６が導通状態になり、Ｌｉ
ｎｅ０に対応したＳＴ０、ＳＴ４．．．及びＳＢ０、Ｓ
Ｂ４．．．に階調電圧を印加する。同様に、ＬＣＤコン
トローラ１０７がＬｉｎｅ１だけをハイレベルにする
と、スイッチ群１１７が導通状態になり、Ｌｉｎｅ１に
対応したＳＴ１、ＳＴ５．．．及びＳＢ１、ＳＢ
５．．．に階調電圧を印加する。同様に、Ｌｉｎｅ２だ
けをハイレベルにすると、スイッチ群１１８が導通状態
になり、ＳＴ２、ＳＴ６．．．及びＳＢ２、ＳＢ
６．．．に階調電圧を印加する。同様に、Ｌｉｎｅ３だ
けをハイレベルにすると、スイッチ群１１９が導通状態
になり、ＳＴ３、ＳＴ７．．．及びＳＢ３、ＳＢ
７．．．に階調電圧を印加する。

【００１９】１２０及び１２１は、ゲート出力開始信号
ＦＬＭと水平同期信号ＣＬ３とを入力し、ゲート信号Ｇ
０からＧ２３９及びＧ２４０からＧ４７９に水平同期信
号ＣＬ３に同期して順次選択電圧を出力するゲートドラ
イバである。

【００２０】ゲートドライバ１２０およひゲートドライ
バ１２１は、ゲート出力開始信号ＦＬＭがハイレベルの
ときに、水平同期信号ＣＬ３の立ち下がりでゲート信号
Ｇ０及びＧ２４０を、次の水平同期信号ＣＬ３の立ち下
がりでＧ１及びＧ２４１を、最後にはＧ２３９及びＧ４
７９を、というように、水平同期信号ＣＬ３立ち下がり
に同期して順次Ｇ０からＧ２３９及びＧ２４０からＧ４
７９に選択電圧を出力する。

【００２１】１２２は上部及び下部の２画面で構成され
る６４０ドット×４８０ラインのＴＦＴ型液晶のパネル
である。

【００２２】図２はパネル１２２の詳細図であり、ＳＴ
０、ＳＴ１、ＳＴ２、ＳＴ３からＳＴ１９１９及びＳＢ
０、ＳＢ１、ＳＢ２、ＳＢ３からＳＢ１９１９はソース
ドライバ１１１及びソースドライバ１１２によってドラ
イブされるソース信号、Ｇ０、Ｇ１、Ｇ２からＧ４７９
は他の信号に比べて立ち上がり／立ち下がり時間が遅い
ゲート信号であり、ゲートドライバ１２０及びゲートド
ライバ１２１によってドライブされる。例えば、ゲート
信号Ｇ０及びＧ２４０に選択電圧が印加されると、その
ゲート信号Ｇ０及びＧ２４０に接続されたＴＦＴは導通
状態になる。導通状態になったＴＦＴにより、ＳＴ０か
らＳＴ１９１９及びＳＢ０からＳＢ１９１９に印加され
ている階調電圧を画素電極に印加できる。

【００２３】次にデータを入力してから表示するまでの
動作を説明する。メモリコントローラ１０３は最新の表
示データを入力し、データを並べ替えながら１画面分の
データを、メモリライトバス１０４からメモリ１０２に
書き込む。メモリ１０２のメモリマップは、図４のよう
になる。まず初めにＧ０に対応した画素に階調電圧をか
ける場合について、図３を用いて説明する。ＬＣＤコン
トローラ１０７は、メモリ１０２に書き込まれたデータ
の、パネル１２２に表示するための上下２組分であるゲ
ート信号Ｇ０及びＧ２４０の各Ｌｉｎｅ０に対応する最
初の４分の１ラインのデータをメモリリードバス１０８
から読み込み、各々を表示データバスＤａｔａＡ及びＤ
ａｔａＢを通して、クロック信号ＣＬ２に同期してソー
スドライバ１１１及びソースドライバ１１２に出力す
る。ソースドライバ１１１及びソースドライバ１１２
は、１６０回のＣＬ２信号によって各々のデータを記憶
する。このときＬＣＤコントローラ１０７は、Ｌｉｎｅ
０に対応した４分の１ラインの表示データの転送が終了
したことを示すＣＬ１信号を出力する。ＣＬ１信号によ
りソースドライバ１１１及びソースドライバ１１２は、
記憶したデータに対応した階調電圧を階調電圧線１１０
に出力する。このときＬＣＤコントローラ１０７はＬｉ
ｎｅ０をハイレベルにし、スイッチ群１１６を導通状態
にして、ＳＴ０、ＳＴ４からＳＴ１９１６及びＳＢ０、
ＳＢ４からＳＢ１９１６に階調電圧を印加する。次のＬ
ｉｎｅ１に対応した４分の１ラインもＬｉｎｅ０と同様
で、ＬＣＤコントローラ１０７はメモリリードバス１０
８からＧ０及びＧ２４０の各Ｌｉｎｅ１に対応する４分
の１ラインのデータを読み込み、そのデータをソースド
ライバ１１１及びソースドライバ１１２に出力し、ＣＬ
１信号を出力した後、Ｌｉｎｅ１をハイレベルにし、ス
イッチ群１１７を導通状態にして、ＳＴ１、ＳＴ５から
ＳＴ１９１７及びＳＢ１、ＳＢ５からＳＢ１９１７に階
調電圧を印加する。同様にしてＬＣＤコントローラ１０
７は、Ｌｉｎｅ２をハイレベルにし、スイッチ群１１８
を導通状態にして、ＳＴ２、ＳＴ６からＳＴ１９１８及
びＳＢ２、ＳＢ６からＳＢ１９１８に階調電圧を印加す
る。同様にＬＣＤコントローラ１０７は、Ｌｉｎｅ３を
ハイレベルにし、スイッチ１１９を導通状態にして、Ｓ
Ｔ３、ＳＴ７からＳＴ１９１９及びＳＢ３、ＳＢ７から
ＳＢ１９１９に階調電圧を印加する。このようにして１
ライン分の表示データに対応した階調電圧を出力でき
る。また、ゲートドライバ１２０及びゲートドライバ１
２１は、Ｌｉｎｅ０がハイレベルにされる前に、ＣＬ３
のローレベル及びＦＬＭのハイレベルを入力すると、ゲ
ート信号Ｇ０及びＧ２４０をハイレベルにし、最初のラ
インの表示ができることを示す。Ｌｉｎｅ３がハイレベ
ルからローレベルになるときには、ゲート信号Ｇ０及び
Ｇ２４０は十分にハイレベルに達していて、ＳＴ０から
ＳＴ１９１９及びＳＢ０からＳＢ１９１９にかかってい
る階調電圧は、ＴＦＴを通して画素電極に与えられ、Ｇ
０及びＧ２４０の２ラインの表示が完了する。

【００２４】次のラインの表示は、最初のＧ０及びＧ２
４０の２ラインの表示と同様に、ＬＣＤコントローラ１
０７はメモリ１０２に書き込まれたデータの、パネル１
２２に表示するための上下２組分であるゲート信号Ｇ１
及びＧ２４１の各Ｌｉｎｅ０に対応する最初の４分の１
ラインのデータをメモリリードバス１０８から読み込
み、各々を表示データバスＤａｔａＡ及びＤａｔａＢを
通して、クロック信号ＣＬ２に同期してソースドライバ
１１１及びソースドライバ１１２に出力する。以下同様
にして、ＳＴ０からＳＴ１９１９及びＳＢ０からＳＢ１
９１９に階調電圧を印加する。ＣＬ３がローレベルに出
力され、Ｇ１及びＧ２４１をハイレベルにする。Ｌｉｎ
ｅ３をハイレベルからローレベルにするときには、ゲー
ト信号Ｇ１及びＧ２４１は十分にハイレベルに達してい
て、ＳＴ０からＳＴ１９１９及びＳＢ０からＳＢ１９１
９に印加されている階調電圧は、ＴＦＴを通して画素電
極に与えられ、Ｇ１とＧ２４１の２ラインの表示が完了
する。

【００２５】以下同様にして、Ｇ２からＧ２３９及びＧ
２４２からＧ４７９のラインの表示が完了する。

【００２６】ＬＣＤの場合に必要な画素電圧の交流化に
ついて、まずライン毎に交流させる場合は、ＬＣＤコン
トローラ１０７がＤａｔａＡとＤａｔａＢに出力するデ
ータ値を、同じ１画面内の１ライン飛びに、ソースドラ
イバ１１１及びソースドライバ１１２の出力する階調電
圧が正電圧と負電圧になるように出力する。Ｇ０のライ
ンが例えば正電圧、Ｇ１が負電圧であったら、次の画面
の表示では、Ｇ０は負電圧、Ｇ１は正電圧にする。ある
いは、パネル１２２の共通電極を１ライン飛びに２組設
け、いわゆる櫛形電極として、１画面毎に共通電極の電
圧を、正／負に切り替える。

【００２７】また、１画面毎に交流する場合は、ＬＣＤ
コントローラ１０７がＤａｔａＡとＤａｔａＢに出力す
るデータ値を、１画面毎に、ソースドライバ１１１及び
ソースドライバ１１２の出力する階調電圧が正電圧と負
電圧になるように出力する。あるいは、パネル１２２の
共通電極を１画面毎に正／負に切り替える。

【００２８】ゲートドライバ１２０の出力を、Ｇ０及び
Ｇ２４０、Ｇ１及びＧ２４１．．．Ｇ２３９及びＧ４７
９に各々出力することで、１個のドライバで構成して、
４８０本のラインを制御するようにしてももちろん良
い。

【００２９】本実施例によれば、ゲート線Ｇ０からＧ４
７９の立ち上がり時間及び立ち下がり時間が、他の信号
に比べて遅いパネルでも、フレーム周波数を下げること
なく表示することができる。

【００３０】第２の実施例として、ソースドライバをパ
ネルの上下２個ずつ持つ構成としたものを、図５、図６
及び図７を用いて説明する。図５は第２の実施例を示す
表示装置であり、図６はメモリ１５０のメモリマップ、
図７は図５の動作を表すタイミングチャートである。

【００３１】図５において、１５０は１画面分以上の表
示データを記憶でき、図６に示すメモリマップで表示デ
ータが記憶されているメモリ、１５１はＬＣＤコントロ
ーラ１５２からの制御信号とメモリ１５０からの表示デ
ータで構成されるメモリリードバス、１５２はクロック
１０６を元に液晶表示制御信号とメモリ１５０からのデ
ータを読み込むための制御信号を生成するＬＣＤコント
ローラである。ＬＣＤコントローラ１５２は、クロック
１０６を元にメモリ制御信号を生成し、メモリリードバ
ス１５１でメモリ１５０からデータを読み出し、読み込
んだ表示データをＣＬ２に同期してＤａｔａＡ、Ｄａｔ
ａＢ、ＤａｔａＣ及びＤａｔａＤに出力し、Ｌｉｎｅ０
から３を出力し、ゲートドライバ１２０及びゲートドラ
イバ１２１にゲート出力開始信号ＦＬＭ及び水平同期信
号ＣＬ３を出力する。１５３、１５４、１５５及び１５
６はＣＬ２とともに記憶した表示データをＣＬ１によっ
て階調電圧線１１０に階調電圧を出力する２４０出力の
ソースドライバである。

【００３２】データを入力してから表示するまでの動作
は、第１の実施例とほぼ同じであるが、本実施例では、
第１の実施例で上下１個ずつだったソースドライバを、
各々左右に２分して２個のソースドライバとする。ま
ず、ＬＣＤコントローラ１５２はメモリリードバス１５
１から、パネル１２２に表示するための上下２組分であ
るゲート信号Ｇ０及びＧ２４０の各Ｌｉｎｅ０に対応す
る最初の４分の１ラインのデータを読み込み、そのデー
タをバスＤａｔａＡ、ＤａｔａＢ、ＤａｔａＣ及びＤａ
ｔａＤを通してＣＬ２信号に同期して出力する。ソース
ドライバ１５３、１５４、１５５及び１５６は、８０回
のＣＬ２信号によって各々のデータを記憶する。ＬＣＤ
コントローラ１５２はＣＬ１信号を出力し、Ｌｉｎｅ０
をハイレベルにする。同様にして、Ｌｉｎｅ１、Ｌｉｎ
ｅ２及びＬｉｎｅ３について動作する。ＬＣＤコントロ
ーラ１５２がＦＬＭとＣＬ３とを出力すると、ゲートド
ライバ１２０及びゲートドライバ１２１はＧ０及びＧ２
４０をハイレベルにする。

【００３３】本実施例では、第１の実施例で上下１個ず
つだったソースドライバを、左右に分けて各２個のソー
スドライバとし、各ソースドライバに同時に表示データ
を出力することで、ソースドライバが表示データを記憶
し始めてから階調電圧をソース線に印加するまでの時間
を短縮でき、フレーム周波数を高くすることができる。

【００３４】第３の実施例として、パネルを左右に分割
し、ソースドライバを２個だけパネルの上に持ち、ゲー
トドライバをパネルの左右に配置する構成としたたもの
を、図８から図１１を用いて説明する。図８は第３の実
施例を示す表示装置であり、図９はパネル２０５の詳細
なブロック図、図１０は図８の動作を表すタイミングチ
ャート、図１１はメモリ２００のメモリマップである。

【００３５】図８において、２００は１画面分以上の表
示データを記憶でき、図１１に示すメモリマップで表示
データが記憶されているメモリ、２０１はＬＣＤコント
ローラ２０２からの制御信号とメモリ２００からの表示
データで構成されるメモリリードバス、２０２はクロッ
ク１０６を元に液晶表示制御信号とメモリ２００からの
データを読み込むための制御信号を生成するＬＣＤコン
トローラである。ＬＣＤコントローラ２０２は、クロッ
ク１０６を元にメモリ制御信号を生成し、メモリリード
バス２０１でメモリ２００からデータを読み出し、読み
込んだ表示データをＣＬ２に同期してＤａｔａＡ及びＤ
ａｔａＢに出力し、Ｌｉｎｅ０、Ｌｉｎｅ１、Ｌｉｎｅ
２及びＬｉｎｅ３を出力し、ゲートドライバ２０３及び
ゲートドライバ２０４にゲート出力開始信号ＦＬＭ及び
水平同期信号ＣＬ３を出力する。２０３及び２０４はゲ
ート出力開始信号ＦＬＭと水平同期信号ＣＬ３とを入力
し、ゲート信号Ｇ０からＧ４７９及びＧ０’からＧ４７
９’をハイレベルにするゲートドライバである。２０５
は左部及び右部の２画面で構成される６４０ドット×４
８０ラインのＴＦＴ型液晶のパネルである。

【００３６】データを入力してから表示するまでの動作
は、第２の実施例とほぼ同じであるが、本実施例では、
第２の実施例でパネル１２２の上下２個ずつであったソ
ースドライバを、パネル２０５の上だけに２個持つ構成
とする。まず、ＬＣＤコントローラ２０２はメモリリー
ドバス２０１から、パネル２０５に表示するための上下
２組分であるゲート信号Ｇ０及びＧ０’の各Ｌｉｎｅ０
に対応する最初の４分の１ラインのデータを読み込み、
そのデータをバスＤａｔａＡ及びＤａｔａＢを通してＣ
Ｌ２信号に同期して出力する。ソースドライバ１５３及
びソースドライバ１５４は、８０回のＣＬ２信号によっ
て各々のデータを記憶する。ＬＣＤコントローラ２０２
はＣＬ１信号を出力し、Ｌｉｎｅ０をハイレベルにす
る。同様にして、Ｌｉｎｅ１、Ｌｉｎｅ２及びＬｉｎｅ
３について動作する。ＬＣＤコントローラ２０２がＬｉ
ｎｅ０を最初にハイレベルにするときにＦＬＭとＣＬ３
とを出力すると、ゲートドライバ２０３及びゲートドラ
イバ２０４はＧ０及びＧ０’をハイレベルにする。Ｌｉ
ｎｅ３がハイレベルからローレベルになるときには、ゲ
ート信号Ｇ０及びＧ０’は十分にハイレベルに達してい
て、Ｓ０からＳ１９１９に印加されいる階調電圧は、Ｔ
ＦＴを通して画素電極に与えられ、Ｇ０及びＧ０’の１
ラインの表示が完了する。

【００３７】本実施例では、ＬＣＤコントローラ２０２
がＬｉｎｅ０をハイレベルにするときにＣＬ３信号を出
力するようにしてあり、Ｌｉｎｅ３をハイレベルからロ
ーレベルにしてからＬｉｎｅ０をハイレベルにするまで
の時間を短縮でき、フレーム周波数を高くすることがで
きる。

【００３８】第４の実施例として、パネルを左右に分割
し、ソースドライバをパネルの上下２個ずつ持ち、ゲー
トドライバをパネルの左右に配置する構成としたたもの
を、図１２から図１５を用いて説明する。図１２は第４
の実施例を示す表示装置であり、図１３はパネル２５３
の詳細な説明図、図１４は図１２の動作を表すタイミン
グチャート、図１５はメモリ２５０のメモリマップであ
る。

【００３９】図１２において、２５０は１画面分以上の
表示データを記憶でき、図１５に示すメモリマップで表
示データが記憶されているメモリ、２５１はＬＣＤコン
トローラ２５２からの制御信号とメモリ２５０からの表
示データで構成されるメモリリードバス、２５２はクロ
ック１０６を元に液晶表示制御信号とメモリ２５０から
のデータを読み込むための制御信号を生成するＬＣＤコ
ントローラである。

【００４０】ＬＣＤコントローラ２５２は、クロック１
０６を元にメモリ制御信号を生成し、メモリリードバス
２５１でメモリ２５０からデータを読み出し、読み込ん
だ表示データをＣＬ２に同期してＤａｔａＡ、Ｄａｔａ
Ｂ、ＤａｔａＣ及びＤａｔａＤに出力し、Ｌｉｎｅ０、
Ｌｉｎｅ１、Ｌｉｎｅ２及びＬｉｎｅ３を出力し、ゲー
トドライバ２０３及びゲートドライバ２０４にゲート出
力開始信号ＦＬＭ及び水平同期信号ＣＬ３を出力する。
２０３及び２０４はゲート出力開始信号ＦＬＭと水平同
期信号ＣＬ３とを入力し、ゲート信号Ｇ０からＧ４７９
及びＧ０’からＧ４７９’をハイレベルにするゲートド
ライバである。２５３は左部及び右部の２画面で構成さ
れる６４０ドット×４８０ラインのＴＦＴ型液晶のパネ
ルである。

【００４１】データを入力してから表示するまでの動作
は、第３の実施例とほぼ同じであるが、本実施例では、
パネル２５５に上下各２個のソースドライバを持つ構成
とする。まず、ＬＣＤコントローラ２５２はメモリリー
ドバス２５１から、パネル２５５に表示するための上下
２組分であるゲート信号Ｇ０、Ｇ０’、Ｇ１及びＧ１’
の各Ｌｉｎｅ０に対応するデータを読み込み、そのデー
タをバスＤａｔａＡ、ＤａｔａＢ、ＤａｔａＣ及びＤａ
ｔａＤを通してＣＬ２信号に同期して出力する。ソース
ドライバ１５３、ソースドライバ１５４、ソースドライ
バ１５５及びソースドライバ１５６は、８０回のＣＬ２
信号によって各々のデータを記憶する。ＬＣＤコントロ
ーラ２５２はＣＬ１信号を出力し、Ｌｉｎｅ０をハイレ
ベルにする。同様にして、Ｌｉｎｅ１、Ｌｉｎｅ２及び
Ｌｉｎｅ３について動作する。そして、ＬＣＤコントロ
ーラ２５２がＦＬＭとＣＬ３とを出力すると、ゲートド
ライバ２０３及びゲートドライバ２０４はＧ０、Ｇ
０’、Ｇ１及びＧ１’をハイレベルにする。Ｌｉｎｅ３
がハイレベルからローレベルになるときには、ゲート信
号Ｇ０及びＧ０’は十分にハイレベルに達していて、Ｓ
０からＳ１９１９に印加されている階調電圧は、ＴＦＴ
を通して画素電極に与えられ、Ｇ０、Ｇ０’、Ｇ１及び
Ｇ１’の２ラインの表示が完了する。

【００４２】本実施例では、例えばＧ０、Ｇ０’、Ｇ１
及びＧ１’の２ラインの表示が同時に完了するので、１
ラインの表示時間中に２ライン表示でき、フレーム周波
数を高くすることができる。

【００４３】第５の実施例として、パネルを上下左右に
４分割し、ソースドライバをパネルの上下２個ずつ持
ち、ゲートドライバをパネルの左右に配置する構成とし
たたものを、図１６から図１８を用いて説明する。図１
６は第５の実施例を示す表示装置であり、図１７はパネ
ル３００の詳細な説明図、図１８は図１６の動作を表す
タイミングチャートである。

【００４４】図１６において、３００は左上部、右上
部、左下部及び右下部の４画面で構成される６４０ドッ
ト×４８０ラインのＴＦＴ型液晶のパネル、３０１及び
３０２は１本の出力で２本のゲート信号をドライブする
ゲートドライバで、ゲートドライバ３０１はパネル３０
０の左上部と左下部のゲート線を、つまりＧ０とＧ２４
０、Ｇ１とＧ２４１というように１本ずつ同時駆動し、
ゲートドライバ３０２はパネル３００の右上部と右下部
のゲート線をつまりＧ０’とＧ２４０’、Ｇ１’とＧ２
４１’というように１本ずつ同時駆動する。

【００４５】データを入力してから表示するまでの動作
は、第２の実施例とほぼ同じであるが、第２の実施例で
は１ラインを表示するためのゲート線は例えばＧ０の１
本だけであったが、本実施例では左右に分けて、新しく
Ｇ０とＧ０’とに分け、それぞれゲートドライバ３０１
及びゲートドライバ３０２で駆動するようにしている。

【００４６】本実施例によれば、ゲート線Ｇ０からＧ４
７９及びＧ０’からＧ４７９’の立ち上がり時間及び立
ち下がり時間が、他の信号に比べて遅いパネルでも、フ
レーム周波数を下げることなく表示することができる。

【００４７】第６の実施例として、ソースドライバをパ
ネルの上に２個持ち、ゲートドライバをパネルの左右に
配置する構成としたものを、図１９から図２１を用いて
説明する。図１９は第４の実施例を示す表示装置であ
り、図２０はパネル３５１の詳細な説明図、図２１は図
１９の動作を表すタイミングチャートである。

【００４８】図１９において、３５０はクロック１０６
を元に液晶表示制御信号とメモリ２００からのデータを
読み込むための制御信号を生成するＬＣＤコントロー
ラ、３５１は６４０ドット×４８０ラインのＴＦＴ型液
晶のパネルである。メモリコントローラ１０３がメモリ
２００に書き込むときのメモリマップは図１１であり、
第３の実施例と同じである。

【００４９】ＬＣＤコントローラ３５０は、クロック１
０６を元にメモリ制御信号を生成し、メモリリードバス
２０１でメモリ２００からデータを読み出し、読み込ん
だ表示データをＣＬ２に同期してＤａｔａＡ及びＤａｔ
ａＢに出力し、Ｌｉｎｅ０、Ｌｉｎｅ１、Ｌｉｎｅ２及
びＬｉｎｅ３を出力し、ゲートドライバ２０３及びゲー
トドライバ２０４にゲート出力開始信号ＦＬＭ及び水平
同期信号ＣＬ３を出力する。

【００５０】データを入力してから表示するまでの動作
は、第３の実施例とほぼ同じであるが、本実施例では、
ゲートドライバ２０３は、Ｌｉｎｅ０に次いでＬｉｎｅ
１をハイレベルからローレベルにした後、Ｇ０、Ｇ
１．．．Ｇ４７９を各々駆動する。同様に、ゲートドラ
イバ２０４は、Ｌｉｎｅ２に次いでＬｉｎｅ３をハイレ
ベルからローレベルにした後、Ｇ０’、Ｇ１’．．．Ｇ
４７９’を各々駆動する。つまり、Ｌｉｎｅ０およびＬ
ｉｎｅ１に対応したデータはゲートドライバ２０３でＧ
０からＧ４７９で駆動され、Ｌｉｎｅ２およびＬｉｎｅ
３に対応したデータはゲートドライバ２０４でＧ０’か
らＧ４７９’で駆動されるようにしたものである。

【００５１】本実施例では、ＬＣＤコントローラ３５０
がＬｉｎｅ０をハイレベルにするときにＣＬ３信号を出
力するようにしてあり、Ｌｉｎｅ３をハイレベルからロ
ーレベルにしてからＬｉｎｅ０をハイレベルにするまで
の時間を短縮でき、フレーム周波数を高くすることがで
きる。

【００５２】第７の実施例として、ソースドライバをパ
ネルの上下２個ずつ持ち、ゲートドライバをパネルの左
右に配置する構成としたたものを、図２２から図２５を
用いて説明する。図２２は第７の実施例を示す表示装置
であり、図２３はパネル４０３の詳細な説明図２４は図
２２の動作を表すタイミングチャート、図２５はメモリ
４００のメモリマップである。

【００５３】図２２において、４００は１画面分以上の
表示データを記憶でき、図２５に示すメモリマップで表
示データが記憶されているメモリ、４０１はＬＣＤコン
トローラ４０２からの制御信号とメモリ４００からの表
示データで構成されるメモリリードバス、４０２はクロ
ック１０６を元に液晶表示制御信号とメモリ４００から
のデータを読み込むための制御信号を生成するＬＣＤコ
ントローラである。４０３は６４０ドット×４８０ライ
ンのＴＦＴ型液晶のパネルであり、図２２にその詳細を
示す。

【００５４】３０１及び３０２は１本の出力で２本のゲ
ート信号をドライブするゲートドライバで、ゲートドラ
イバ３０１はパネル３００の左上部と左下部のゲート線
を、つまりＧ０とＧ２４０、Ｇ１とＧ２４１というよう
に１本ずつ同時駆動し、ゲートドライバ３０２はパネル
３００の右上部と右下部のゲート線をつまりＧ０’とＧ
２４０’、Ｇ１’とＧ２４１’というように１本ずつ同
時駆動する。

【００５５】データを入力してから表示するまでの動作
は、第６の実施例とほぼ同じであるが、本実施例では、
パネル４０３の偶数番目の画素にはソースドライバ１５
３から、奇数番目の画素にはソースドライバ１５５か
ら、それぞれ表示データに対応した階調電圧を印加する
ようにしてある。さらに、ゲートドライバ２０３は、Ｌ
ｉｎｅ０に次いでＬｉｎｅ１をハイレベルからローレベ
ルにした後、Ｇ０、Ｇ１．．．Ｇ４７９を各々駆動す
る。同様に、ゲートドライバ２０４は、Ｌｉｎｅ２に次
いでＬｉｎｅ３をハイレベルからローレベルにした後、
Ｇ０’、Ｇ１’．．．Ｇ４７９’を各々駆動する。つま
り、Ｌｉｎｅ０およびＬｉｎｅ１に対応したデータはゲ
ートドライバ２０３でＧ０からＧ４７９で駆動され、Ｌ
ｉｎｅ２およびＬｉｎｅ３に対応したデータはゲートド
ライバ２０４でＧ０’からＧ４７９’で駆動されるよう
にしたものである。

【００５６】本実施例では、ＬＣＤコントローラ４０２
がＬｉｎｅ０をハイレベルにするときにＣＬ３信号を出
力するようにしてあり、Ｌｉｎｅ３をハイレベルからロ
ーレベルにしてからＬｉｎｅ０をハイレベルにするまで
の時間を短縮でき、フレーム周波数を高くすることがで
きる。

【００５７】第８の実施例として、ソースドライバをパ
ネルの上に１個だけ持ち、ゲートドライバをパネルの左
右に配置する構成としたたものを、図２６から図２９を
用いて説明する。図２６は第８の実施例を示す表示装置
であり、図２７はパネル４５７の詳細な説明図、２８は
図２２の動作を表すタイミングチャート、図２９はメモ
リ４５０のメモリマップである。

【００５８】図２６において、４５０は１画面分以上の
表示データを記憶でき、図２９に示すメモリマップで表
示データが記憶されているメモリ、４５１はＬＣＤコン
トローラ４５２からの制御信号とメモリ４５０からの表
示データで構成されるメモリリードバス、４５２はクロ
ック１０６を元に液晶表示制御信号とメモリ４５０から
のデータを読み込むための制御信号を生成するＬＣＤコ
ントローラ、Ｌｉｎｅ４、Ｌｉｎｅ５、Ｌｉｎｅ６及び
Ｌｉｎｅ７はＬＣＤコントローラ４５２の出力するソー
ス選択線、４５３、４５４、４５５及び４５６はＬｉｎ
ｅ４、Ｌｉｎｅ５、Ｌｉｎｅ６及びＬｉｎｅ７がハイレ
ベルのときにＳ４、Ｓ５、Ｓ６、Ｓ７、Ｓ１２、Ｓ１
３．．．Ｓ１９１９とソースドライバ１５３の出力する
階調電圧線１１０とを導通状態にするスイッチ、４５７
は６４０ドット×４８０ラインのＴＦＴ型液晶のパネル
である。

【００５９】データを入力してから表示するまでの動作
は、第６の実施例とほぼ同じであるが、本実施例では、
４画素置きにゲートドライバ２０３とゲートドライバ２
０４とで分けて、つまりＬｉｎｅ０、Ｌｉｎｅ１、Ｌｉ
ｎｅ２及びＬｉｎｅ３に対応する画素はゲートドライバ
２０３で、Ｌｉｎｅ４、Ｌｉｎｅ５、Ｌｉｎｅ６及びＬ
ｉｎｅ７に対応する画素はゲートドライバ２０４で駆動
するようにしてある。

【００６０】ＬＣＤコントローラ４５２は、まず、クロ
ック１０６を元にメモリ制御信号を生成し、メモリリー
ドバス４５１でメモリ４５０からデータを読み出し、あ
らかじめゲートドライバ２０３及びゲートドライバ２０
４にゲート出力開始信号ＦＬＭ及び水平同期信号ＣＬ３
を出力しておき、読み込んだ表示データをＣＬ２に同期
してバスＤａｔａに出力し、Ｌｉｎｅ０、Ｌｉｎｅ１、
Ｌｉｎｅ２及びＬｉｎｅ３を順次出力し、Ｇ０の選択電
圧で階調電圧が画素電極にそれぞれ印加される。そして
すぐ、次のＣＬ３を出力するが、同時にＬＣＤコントロ
ーラ４５２はＬｉｎｅ４をハイレベルにし、スイッチ４
５３を導通状態にし、Ｓ４、Ｓ１２．．．Ｓ１９１６に
階調電圧を印加する。さらにＬｉｎｅ５、Ｌｉｎｅ６及
びＬｉｎｅ７に対応した動作も同様で、Ｌｉｎｅ７をハ
イレベルにした後ローレベルにし、Ｇ０’をハイレベル
からローレベルにする。ここで１ライン分の表示が完了
する。以下同様にして、Ｇ１からＧ４７９及びＧ１’か
らＧ４７９’のラインの表示が完了する。

【００６１】本実施例では、ＬＣＤコントローラ４５２
がＬｉｎｅ０をハイレベルにするときにＣＬ３信号を出
力するようにしてあり、さらにＬｉｎｅ４をハイレベル
にするときにＣＬ３’信号を出力するようにしてあり、
Ｌｉｎｅ３をハイレベルからローレベルにしてからＬｉ
ｎｅ４をハイレベルにするまでの時間を短縮でき、さら
にＬｉｎｅ７をハイレベルからローレベルにしてからＬ
ｉｎｅ０をハイレベルにするまでの時間を短縮でき、フ
レーム周波数を高くすることができる。

【００６２】第９の実施例として、ソースドライバをパ
ネルの上に２個持ち、ゲートドライバをパネルの左に配
置する構成としたたものを、図３０から図３２を用いて
説明する。図３０は第９の実施例を示す表示装置であ
り、図３１はパネル５００の詳細な説明図、３２は図３
０の動作を表すタイミングチャートである。

【００６３】図３０において、５００は６４０ドット×
４８０ラインのＴＦＴ型液晶のパネルである。

【００６４】データを入力してから表示するまでの動作
は、第３の実施例とほぼ同じであるが、本実施例では、
第３の実施例のＧ０’からＧ４７９‘はそれぞれゲート
ドライバ２０３で駆動するＧ０からＧ４７９にそのまま
接続していて、全てゲートドライバ２０３で駆動する。

【００６５】本実施例では、ＬＣＤコントローラ２０２
がＬｉｎｅ０をハイレベルにするときにＣＬ３信号を出
力するようにしてあり、Ｌｉｎｅ３をハイレベルからロ
ーレベルにしてからＬｉｎｅ０をハイレベルにするまで
の時間を短縮でき、フレーム周波数を高くすることがで
きる。

【００６６】第１０の実施例として、ソースドライバを
パネルの上下に２個ずつ持ち、ゲートドライバをパネル
の左に配置する構成としたたものを、図３３から図３６
を用いて説明する。図３３は第１０の実施例を示す表示
装置であり、図３４はパネル５５３の詳細な説明図、３
５は図３３の動作を表すタイミングチャートである。

【００６７】図３３において、５５０は１画面分以上の
表示データを記憶でき、図３６に示すメモリマップで表
示データが記憶されているメモリ、５５１はＬＣＤコン
トローラ５５２からの制御信号とメモリ５５０からの表
示データで構成されるメモリリードバス、５５２はクロ
ック１０６を元に液晶表示制御信号とメモリ５５０から
のデータを読み込むための制御信号を生成するＬＣＤコ
ントローラ、５５３は６４０ドット×４８０ラインのＴ
ＦＴ型液晶のパネルである。

【００６８】データを入力してから表示するまでの動作
は、第４の実施例とほぼ同じであるが、本実施例では、
第４の実施例のＧ０’からＧ４７９’をそれぞれゲート
ドライバ２０３で駆動するＧ０からＧ４７９にそのまま
接続していて、全ゲート線をゲートドライバ２０３で駆
動する。

【００６９】本実施例では、例えばＧ０及びＧ１の２ラ
インの表示が同時に完了するので、１ラインの表示時間
中に２ライン表示でき、フレーム周波数を高くすること
ができる。

【００７０】第１１の実施例として、ソースドライバを
パネルの上に１個だけ持ち、ゲートドライバをパネルの
左に配置する構成としたたものを、図３７と図３８を用
いて説明する。図３７は第１１の実施例を示す表示装置
であり、図３８は図３７の動作を表すタイミングチャー
トである。

【００７１】図３７において、６００はクロック１０６
を元に液晶表示制御信号とメモリ４５０からのデータを
読み込むための制御信号を生成するＬＣＤコントローラ
である。

【００７２】図３７は第１１の実施例を示す表示装置で
あり、図３８は図３７の動作を表すタイミングチャート
である。

【００７３】データを入力してから表示するまでの動作
は、第８の実施例とほぼ同じであるが、本実施例では、
第８の実施例のＧ０’からＧ４７９’をそれぞれゲート
ドライバ２０３で駆動するＧ０からＧ４７９にそのまま
接続していて、全ゲート線をゲートドライバ２０３で駆
動する。つまり、例えばＬｉｎｅ０からＬｉｎｅ７まで
を順次ハイレベルにした後ローレベルにしてから、Ｇ０
をハイレベルにする。

【００７４】本実施例では、例えばＧ０及びＧ１の２ラ
インの表示が同時に完了するので、１ラインの表示時間
中に２ライン表示でき、フレーム周波数を高くすること
ができる。

【００７５】以上の実施例では、１画面分以上の表示デ
ータを記憶できるメモリ１０２で構成してあるが、メモ
リ１０２をラインメモリ、ラインラッチ、更にはソース
ドライバを含めてラッチ内臓のソースドライバで構成す
ることもできる。

【００７６】

【発明の効果】本発明によれば、従来の解像度で良好な
あるいは最低限の品質を保つための１フレーム期間に必
要な時間（以下、フレーム周期という）が、高解像度化
のためにデータ量が増えても、フレーム周期が長くなっ
てしまうことはない。

【００７７】又、ソースドライバの出力ピッチを微細化
しなくてはならない場合でも、ソースドライバの小面積
化、ソースドライバ回路の出力を液晶パネル接続するＴ
ＡＢの小ピッチ化を行わなくてもよい。さらに、ＴＡＢ
を微細化しなくても良いので、生産コストを低く抑える
ことが出来る。

【図面の簡単な説明】

【図１】第１の実施例の表示装置のブロック図。

【図２】第１の実施例の表示装置のパネルの説明図。

【図３】第１の実施例の表示装置のタイミングチャー
ト。

【図４】第１の実施例の表示装置のメモリマップ。

【図５】第２の実施例の表示装置のブロック図。

【図６】第２の実施例の表示装置のメモリマップ。

【図７】第２の実施例の表示装置のタイミングチャー
ト。

【図８】第３の実施例の表示装置のブロック図。

【図９】第３の実施例の表示装置のパネルの説明図。

【図１０】第３の実施例の表示装置のタイミングチャー
ト。

【図１１】第３の実施例の表示装置のメモリマップ。

【図１２】第４の実施例の表示装置のブロック図。

【図１３】第４の実施例の表示装置のパネルの説明図。

【図１４】第４の実施例の表示装置のタイミングチャー
ト。

【図１５】第４の実施例の表示装置のメモリマップ。

【図１６】第５の実施例の表示装置のブロック図。

【図１７】第５の実施例の表示装置のパネルの説明図。

【図１８】第５の実施例の表示装置のタイミングチャー
ト。

【図１９】第６の実施例の表示装置のブロック図。

【図２０】第６の実施例の表示装置のパネルの説明図。

【図２１】第６の実施例の表示装置のタイミングチャー
ト。

【図２２】第７の実施例の表示装置のブロック図。

【図２３】第７の実施例の表示装置のパネルの説明図。

【図２４】第７の実施例の表示装置のタイミングチャー
ト。

【図２５】第７の実施例の表示装置のメモリマップ。

【図２６】第８の実施例の表示装置のブロック図。

【図２７】第８の実施例の表示装置のパネルの説明図。

【図２８】第８の実施例の表示装置のタイミングチャー
ト。

【図２９】第８の実施例の表示装置のメモリマップ。

【図３０】第９の実施例の表示装置のブロック図。

【図３１】第９の実施例の表示装置のパネルの説明図。

【図３２】第９の実施例の表示装置のタイミングチャー
ト。

【図３３】第１０の実施例の表示装置のブロック図。

【図３４】第１０の実施例の表示装置のパネルの説明
図。

【図３５】第１０の実施例の表示装置のタイミングチャ
ート。

【図３６】第１０の実施例の表示装置のメモリマップ。

【図３７】第１０の実施例の表示装置のブロック図。

【図３８】第１０の実施例の表示装置のタイミングチャ
ート。

【符号の説明】

１０１…表示データバス、１０２、１５０、…メモリ、１０３…メモリコントローラ、１０４…メモリライトバス、１０５…クロック生成回路、１０６…クロック、１０７…ＬＣＤコントローラ、１０８…メモリリードバス、１１０…階調電圧線、１１１、１１２…ソースドライバ、１１６、１１７、１１８、１１９…スイッチ群、１２０、１２１…ゲートドライバ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者滝田功神奈川県川崎市麻生区王禅時1099番地株式会社日立製作所システム開発研究所内 (72)発明者池田牧子神奈川県川崎市麻生区王禅時1099番地株式会社日立製作所システム開発研究所内 (72)発明者田中武茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者二見利男千葉県茂原市早野3300番地株式会社日立製作所電子デバイス事業部内 (72)発明者恒川悟東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体事業部内

Claims

【特許請求の範囲】

【請求項１】マトリックス状に配列した画素部を有し、
複数本のゲート線と複数本のソース線とが引き出された
液晶のパネルと、前記パネル１枚分以上の表示データを
記憶する記憶手段と、前記表示データを入力して前記パ
ネルに対応した画素配列に並べ替え、前記記憶手段にそ
のデータを書き込む記憶手段制御部と、前記表示データ
を順次記憶し、前記パネルの画素配列に対応して、表示
データに対応した電圧を出力する複数の階調電圧線を持
つソースドライバと、前記ソースドライバの各階調電圧
線を入力し、前記各階調電圧線をそれぞれ複数本に分
け、それと同じ複数本の選択信号を入力し、その選択信
号によって複数本のに分けた電圧出力線のうちの１本を
選択する選択手段と、前記パネルの複数本のゲート線に
順次選択電圧を出力するゲートドライバと、クロックを
生成するクロック生成部と、前記クロック生成部からク
ロックを入力し、前記記憶手段に記憶されている表示デ
ータを読み込み、前記ソースドライバにその表示データ
を出力し、前記選択手段に複数本の選択信号を出力し、
前記ゲートドライバにゲート線に順次選択電圧を出力し
始めるようにする信号を出力する制御部からなる液晶表
示装置において、前記パネルが上部と下部とに分割さ
れ、分割された前記パネルの上部と下部とに１個ずつ合
わせて２個の前記ソースドライバを配し、分割された前
記パネルの左部に又は右部に１個ずつ上部用及び下部用
の合わせて２個の前記ゲートドライバを配したことを特
徴とする液晶表示装置。
【請求項２】請求項１において、前記パネルが上部と下
部とに分割され、分割された前記パネルの上部と下部と
の、各左右に１個ずつ合わせて４個の前記ソースドライ
バを配し、分割された前記パネルの左又は右に１個ずつ
上部用及び下部用の合わせて２個の前記ゲートドライバ
を配した液晶表示装置。
【請求項３】請求項１において、前記パネルが左右に分
割され、分割された前記パネルの左右に１個ずつ合わせ
て２個の前記ソースドライバを配し、分割された前記パ
ネルの左右に１個ずつ合わせて２個の前記ゲートドライ
バを配した液晶表示装置。
【請求項４】請求項１記載の液晶表示装置において、前
記パネルが左部と右部とに分割され、その分割された前
記パネルの左部及び右部両方のソース線が、ゲート線１
本おきに前記パネルの上から及び下から引き出され、分
割された前記パネルの左部と右部との、各上下に１個ず
つ合わせて４個の前記ソースドライバを配し、分割され
た前記パネルの左部と右部とに１個ずつ合わせて２個の
前記ゲートドライバを配した液晶表示装置。
【請求項５】請求項１において、前記パネルが左上部と
左下部と右上部と右上部とに分割され、分割された前記
パネルの左上部の上、左下部の下、右上部の上、右上部
の上に、１個ずつ合わせて４個の前記ソースドライバを
配し、分割された前記パネルの左上部と左下部とに、右
上部と右上部とに、それぞれ１個ずつ合わせて２個の前
記ゲートドライバを配し、左上部と左下部とを、右上部
と右上部とをそれぞれ同時に駆動するようにした液晶表
示装置。
【請求項６】請求項１において、前記パネルのゲート線
が、ソース線２本おきに前記パネルの右から及び左から
引き出され、前記パネルの上側又は下側の左右合わせて
２個の前記ソースドライバを配し、前記パネルの左側と
右側とに１個ずつ合わせて２個の前記ゲートドライバを
配した液晶表示装置。
【請求項７】請求項１において、前記パネルのゲート線
が、ソース線４本おきに前記パネルの右から及び左から
引き出され、前記パネルのソース線が、ソース線１本お
きに前記パネルの上及び下から引き出され、前記パネル
の上側および下側に各１個合わせて２個の前記ソースド
ライバを配し、前記パネルの左側と右側とに１個ずつ合
わせて２個の前記ゲートドライバを配した液晶表示装
置。
【請求項８】請求項１において、前記パネルのゲート線
が、ソース線４本おきに前記パネルの右から及び左から
引き出され、前記パネルの上側又は下側に１個の前記ソ
ースドライバを配し、前記パネルの左側と右側とに１個
ずつ合わせて２個の前記ゲートドライバを配した液晶表
示装置。
【請求項９】請求項１において、前記パネルの上側又は
下側の左右に合わせて２個の前記ソースドライバを配
し、前記パネルの左側又は右側に１個の前記ゲートドラ
イバを配した液晶表示装置。
【請求項１０】請求項１において、前記パネルのソース
線が、ゲート線１本おきに前記パネルの上から及び下か
ら引き出され、前記パネルの上側及び下側に左右１個ず
つ合わせて４個の前記ソースドライバを配し、前記パネ
ルの左側又は右側に１個の前記ゲートドライバを配した
液晶表示装置。
【請求項１１】請求項１において、前記パネルの上側又
は下側に１個の前記ソースドライバを配し、前記パネル
の左側と右側とに１個の前記ゲートドライバを配した液
晶表示装置。
【請求項１２】請求項１、２、３、４、５、６、７、
８、９、１０または１１において、記憶手段制御部とク
ロック生成部と制御部とを一つの集積回路にした液晶表
示装置。
【請求項１３】請求項１２において、記憶手段と前記集
積回路とをさらに一つの集積回路にした液晶表示装置。
【請求項１４】請求項１、２、３、４、５、６、７、
８、９、１０、１１、１２または１３において、パネル
とゲートドライバと選択手段とを一つの集積回路にした
液晶表示装置。
【請求項１５】請求項１、２、３、４、５、６、７、
８、９、１０、１１、１２、１３または１４において、
ソースドライバと前記集積回路とをさらに一つの集積回
路にした液晶表示装置。