JPH08335663A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法

Info

Publication number
JPH08335663A
JPH08335663A JP7167009A JP16700995A JPH08335663A JP H08335663 A JPH08335663 A JP H08335663A JP 7167009 A JP7167009 A JP 7167009A JP 16700995 A JP16700995 A JP 16700995A JP H08335663 A JPH08335663 A JP H08335663A
Authority
JP
Japan
Prior art keywords
bare chip
film
electrodes
shaped member
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7167009A
Other languages
English (en)
Inventor
Akihiko Okuhora
明彦 奥洞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7167009A priority Critical patent/JPH08335663A/ja
Publication of JPH08335663A publication Critical patent/JPH08335663A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】本発明は、半導体装置及び半導体装置の製造方
法について、高密度実装を容易にし得、かつ信頼性を向
上し得るようにする。 【構成】本発明は、ベアチツプ１３を絶縁性樹脂１４Ｂ
を介してフイルム状部材１２によつて被覆するようにし
たことにより、全体としてベアチツプ１３とほぼ同じ大
きさに形成できると共に、配線基板実装の際にベアチツ
プ１３を機械的及び電気的に保護することができる。ま
た本発明は、フイルム状部材１２の一面１２Ｂにベアチ
ツプ１３を実装し、次いでベアチツプ１３及びフイルム
状部材１２間に絶縁性樹脂１４Ｂを充填し、続いてフイ
ルム状部材１２によつてベアチツプ１３を被覆するよう
にしたことにより、ベアチツプ１３を絶縁性樹脂１４Ｂ
及びフイルム状部材１２によつて保護できるベアチツプ
１３とほぼ同じ大きさの半導体装置を製造することがで
きる。

Description

【発明の詳細な説明】
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図９） 発明が解決しようとする課題（図９） 課題を解決するための手段（図１） 作用（図１） 実施例 （１）半導体装置の構成（図１〜図３） （２）半導体装置の製造工程（図４及び図６） （３）実施例の動作 （４）実施例の効果 （５）他の実施例（図７及び図８） 発明の効果
【０００２】
【産業上の利用分野】本発明は半導体装置及び半導体装
置の製造方法に関し、特にベアチツプを当該ベアチツプ
とほぼ同サイズにパツケージしたチツプサイズパツケー
ジ及びその製造方法に適用して好適なものである。
【０００３】
【従来の技術】近年、エンジニアリングワークステイシ
ヨン（ＥＷＳ）やパーソナルコンピユータ（ＰＣ）等の
情報処理装置においては、並列処理化の促進及びクロツ
ク速度の上昇による処理能力の向上が図られると共に、
半導体集積化技術の進展及び半導体チツプの実装技術の
進歩により、小型化及びパーソナル化がより一層進んで
いる。
【０００４】このように情報処理装置の小型化及びパー
ソナル化を実現するための高密度実装技術として、複数
のベアチツプが搭載されたマルチチツプモジユール（Mu
lti-chip-module 、ＭＣＭ）やベアチツプ実装が注目さ
れている。このようなベアチツプの実装形態を実現する
には、マルチチツプモジユールの歩留り又はベアチツプ
が実装された配線基板の歩留りを確保するため、ベアチ
ツプが良品（良品ベアチツプは、Known Good Die、ＫＧ
Ｄと呼ばれている）であるか否かが最も重要である。ま
た実装後、不良ベアチツプを発見するためのテスト技術
及び発見された不良ベアチツプを交換するためのリペア
技術も重要な要件である。
【０００５】しかしながら上述した要件を満たす良品ベ
アチツプは、ベアチツプレベルでのテスト及び特性保証
を低コストで実施するための技術の欠如、技術流出又は
付加価値の流出等を防止するための半導体供給メーカの
戦略的方針及び技術開発のために市場調査を実施した場
合の市場の不透明性等の理由により、入手することが困
難であつた。かかる課題を解決する方策として、近年、
チツプサイズパツケージ（Chip Size Package 、ＣＳ
Ｐ）と呼ばれる超小型の半導体パツケージの開発が急速
に進んでいる。
【０００６】ここでＩＳＨＭ（International Society
for Hybrid Microelectonics、MikeC.Log and Ken Jill
eo,Proc.of the 1993 Int.Nation.Symp.on Microelectr
on.Nov.Dallas,U.S.A pp318〜323 ）において発表され
たチツプサイズパツケージ（μ-Ball Grid Array、μ−
ＢＧＡとも呼ばれている）の一例を図９に示す。
【０００７】チツプサイズパツケージ１は、ベアチツプ
２の回路面２Ａ上に、弾性樹脂でなる接着剤層３を介し
て所定の導体パターン４Ａが形成されたポリイミドフイ
ルム４Ｂでなるフレキシブル配線層４が配置されている
と共に、ベアチツプ２の周側面を一周に亘つて覆うよう
に絶縁材でなる保護枠５が形成されて構成されている。
【０００８】このチツプサイズパツケージ１では、ベア
チツプ２の回路面２Ａ上の最外周に沿つて所定ピツチに
複数設けられたＩ／Ｏパツド（図示せず）と、フレキシ
ブル配線層４の導体パターン４Ａとが接合部６によつて
接合されている。またこのチツプサイズパツケージ１で
は、金メツキを施した球状形状でなるニツケル７（以
下、これをニツケルボール７と呼ぶ）が、フレキシブル
配線層４上に格子状に複数設けられており、当該各ニツ
ケルボール７とそれぞれ対応する導体パターン４Ａとが
電気的に接続されている。
【０００９】これによりこのチツプサイズパツケージ１
では、各ニツケルボール７をそれぞれ配線基板（図示せ
ず）の対応する電極に接合することによつて、当該配線
基板上に容易に実装することができると共に、各ニツケ
ルボール７を介して配線基板からベアチツプ２のＩ／Ｏ
パツドに信号を入出力させることができるようになされ
ている。
【００１０】またこのチツプサイズパツケージ１では、
ベアチツプ２の回路面２Ａとフレキシブル配線層４とが
接着剤層３によつて接着されると共に気密封止され、そ
の接着剤層３の弾力性によつて基板実装後のベアチツプ
２、フレキシブル配線層４及び配線基板の熱膨張係数差
が吸収緩和される。さらにこのチツプサイズパツケージ
１では、当該チツプサイズパツケージ１を取り扱う際の
ベアチツプ２の損傷を保護枠５によつて防止すると共
に、配線基板実装後において、隣接するチツプサイズパ
ツケージ１が短絡することを防止し得るようになされて
いる。
【００１１】これにより、このチツプサイズパツケージ
１は、ベアチツプ２だけを実装した場合と比較して、取
扱い性に優れ、また良品ベアチツプの要件であるベアチ
ツプ２の品質を確保し、不良ベアチツプに対するリペア
にも対応することができるようになされている。
【００１２】
【発明が解決しようとする課題】ところでかかる構成の
チツプサイズパツケージ１においては、例えばＱＦＰ
（Quad Flat Package)型半導体素子等のように周側面か
ら突出して設けられているＩ／Ｏピンによつてその特性
及び動作状態をテストすることができるパツケージとは
異なり、ニツケルボール７が形成された面が配線基板の
実装面と対向するように実装されるため、ベアチツプ２
の特性及び動作状態を直接検査装置のプローブによりテ
ストすることができない問題があつた。
【００１３】このような問題を解決する方法として、チ
ツプサイズパツケージ１の各ニツケルボール７が接合さ
れた配線基板面上の各電極にそれぞれ電気的に接続され
るランドを、そのチツプサイズパツケージ１が実装され
た配線基板面上に設ける方法が考えられる。ところがこ
の方法では、配線基板面上に複数のランドを設けるため
のスペースが必要となり、複数のチツプサイズパツケー
ジ１を実装するには、その実装スペースに制限が生じる
ため、高密度実装というチツプサイズパツケージ１とし
ての本来の機能が損なわれるおそれがあつた。
【００１４】またこのチツプサイズパツケージ１では、
ベアチツプ２がＮ（Negative）型基板の場合には電源電
圧がバイアスされ、ベアチツプ２がＰ（Positive）型基
板の場合にはグランドがバイアスされた状態にある。こ
のため、高密度実装として配線基板の両面にそれぞれ複
数のＮ（Negative）型基板でなるベアチツプ２及びＰ
（Positive）型基板でなるベアチツプ２を実装した後、
当該配線基板を積層配置して所定の装置等に搭載した場
合に、その配線基板上に実装されている各ベアチツプ２
の露出された面同士が接触することによつて、ベアチツ
プ２にシヨート破壊が生じるおそれがあつた。
【００１５】本発明は以上の点を考慮してなされたもの
で、高密度実装を容易にし得、かつ信頼性を向上し得る
半導体装置及び当該半導体装置の製造方法を提案しよう
とするものである。
【００１６】
【課題を解決するための手段】かかる課題を解決するた
め第１の発明においては、回路面上に単数又は複数の電
極が設けられたベアチツプと、当該ベアチツプを被覆
し、内面側にベアチツプの各電極にそれぞれ対応させて
単数又は複数のベアチツプ実装用の第１の電極が設けら
れると共に、外面側に各第１の電極とそれぞれ対応させ
て、当該対応する各第１の電極とそれぞれ導通する単数
又は複数の外部接続用の第２の電極が設けられたフイル
ム状部材と、ベアチツプの各電極とフイルム状部材の対
応する各第１の電極とをそれぞれ電気的に接続する接続
手段と、フイルム状部材の内面及びベアチツプ間に充填
され、ベアチツプを封止しかつ当該ベアチツプとフイル
ム状部材とを接着する絶縁性樹脂とを設けるようにし
た。
【００１７】また第２の発明においては、ベアチツプの
回路面に設けられた単数又は複数の電極にそれぞれ対応
させて一面に単数又は複数の第１の電極が設けられると
共に、他面に各第１の電極にそれぞれ対応させて、当該
対応する第１の電極とそれぞれ導通する単数又は複数の
第２の電極が設けられたフイルム状部材の一面に、ベア
チツプの各電極とフイルム状部材の対応する各第１の電
極を接合するようにしてベアチツプを実装する第１の工
程と、ベアチツプ及びフイルム状部材間に絶縁性樹脂を
充填する第２の工程と、フイルム状部材をベアチツプの
周側面及び回路面と対向する面に沿つて折り曲げ、ベア
チツプをフイルム状部材によつて被覆する第３の工程と
を設けるようにする。
【００１８】
【作用】第１の発明では、ベアチツプを絶縁性樹脂を介
してフイルム状部材によつて被覆するようにしたことに
より、全体としてベアチツプとほぼ同じ大きさに形成す
ることができると共に、配線基板実装の際にベアチツプ
を機械的及び電気的に保護することができる。
【００１９】また第２の発明では、ベアチツプの回路面
に設けられた単数又は複数の電極にそれぞれ対応させて
一面に単数又は複数の第１の電極が設けられると共に、
他面に各第１の電極にそれぞれ対応させて、当該対応す
る第１の電極とそれぞれ導通する単数又は複数の第２の
電極が設けられたフイルム状部材の一面に、ベアチツプ
の各電極とフイルム状部材の対応する各第１の電極を接
合するようにしてベアチツプを実装し、次いでベアチツ
プ及びフイルム状部材間に絶縁性樹脂を充填し、続いて
フイルム状部材をベアチツプの周側面及び回路面と対向
する面に沿つて折り曲げ、ベアチツプをフイルム状部材
によつて被覆するようにしたことにより、ベアチツプを
絶縁性樹脂及びフイルム状部材によつて保護することが
できるベアチツプとほぼ同じ大きさの半導体装置を製造
し得る。
【００２０】
【実施例】以下図面について、本発明の一実施例を詳述
する。
【００２１】（１）半導体装置の構成 図１（Ａ）〜（Ｃ）において、１０は全体として実施例
によるチツプサイズパツケージを示し、所定の導体パタ
ーン１１が形成された再配線用フイルム１２上に実装さ
れたベアチツプ１３を、その上面１３Ａ（以下、これを
ベアチツプ上面１３Ａと呼ぶ）中央部の所定領域を除い
て再配線用フイルム１２で包み込むように覆い、当該ベ
アチツプ上面１３Ａ中央部の所定領域を絶縁性樹脂１４
Ａで封止すると共に、ベアチツプ１３の周側面及び回路
面１３Ｂと再配線用フイルム１２との間に封止を兼ねた
接着用の絶縁性樹脂１４Ｂを充填することにより構成さ
れている。
【００２２】この場合、再配線用フイルム１２のベアチ
ツプ１３が実装されていない側の面（以下、これをパツ
ド面１２Ａと呼び、ベアチツプ１３が実装されている面
をベアチツプ実装面１２Ｂと呼ぶ）のうち、チツプサイ
ズパツケージ１０の下面を形成する部分には、特に図１
（Ｂ）及び（Ｃ）において明らかなように、ベアチツプ
１３の各Ｉ／Ｏパツド（図示せず）にそれぞれ対応させ
て複数の供給用パツド（図示せず）が格子状に形成さ
れ、これらの各供給用パツド上には球状形状でなるはん
だ（以下、これをはんだボール１５と呼ぶ）が形成され
ている。
【００２３】またこれら各供給用パツドは、それぞれ導
体パターン１１及び再配線用フイルム１２のベアチツプ
実装面１２Ｂに形成された各マウント用パツド１６を順
次介してベアチツプ１３のそれぞれ対応するＩ／Ｏパツ
ドと電気的に接続されている。これによりこのチツプサ
イズパツケージ１０は、各はんだボール１５をそれぞれ
配線基板（図示せず）の対応する電極と接合することに
よりこの配線基板上に実装し得ると共に、この状態にお
いてベアチツプ１３がこれら各はんだボール１５を介し
てこの配線基板から信号を入力し、又は出力し得るよう
になされている。
【００２４】一方再配線用フイルム１２のパツド面１２
Ａのうち、チツプサイズパツケージ１０の上面の周端部
を形成する部分には、特に図１（Ａ）において明らかな
ように、ベアチツプ１３の各Ｉ／Ｏパツドにそれぞれ対
応させて複数のテスト用パツド１７が形成されている。
この場合これらの各テスト用パツド１７は、再配線用フ
イルム１２のパツド面１２Ａに形成された上述の供給用
パツドと同様にして、それぞれ導体パターン１１と再配
線用フイルム１２のベアチツプ実装面１２Ｂの対応する
各マウント用パツド１６とを順次介してベアチツプ１３
のそれぞれ対応するＩ／Ｏパツドと電気的に接続されて
いる。これによりこのチツプサイズパツケージ１０で
は、配線基板に実装された状態において、これらの各テ
スト用パツド１７に検査装置（図示せず）のプローブ
（図示せず）を当てることにより、その特性及び動作状
態をテストし得るようになされている。
【００２５】この実施例の場合、図２に示すように、再
配線用フイルム１２は、所定の幅及び厚さを有する２枚
のポリイミドフイルム１２Ｃ及び１２Ｄ間の所定位置
に、例えば銅でなるフレキシブルな所定の導体パターン
１１を挟み込むことにより１枚のフイルム状に形成され
ている。この再配線用フイルム１２は、ベアチツプ実装
面１２Ｂの所定位置が導体パターン１１を露出させるよ
うに所定形状に穴部が形成されており、当該穴部及び再
配線用フイルム１２のベアチツプ実装面１２Ｂの一部に
無電解メツキ法等によつてニツケル膜１８が形成されて
マウント用パツド１６が形成されている。また再配線用
フイルム１２のパツド面１２Ａの所定位置には、マウン
ト用パツド１６を形成する場合と同様の方法によつて、
供給用パツド１９及びテスト用パツド１７とがそれぞれ
形成されている。
【００２６】またこの実施例の場合、再配線用フイルム
１２上に実装されたベアチツプ１３は、図３に示すよう
に、ベアチツプ１３のＩ／Ｏパツド２０上に形成された
例えばチタン−白金−金等の３層膜からなるＢＬＭ（ B
all Limiting Metal）膜層２１と、再配線用フイルム１
２のマウント用パツド１６上に形成された錫２２とが例
えば金バンプ２３によつて接合されていると共に、当該
金バンプ２３を埋め込むようにベアチツプ１３の回路面
１３Ｂと再配線用フイルム１２のベアチツプ実装面１２
Ｂとの間に絶縁性樹脂１４Ｂが充填されている。かくし
て絶縁性樹脂１４Ｂによつて、ベアチツプ１３と再配線
用フイルム１２との間が絶縁されるようになされてい
る。
【００２７】（２）半導体装置の製造工程 ここで、実際上このチツプサイズパツケージ１０は、図
４〜図６（Ｃ）に示す以下の手順により製造することが
できる。すなわち、まず図４に示すように、所定の幅及
び厚さを有する帯状でなる２枚のポリイミドフイルムの
長手方向に沿つて所定間隔に所定の導体パターン１１を
複数挟み込みフイルムキヤリア２４を形成する。この場
合、フイルムキヤリア２４の導体パターン１１を有する
所定部分が再配線用フイルム１２となり、この導体パタ
ーン１１を有する所定部分の一方の面にベアチツプの各
Ｉ／Ｏパツド（図示せず）とそれぞれ対応するマウント
用パツド１６を形成すると共に、他方の面の所定位置に
マウント用パツド１６とそれぞれ複数のテスト用パツド
１７及び複数の供給用パツド１９を形成する。
【００２８】続いて図５（Ａ）に示すように、ベアチツ
プ１３の回路面１３Ｂ上の最外周に沿つて所定ピツチに
複数形成されたアルミニウム等でなるＩ／Ｏパツド（図
示せず）上に、例えばスパツタ法によつてバンプの密着
性を向上させるＢＬＭ（ Ball Limiting Metal）膜層２
１を形成する。その後、ＢＬＭ膜層２１上に、例えばメ
ツキ法又はワイヤーボンデイング装置（図示せず）を用
いたスタツドバンプ形成法によつて所定形状でなる金バ
ンプ２３を形成する。この場合、再配線用フイルム１２
は、フイルムキヤリア２４に形成された状態で用い、マ
ウント用パツド１６上に例えばメツキ法又は印刷法によ
つて錫２２を所定形状に形成する。
【００２９】次いで図５（Ｂ）に示すように、ベアチツ
プ１３のベアチツプ上面１３Ａを加熱ヒータ等でなる加
熱装置２５の所定面に接するようにし、ベアチツプ１３
を加熱装置２５上に固定する。続いてベアチツプ１３の
回路面１３Ｂと再配線用フイルム１２のベアチツプ実装
面１２Ｂとを対向させ、ベアチツプ１３の回路面１３Ｂ
に形成された各金バンプ２３とそれぞれ対応する再配線
用フイルム１２のベアチツプ実装面１２Ｂに形成された
マウント用パツド１６とを位置合わせした後に接触させ
る。この後加熱装置２５によつて、ベアチツプ１３のベ
アチツプ上面１３Ａを所定温度に加熱することにより、
ベアチツプ１３を介して各金バンプ２３を加熱すると共
に、再配線用フイルム１２のパツド面１２Ａ側からマウ
ント用パツド１６をボンデイングツール２６によつて所
定時間だけ所定重量で加圧することにより、ベアチツプ
１３の各金バンプ２３と再配線用フイルム１２のマウン
ト用パツド１６とを一括又は各接触部分毎に接合する。
この場合、上述した接合の条件は、ベアチツプ１３の金
バンプ２３及び再配線用フイルム１２のマウント用パツ
ド１６の面積及び熱容量によつて異なるが、例えば加圧
重量を１つの金バンプ２３当たり10〜30〔ｇ〕程度、加
熱温度を 300〜400〔℃〕程度、加圧時間を 0.3〜 0.5
〔 sec〕程度に設定する。
【００３０】続いて図５（Ｃ）に示すように、ベアチツ
プ１３と再配線用フイルム１２との接合部分を所定の条
件で洗浄した後、所定の打抜きツール（図示せず）によ
つてフイルムキヤリア２４から再配線用フイルム１２を
所定サイズに打ち抜く。次いでベアチツプ１３及び再配
線用フイルム１２を、絶縁性樹脂１４Ｂの浸透を助長さ
せる60〜 100〔℃〕程度の温度に保ちながら、ベアチツ
プ１３と再配線用フイルム１２との対向する面間に絶縁
性樹脂１４Ｂを充填することにより、ベアチツプ１３を
封止し、かつベアチツプ１３と再配線用フイルム１２と
を接着する。
【００３１】続いて図６（Ａ）に示すように、ベアチツ
プ１３の周側面に沿つて所定径の円柱形状でなるシリコ
ーンゴム２９を配置した後、成形機能を有する加熱モー
ルド装置２８の本体部２８Ａ上に再配線用フイルム１２
のパツド面１２Ａが接するように固定する。その後、再
配線用フイルム１２のベアチツプ実装面１２Ｂがシリコ
ーンゴム２９及びベアチツプ１３のベアチツプ上面１３
Ａに接するようにし、かつベアチツプ１３のベアチツプ
上面１３Ａが所定領域だけ露出するように、加熱モール
ド装置２８の曲げ駆動部２８Ｂ及び２８Ｃによつて再配
線用フイルム１２を折り曲げる。このとき、再配線用フ
イルム１２の曲げ部分に集中する曲げによるストレスを
シリコーンゴム２９によつて緩和させることができる。
次いで再配線用フイルム１２が、加熱モールド装置２８
の曲げ駆動部２８Ｂ及び２８Ｃによつて折り曲げられた
状態で、140 〜 180〔℃〕程度の温度で 4〜12時間程度
加熱することにより、その折り曲げられた状態に固定す
る。
【００３２】次いで図６（Ｂ）に示すように、再配線用
フイルム１２が加熱形成された際、再配線用フイルム１
２とベアチツプ１３間に充填されていた絶縁性樹脂１４
Ｂのうち、ベアチツプ１３のベアチツプ上面１３Ａと、
当該ベアチツプ上面１３Ａに折り曲げられた再配線用フ
イルム１２のベアチツプ実装面１２Ｂとの間からベアチ
ツプ１３のベアチツプ上面１３Ａの露出領域に過剰な絶
縁性樹脂がはみ出すことにより、上部に盛り上がつてい
る絶縁性樹脂１４Ｃ部分を除去し、所定の厚さを有する
ように絶縁性樹脂１４Ａ部分を残す。かくしてベアチツ
プ１３のベアチツプ上面１３Ａの露出領域を絶縁性樹脂
１４Ａで保護できると共に、当該絶縁性樹脂１４Ａと再
配線用フイルム１２によつてベアチツプ１３全体をほぼ
完全に保護することができる。
【００３３】続いて図６（Ｃ）に示すように、再配線用
フイルム１２のパツド面１２Ａに形成された各供給用パ
ツド１９に、それぞれ所定径でなるはんだボール１５を
印刷法又は一括転写法等によつて供給する。これによ
り、このチツプサイズパツケージ１０を製造することが
できる。
【００３４】（３）実施例の動作 以上の構成において、このチツプサイズパツケージ１０
では、まずベアチツプ１３のＩ／Ｏパツド２０上にＢＬ
Ｍ（ Ball Limiting Metal）膜層２１と金バンプ２３と
を順次形成し、一方再配線用フイルム１２のマウント用
パツド１６上に錫２２を形成した（図５（Ａ））後、加
熱装置２５及びボンデイングツール２６によつて再配線
用フイルム１２上にベアチツプ１３を実装する（図５
（Ｂ））。次いでベアチツプ１３と再配線用フイルム１
２との接合部分を洗浄し、フイルムキヤリア２４から再
配線用フイルム１２を打ち抜いた後、ベアチツプ１３と
再配線用フイルム１２との間を絶縁性樹脂１４Ｂにより
封止及び接着する（図５（Ｃ））。
【００３５】続いて、ベアチツプ１３を包み込むよう
に、加熱モールド装置２８によつて再配線用フイルム１
２を加熱形成した（図６（Ａ））後、ベアチツプ１３の
ベアチツプ上面１３Ａの露出領域に絶縁性樹脂１４Ａを
形成する（図６（Ｂ））。次いで再配線用フイルム１２
の各供給用パツド１９にそれぞれはんだボール１５を供
給することにより、チツプサイズパツケージ１０を製造
する（図６（Ｃ））。
【００３６】従つて、このチツプサイズパツケージ１０
の製造手順においては、再配線用フイルム１２に、ベア
チツプ１３の特性及び動作状態をテストするためのテス
ト用パツド１７を設けるようにしたことにより、ベアチ
ツプ１３と再配線用フイルム１２とが電気的に接合され
た後の製造手順においてベアチツプ１３の不良箇所を容
易に診断することができる。
【００３７】この場合、このようにして形成されたチツ
プサイズパツケージ１０には、ベアチツプ１３の各Ｉ／
Ｏパツド２０とそれぞれ電気的に接続されたテスト用パ
ツド１７を再配線用フイルム１２のパツド面１２Ａのう
ち、チツプサイズパツケージ１０の上面を形成する部分
に設けているため、配線基板実装後、再配線用フイルム
１２のテスト用パツド１７を介してベアチツプ１３の特
性及び動作状態を容易にテストすることができる。
【００３８】またこのチツプサイズパツケージ１０で
は、再配線用フイルム１２のパツド面１２Ａにテスト用
パツド１７を設けているため、高密度実装用の配線基板
において考えられていたテスト用のランドを必要とせ
ず、従つて配線基板の設計期間及び生産工程を短縮する
ことができる。さらにこのチツプサイズパツケージ１０
では、はんだボール１５を格子状に設けているため、配
線基板上に実装する際、はんだボール１５のリフローに
よつて溶融した各はんだのセルフアライメント効果によ
り精度良く実装することができる。
【００３９】（４）実施例の効果 以上の構成によれば、ベアチツプ１３を絶縁性樹脂１４
Ｂを介して再配線用フイルム１２によつてパツケージす
ると共に、ベアチツプ１３のベアチツプ上面１３Ａの露
出領域に絶縁性樹脂１４Ａを設けるようにしたことによ
り、全体としてベアチツプ１３とほぼ同じ大きさに形成
することができると共に、配線基板実装の際にベアチツ
プ１３を機械的及び電気的に保護することができ、かく
して高密度実装を容易にし得、かつ信頼性を向上し得る
半導体装置を実現できる。
【００４０】また上述の構成によれば、ベアチツプ１３
を絶縁性樹脂１４Ｂを介して再配線用フイルム１２によ
つてパツケージすると共に、ベアチツプ１３のベアチツ
プ上面１３Ａの露出領域に絶縁性樹脂１４Ａを形成する
ようにしたことにより、ベアチツプ１３全体を保護する
ことができるベアチツプ１３とほぼ同じ大きさの半導体
装置を製造でき、かくして高密度実装を容易にし得、か
つ信頼性を向上し得る半導体装置を製造することができ
る半導体装置の製造方法を実現できる。
【００４１】（５）他の実施例 なお上述の実施例においては、チツプサイズパツケージ
１０のテスト用パツド１７と供給用パツド１９とをそれ
ぞれ所定の配列で設けるようにした場合について述べた
が、本発明はこれに限らず、例えば図７に示すように、
チツプサイズパツケージ３１において、再配線用フイル
ム３２のパツド面３２Ａのうち、チツプサイズパツケー
ジ３１の上面を形成する部分に設けられているテスト用
パツド３３を、再配線用フイルム３２のパツド面３２Ａ
のうち、チツプサイズパツケージ３１の下面を形成する
部分に格子状に設けられている供給用パツド（図示せ
ず）と同一の格子状に設けるようにし、当該供給用パツ
ド上にはんだボール３４を設けるようにする。これによ
り、図８に示すように、複数のチツプサイズパツケージ
３１をその厚み方向に積層配置する場合、対向するテス
ト用パツド及びはんだボール３４同士を接合できるた
め、ＳＲＡＭ（Static Random Access Memory ）やＤＲ
ＡＭ（Dynamic Random Access Memory）等のように、多
数の共有バスを有する半導体メモリを配線基板３５上に
実装する際に特に有効である。
【００４２】また上述の実施例においては、ベアチツプ
の各電極とフイルム状部材の対応する各第１の電極とを
それぞれ電気的に接続する接続手段として、ベアチツプ
１３側の金バンプ２３と再配線用フイルム１２のマウン
ト用パツド１６に形成された錫２２とを接合するように
した場合について述べたが、本発明はこれに限らず、金
バンプと銀ペーストとの接合や高温はんだバンプと共晶
はんだとの接合等の種々の材料による組合せで接合する
ようにしても良い。
【００４３】さらに上述の実施例においては、ベアチツ
プを被覆し、内面側にベアチツプの各電極にそれぞれ対
応させて単数又は複数のベアチツプ実装用の第１の電極
が設けられていると共に、外面側に各第１の電極とそれ
ぞれ対応させて、当該対応する各第１の電極とそれぞれ
導通する単数又は複数の外部接続用の第２の電極が設け
られたフイルム状部材として、所定の導体パターン１１
を有するポリイミドフイルム１２Ｃ及び１２Ｄでなる再
配線用フイルム１２を用いるようにした場合について述
べたが、本発明はこれに限らず、例えばポリエステル、
ポリスチロール及びブスマレイド・トリアジン（ＢＴ）
−レジン等の種々の絶縁材でなる再配線用フイルムを用
いるようにしても良い。
【００４４】さらに上述の実施例においては、ポリイミ
ドフイルム１２Ｃ／導体パターン１１／ポリイミドフイ
ルム１２Ｄの３層からなる再配線用フイルム１２を用い
るようにした場合について述べたが、本発明はこれに限
らず、例えば各ポリイミドフイルム１２Ｃ及び１２Ｄと
導体パターン１１との間に所定の接着剤でなる接着剤層
を設けた５層でなる再配線用フイルムを用いるようにし
ても良い。
【００４５】さらに上述の実施例においては、チツプサ
イズパツケージ１０の供給用パツド１９上にはんだボー
ル１５を設けるようにした場合について述べたが、本発
明はこれに限らず、ニツケル、金、アルミニウム又は銅
等の種々の導電性材料でなる突起電極を設けるようにし
ても良い。
【００４６】さらに上述の実施例においては、ベアチツ
プ１３の周側面と再配線用フイルム１２の曲げ部分との
間にシリコーンゴム２９を用いて再配線用フイルム１２
を折り曲げるようにした場合について述べたが、本発明
はこれに限らず、再配線用フイルム１３の曲げ部分にそ
の曲げによるストレスが集中することを避け得るなら
ば、ベアチツプ１３の周側面と対向する再配線用フイル
ム１２のベアチツプ実装面１２Ｂの曲げ部分に予め所定
の深さに切れ込みを設け、又は再配線用フイルム１２の
ベアチツプ実装面１２Ｂにおける曲げ部分のポリイミド
フイルム１２Ｃを所定領域に剥離し、導体パターン１１
を露出させるようにする等の種々の方法を適用するよう
にしても良い。
【００４７】
【発明の効果】上述のように本発明によれば、ベアチツ
プを絶縁性樹脂を介してフイルム状部材によつて被覆す
るようにしたことにより、全体としてベアチツプとほぼ
同じ大きさに形成することができると共に、配線基板実
装の際にベアチツプを機械的及び電気的に保護すること
ができ、かくして高密度実装を容易にし得、かつ信頼性
を向上し得る半導体装置を実現できる。
【００４８】また上述のように本発明によれば、ベアチ
ツプの回路面に設けられた単数又は複数の電極にそれぞ
れ対応させて一面に単数又は複数の第１の電極が設けら
れると共に、他面に各第１の電極にそれぞれ対応させ
て、当該対応する第１の電極とそれぞれ導通する単数又
は複数の第２の電極が設けられたフイルム状部材の一面
に、ベアチツプの各電極とフイルム状部材の対応する各
第１の電極を接合するようにしてベアチツプを実装し、
次いでベアチツプ及びフイルム状部材間に絶縁性樹脂を
充填し、続いてフイルム状部材をベアチツプの周側面及
び回路面と対向する面に沿つて折り曲げ、ベアチツプを
フイルム状部材によつて被覆するようにしたことによ
り、ベアチツプを絶縁性樹脂及びフイルム状部材によつ
て保護することができるベアチツプとほぼ同じ大きさの
半導体装置を製造することができ、かくして高密度実装
を容易にし得、かつ信頼性を向上し得る半導体装置を製
造することができる半導体装置の製造方法を実現でき
る。
【図面の簡単な説明】
【図１】本発明の一実施例によるチツプサイズパツケー
ジの構成を示す上面図、断面図及び底面図である。
【図２】本発明の一実施例による再配線用フイルムを示
す断面図である。
【図３】本発明の一実施例によるベアチツプと再配線用
フイルムの接合部分を示す断面図である。
【図４】本発明の一実施例による複数のフイルムキヤリ
アに形成された再配線用フイルムを示す平面図である。
【図５】本発明の一実施例によるチツプサイズパツケー
ジの製造手順を示す断面図である。
【図６】本発明の一実施例によるチツプサイズパツケー
ジの製造手順を示す断面図である。
【図７】本発明の他の実施例によるチツプサイズパツケ
ージの構成を示す上面図、断面図及び底面図である。
【図８】本発明の他の実施例による複数のチツプサイズ
パツケージを積層配置して基板上に実装した様子を示す
断面図である。
【図９】従来のチツプサイズパツケージの構成を示す断
面図及び底面図である。
【符号の説明】
１、１０、３１……チツプサイズパツケージ、２、１３
……ベアチツプ、２Ａ、１３Ａ……ベアチツプ上面、１
３Ｂ……回路面、３……接着剤層、４……フレキシブル
配線層、４Ａ、１１……導体パターン、４Ｂ、１２Ｃ、
１２Ｄ……ポリイミドフイルム、５……保護枠、６……
接合部、７……ニツケルボール、１２、３２……再配線
用フイルム、１２Ａ、３２Ａ……パツド面、１２Ｂ……
ベアチツプ実装面、１４Ａ、１４Ｂ、１４Ｃ……絶縁性
樹脂、１５、３４……はんだボール、１６……マウント
用パツド、１７、３３……テスト用パツド、１８……ニ
ツケル膜、１９……供給用パツド、２０……Ｉ／Ｏパツ
ド、２１……ＢＬＭ膜層、２２……錫、２３……金バン
プ、２４……フイルムキヤリア、２５……加熱装置、２
６……ボンデイングツール、２８……加熱モールド装
置、２８Ａ……本体部、２８Ｂ、２８Ｃ……曲げ駆動
部、２９……シリコーンゴム、３５……配線基板。

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】回路面上に単数又は複数の電極が設けられ
    たベアチツプと、 上記ベアチツプを被覆し、内面側に上記ベアチツプの上
    記各電極にそれぞれ対応させて単数又は複数のベアチツ
    プ実装用の第１の電極が設けられると共に、外面側に上
    記各第１の電極とそれぞれ対応させて、当該対応する各
    第１の電極とそれぞれ導通する単数又は複数の外部接続
    用の第２の電極が設けられたフイルム状部材と、 上記ベアチツプの上記各電極と上記フイルム状部材の対
    応する上記各第１の電極とをそれぞれ電気的に接続する
    接続手段と、 上記フイルム状部材の上記内面及び上記ベアチツプ間に
    充填され、上記ベアチツプを封止しかつ上記ベアチツプ
    と上記フイルム状部材とを接着する絶縁性樹脂とを具え
    ることを特徴とする半導体装置。
  2. 【請求項２】上記フイルム状部材は、 上記外面側に上記各第２の電極とそれぞれ対応させて、
    当該対応する各第２の電極とそれぞれ導通する単数又は
    複数の検査用の第３の電極を具えることを特徴とする請
    求項１に記載の半導体装置。
  3. 【請求項３】上記各第２の電極が、格子状に配列された
    ことを特徴とする請求項１に記載の半導体装置。
  4. 【請求項４】上記フイルム状部材は、 上記ベアチツプの周側面と対向する上記内面間に緩衝材
    を具えることを特徴とする請求項１に記載の半導体装
    置。
  5. 【請求項５】上記フイルム状部材は、 上記ベアチツプの周側面と対向する上記内面の所定位置
    に所定の深さの切込みを有することを特徴とする請求項
    １に記載の半導体装置。
  6. 【請求項６】上記フイルム状部材は、 上記ベアチツプの周側面と対向する上記内面の所定部分
    が所定の深さに剥離されてなることを特徴とする請求項
    １に記載の半導体装置。
  7. 【請求項７】上記各第３の電極は、 上記各第２の電極と対向する位置に配列されてなること
    を特徴とする請求項２に記載の半導体装置。
  8. 【請求項８】ベアチツプの回路面に設けられた単数又は
    複数の電極にそれぞれ対応させて一面に単数又は複数の
    第１の電極が設けられると共に、他面に上記各第１の電
    極にそれぞれ対応させて、当該対応する第１の電極とそ
    れぞれ導通する単数又は複数の第２の電極が設けられた
    フイルム状部材の上記一面に、上記ベアチツプの上記各
    電極と上記フイルム状部材の対応する上記各第１の電極
    とを接合するようにして上記ベアチツプを実装する第１
    の工程と、 上記ベアチツプ及び上記フイルム状部材間に絶縁性樹脂
    を充填する第２の工程と、 上記フイルム状部材を上記ベアチツプの周側面及び上記
    回路面と対向する面に沿つて折り曲げ、上記ベアチツプ
    を上記フイルム状部材によつて被覆する第３の工程とを
    具えることを特徴とする半導体装置の製造方法。
  9. 【請求項９】上記第３の工程では、 上記ベアチツプの上記周側面に緩衝材を配置した後、上
    記フイルム状部材を折り曲げることを特徴とする請求項
    ８に記載の半導体装置の製造方法。
  10. 【請求項１０】上記第３の工程では、 上記ベアチツプの上記周側面と対向する上記フイルム状
    部材の上記内面の所定部分を予め所定の深さに切り込ん
    でおくことを特徴とする請求項８に記載の半導体装置の
    製造方法。
  11. 【請求項１１】上記第３の工程では、 上記ベアチツプの上記周側面と対向する上記フイルム状
    部材の上記内面の所定部分を予め所定の厚さに剥離して
    おくことを特徴とする請求項８に記載の半導体装置の製
    造方法。
JP7167009A 1995-06-08 1995-06-08 半導体装置及び半導体装置の製造方法 Pending JPH08335663A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7167009A JPH08335663A (ja) 1995-06-08 1995-06-08 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7167009A JPH08335663A (ja) 1995-06-08 1995-06-08 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH08335663A true JPH08335663A (ja) 1996-12-17

Family

ID=15841696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7167009A Pending JPH08335663A (ja) 1995-06-08 1995-06-08 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH08335663A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004047173A1 (ja) * 2002-11-20 2004-06-03 Nec Corporation 半導体パッケージ及び積層型半導体パッケージ
EP1447845A3 (en) * 2003-02-12 2005-10-12 Matsushita Electric Industrial Co., Ltd. Package of electronic components and method for producing the same
US6998704B2 (en) 2002-08-30 2006-02-14 Nec Corporation Semiconductor device and method for manufacturing the same, circuit board, electronic apparatus, and semiconductor device manufacturing apparatus
JP2007019535A (ja) * 2002-08-30 2007-01-25 Nec Corp 半導体装置の製造装置
WO2007058134A1 (ja) 2005-11-15 2007-05-24 Nec Corporation 半導体パッケージ、電子部品、及び電子機器
JP2007201616A (ja) * 2006-01-24 2007-08-09 Epson Toyocom Corp 表面実装型圧電発振器、及びその製造方法
WO2007142052A1 (ja) 2006-06-06 2007-12-13 Nec Corporation 半導体パッケージ、その製造方法、半導体装置、及び電子機器
JP2009238855A (ja) * 2008-03-26 2009-10-15 Nec Corp 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
JP2009238854A (ja) * 2008-03-26 2009-10-15 Nec Corp 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
EP2192613A4 (en) * 2007-09-19 2011-03-16 Nec Corp SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
JP2014022516A (ja) * 2012-07-17 2014-02-03 Olympus Corp 半導体装置実装構造体および半導体装置実装構造体の製造方法
JP2017531323A (ja) * 2014-10-06 2017-10-19 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 集積回路のモジュールのためのフレキシブル相互接続部並びにその製造方法およびその使用方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100364087C (zh) * 2002-08-30 2008-01-23 日本电气株式会社 半导体器件及其制造方法、电路板、电子装置和半导体器件制造装置
US7594644B2 (en) 2002-08-30 2009-09-29 Nec Corporation Semiconductor device and method for manufacturing the same, circuit board, electronic apparatus, and semiconductor device manufacturing apparatus
US6998704B2 (en) 2002-08-30 2006-02-14 Nec Corporation Semiconductor device and method for manufacturing the same, circuit board, electronic apparatus, and semiconductor device manufacturing apparatus
JP2007019535A (ja) * 2002-08-30 2007-01-25 Nec Corp 半導体装置の製造装置
US7230328B2 (en) 2002-11-20 2007-06-12 Nec Corporation Semiconductor package and laminated semiconductor package
CN100438024C (zh) * 2002-11-20 2008-11-26 日本电气株式会社 半导体封装及层叠型半导体封装
WO2004047173A1 (ja) * 2002-11-20 2004-06-03 Nec Corporation 半導体パッケージ及び積層型半導体パッケージ
EP1447845A3 (en) * 2003-02-12 2005-10-12 Matsushita Electric Industrial Co., Ltd. Package of electronic components and method for producing the same
US7847389B2 (en) 2005-11-15 2010-12-07 Nec Corporation Semiconductor package, electronic part and electronic device
WO2007058134A1 (ja) 2005-11-15 2007-05-24 Nec Corporation 半導体パッケージ、電子部品、及び電子機器
JP2007201616A (ja) * 2006-01-24 2007-08-09 Epson Toyocom Corp 表面実装型圧電発振器、及びその製造方法
WO2007142052A1 (ja) 2006-06-06 2007-12-13 Nec Corporation 半導体パッケージ、その製造方法、半導体装置、及び電子機器
US8093709B2 (en) 2007-09-19 2012-01-10 Nec Corporation Semiconductor device and manufacturing method thereof
US8236616B2 (en) 2007-09-19 2012-08-07 Nec Corporation Semiconductor device and manufacturing method thereof
EP2192613A4 (en) * 2007-09-19 2011-03-16 Nec Corp SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
JP2009238854A (ja) * 2008-03-26 2009-10-15 Nec Corp 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
US8130503B2 (en) 2008-03-26 2012-03-06 Nec Corporation Mounting structure of semiconductor device and electronic apparatus using thereof
JP2009238855A (ja) * 2008-03-26 2009-10-15 Nec Corp 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
JP2014022516A (ja) * 2012-07-17 2014-02-03 Olympus Corp 半導体装置実装構造体および半導体装置実装構造体の製造方法
US9490191B2 (en) 2012-07-17 2016-11-08 Olympus Corporation Mounting structure of semiconductor device and method of manufacturing the same
US9583416B2 (en) 2012-07-17 2017-02-28 Olympus Corporation Mounting structure of semiconductor device and method of manufacturing the same
JP2017531323A (ja) * 2014-10-06 2017-10-19 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 集積回路のモジュールのためのフレキシブル相互接続部並びにその製造方法およびその使用方法

Similar Documents

Publication Publication Date Title
US7427810B2 (en) Semiconductor device including semiconductor element mounted on another semiconductor element
US7915718B2 (en) Apparatus for flip-chip packaging providing testing capability
US6372549B2 (en) Semiconductor package and semiconductor package fabrication method
US8952527B2 (en) Semiconductor device and manufacturing method thereof
US5627405A (en) Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
JPWO2001026155A1 (ja) 半導体装置及びその製造方法、製造装置、回路基板並びに電子機器
JP2738568B2 (ja) 半導体チップモジュール
US20020079594A1 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
JP3565090B2 (ja) 半導体装置の製造方法
KR100698527B1 (ko) 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
JPH08335663A (ja) 半導体装置及び半導体装置の製造方法
US6953709B2 (en) Semiconductor device and its manufacturing method
JP2699929B2 (ja) 半導体装置
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4030220B2 (ja) 半導体チップの実装構造
JP4038021B2 (ja) 半導体装置の製造方法
JP3951407B2 (ja) 半導体チップ搭載用部材の製造法および半導体装置の製造方法
JP4342577B2 (ja) 半導体チップの実装構造
US20030073266A1 (en) Semiconductor device and a method of manufacturing the same
KR19980022524A (ko) 적층 칩 패키지 제조 방법
JP2002280419A (ja) 半導体装置の製造方法