JPH08335667A - コンデンサの製造方法 - Google Patents
コンデンサの製造方法Info
- Publication number
- JPH08335667A JPH08335667A JP14158395A JP14158395A JPH08335667A JP H08335667 A JPH08335667 A JP H08335667A JP 14158395 A JP14158395 A JP 14158395A JP 14158395 A JP14158395 A JP 14158395A JP H08335667 A JPH08335667 A JP H08335667A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- film
- insulating film
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 基板上に形成されたコンデンサの占める基板
面積を小スペース化すること。 【構成】 基板1 上に絶縁膜2 を形成し選択的に絶縁膜
2 を除去した後、全面に金属膜4 を形成する。その後、
所定パターニングをしたレジスト3 をマスクに金属膜4
及び絶縁膜2 を除去し、縦形のコンデンサを形成する。
この為、コンデンサの占める基板面積を小さくしたコン
デンサを得ることができる。
面積を小スペース化すること。 【構成】 基板1 上に絶縁膜2 を形成し選択的に絶縁膜
2 を除去した後、全面に金属膜4 を形成する。その後、
所定パターニングをしたレジスト3 をマスクに金属膜4
及び絶縁膜2 を除去し、縦形のコンデンサを形成する。
この為、コンデンサの占める基板面積を小さくしたコン
デンサを得ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板上に形成さ
れる容量、特に金属−絶縁膜−金属(MIM：Metal Insula
tor Metal)コンデンサの製造方法に関する。
れる容量、特に金属−絶縁膜−金属(MIM：Metal Insula
tor Metal)コンデンサの製造方法に関する。
【０００２】
【従来の技術】コンデンサの一つに、基板上に金属膜、
絶縁膜( 誘電膜) 、金属膜の順に成膜した横形の薄膜コ
ンデンサがある。この種のコンデンサの電気容量は、面
積に比例し、絶縁膜の厚さに反比例するため、大容量を
得るためには、面積を大きくし、絶縁膜を薄膜化してい
た。
絶縁膜( 誘電膜) 、金属膜の順に成膜した横形の薄膜コ
ンデンサがある。この種のコンデンサの電気容量は、面
積に比例し、絶縁膜の厚さに反比例するため、大容量を
得るためには、面積を大きくし、絶縁膜を薄膜化してい
た。
【０００３】例えば、図３に示すように、GaAs基板上
に、又はSi基板上にフィールド酸化膜30を形成した後
に、金属膜34、薄膜絶縁膜32を形成し、絶縁膜32の所定
部を除去しキャパシタ取り出し部を開口した後、その全
面に金属膜34の形成、この金属膜の選択的除去によるキ
ャパシタ取り出し電極35の形成を行い、MIM 構造のコン
デンサを形成していた。
に、又はSi基板上にフィールド酸化膜30を形成した後
に、金属膜34、薄膜絶縁膜32を形成し、絶縁膜32の所定
部を除去しキャパシタ取り出し部を開口した後、その全
面に金属膜34の形成、この金属膜の選択的除去によるキ
ャパシタ取り出し電極35の形成を行い、MIM 構造のコン
デンサを形成していた。
【０００４】
【発明が解決しようとする課題】従来の横形の薄膜コン
デンサは、大容量を得るために基板上の多くの面積を占
めていた。このため、素子自体を小型化できない問題を
有していた。そこで、本発明は、上記問題を解決し、基
板上における面積を小さくした容量の大きいコンデンサ
を形成することを目的とする。
デンサは、大容量を得るために基板上の多くの面積を占
めていた。このため、素子自体を小型化できない問題を
有していた。そこで、本発明は、上記問題を解決し、基
板上における面積を小さくした容量の大きいコンデンサ
を形成することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明のコンデンサの製造方法では、半導体基板上
に絶縁膜を形成する工程と、コンデンサ形成予定部分に
前記絶縁膜の一部を残存させる工程と、前記絶縁膜の一
部を残存させた後この絶縁膜及び前記基板表面上に導電
膜を形成する工程と、前記絶縁膜の一部上に形成された
導電膜を除去し、電気的に絶縁された第一のキャパシタ
電極と第二のキャパシタ電極を形成する工程とを具備す
ることを特徴とするコンデンサの製造方法。
に、本発明のコンデンサの製造方法では、半導体基板上
に絶縁膜を形成する工程と、コンデンサ形成予定部分に
前記絶縁膜の一部を残存させる工程と、前記絶縁膜の一
部を残存させた後この絶縁膜及び前記基板表面上に導電
膜を形成する工程と、前記絶縁膜の一部上に形成された
導電膜を除去し、電気的に絶縁された第一のキャパシタ
電極と第二のキャパシタ電極を形成する工程とを具備す
ることを特徴とするコンデンサの製造方法。
【０００６】尚、上記第一のキャパシタ電極と、第二の
キャパシタ電極を形成する工程において、導電膜及び絶
縁膜若しくは導電膜又は絶縁膜の除去量を制御すること
により、所望のコンデンサ容量を得ることを特徴とす
る。
キャパシタ電極を形成する工程において、導電膜及び絶
縁膜若しくは導電膜又は絶縁膜の除去量を制御すること
により、所望のコンデンサ容量を得ることを特徴とす
る。
【０００７】尚、上記絶縁膜を形成する工程において、
誘電率の異なる複数層の絶縁膜を形成することを特徴と
する。尚、上記半導体基板が、GaAs基板であることを特
徴とする。
誘電率の異なる複数層の絶縁膜を形成することを特徴と
する。尚、上記半導体基板が、GaAs基板であることを特
徴とする。
【０００８】
【作用】本発明のコンデンンサは、基板上に絶縁膜を形
成した後、この絶縁膜を選択的に除去し、全面に金属膜
を形成し絶縁膜の相対する２側面と上面を金属膜で覆
う。次に、基板の主表面に垂直な方向をＹ軸とおいた場
合、所定パターニングしたレジスト膜をマスクとして、
Ｙ軸上の最上面の金属膜を除去し、レジスト膜を除去す
る。この結果、Ｙ軸に垂直な方向へ順に金属膜、絶縁
膜、金属膜という構造をもつ縦形の薄膜コンデンサが得
られる。
成した後、この絶縁膜を選択的に除去し、全面に金属膜
を形成し絶縁膜の相対する２側面と上面を金属膜で覆
う。次に、基板の主表面に垂直な方向をＹ軸とおいた場
合、所定パターニングしたレジスト膜をマスクとして、
Ｙ軸上の最上面の金属膜を除去し、レジスト膜を除去す
る。この結果、Ｙ軸に垂直な方向へ順に金属膜、絶縁
膜、金属膜という構造をもつ縦形の薄膜コンデンサが得
られる。
【０００９】このため、基板上に形成されたコンデンサ
が占める基板の面積を、小さくすることができる。ま
た、横形のコンデンサに比べ、絶縁膜の下地の形状によ
る絶縁膜の膜厚のバラツキは、ほとんど無視できる。
が占める基板の面積を、小さくすることができる。ま
た、横形のコンデンサに比べ、絶縁膜の下地の形状によ
る絶縁膜の膜厚のバラツキは、ほとんど無視できる。
【００１０】
【実施例】以下、図面を参照して本発明のコンデンサの
製造方法を説明する。図１(a) 乃至(d) は本発明の第一
の実施例にかかるコンデンサの製造方法を示した断面図
である。
製造方法を説明する。図１(a) 乃至(d) は本発明の第一
の実施例にかかるコンデンサの製造方法を示した断面図
である。
【００１１】図１(a) のように、GaAs基板1 に絶縁膜2
を形成した後、コンデンサの形成予定部分を覆うような
パターニングをしたレジスト膜3 をマスクに絶縁膜2 を
異方性エッチングする。
を形成した後、コンデンサの形成予定部分を覆うような
パターニングをしたレジスト膜3 をマスクに絶縁膜2 を
異方性エッチングする。
【００１２】次に、図１(b) のように、金属膜4 をスパ
ッタリングにより形成した後、レジスト膜3 を形成す
る。そして、図１(c) のように、コンデンサ形成予定部
分以外を覆うレジスト膜3 を除去し、図１(d) のよう
に、レジスト膜3 をマスクに、金属膜4 と絶縁膜2 との
エッチングレートが等しくなるようにして、金属膜4 及
び絶縁膜2 を異方性エッチングし、縦形のコンデンサを
形成する。また、これらの工程をGaAs基板1 のかわり
に、 Si 基板にフィールド酸化膜を形成した後、適用す
ることができる。
ッタリングにより形成した後、レジスト膜3 を形成す
る。そして、図１(c) のように、コンデンサ形成予定部
分以外を覆うレジスト膜3 を除去し、図１(d) のよう
に、レジスト膜3 をマスクに、金属膜4 と絶縁膜2 との
エッチングレートが等しくなるようにして、金属膜4 及
び絶縁膜2 を異方性エッチングし、縦形のコンデンサを
形成する。また、これらの工程をGaAs基板1 のかわり
に、 Si 基板にフィールド酸化膜を形成した後、適用す
ることができる。
【００１３】尚、最終的に形成された縦形コンデンサに
おいて、基板と接する金属膜4 の裾引き部分は無くても
良いが、電圧を加える際に電極として使用できるよう
に、本実施例では残してある。
おいて、基板と接する金属膜4 の裾引き部分は無くても
良いが、電圧を加える際に電極として使用できるよう
に、本実施例では残してある。
【００１４】このように製造されるため、コンデンサが
占める基板面積を小さくした縦形コデンサを得ることが
できる。尚、本実施例では以下の効果も得ることができ
る。
占める基板面積を小さくした縦形コデンサを得ることが
できる。尚、本実施例では以下の効果も得ることができ
る。
【００１５】第１に、GaAs基板1 上に横形コンデンサを
形成した場合、GaAs基板1 表面に結晶欠陥が存在する可
能性が高いため（具体的には1 μm 以上の大きさの結晶
欠陥が存在する場合）、GaAs基板1 上の絶縁膜が部分的
に薄くなり、上層の金属膜に対する耐圧が低下し、短絡
しやすくなっていたことが知られている。 しかし、本
発明ではGaAs基板1 と接するコンデンサの面積は小さい
ため、GaAs基板1 の結晶欠陥による信頼性の低下を防止
できる。
形成した場合、GaAs基板1 表面に結晶欠陥が存在する可
能性が高いため（具体的には1 μm 以上の大きさの結晶
欠陥が存在する場合）、GaAs基板1 上の絶縁膜が部分的
に薄くなり、上層の金属膜に対する耐圧が低下し、短絡
しやすくなっていたことが知られている。 しかし、本
発明ではGaAs基板1 と接するコンデンサの面積は小さい
ため、GaAs基板1 の結晶欠陥による信頼性の低下を防止
できる。
【００１６】第２に、基板の種類を問わず、金属膜4 を
除去する際に、金属膜4 及び絶縁膜2 を除去することに
より、所定の容量を得る事ができる。すなわち、金属膜
4 と絶縁膜2 との接触面積をＳ、絶縁膜2 の膜厚をｄ、
絶縁膜2 の誘電率をεとおくと、このコンデンサの容量
Ｃは Ｃ＝ε・Ｓ／ｄ で表されるため、Ｓを補正して所望の容量を得ている。
除去する際に、金属膜4 及び絶縁膜2 を除去することに
より、所定の容量を得る事ができる。すなわち、金属膜
4 と絶縁膜2 との接触面積をＳ、絶縁膜2 の膜厚をｄ、
絶縁膜2 の誘電率をεとおくと、このコンデンサの容量
Ｃは Ｃ＝ε・Ｓ／ｄ で表されるため、Ｓを補正して所望の容量を得ている。
【００１７】第３に、基板の種類を問わず、一般に形成
時に高温熱処理が必要な高誘電率の絶縁膜2(例えば、ス
パッタリングによる成膜時に約1200℃の熱処理が必要な
16〜1900の誘電率を有する BaTiO3 薄膜) を用い、容量
の増加を図ることができる。
時に高温熱処理が必要な高誘電率の絶縁膜2(例えば、ス
パッタリングによる成膜時に約1200℃の熱処理が必要な
16〜1900の誘電率を有する BaTiO3 薄膜) を用い、容量
の増加を図ることができる。
【００１８】理由は、本発明の縦形コンデンサは、その
占める基板面積が小さいため、高温熱処理によち基板と
高誘電率の絶縁膜2 が反応したとしても、コンデンサの
信頼性にほとんど影響を与えないからである。
占める基板面積が小さいため、高温熱処理によち基板と
高誘電率の絶縁膜2 が反応したとしても、コンデンサの
信頼性にほとんど影響を与えないからである。
【００１９】特に、GaAs基板1 においては、従来の横形
コンデンサに使用できなかった高誘電率の絶縁膜2 を使
用できる効果は大きい。第４に、基板の種類を問わず、
金属膜4 にAl等の低融点金属をその膜質を良好に維持し
て使用できる。さらに、金属膜4 の形成温度は低いた
め、金属膜4 と絶縁膜2 が相互反応した低誘電率膜の発
生防止の効果も得られる。
コンデンサに使用できなかった高誘電率の絶縁膜2 を使
用できる効果は大きい。第４に、基板の種類を問わず、
金属膜4 にAl等の低融点金属をその膜質を良好に維持し
て使用できる。さらに、金属膜4 の形成温度は低いた
め、金属膜4 と絶縁膜2 が相互反応した低誘電率膜の発
生防止の効果も得られる。
【００２０】第５に、第４の効果と同様に、金属膜4 に
Pt等の高融点金属を使用した場合も、絶縁膜2 を形成し
た後、金属膜4 を形成するため、金属膜4 と絶縁膜2 が
相互反応した低誘電率膜の発生を防止できる。
Pt等の高融点金属を使用した場合も、絶縁膜2 を形成し
た後、金属膜4 を形成するため、金属膜4 と絶縁膜2 が
相互反応した低誘電率膜の発生を防止できる。
【００２１】さらに、従来の横形コンデンサでは、高融
点金属膜表面に絶縁膜2 を成膜する際、約300 ℃以上の
熱処理で金属膜4 表面が再結晶により荒れる為、この金
属膜4 上に形成された絶縁膜2 は膜厚が不均一になり、
薄い部分の絶縁膜2 の耐圧が低下し、短絡しやすくなっ
ていた。しかし、本発明の製造方法においては、この様
な反応は生じないため信頼性の高いコンデンサを得るこ
とができる。
点金属膜表面に絶縁膜2 を成膜する際、約300 ℃以上の
熱処理で金属膜4 表面が再結晶により荒れる為、この金
属膜4 上に形成された絶縁膜2 は膜厚が不均一になり、
薄い部分の絶縁膜2 の耐圧が低下し、短絡しやすくなっ
ていた。しかし、本発明の製造方法においては、この様
な反応は生じないため信頼性の高いコンデンサを得るこ
とができる。
【００２２】以上より、コンデンサの容量を決定する全
パラメータを選択することができるため、所望の比較的
大容量のコンデンサを形成することができる。また応用
例として、図２に示す様に、絶縁膜2 の形成の際、一種
類の絶縁膜2を形成する代わりに、第一の絶縁膜2aを堆
積した後、第二の絶縁膜2bを形成し、上記第一の実施例
と同様の工程を行なう例が挙げられる。
パラメータを選択することができるため、所望の比較的
大容量のコンデンサを形成することができる。また応用
例として、図２に示す様に、絶縁膜2 の形成の際、一種
類の絶縁膜2を形成する代わりに、第一の絶縁膜2aを堆
積した後、第二の絶縁膜2bを形成し、上記第一の実施例
と同様の工程を行なう例が挙げられる。
【００２３】例えば、基板と接する第一の絶縁膜2aの誘
電率＞第二の絶縁膜2bの誘電率とすれば、所定容量を得
るために除去する絶縁膜2bの誘電率は小さいので、絶縁
膜2を除去しすぎて所定容量が得られなくなる危険性は
小さくてすむ。
電率＞第二の絶縁膜2bの誘電率とすれば、所定容量を得
るために除去する絶縁膜2bの誘電率は小さいので、絶縁
膜2を除去しすぎて所定容量が得られなくなる危険性は
小さくてすむ。
【００２４】尚、絶縁膜2 は、例えばプラズマSiN 膜、
プラズマ SiO2 膜、CVD- SiO2 膜、PSG 膜等の誘電体膜
であれば良い。また、金属膜4 は、例えばAl膜、Al-Si
膜、Al-Si-Cu膜等、導電膜であれば良い。
プラズマ SiO2 膜、CVD- SiO2 膜、PSG 膜等の誘電体膜
であれば良い。また、金属膜4 は、例えばAl膜、Al-Si
膜、Al-Si-Cu膜等、導電膜であれば良い。
【００２５】尚、基板1 はSi基板でも化合物半導体基板
でも良い。但し、導電性の高いSi基板を使用する場合
は、上述した様にSi基板上に絶縁膜を形成した後で、本
発明による製造方法を適用する必要がある。また、GaAs
基板1 は、Crのドープ等により半絶縁性に変化するよう
処理を行なわないほうが好ましい。また、第一の実施例
の応用例において、絶縁膜2 の形成にあたっては、複数
の層の絶縁膜2 を形成しても良い。
でも良い。但し、導電性の高いSi基板を使用する場合
は、上述した様にSi基板上に絶縁膜を形成した後で、本
発明による製造方法を適用する必要がある。また、GaAs
基板1 は、Crのドープ等により半絶縁性に変化するよう
処理を行なわないほうが好ましい。また、第一の実施例
の応用例において、絶縁膜2 の形成にあたっては、複数
の層の絶縁膜2 を形成しても良い。
【００２６】
【発明の効果】本発明は、上述のように構成されている
ので、基板上における面積を小さくした所望の容量のコ
ンデンサを信頼性高く得ることができる。
ので、基板上における面積を小さくした所望の容量のコ
ンデンサを信頼性高く得ることができる。
【図１】 (a) 乃至(d) は、本発明の第一の実施例にか
かるコンデンサの製造工程を示す断面図。
かるコンデンサの製造工程を示す断面図。
【図２】 本発明の第一の実施例の応用例にかかるコン
デンサの断面図。
デンサの断面図。
【図３】 従来のMIM 構造のコンデンサを示す断面図。
1 GaAs基板 2 、32 絶縁膜 3 レジスト 4 、34 金属膜 35 キャパシタ取り出し電極
Claims (4)
- 【請求項１】 半導体基板上に絶縁膜を形成する工程
と、コンデンサ形成予定部分に前記絶縁膜の一部を残存
させる工程と、前記絶縁膜の一部を残存させた後この絶
縁膜及び前記基板表面上に導電膜を形成する工程と、前
記絶縁膜の一部上に形成された導電膜を除去し、電気的
に絶縁された第一のキャパシタ電極と第二のキャパシタ
電極を形成する工程とを具備することを特徴とするコン
デンサの製造方法。 - 【請求項２】 上記第一のキャパシタ電極と、第二のキ
ャパシタ電極を形成する工程において、導電膜及び絶縁
膜若しくは導電膜又は絶縁膜の除去量を制御することに
より、所望のコンデンサ容量を得ることを特徴とする請
求項１記載のコンデンサの製造方法。 - 【請求項３】 上記絶縁膜を形成する工程において、誘
電率の異なる複数層の絶縁膜を形成することを特徴とす
る請求項１記載のコンデンサの製造方法。 - 【請求項４】 上記半導体基板が、GaAs基板であること
を特徴とする請求項１記載のコンデンサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14158395A JPH08335667A (ja) | 1995-06-08 | 1995-06-08 | コンデンサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14158395A JPH08335667A (ja) | 1995-06-08 | 1995-06-08 | コンデンサの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08335667A true JPH08335667A (ja) | 1996-12-17 |
Family
ID=15295380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14158395A Pending JPH08335667A (ja) | 1995-06-08 | 1995-06-08 | コンデンサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08335667A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010073741A (ja) * | 2008-09-16 | 2010-04-02 | National Institute Of Advanced Industrial Science & Technology | 微小薄膜キャパシタンス素子及びそれを用いた薄膜誘電特性測定評価方法 |
-
1995
- 1995-06-08 JP JP14158395A patent/JPH08335667A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010073741A (ja) * | 2008-09-16 | 2010-04-02 | National Institute Of Advanced Industrial Science & Technology | 微小薄膜キャパシタンス素子及びそれを用いた薄膜誘電特性測定評価方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100273609B1 (ko) | 캐패시터 및 집적회로내 그 제조 방법 | |
| JP5695628B2 (ja) | 多層膜キャパシタ構造及び方法 | |
| US6993814B2 (en) | Method of fabricating a capacitor having sidewall spacer protecting the dielectric layer | |
| JP4002647B2 (ja) | 半導体素子の薄膜キャパシタ製造方法 | |
| KR20000007538A (ko) | 반도체 메모리 장치 및 그의 제조 방법 | |
| KR100267093B1 (ko) | 박막커패시터및그제조방법 | |
| US7534692B2 (en) | Process for producing an integrated circuit comprising a capacitor | |
| US7479424B2 (en) | Method for fabricating an integrated circuit comprising a three-dimensional capacitor | |
| KR100507631B1 (ko) | 융기형캐패시터전극의제조방법 | |
| JP3820003B2 (ja) | 薄膜キャパシタの製造方法 | |
| US4496435A (en) | Method of manufacturing thin film circuits | |
| KR100280565B1 (ko) | 금속 대 금속 캐패시터의 집적화 공정 | |
| JPH08335667A (ja) | コンデンサの製造方法 | |
| US20030146492A1 (en) | Nitride etchstop film to protect metal-insulator-metal capacitor dielectric from degradation and method for making same | |
| US5751019A (en) | Method and structure for reducing short circuits between overlapping conductors | |
| JP3163761B2 (ja) | 集積回路装置 | |
| KR100556535B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US5541133A (en) | Method of manufacturing insulated electrodes in a semiconductor device and semiconductor device manufactured by such a method | |
| KR100404943B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100997158B1 (ko) | 엠아이엠 캐패시터 형성 방법 | |
| JP2776115B2 (ja) | 薄膜コンデンサ及びその製造方法 | |
| JPH06325969A (ja) | 薄膜コンデンサおよびその製造方法 | |
| KR20040042185A (ko) | 반도체 장치의 캐퍼시터 형성 방법 | |
| JPH06151707A (ja) | 半導体装置の製法 | |
| JPH0883891A (ja) | 半導体装置の製造方法 |