JPH08335779A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPH08335779A JPH08335779A JP7140501A JP14050195A JPH08335779A JP H08335779 A JPH08335779 A JP H08335779A JP 7140501 A JP7140501 A JP 7140501A JP 14050195 A JP14050195 A JP 14050195A JP H08335779 A JPH08335779 A JP H08335779A
- Authority
- JP
- Japan
- Prior art keywords
- wiring conductor
- wiring
- insulating substrate
- wiring board
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Multi-Conductor Connections (AREA)
Abstract
(57)【要約】
【目的】外部リード端子を配線導体に、該配線導体に断
線を生じることなく強固に取着させ、高速駆動を行う半
導体素子やコンデンサ、抵抗等の電子部品を強固に搭載
接続することができる配線基板を提供することにある。 【構成】ガラスセラミックス焼結体から成る絶縁基体１
の表面及び／又は内部に銅から成る配線導体２を被着さ
せた配線基板Ａであって、前記配線導体２に外部リード
端子５が超音波接合により接合されている。
線を生じることなく強固に取着させ、高速駆動を行う半
導体素子やコンデンサ、抵抗等の電子部品を強固に搭載
接続することができる配線基板を提供することにある。 【構成】ガラスセラミックス焼結体から成る絶縁基体１
の表面及び／又は内部に銅から成る配線導体２を被着さ
せた配線基板Ａであって、前記配線導体２に外部リード
端子５が超音波接合により接合されている。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子やコンデン
サ、抵抗等の電子部品が搭載される配線基板に関するも
のである。
サ、抵抗等の電子部品が搭載される配線基板に関するも
のである。
【０００２】
【従来の技術】従来、配線基板は一般に酸化アルミニウ
ム質焼結体等の電気絶縁材料から成る絶縁基体の内部及
び表面にタングステン、モリブデン、マンガン等の高融
点金属粉末から成る複数個の配線導体を被着させた構造
を有しており、絶縁基体の表面に半導体素子やコンデン
サ、抵抗等の電子部品を搭載させるとともに該電子部品
の電極を半田を介し配線導体に接続させることによって
絶縁基体表面に搭載された各電子部品はその各々が配線
導体を介して電気的に接続されるようになっている。
ム質焼結体等の電気絶縁材料から成る絶縁基体の内部及
び表面にタングステン、モリブデン、マンガン等の高融
点金属粉末から成る複数個の配線導体を被着させた構造
を有しており、絶縁基体の表面に半導体素子やコンデン
サ、抵抗等の電子部品を搭載させるとともに該電子部品
の電極を半田を介し配線導体に接続させることによって
絶縁基体表面に搭載された各電子部品はその各々が配線
導体を介して電気的に接続されるようになっている。
【０００３】しかしながら、この従来の配線基板は、 半導体素子を構成するシリコンと絶縁基体を構成する
酸化アルミニウム質焼結体の熱膨張係数がそれぞれ３×
１０-6／℃〜３．５×１０-6／℃、６×１０-6／℃〜
７．５×１０-6／℃であり、大きく相違することから両
者に半導体素子を作動させた際等に発生する熱が印加さ
れると両者間に大きな熱応力が発生し、該熱応力によっ
て半導体素子が破損したり、半導体素子が絶縁基体より
剥離してしまう。
酸化アルミニウム質焼結体の熱膨張係数がそれぞれ３×
１０-6／℃〜３．５×１０-6／℃、６×１０-6／℃〜
７．５×１０-6／℃であり、大きく相違することから両
者に半導体素子を作動させた際等に発生する熱が印加さ
れると両者間に大きな熱応力が発生し、該熱応力によっ
て半導体素子が破損したり、半導体素子が絶縁基体より
剥離してしまう。
【０００４】絶縁基体を構成する酸化アルミニウム質
焼結体の比誘電率が９．５〜１０（室温１ＭＨｚ）と高
いため、絶縁基体に被着形成した配線導体を伝わる電気
信号の伝搬速度が遅く、そのため電気信号の高速伝搬を
要求する半導体素子はその搭載が不可となる。
焼結体の比誘電率が９．５〜１０（室温１ＭＨｚ）と高
いため、絶縁基体に被着形成した配線導体を伝わる電気
信号の伝搬速度が遅く、そのため電気信号の高速伝搬を
要求する半導体素子はその搭載が不可となる。
【０００５】配線導体を構成するタングステン、モリ
ブデン、マンガン等は電気抵抗値が高いため配線導体を
伝わる電気信号の電圧降下が大きく、そのため配線導体
を微細とし配線基板を小型高密度化することができな
い。等の欠点を有していた。
ブデン、マンガン等は電気抵抗値が高いため配線導体を
伝わる電気信号の電圧降下が大きく、そのため配線導体
を微細とし配線基板を小型高密度化することができな
い。等の欠点を有していた。
【０００６】そこで上記欠点を解消するために、本出願
人は先に絶縁基体をアルミナ１８乃至２４重量％、石英
８乃至１７重量％、コージェライト１３乃至２５重量
％、残部がホウ珪酸ガラスから成るガラスセラミックス
焼結体で形成するとともに配線導体を銅粉末で形成した
配線基板を提案した（特願平６ー２６５１５５号参
照）。
人は先に絶縁基体をアルミナ１８乃至２４重量％、石英
８乃至１７重量％、コージェライト１３乃至２５重量
％、残部がホウ珪酸ガラスから成るガラスセラミックス
焼結体で形成するとともに配線導体を銅粉末で形成した
配線基板を提案した（特願平６ー２６５１５５号参
照）。
【０００７】かかる配線基板によれば、絶縁基体がガラ
スセラミックス焼結体から成り、その熱膨張係数が半導
体素子を構成するシリコンの熱膨張係数に近似すること
から配線基板に半導体素子を搭載した後、絶縁基体と半
導体素子の両者に熱が印加されても、両者間には大きな
熱応力が発生することはなく、該熱応力によって半導体
素子が破損したり、絶縁基体より剥離したりすることは
ない。
スセラミックス焼結体から成り、その熱膨張係数が半導
体素子を構成するシリコンの熱膨張係数に近似すること
から配線基板に半導体素子を搭載した後、絶縁基体と半
導体素子の両者に熱が印加されても、両者間には大きな
熱応力が発生することはなく、該熱応力によって半導体
素子が破損したり、絶縁基体より剥離したりすることは
ない。
【０００８】またこの配線基板によれば絶縁基体を構成
するガラスセラミックス焼結体の比誘電率が６．５（室
温１ＭＨｚ）と低いことから絶縁基体に被着形成した配
線導体を伝わる電気信号の伝搬速度が遅くなることはな
く、高速伝搬を要求する半導体素子の搭載も可能とな
る。
するガラスセラミックス焼結体の比誘電率が６．５（室
温１ＭＨｚ）と低いことから絶縁基体に被着形成した配
線導体を伝わる電気信号の伝搬速度が遅くなることはな
く、高速伝搬を要求する半導体素子の搭載も可能とな
る。
【０００９】更にこの配線基板によれば絶縁基体の焼成
温度が低く、配線導体を導通抵抗の小さい銅で形成する
ことができることから配線導体を伝わる電気信号の電圧
降下も小さく、配線導体を微細として配線基板を小型高
密度化することもできる。
温度が低く、配線導体を導通抵抗の小さい銅で形成する
ことができることから配線導体を伝わる電気信号の電圧
降下も小さく、配線導体を微細として配線基板を小型高
密度化することもできる。
【００１０】
【発明が解決しようとする課題】しかしながら、前記配
線基板は配線導体に外部リード端子を従来一般に使用さ
れている銀ロウ材（銀ー銅合金）を用いて取着し、配線
導体を外部リード端子を介して他の外部電気回路に電気
的接続するようになした場合、絶縁基体を構成するガラ
スセラミックス焼結体の軟化溶融温度が低いことから、
配線導体に外部リード端子を取着する際、銀ロウ材の加
熱溶融温度によって絶縁基体が軟化変形し、その結果、
絶縁基体に形成した配線導体に断線を発生するという欠
点が誘発されてしまう。
線基板は配線導体に外部リード端子を従来一般に使用さ
れている銀ロウ材（銀ー銅合金）を用いて取着し、配線
導体を外部リード端子を介して他の外部電気回路に電気
的接続するようになした場合、絶縁基体を構成するガラ
スセラミックス焼結体の軟化溶融温度が低いことから、
配線導体に外部リード端子を取着する際、銀ロウ材の加
熱溶融温度によって絶縁基体が軟化変形し、その結果、
絶縁基体に形成した配線導体に断線を発生するという欠
点が誘発されてしまう。
【００１１】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は外部リード端子を配線導体に、該配線導
体に断線を生じることなく強固に取着させ、高速駆動を
行う半導体素子やコンデンサ、抵抗等の電子部品を強固
に搭載接続することができる配線基板を提供することに
ある。
で、その目的は外部リード端子を配線導体に、該配線導
体に断線を生じることなく強固に取着させ、高速駆動を
行う半導体素子やコンデンサ、抵抗等の電子部品を強固
に搭載接続することができる配線基板を提供することに
ある。
【００１２】
【課題を解決するための手段】本発明はガラスセラミッ
クス焼結体から成る絶縁基体の表面及び／又は内部に銅
から成る配線導体を被着させた配線基板であって、前記
配線導体に外部リード端子が超音波接合により接合され
ていることを特徴とするものである。
クス焼結体から成る絶縁基体の表面及び／又は内部に銅
から成る配線導体を被着させた配線基板であって、前記
配線導体に外部リード端子が超音波接合により接合され
ていることを特徴とするものである。
【００１３】
【作用】本発明の配線基板によれば、配線導体に外部リ
ード端子を超音波接合により接合させることから絶縁基
体に高温の熱が印加されることは一切なく、その結果、
絶縁基体が軟化溶融して該絶縁基体に被着形成されてい
る配線導体に断線が発生することはなく、これによって
絶縁基体の表面に搭載される半導体素子やコンデンサ、
抵抗等の電子部品を配線導体を介して確実に電気的接続
することが可能となる。
ード端子を超音波接合により接合させることから絶縁基
体に高温の熱が印加されることは一切なく、その結果、
絶縁基体が軟化溶融して該絶縁基体に被着形成されてい
る配線導体に断線が発生することはなく、これによって
絶縁基体の表面に搭載される半導体素子やコンデンサ、
抵抗等の電子部品を配線導体を介して確実に電気的接続
することが可能となる。
【００１４】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１は本発明の配線基板の一実施例を示し、１は絶
縁基体、２は配線導体である。この配線導体２を絶縁基
体１に被着させたものが配線基板Ａとなる。
る。図１は本発明の配線基板の一実施例を示し、１は絶
縁基体、２は配線導体である。この配線導体２を絶縁基
体１に被着させたものが配線基板Ａとなる。
【００１５】前記配線基板Ａの絶縁基体１はその上面に
半導体素子３やコンデンサ４等の電子部品が搭載され、
半導体素子３やコンデンサ４等の電子部品を支持する支
持部材として作用する。
半導体素子３やコンデンサ４等の電子部品が搭載され、
半導体素子３やコンデンサ４等の電子部品を支持する支
持部材として作用する。
【００１６】前記絶縁基体１は例えば、アルミナ１８乃
至２４重量％、石英８乃至１７重量％、コージェライト
１３乃至２５重量％、残部がホウ珪酸ガラスから成るガ
ラスセラミックス焼結体から成り、７２乃至７６重量％
の酸化珪素、１５乃至１７里の酸化ホウ素、２乃至４重
量％の酸化アルミニウム、１．５重量％以下の酸化マグ
ネシウム、１．１乃至１．４重量％の酸化ジルコニウ
ム、合量が２乃至３重量％の酸化リチウム、酸化カリウ
ム、酸化ナトリウムから成るホウ珪酸ガラス粉末に、１
８乃至２４重量％の酸化アルミニウム粉末、８乃至１７
重量％石英粉末、１３乃至２５重量％のコージェライト
粉末及び適当な有機バインダー、有機溶剤、可塑材、分
散剤を添加混合して泥漿状となすとともに該泥漿物を従
来周知のドクターブレード法やカレンダーロール法によ
りシート状に成形することによってグリーンシート（生
シート）を得、しかる後、前記グリーンシートに適当な
打ち抜き加工を施すとともに約９００℃の温度で焼成す
ることによって製作される。
至２４重量％、石英８乃至１７重量％、コージェライト
１３乃至２５重量％、残部がホウ珪酸ガラスから成るガ
ラスセラミックス焼結体から成り、７２乃至７６重量％
の酸化珪素、１５乃至１７里の酸化ホウ素、２乃至４重
量％の酸化アルミニウム、１．５重量％以下の酸化マグ
ネシウム、１．１乃至１．４重量％の酸化ジルコニウ
ム、合量が２乃至３重量％の酸化リチウム、酸化カリウ
ム、酸化ナトリウムから成るホウ珪酸ガラス粉末に、１
８乃至２４重量％の酸化アルミニウム粉末、８乃至１７
重量％石英粉末、１３乃至２５重量％のコージェライト
粉末及び適当な有機バインダー、有機溶剤、可塑材、分
散剤を添加混合して泥漿状となすとともに該泥漿物を従
来周知のドクターブレード法やカレンダーロール法によ
りシート状に成形することによってグリーンシート（生
シート）を得、しかる後、前記グリーンシートに適当な
打ち抜き加工を施すとともに約９００℃の温度で焼成す
ることによって製作される。
【００１７】前記ガラスセラミックス焼結体から成る絶
縁基体１はその熱膨張係数が３．５×１０-6／℃であ
り、半導体素子３を構成するシリコンの熱膨張係数（３
×１０-6／℃〜３．５×１０-6／℃）と近似することか
ら絶縁基体１上に半導体素子３を搭載した後、絶縁基体
１と半導体素子３の両者に半導体素子３が作動時に発す
る熱等が印加されても両者間には大きな熱応力が発生す
ることはなく、その結果、前記熱応力によって半導体素
子３が破損したり、半導体素子３が絶縁基体１より剥離
したりすることはない。
縁基体１はその熱膨張係数が３．５×１０-6／℃であ
り、半導体素子３を構成するシリコンの熱膨張係数（３
×１０-6／℃〜３．５×１０-6／℃）と近似することか
ら絶縁基体１上に半導体素子３を搭載した後、絶縁基体
１と半導体素子３の両者に半導体素子３が作動時に発す
る熱等が印加されても両者間には大きな熱応力が発生す
ることはなく、その結果、前記熱応力によって半導体素
子３が破損したり、半導体素子３が絶縁基体１より剥離
したりすることはない。
【００１８】また前記ガラスセラミックス焼結体から成
る絶縁基体１の内部及び上面には複数個の配線導体２が
被着形成されており、該配線導体２には絶縁基体１上に
搭載される半導体素子３やコンデンサ４等の電極が半田
を介して接続され、これによって半導体素子３やコンデ
ンサ４等の電子部品はその各々が配線導体２を介して相
互に電気的に接続されることとなる。
る絶縁基体１の内部及び上面には複数個の配線導体２が
被着形成されており、該配線導体２には絶縁基体１上に
搭載される半導体素子３やコンデンサ４等の電極が半田
を介して接続され、これによって半導体素子３やコンデ
ンサ４等の電子部品はその各々が配線導体２を介して相
互に電気的に接続されることとなる。
【００１９】前記配線導体２は銅粉末から成り、例え
ば、銅粉末にエチルセルロース、或いはアクリル樹脂と
アルファーテルピネオール等の溶剤とを添加混合して得
た金属ペーストを絶縁基体１となるグリーンシートに予
め従来周知のスクリーン印刷法等により所定パターンに
印刷塗布しておくことによって絶縁基体１の上面に所定
パターンに被着形成される。
ば、銅粉末にエチルセルロース、或いはアクリル樹脂と
アルファーテルピネオール等の溶剤とを添加混合して得
た金属ペーストを絶縁基体１となるグリーンシートに予
め従来周知のスクリーン印刷法等により所定パターンに
印刷塗布しておくことによって絶縁基体１の上面に所定
パターンに被着形成される。
【００２０】前記配線導体２は電気抵抗値の小さい銅で
形成されており、そのため配線導体２に電気信号を伝搬
させた場合、配線導体２を伝わる電気信号の電圧降下は
極めて小さいものとなり、その結果、配線導体２を微細
化して配線基板Ａの小型高密度化を達成することが可能
となる。
形成されており、そのため配線導体２に電気信号を伝搬
させた場合、配線導体２を伝わる電気信号の電圧降下は
極めて小さいものとなり、その結果、配線導体２を微細
化して配線基板Ａの小型高密度化を達成することが可能
となる。
【００２１】また前記ガラスセラミックス焼結体から成
る絶縁基体１はその比誘電率が６．５（室温１ＭＨｚ）
以下と低く、そのため絶縁基体１の内部及び表面に被着
させた配線導体２を伝わる電気信号の伝搬速度が極めて
速いものとなり、その結果、絶縁基体１に電気信号の高
速伝搬を要求する半導体素子３の搭載が可能となる。
る絶縁基体１はその比誘電率が６．５（室温１ＭＨｚ）
以下と低く、そのため絶縁基体１の内部及び表面に被着
させた配線導体２を伝わる電気信号の伝搬速度が極めて
速いものとなり、その結果、絶縁基体１に電気信号の高
速伝搬を要求する半導体素子３の搭載が可能となる。
【００２２】尚、前記銅粉末から成る配線導体２はその
内部にガラス粉末を所定量（銅粉末１００重量％に対し
てガラス粉末を０．２乃至３重量％）含有させておくと
該ガラスが絶縁基体１と強固に接合して配線導体２の絶
縁基体１に対する接合強度をより強固となす。従って、
前記銅粉末から成る配線導体２はその内部にガラス粉末
を所定量（銅粉末１００重量％に対してガラス粉末を
０．２乃至３重量％）含有させておくことが好ましい。
内部にガラス粉末を所定量（銅粉末１００重量％に対し
てガラス粉末を０．２乃至３重量％）含有させておくと
該ガラスが絶縁基体１と強固に接合して配線導体２の絶
縁基体１に対する接合強度をより強固となす。従って、
前記銅粉末から成る配線導体２はその内部にガラス粉末
を所定量（銅粉末１００重量％に対してガラス粉末を
０．２乃至３重量％）含有させておくことが好ましい。
【００２３】更に前記配線導体２はその露出表面にニッ
ケル層を０．１μｍ乃至３μｍの厚みに被着させておく
と配線導体２の酸化が有効に防止され、配線導体２に半
導体素子３やコンデンサ４等の電子部品を半田を介して
強固に接続することが可能となり、同時に配線導体２に
半導体素子３やコンデンサ等等の電子部品を半田を介し
て接続する際、半田中の錫が配線導体２に拡散して脆弱
な金属間化合物を形成するのを有効に防止し、半導体素
子３やコンデンサ４等の電子部品の配線導体２に対する
接続の信頼性を高いものとなすことができる。従って、
前記配線導体２はその露出表面にニッケル層を０．１μ
ｍ乃至３μｍの厚みに被着させておくことが好ましい。
ケル層を０．１μｍ乃至３μｍの厚みに被着させておく
と配線導体２の酸化が有効に防止され、配線導体２に半
導体素子３やコンデンサ４等の電子部品を半田を介して
強固に接続することが可能となり、同時に配線導体２に
半導体素子３やコンデンサ等等の電子部品を半田を介し
て接続する際、半田中の錫が配線導体２に拡散して脆弱
な金属間化合物を形成するのを有効に防止し、半導体素
子３やコンデンサ４等の電子部品の配線導体２に対する
接続の信頼性を高いものとなすことができる。従って、
前記配線導体２はその露出表面にニッケル層を０．１μ
ｍ乃至３μｍの厚みに被着させておくことが好ましい。
【００２４】また更に前記配線導体２の一部には外部リ
ード端子５が取着されており、該外部リード端子５は配
線導体２を他の外部電気回路に電気的に接続する作用を
為す。
ード端子５が取着されており、該外部リード端子５は配
線導体２を他の外部電気回路に電気的に接続する作用を
為す。
【００２５】前記外部リード端子５は鉄ーニッケルーコ
バルト合金や鉄ーニッケル合金等から成り、例えば、鉄
ーニッケルーコバルト合金のインゴット（塊）に圧延加
工法や打ち抜き加工法等、従来周知の金属加工法を施す
ことによって所定の形状に形成される。
バルト合金や鉄ーニッケル合金等から成り、例えば、鉄
ーニッケルーコバルト合金のインゴット（塊）に圧延加
工法や打ち抜き加工法等、従来周知の金属加工法を施す
ことによって所定の形状に形成される。
【００２６】前記外部リード端子５の配線導体２への接
合は超音波接合によって、具体的には配線導体２に外部
リード端子５を当接させるとともに外部リード端子５の
上面より超音波発振ホーンを１．５乃至６．５Ｋｇｆ／
ｍｍ2 の圧力で押圧しながら振動数３０乃至５０ＫＨ
ｚ、振幅１０乃至３０μｍの超音波振動を０．０１乃至
０．２秒間印加し、配線導体２と外部リード端子５との
間に相互拡散による固相互接合を起こさせることによっ
て行われる。
合は超音波接合によって、具体的には配線導体２に外部
リード端子５を当接させるとともに外部リード端子５の
上面より超音波発振ホーンを１．５乃至６．５Ｋｇｆ／
ｍｍ2 の圧力で押圧しながら振動数３０乃至５０ＫＨ
ｚ、振幅１０乃至３０μｍの超音波振動を０．０１乃至
０．２秒間印加し、配線導体２と外部リード端子５との
間に相互拡散による固相互接合を起こさせることによっ
て行われる。
【００２７】前記外部リード端子５の配線基板２への取
着は配線導体２と外部リード端子５の相互拡散による固
相接合であり、外部リード端子５と配線導体２の接合界
面は両者の一体化物となっているためその接合強度は極
めて強く、外部リード端子５に外力が印加されても該外
力によって外部リード端子５が配線導体２より容易に剥
離することはない。
着は配線導体２と外部リード端子５の相互拡散による固
相接合であり、外部リード端子５と配線導体２の接合界
面は両者の一体化物となっているためその接合強度は極
めて強く、外部リード端子５に外力が印加されても該外
力によって外部リード端子５が配線導体２より容易に剥
離することはない。
【００２８】また前記外部リード端子５は配線導体２に
超音波接合によって接合されているため絶縁基体１に不
要な高温の熱が印加されることはなく、その結果、絶縁
基体１が軟化溶融し、該絶縁基体１に被着形成されてい
る配線導体２に断線が発生することもない。従って、絶
縁基体１の表面に搭載される半導体素子３やコンデンサ
４等の電子部品は配線導体２を介して各々が確実に電気
的接続される。
超音波接合によって接合されているため絶縁基体１に不
要な高温の熱が印加されることはなく、その結果、絶縁
基体１が軟化溶融し、該絶縁基体１に被着形成されてい
る配線導体２に断線が発生することもない。従って、絶
縁基体１の表面に搭載される半導体素子３やコンデンサ
４等の電子部品は配線導体２を介して各々が確実に電気
的接続される。
【００２９】かくして上述の配線基板Ａによれば、絶縁
基体１の上面に半導体素子３やコンデンサ４等の電子部
品を搭載するとともに該半導体素子３やコンデンサ４等
の電極を半田を介して配線導体２に接続すれば、絶縁基
体１の上面に搭載される半導体素子３やコンデンサ４等
の電子部品はその各々が配線導体２を介して電気的に接
続され、外部リード端子５を他の外部電気回路に接続す
れば、半導体素子３やコンデンサ４等の電子部品は外部
リード端子５を介して外部電気回路に電気的に接続され
る。
基体１の上面に半導体素子３やコンデンサ４等の電子部
品を搭載するとともに該半導体素子３やコンデンサ４等
の電極を半田を介して配線導体２に接続すれば、絶縁基
体１の上面に搭載される半導体素子３やコンデンサ４等
の電子部品はその各々が配線導体２を介して電気的に接
続され、外部リード端子５を他の外部電気回路に接続す
れば、半導体素子３やコンデンサ４等の電子部品は外部
リード端子５を介して外部電気回路に電気的に接続され
る。
【００３０】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では配線導
体２に直接、外部リード端子５を超音波接合により接合
させたが、配線導体２と外部リード端子５との間に銀ー
銅合金を配し、該銀ー銅合金に配線導体２及び外部リー
ド端子５を超音波接合により接合させることによって配
線導体２に外部リード端子５を取着してもよい。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では配線導
体２に直接、外部リード端子５を超音波接合により接合
させたが、配線導体２と外部リード端子５との間に銀ー
銅合金を配し、該銀ー銅合金に配線導体２及び外部リー
ド端子５を超音波接合により接合させることによって配
線導体２に外部リード端子５を取着してもよい。
【００３１】
【発明の効果】本発明の配線基板によれば、配線導体に
外部リード端子を超音波接合により接合させることから
絶縁基体に高温の熱が印加されることは一切なく、その
結果、絶縁基体が軟化溶融して該絶縁基体に被着形成さ
れている配線導体に断線が発生することはなく、これに
よって絶縁基体の表面に搭載される半導体素子やコンデ
ンサ、抵抗等の電子部品を配線導体を介して確実に電気
的接続することが可能となる。
外部リード端子を超音波接合により接合させることから
絶縁基体に高温の熱が印加されることは一切なく、その
結果、絶縁基体が軟化溶融して該絶縁基体に被着形成さ
れている配線導体に断線が発生することはなく、これに
よって絶縁基体の表面に搭載される半導体素子やコンデ
ンサ、抵抗等の電子部品を配線導体を介して確実に電気
的接続することが可能となる。
【図１】本発明の配線基板の一実施例を示す断面図であ
る。
る。
１・・・・・・絶縁基体 ２・・・・・・配線導体 ３・・・・・・半導体素子 ４・・・・・・コンデンサ ５・・・・・・外部リード端子 Ａ・・・・・・配線基板
Claims (1)
- 【請求項１】ガラスセラミックス焼結体から成る絶縁基
体の表面及び／又は内部に銅から成る配線導体を被着さ
せた配線基板であって、前記配線導体に外部リード端子
が超音波接合により接合されていることを特徴とする配
線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7140501A JPH08335779A (ja) | 1995-06-07 | 1995-06-07 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7140501A JPH08335779A (ja) | 1995-06-07 | 1995-06-07 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08335779A true JPH08335779A (ja) | 1996-12-17 |
Family
ID=15270112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7140501A Pending JPH08335779A (ja) | 1995-06-07 | 1995-06-07 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08335779A (ja) |
-
1995
- 1995-06-07 JP JP7140501A patent/JPH08335779A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3346695B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH08335779A (ja) | 配線基板 | |
| JP3215007B2 (ja) | 配線基板 | |
| JP3398294B2 (ja) | 電子部品収納用パッケージ | |
| JP2003324167A (ja) | セラミック回路基板 | |
| JP3187292B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2735708B2 (ja) | セラミック配線基板 | |
| JP2763476B2 (ja) | 配線基板及びその製造方法 | |
| JPH01196844A (ja) | 電子部品の実装法 | |
| JP3176251B2 (ja) | 半導体素子収納用パッケージ | |
| JP3441194B2 (ja) | 半導体装置及びその製造方法 | |
| JP3279846B2 (ja) | 半導体装置の製造方法 | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JPH08125063A (ja) | 配線基板 | |
| JP3325460B2 (ja) | 半導体装置の実装構造及びこれに用いる半導体素子収納用パッケージ | |
| JP2948991B2 (ja) | 半導体素子収納用パッケージ | |
| JP3393784B2 (ja) | 電子部品収納用パッケージ | |
| JP2000286352A (ja) | 電子装置 | |
| JP3323010B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746841B2 (ja) | 配線基板 | |
| JP2568788Y2 (ja) | 表面実装型電子部品 | |
| JPH1117344A (ja) | 多層配線基板 | |
| JP2003046024A (ja) | 配線基板 | |
| JP2004022841A (ja) | 配線基板 | |
| JP2001308212A (ja) | 電子部品収納用パッケージおよびその製造方法 |