JPH0833723B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH0833723B2 JPH0833723B2 JP60098690A JP9869085A JPH0833723B2 JP H0833723 B2 JPH0833723 B2 JP H0833723B2 JP 60098690 A JP60098690 A JP 60098690A JP 9869085 A JP9869085 A JP 9869085A JP H0833723 B2 JPH0833723 B2 JP H0833723B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronizing signal
- display device
- counter
- video signal
- vbp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明はCRT（Cathode Ray Tube）セパレート信号と
ドットクロックを基に適切な表示を行う表示装置に関す
る。
ドットクロックを基に適切な表示を行う表示装置に関す
る。
一般にVBP（垂直バックポーチ）、HBP（水平バックポ
ーチ）は、パーソナルコンピュータ（以下、パソコ
ン）、その他の機器によって異なるのはもちろんである
が、同じパソコンや機器においてもソフトウェアによっ
て変わる場合がある。VBP、HBPが代われば画面の位置が
ずれるのであるが、CRTを使用する場合には表示可能領
域が広いことからさほど問題にならない。
ーチ）は、パーソナルコンピュータ（以下、パソコ
ン）、その他の機器によって異なるのはもちろんである
が、同じパソコンや機器においてもソフトウェアによっ
て変わる場合がある。VBP、HBPが代われば画面の位置が
ずれるのであるが、CRTを使用する場合には表示可能領
域が広いことからさほど問題にならない。
しかしながらフレームメモリ等をVSC、HSC、ドットク
ロックを基準に駆動する場合にはVBP、HBPの変化は深刻
な問題である。
ロックを基準に駆動する場合にはVBP、HBPの変化は深刻
な問題である。
従って、本発明は上記のような機器、ソフトウェア等
によって変化するVBP、HBPに対応するものであり、自動
的に適切なVBP、HBPを検出することを目的とする。
によって変化するVBP、HBPに対応するものであり、自動
的に適切なVBP、HBPを検出することを目的とする。
本発明の表示装置は、垂直同期信号、水平同期信号、
映像信号等を入力して表示を行う表示装置において；前
記垂直同期信号から、前記映像信号の開始までの期間、
前記水平同期信号をカウントする第１のカウンタと、前
記カウンタの値をラッチする第１のラッチ手段とを少な
くとも備え、前記第１のラッチ手段の値よりVBPを定め
ることを特徴とする。
映像信号等を入力して表示を行う表示装置において；前
記垂直同期信号から、前記映像信号の開始までの期間、
前記水平同期信号をカウントする第１のカウンタと、前
記カウンタの値をラッチする第１のラッチ手段とを少な
くとも備え、前記第１のラッチ手段の値よりVBPを定め
ることを特徴とする。
また、垂直同期信号、水平同期信号、映像信号等を入
力して表示を行う表示装置において；所定の方法で生成
されるドットクロックと、前記水平同期信号から前記映
像信号の開始までの期間、前記ドットクロックをカウン
トする第２のカウンタと、前記第２のカウンタの値をラ
ッチする第２のラッチ手段とを少なくとも備え、前記第
２のラッチ手段の値よりHBPを定めることを特徴とす
る。
力して表示を行う表示装置において；所定の方法で生成
されるドットクロックと、前記水平同期信号から前記映
像信号の開始までの期間、前記ドットクロックをカウン
トする第２のカウンタと、前記第２のカウンタの値をラ
ッチする第２のラッチ手段とを少なくとも備え、前記第
２のラッチ手段の値よりHBPを定めることを特徴とす
る。
本発明のVBPの検出は、パソコンかその他の機器から
出力されるVSC、HSC、映像信号のみを必要とすることを
特徴とし、VSC後最初に出現する映像信号を基に行われ
る。HBPの検出は、HSC、ドットクロック、映像信号のみ
を必要とすることを特徴とし、HSC後最初に出現する映
像信号を基に行われる。
出力されるVSC、HSC、映像信号のみを必要とすることを
特徴とし、VSC後最初に出現する映像信号を基に行われ
る。HBPの検出は、HSC、ドットクロック、映像信号のみ
を必要とすることを特徴とし、HSC後最初に出現する映
像信号を基に行われる。
以下、本発明について一実施例を示す図面に従い詳細
に説明する。
に説明する。
本発明を適用して構成したVBP検出回路の一実施例の
回路図を第１図に示す。またそのタイミングチャートを
第２図に示す。
回路図を第１図に示す。またそのタイミングチャートを
第２図に示す。
第１図において１段目のFlip−Flop（以下F.Fとい
う）はVSCの立ち上がりでセットされ、映像信号が出現
するとともにリセットされる。２段目のカウンタは１段
目のF.Fがセットされた時からHSCのカウントを開始し、
リセットになった時点でカウントを停止する。この時の
カウンタの値はVSCから最初の映像信号が出現する間の
ラスタ数である。この値をVSCを適当に遅らせたVSC DEL
AY信号でラッチしてやることでVBPを得ることができ
る。VSC DELAY信号で同時にカウンタもリセットしてお
き、次のVSCがくると再び同じ動作を繰り返す。続いて
本発明を適用して構成したHBP検出回路の一実施例の回
路図を第３図に示す。またそのタイミングチャートを第
４図に示す。第３図において１段目のF.FはHSCの立ち上
がりでセットされ映像信号の出現とともにリセットされ
る。カウンタはこの間のドットクロック数をカウントし
て停止する。その値をHSCを適当に遅らせたHSC DELAY信
号ででラッチしてやることでそのラスタ内で最初に出現
する映像信号までのドットクロック数を得ることができ
る。この動作を１フレーム繰り返し、その中の値で最少
のものをHBPとして採用する。
う）はVSCの立ち上がりでセットされ、映像信号が出現
するとともにリセットされる。２段目のカウンタは１段
目のF.Fがセットされた時からHSCのカウントを開始し、
リセットになった時点でカウントを停止する。この時の
カウンタの値はVSCから最初の映像信号が出現する間の
ラスタ数である。この値をVSCを適当に遅らせたVSC DEL
AY信号でラッチしてやることでVBPを得ることができ
る。VSC DELAY信号で同時にカウンタもリセットしてお
き、次のVSCがくると再び同じ動作を繰り返す。続いて
本発明を適用して構成したHBP検出回路の一実施例の回
路図を第３図に示す。またそのタイミングチャートを第
４図に示す。第３図において１段目のF.FはHSCの立ち上
がりでセットされ映像信号の出現とともにリセットされ
る。カウンタはこの間のドットクロック数をカウントし
て停止する。その値をHSCを適当に遅らせたHSC DELAY信
号ででラッチしてやることでそのラスタ内で最初に出現
する映像信号までのドットクロック数を得ることができ
る。この動作を１フレーム繰り返し、その中の値で最少
のものをHBPとして採用する。
以上本実施例によれば、VBP、HBPの検出を自動的に行
うことができる。そのため、テレビジョンセパレート信
号のVBP、HBPが変化するような場合でもフレームメモリ
の駆動基準の設定の自動化等に利用することができる。
うことができる。そのため、テレビジョンセパレート信
号のVBP、HBPが変化するような場合でもフレームメモリ
の駆動基準の設定の自動化等に利用することができる。
本発明によれば、VBP、HBPの検出を自動的に行うこと
ができる。
ができる。
第１図は本発明を適用したVBPの検出回路の一実施例で
あり、第２図はそのタイミングチャートである。 第３図は本発明を適用したHBPの検出回路の一実施例で
あり、第４図はそのタイミングチャートである。
あり、第２図はそのタイミングチャートである。 第３図は本発明を適用したHBPの検出回路の一実施例で
あり、第４図はそのタイミングチャートである。
フロントページの続き (56)参考文献 特開 昭60−128393（ＪＰ，Ａ) 特開 昭55−153275（ＪＰ，Ａ) 特開 昭58−221890（ＪＰ，Ａ) 特開 昭54−63626（ＪＰ，Ａ)
Claims (2)
- 【請求項１】垂直同期信号、水平同期信号、映像信号等
を入力して表示を行う表示装置において、 前記垂直同期信号から、前記映像信号の開始までの期
間、前記水平同期信号をカウントする第１のカウンタ
と、 前記第１のカウンタの値をラッチする第１のラッチ手段
と、 を少なくとも備え、 前記第１のラッチ手段の値よりVBPを定めることを特徴
とする表示装置。 - 【請求項２】垂直同期信号、水平同期信号、映像信号等
を入力して表示を行う表示装置において、 所定の方法で生成されるドットクロックと、 前記水平同期信号から前記映像信号の開始までの期間、
前記ドットクロックをカウントする第２のカウンタと、 前記第２のカウンタの値をラッチする第２のラッチ手段
と、 を少なくとも備え、 前記第２のラッチ手段の値よりHBPを定めることを特徴
とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60098690A JPH0833723B2 (ja) | 1985-05-09 | 1985-05-09 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60098690A JPH0833723B2 (ja) | 1985-05-09 | 1985-05-09 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61255386A JPS61255386A (ja) | 1986-11-13 |
| JPH0833723B2 true JPH0833723B2 (ja) | 1996-03-29 |
Family
ID=14226504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60098690A Expired - Lifetime JPH0833723B2 (ja) | 1985-05-09 | 1985-05-09 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0833723B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0833717B2 (ja) * | 1989-12-26 | 1996-03-29 | セイコーエプソン株式会社 | 映像処理装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5852234B2 (ja) * | 1978-09-27 | 1983-11-21 | 株式会社日立製作所 | Ｃｒｔ表示装置 |
| JPS55153275A (en) * | 1979-05-16 | 1980-11-29 | Toshiba Corp | Power converter |
| JPS58221890A (ja) * | 1983-04-06 | 1983-12-23 | 株式会社日立製作所 | デイスプレイ装置 |
| JPS60128393U (ja) * | 1984-02-06 | 1985-08-28 | 日本ボードコンピュータ株式会社 | 映像メモリ制御装置 |
-
1985
- 1985-05-09 JP JP60098690A patent/JPH0833723B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61255386A (ja) | 1986-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5592187A (en) | Plasma display control system | |
| US5285192A (en) | Compensation method and circuitry for flat panel display | |
| GB2263028A (en) | Detecting odd and even fields of a video signal | |
| JPH0833723B2 (ja) | 表示装置 | |
| JPH0753336Y2 (ja) | Ｐｉｐの水平ウィンド−信号発生回路 | |
| JPH0516716B2 (ja) | ||
| JP3083031B2 (ja) | 文字放送装置 | |
| EP0163177B1 (en) | Window borderline generating circuit for crt display | |
| JPH0287188A (ja) | 表示制御装置 | |
| KR950003029B1 (ko) | 영상신호 처리 장치의 제어신호 발생방법 | |
| JP3291330B2 (ja) | 文字表示装置及びそれを備えたマイクロコンピュータ | |
| US5117226A (en) | Circuit for generating a scroll window signal in digital image apparatus | |
| JPS6151473B2 (ja) | ||
| SU1508252A2 (ru) | Устройство дл считывани графической информации с экрана электронно-лучевой трубки | |
| JP3253451B2 (ja) | コンポジット同期信号の遅延回路 | |
| JPH06101817B2 (ja) | 複画面表示制御回路及びそれを備えた映像機器 | |
| JPS6126869B2 (ja) | ||
| JPH0413375A (ja) | 同期分離回路 | |
| JPS60158375U (ja) | テレビジヨン受像機 | |
| JPS60158374U (ja) | テレビジヨン受像機 | |
| JPS61105588A (ja) | 画像表示制御装置 | |
| JPH0128948B2 (ja) | ||
| JPH0571103B2 (ja) | ||
| JPS62269197A (ja) | 液晶表示装置 | |
| JPH01251886A (ja) | 信号抜取り装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |