JPH0833823B2 - ファジィ推論装置 - Google Patents
ファジィ推論装置Info
- Publication number
- JPH0833823B2 JPH0833823B2 JP63239736A JP23973688A JPH0833823B2 JP H0833823 B2 JPH0833823 B2 JP H0833823B2 JP 63239736 A JP63239736 A JP 63239736A JP 23973688 A JP23973688 A JP 23973688A JP H0833823 B2 JPH0833823 B2 JP H0833823B2
- Authority
- JP
- Japan
- Prior art keywords
- membership function
- circuit
- inference
- output
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Devices For Executing Special Programs (AREA)
- Feedback Control In General (AREA)
Description
【発明の詳細な説明】 発明の要約 複数の推論部とこれらの推論部の出力を総合する確定
部とからなるファジィ推論装置において，メンバーシッ
プ関数回路およびメンバーシップ関数発生回路を各推論
部で共用できるように，推論部の外部にまとめてアレイ
として配置し，各推論部でメンバーシップ関数回路アレ
イおよびメンバーシップ関数発生回路の出力を選択的に
使用する。
部とからなるファジィ推論装置において，メンバーシッ
プ関数回路およびメンバーシップ関数発生回路を各推論
部で共用できるように，推論部の外部にまとめてアレイ
として配置し，各推論部でメンバーシップ関数回路アレ
イおよびメンバーシップ関数発生回路の出力を選択的に
使用する。
発明の背景 この発明はファジィ推論を行なうファジィ推論装置に
関する。
関する。
ファジィ推論はIf thenルール（モーダス・ポネン
ス）にしたがって行なわれる。このルールは「もしｘが
ＡでかつｙがＢでかつｚがＣならば,wはＤである」 という形態で表現される。
ス）にしたがって行なわれる。このルールは「もしｘが
ＡでかつｙがＢでかつｚがＣならば,wはＤである」 という形態で表現される。
x,y,zは前件部の入力変数,A,B,Cは前件部のメンバー
シップ関数,wは後件部の変数,Dは後件部のメンバーシッ
プ関数である。A,B,C,D等のメンバーシップ関数はたと
えばPL,PM,PS,ZR,NS,NM,NL等の言語値によって表現され
る。ここでＰは正,Nは負,Lは大きい,Mは中位い,Sは小さ
いをそれぞれ表わす。したがってPLは正の大きな値,NS
は負の小さな値ということになる。ZRはほぼ零を表わ
す。言語値はたとえば複数ビットのバイナリィ・コード
で表現可能である。
シップ関数,wは後件部の変数,Dは後件部のメンバーシッ
プ関数である。A,B,C,D等のメンバーシップ関数はたと
えばPL,PM,PS,ZR,NS,NM,NL等の言語値によって表現され
る。ここでＰは正,Nは負,Lは大きい,Mは中位い,Sは小さ
いをそれぞれ表わす。したがってPLは正の大きな値,NS
は負の小さな値ということになる。ZRはほぼ零を表わ
す。言語値はたとえば複数ビットのバイナリィ・コード
で表現可能である。
第８図は従来のファジィ推論装置を示している。ファ
ジィ推論装置は複数（設定可能なルールの数）の推論部
100と，これらの推論部100に接続された確定部110とか
ら構成される。各推論部100は，入力変数がそれぞれ与
えられ，これに応じた前件部のメンバーシップ関数の値
を表わす信号（たとえば電圧信号）を出力するメンバー
シップ関数回路（以下MFCという）101,102,103と，後件
部のメンバーシップ関数を表わす信号（たとえば25本の
ライン上に分布した電圧信号）（この電圧分布が伝送さ
れる25本のラインをハッチングを施したバスで表現す
る）を出力するメンバーシップ関数発生回路（以下MFG
という）105と,MFC101,102,103の出力のMIN演算を行な
う論理積回路104と，この回路104とMFG105の出力のMIN
演算を行なう論理積回路106とから構成されている。MFC
101,102,103には言語値に相当する基準電圧が与えら
れ，それぞれルールにしたがうメンバーシップ関数を出
力するように設定される。またMFCの出力するメンバー
シップ関数の他のパラメータが図示しない設定器により
設定される。基準電圧はメンバーシップ関数のピーク位
置（中心位置）を規定する。MFG105には言語値を表わす
コードが与えられ，その言語値によって表わされるメン
バーシップ関数の出力するように構成されている。確定
部110は，推論部100の出力メンバーシップ関数のMAX演
算を行なう論理和回路111と，この回路111の出力を非フ
ァジィ化して確定出力を発生する確定演算回路（デファ
ジファイア）112とを含んでいる。ファジィ出力は論理
和回路111から得られる。
ジィ推論装置は複数（設定可能なルールの数）の推論部
100と，これらの推論部100に接続された確定部110とか
ら構成される。各推論部100は，入力変数がそれぞれ与
えられ，これに応じた前件部のメンバーシップ関数の値
を表わす信号（たとえば電圧信号）を出力するメンバー
シップ関数回路（以下MFCという）101,102,103と，後件
部のメンバーシップ関数を表わす信号（たとえば25本の
ライン上に分布した電圧信号）（この電圧分布が伝送さ
れる25本のラインをハッチングを施したバスで表現す
る）を出力するメンバーシップ関数発生回路（以下MFG
という）105と,MFC101,102,103の出力のMIN演算を行な
う論理積回路104と，この回路104とMFG105の出力のMIN
演算を行なう論理積回路106とから構成されている。MFC
101,102,103には言語値に相当する基準電圧が与えら
れ，それぞれルールにしたがうメンバーシップ関数を出
力するように設定される。またMFCの出力するメンバー
シップ関数の他のパラメータが図示しない設定器により
設定される。基準電圧はメンバーシップ関数のピーク位
置（中心位置）を規定する。MFG105には言語値を表わす
コードが与えられ，その言語値によって表わされるメン
バーシップ関数の出力するように構成されている。確定
部110は，推論部100の出力メンバーシップ関数のMAX演
算を行なう論理和回路111と，この回路111の出力を非フ
ァジィ化して確定出力を発生する確定演算回路（デファ
ジファイア）112とを含んでいる。ファジィ出力は論理
和回路111から得られる。
このように従来のファジィ推論装置ではルールごとに
（すなわち推論部100ごとに）MFC,MFGを備えているの
で，同一の言語値のメンバーシップ関数でもルールに設
定されるたびに複数回設定しなければならず，そのため
設定に誤差が生じる，設定に手間がかかるなどの問題点
があった。
（すなわち推論部100ごとに）MFC,MFGを備えているの
で，同一の言語値のメンバーシップ関数でもルールに設
定されるたびに複数回設定しなければならず，そのため
設定に誤差が生じる，設定に手間がかかるなどの問題点
があった。
発明の概要 この発明はMFC,MFGの調整，設定が容易なファジィ推
論装置を提供するものである。
論装置を提供するものである。
この発明によるファジィ推論装置は，取扱可能な入力
変数の種類数に応じた数のMFCアレイと，複数の推論部
と，これらの推論部の出力を総合して最終推論出力を発
生する確定部とから構成され，各MFCアレイは所要複数
のMFCから構成され，各推論部は，入力変数の種類ごと
に,MFCアレイから出力されるメンバーシップ関数値のう
ちの設定されたルールにしたがうものを選択する第１の
選択回路と，第１の選択回路の出力に対して所定の前件
部推論演算を行なう前件部演算回路と，前件部演算回路
の出力に対して所定の後件部推論演算を行なう後件部演
算回路とから構成されていることを特徴とする。
変数の種類数に応じた数のMFCアレイと，複数の推論部
と，これらの推論部の出力を総合して最終推論出力を発
生する確定部とから構成され，各MFCアレイは所要複数
のMFCから構成され，各推論部は，入力変数の種類ごと
に,MFCアレイから出力されるメンバーシップ関数値のう
ちの設定されたルールにしたがうものを選択する第１の
選択回路と，第１の選択回路の出力に対して所定の前件
部推論演算を行なう前件部演算回路と，前件部演算回路
の出力に対して所定の後件部推論演算を行なう後件部演
算回路とから構成されていることを特徴とする。
この発明によると，前件部の変数毎に言語値の数だけ
MFCがアレイとして用意され，前件部変数の言語値に対
するメンバーシップ関数が一括して設定される。各前件
部言語値において入力に対するメンバーシップ関数値が
パラレルに出力され，各推論部に入力され，ルールの前
件部言語値にしたがったメンバーシップ関数値が選択さ
れる。
MFCがアレイとして用意され，前件部変数の言語値に対
するメンバーシップ関数が一括して設定される。各前件
部言語値において入力に対するメンバーシップ関数値が
パラレルに出力され，各推論部に入力され，ルールの前
件部言語値にしたがったメンバーシップ関数値が選択さ
れる。
この発明の好ましい実施態様においては，所要複数の
MFGから構成されるMFGアレイがさらに設けられる。後件
部演算回路には,MFGアレイから出力されるメンバーシッ
プ関数のうち設定されたルールにしたがうものを選択す
る第２の選択回路が設けられる。
MFGから構成されるMFGアレイがさらに設けられる。後件
部演算回路には,MFGアレイから出力されるメンバーシッ
プ関数のうち設定されたルールにしたがうものを選択す
る第２の選択回路が設けられる。
この実施態様によると，後件部変数毎に言語値の数だ
け,MFGがアレイとして用意され，後件部変数の言語値に
対するメンバーシップ関数が一括して設定される。ルー
ルの後件部言語値にしたがったメンバーシップ関数が選
択される。
け,MFGがアレイとして用意され，後件部変数の言語値に
対するメンバーシップ関数が一括して設定される。ルー
ルの後件部言語値にしたがったメンバーシップ関数が選
択される。
したがって，この発明によると，次の効果を奏する。
同一言語値に対するメンバーシップ関数の設定が一回
で済み，設定誤差が生じない。
で済み，設定誤差が生じない。
言語値設定が一カ所にまとまったので言語値の拡張が
容易にできる。
容易にできる。
言語値に対してメンバーシップ関数の重複がなくなっ
たのでスペース，価格の点で有利である。
たのでスペース，価格の点で有利である。
実施例の説明 第１図はこの発明の実施例によるファジィ推論装置の
構成を示している。第８図に示すものと同一物には同一
符号が付されている。
構成を示している。第８図に示すものと同一物には同一
符号が付されている。
３種類の入力変数に対応いて３つのMFCアレイ11,12,1
3が設けられている。MFCアレイ11は第２図に示すように
上記言語値の数に等しい数（この実施例では７）のMFC1
01からなる。各MFC101にはそれぞれ言語値PL〜NLに対応
する基準電圧が与えられる。MFC101の具体的構成の一例
が第４図に示されている。この図において端子Ｍに基準
電圧が与えられ，この電圧を中心位置（メンバーシップ
関数のピーク値に対応する入力）とする三角形状のメン
バーシップ関数が発生する。VINが入力であり,VOUTが出
力である。抵抗rEI,RE2は三角形状のメンバーシップ関
数の勾配を決定する。抵抗rB1・rB2を変えることにより
台形状のメンバーシップ関数とすることもできる。第２
図において７つのMFC101にそれぞれ同じ入力が与えら
れ，設定された言語値によって表わされるメンバーシッ
プ関数値が各MFC101から出力されることになる。他のMF
Cアレイ12,13も同じ構成である。
3が設けられている。MFCアレイ11は第２図に示すように
上記言語値の数に等しい数（この実施例では７）のMFC1
01からなる。各MFC101にはそれぞれ言語値PL〜NLに対応
する基準電圧が与えられる。MFC101の具体的構成の一例
が第４図に示されている。この図において端子Ｍに基準
電圧が与えられ，この電圧を中心位置（メンバーシップ
関数のピーク値に対応する入力）とする三角形状のメン
バーシップ関数が発生する。VINが入力であり,VOUTが出
力である。抵抗rEI,RE2は三角形状のメンバーシップ関
数の勾配を決定する。抵抗rB1・rB2を変えることにより
台形状のメンバーシップ関数とすることもできる。第２
図において７つのMFC101にそれぞれ同じ入力が与えら
れ，設定された言語値によって表わされるメンバーシッ
プ関数値が各MFC101から出力されることになる。他のMF
Cアレイ12,13も同じ構成である。
各推論部10には３つの選択回路21,22,23が設けられて
いる、これらの選択回路21,22,23にMFCアレイ11,12,13
の出力が与えられる。選択回路21,22,23には言語値を表
わすコードがそれぞれ与えられており,MFCアレイ11,12,
13の出力のうちこの言語値に対応するメンバーシップ関
数値が選択回路21,22,23からそれぞれ出力されることに
なる。選択回路21,2223の出力は論理積回路104に与えら
れる。
いる、これらの選択回路21,22,23にMFCアレイ11,12,13
の出力が与えられる。選択回路21,22,23には言語値を表
わすコードがそれぞれ与えられており,MFCアレイ11,12,
13の出力のうちこの言語値に対応するメンバーシップ関
数値が選択回路21,22,23からそれぞれ出力されることに
なる。選択回路21,2223の出力は論理積回路104に与えら
れる。
MFGアレイ15も第３図に示すように７個のMFG105から
構成されている。これらのMFG105はPL〜NLの７つの言語
値に対応するメンバーシップ関数を発生する。MFGアレ
イ105の出力（メンバーシップ関数を表わす電圧分布）
は同じように選択回路25に入力する。入力する７種類の
メンバーシップ関数のうちこの選択回路25に与えられた
言語値に対応するものが選択されて論理積回路106に入
力することになる。
構成されている。これらのMFG105はPL〜NLの７つの言語
値に対応するメンバーシップ関数を発生する。MFGアレ
イ105の出力（メンバーシップ関数を表わす電圧分布）
は同じように選択回路25に入力する。入力する７種類の
メンバーシップ関数のうちこの選択回路25に与えられた
言語値に対応するものが選択されて論理積回路106に入
力することになる。
各MFG105からは25本の出力ラインがのびているのでMF
Gアレイ15からは25×７本の出力ラインが選択回路25に
接続されることになる。しかしながら、MFGアレイ15か
ら時分割で７種類のメンバーシップ関数を出力させるよ
うにし，選択回路25にラッチ回路を設けて選択されたメ
ンバーシップ関数のみをラッチするようにすれば25本の
ラインですむことになる。MFGの具体例はたとえば特開
昭63-123177号公報に示されている。
Gアレイ15からは25×７本の出力ラインが選択回路25に
接続されることになる。しかしながら、MFGアレイ15か
ら時分割で７種類のメンバーシップ関数を出力させるよ
うにし，選択回路25にラッチ回路を設けて選択されたメ
ンバーシップ関数のみをラッチするようにすれば25本の
ラインですむことになる。MFGの具体例はたとえば特開
昭63-123177号公報に示されている。
制御例として第５図に示すように貯水槽の液面レベル
を一定にする制御を考える。
を一定にする制御を考える。
入力としては，設定値（設定レベル）からの偏差e,偏
差の変化分Δe,排水流量Δｕを，出力としては流入液体
の流入量を制御するバルブ開度OPを用いる。これらの入
出力の言語値としては次のようなものを考えるものとす
る。
差の変化分Δe,排水流量Δｕを，出力としては流入液体
の流入量を制御するバルブ開度OPを用いる。これらの入
出力の言語値としては次のようなものを考えるものとす
る。
ｅの言語値として PL PM PS ZR NS NM NL Δｅの言語値として P ZR N Δｕの言語値として ZR PS PM PL OPの言語値として PL PM PS ZR NS NM NL これらの言語値に対するメンバーシップ関数を第６図
に示す。
に示す。
第１図に示すファジィ推論装置において，偏差ｅのMF
Cアレイ11には７個の，その変化分ΔｅのMFCアレイ12に
は３個の，排水流量ΔｕのMFCアレイ13には４個のMFC10
1をそれぞれ設ければ足りる。またバルブ開度OPのMFGア
レイ15には７個のMFG105が用意される。
Cアレイ11には７個の，その変化分ΔｅのMFCアレイ12に
は３個の，排水流量ΔｕのMFCアレイ13には４個のMFC10
1をそれぞれ設ければ足りる。またバルブ開度OPのMFGア
レイ15には７個のMFG105が用意される。
測定された入力e0,Δe0,Δu0は各MFCアレイ11,12,13
に入力される。e0は偏差ｅのMFCアレイ11の各MFC101に
同時に入力され，それぞれの言語値への適合度合を示す
メンバーシップ関数値がパラレルに出力される。このメ
ンバーシップ関数値がｅを用いたルールをもつ推論部10
にパラレルに入力され，各推論部10の選択回路21によっ
て，与えられた言語値に応じて入力するメンバーシップ
関数値のいずれかが選択される。Δe0,Δu0に関しても
同様の処理が行われる。
に入力される。e0は偏差ｅのMFCアレイ11の各MFC101に
同時に入力され，それぞれの言語値への適合度合を示す
メンバーシップ関数値がパラレルに出力される。このメ
ンバーシップ関数値がｅを用いたルールをもつ推論部10
にパラレルに入力され，各推論部10の選択回路21によっ
て，与えられた言語値に応じて入力するメンバーシップ
関数値のいずれかが選択される。Δe0,Δu0に関しても
同様の処理が行われる。
OPについても各言語値のメンバーシップ関数をMFGアレ
イ15によって設定し，各推論部10に出力し，各推論部10
に与えられたルールの言語値により推論部10ごとに選択
する。このようにしてファジィ推論が行なわれ，バルブ
開度の確定値OP0が確定演算回路112から出力される。
イ15によって設定し，各推論部10に出力し，各推論部10
に与えられたルールの言語値により推論部10ごとに選択
する。このようにしてファジィ推論が行なわれ，バルブ
開度の確定値OP0が確定演算回路112から出力される。
第７図はMFCアレイ11において入力ａが与えられたと
き，各言語値に対するメンバーシップ関数値が出力され
るようすを示している。入力ａ＝−0.5に対してそれぞ
れのメンバーシップ関数値が出力されている。ルール１
では言語値がａ＝NSであるのでNSのラインの信号を選択
回路21が選び，出力0.5を得る。同様にルール２ではPM
のラインの信号を選択し，出力0.0を得る。
き，各言語値に対するメンバーシップ関数値が出力され
るようすを示している。入力ａ＝−0.5に対してそれぞ
れのメンバーシップ関数値が出力されている。ルール１
では言語値がａ＝NSであるのでNSのラインの信号を選択
回路21が選び，出力0.5を得る。同様にルール２ではPM
のラインの信号を選択し，出力0.0を得る。
上記実施例ではアナログ・タイプのファジィ推論装置
が示されているがこの発明はディジタル・タイプの装置
にも適用可能であるのはいうまでもない。
が示されているがこの発明はディジタル・タイプの装置
にも適用可能であるのはいうまでもない。
第１図はこの発明の実施例を示すものでファジィ推論装
置の構成を示すブロック図，第２図はメンバーシップ関
数回路アレイの構成を示すブロック図，第３図はメンバ
ーシップ関数発生回路アレイの構成を示すブロック図，
第４図はメンバーシップ関数回路の一例を示す回路図，
第５図および第６図は制御例を示し，第５図は液面レベ
ル制御の構成を示す図，第６図は各種のメンバーシップ
関数を示すグラフ，第７図はメンバーシップ関数値が出
力される様子を示す説明図である。 第８図は従来のファジィ推論装置の構成を示すブロック
図である。 10……推論部,11,12,13……メンバーシップ関数回路（M
FC）アレイ,15……メンバーシップ関数発生回路（MFG）
アレイ,21,22,23,25……選択回路,101……メンバーシッ
プ関数回路（MFC）,104,106……論理積回路,105……メ
ンバーシップ関数発生回路（MFG）,110……確定部。
置の構成を示すブロック図，第２図はメンバーシップ関
数回路アレイの構成を示すブロック図，第３図はメンバ
ーシップ関数発生回路アレイの構成を示すブロック図，
第４図はメンバーシップ関数回路の一例を示す回路図，
第５図および第６図は制御例を示し，第５図は液面レベ
ル制御の構成を示す図，第６図は各種のメンバーシップ
関数を示すグラフ，第７図はメンバーシップ関数値が出
力される様子を示す説明図である。 第８図は従来のファジィ推論装置の構成を示すブロック
図である。 10……推論部,11,12,13……メンバーシップ関数回路（M
FC）アレイ,15……メンバーシップ関数発生回路（MFG）
アレイ,21,22,23,25……選択回路,101……メンバーシッ
プ関数回路（MFC）,104,106……論理積回路,105……メ
ンバーシップ関数発生回路（MFG）,110……確定部。
Claims (2)
- 【請求項１】取扱可能な入力変数の種類数に応じた数の
メンバーシップ関数回路アレイと，複数の推論部と，こ
れらの推論部の出力を総合して最終推論出力を発生する
確定部とから構成され， 各メンバーシップ関数回路アレイは所要複数のメンバー
シップ関数回路から構成され， 各推論部は，入力変数の種類ごとに，メンバーシップ関
数回路アレイから出力されるメンバーシップ関数値のう
ちの設定されたルールにしたがうものを選択する第１の
選択回路と， 第１の選択回路の出力に対して所定の前件部推論演算を
行なう前件部演算回路と， 前件部演算回路の出力に対して所定の後件部推論演算を
行なう後件部演算回路とから構成されている， ファジィ推論装置。 - 【請求項２】所要複数のメンバーシップ関数発生回路か
ら構成されるメンバーシップ関数発生回路アレイをさら
に備え， 上記後件部演算回路が，メンバーシップ関数発生回路ア
レイから出力されるメンバーシップ関数のうち設定され
たルールにしたがうものを選択する第２の選択回路を備
えている， 請求項（１）に記載のファジィ推論装置。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63239736A JPH0833823B2 (ja) | 1988-09-27 | 1988-09-27 | ファジィ推論装置 |
| US07/410,462 US5131071A (en) | 1988-09-26 | 1989-09-21 | Fuzzy inference apparatus |
| DE68925401T DE68925401T2 (de) | 1988-09-27 | 1989-09-26 | Gerät zur "Fuzzy"-Inferenz |
| EP94112670A EP0626639A1 (en) | 1988-09-27 | 1989-09-26 | Fuzzy inference apparatus |
| EP89117778A EP0361403B1 (en) | 1988-09-27 | 1989-09-26 | Fuzzy inference apparatus |
| AT89117778T ATE132985T1 (de) | 1988-09-27 | 1989-09-26 | Gerät zur ''fuzzy''-inferenz |
| ES89117778T ES2081822T3 (es) | 1988-09-27 | 1989-09-26 | Aparato de inferencia "fuzzy". |
| EP94112662A EP0625743A1 (en) | 1988-09-27 | 1989-09-26 | Digital function generator using interpolation |
| US07/891,966 US5335314A (en) | 1988-09-26 | 1992-05-26 | Fuzzy inference apparatus |
| GR950403526T GR3018634T3 (en) | 1988-09-27 | 1996-01-11 | Fuzzy inference apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63239736A JPH0833823B2 (ja) | 1988-09-27 | 1988-09-27 | ファジィ推論装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0290230A JPH0290230A (ja) | 1990-03-29 |
| JPH0833823B2 true JPH0833823B2 (ja) | 1996-03-29 |
Family
ID=17049168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63239736A Expired - Lifetime JPH0833823B2 (ja) | 1988-09-26 | 1988-09-27 | ファジィ推論装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0833823B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5179029A (en) * | 1990-02-07 | 1993-01-12 | At&T Bell Laboratories | Hydrogen plasma passivation of GaAs |
-
1988
- 1988-09-27 JP JP63239736A patent/JPH0833823B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0290230A (ja) | 1990-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Cordón et al. | Applicability of the fuzzy operators in the design of fuzzy logic controllers | |
| US5113366A (en) | Fuzzy membership function circuit | |
| US5184131A (en) | A-d converter suitable for fuzzy controller | |
| EP0489913B1 (en) | Fuzzy control apparatus capable of changing rule and its operation method, and control system switch-controlled by fuzzy inference and its control method | |
| Saade et al. | Defuzzification techniques for fuzzy controllers | |
| Khan et al. | Neufuz: Neural network based fuzzy logic design algorithms | |
| JPH0833823B2 (ja) | ファジィ推論装置 | |
| EP0361403B1 (en) | Fuzzy inference apparatus | |
| US5799296A (en) | System for continuous logic computation and method of using same | |
| Barbosa et al. | Fuzzy reasoning in fractional-order PD controllers | |
| US5625754A (en) | Method of evaluating a set of linguistic rules | |
| US6260030B1 (en) | Multi grade fuzzy logic controller | |
| Wang et al. | Recursive back‐stepping design of an adaptive fuzzy controller for strict output feedback nonlinear systems | |
| Pandiyan et al. | Embedded low power analog CMOS fuzzy logic controller chip for industrial applications | |
| EP0372511A2 (en) | Truth-valued-flow inference unit | |
| JPH0833822B2 (ja) | ファジィ推論装置 | |
| JP3099449B2 (ja) | ファジィ推論装置 | |
| Tao | Robust control of systems with fuzzy representation of uncertainties | |
| JPH0628192A (ja) | ファジィ推論装置 | |
| JPH061498B2 (ja) | プログラマブル・マルチ・メンバ−シツプ関数回路 | |
| Chan | The interpolation property of fuzzy polynomial approximation | |
| KR0121103B1 (ko) | 다기준 전문가형 퍼지논리 제어방법 및 장치 | |
| Averkin | Fuzzy logics simulation technology in general strategy of intelligent systems designing | |
| Chan | THE FUZZY FUNCTION APPROXIMATION USING POLYNOMIAL RULES | |
| Klesk | Construction of a Neurofuzzy Network Capable of Extrapolating (and Interpolating) With Respect to the Convex Hull of a Set of Input Samples in ${{\bb R}}^ n$ |