JPH0833896B2 - 文字列検索装置の障害検出方式 - Google Patents
文字列検索装置の障害検出方式Info
- Publication number
- JPH0833896B2 JPH0833896B2 JP62039908A JP3990887A JPH0833896B2 JP H0833896 B2 JPH0833896 B2 JP H0833896B2 JP 62039908 A JP62039908 A JP 62039908A JP 3990887 A JP3990887 A JP 3990887A JP H0833896 B2 JPH0833896 B2 JP H0833896B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- register
- character string
- input
- key word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、文字列検索装置における障害検出方式に関
する。
する。
文字列検索装置の一つに、１文字分のキー・レジスタ
と比較器の対からなるセルを複数個カスケードに接続し
て構成したものがある。この文字列検索装置では、各セ
ルのキー・レジスタにキー・ワードを構成する各文字を
設定して、該キー・レジスタの文字を当該セルの比較器
の一方の入力とし、検索対象文字列から順次文字単位に
切り出されたデータを各セルの比較器の他方の入力とし
て同時に与え、比較結果信号を後段セルに伝えることに
より、対象文字列がキー・ワードに合致しているか否か
検索する。これの特徴は論理構造が単純で、LSI化に適
していることである。
と比較器の対からなるセルを複数個カスケードに接続し
て構成したものがある。この文字列検索装置では、各セ
ルのキー・レジスタにキー・ワードを構成する各文字を
設定して、該キー・レジスタの文字を当該セルの比較器
の一方の入力とし、検索対象文字列から順次文字単位に
切り出されたデータを各セルの比較器の他方の入力とし
て同時に与え、比較結果信号を後段セルに伝えることに
より、対象文字列がキー・ワードに合致しているか否か
検索する。これの特徴は論理構造が単純で、LSI化に適
していることである。
なお、この種の文字列検索装置については、例えばAC
M SIGIR conf.June6−8,1983,PP3〜９に記載されてい
る。
M SIGIR conf.June6−8,1983,PP3〜９に記載されてい
る。
上記キー・レジスタと比較器の対からなるセルを複数
個カスケードに接続して構成した文字列検索装置におい
て、従来はキー・レジスタ及び比較器の障害検出手段に
ついて配慮されておらず、信頼性の点で問題があった。
個カスケードに接続して構成した文字列検索装置におい
て、従来はキー・レジスタ及び比較器の障害検出手段に
ついて配慮されておらず、信頼性の点で問題があった。
一般に情報処理装置では、データに冗長ビットを付加
すると共に、そのチエック回路を設けることにより、レ
ジスタ等の障害検出を可能にしている。これを上記文字
列検索装置のキー・レジスタ障害検出に適用しようとす
ると、個々のセルにおけるキー・レジスタの冗長ビッ
ト、チエック回路はセルを構成するゲート量の約20％を
占めることになり、かかるセルを例えば数百バイト分カ
スケードに接続して大量の文字列を検索する装置の場
合、大量のハードウエア資源を伴なうものの、比較器の
障害検出には全く貢献しないという問題がある。
すると共に、そのチエック回路を設けることにより、レ
ジスタ等の障害検出を可能にしている。これを上記文字
列検索装置のキー・レジスタ障害検出に適用しようとす
ると、個々のセルにおけるキー・レジスタの冗長ビッ
ト、チエック回路はセルを構成するゲート量の約20％を
占めることになり、かかるセルを例えば数百バイト分カ
スケードに接続して大量の文字列を検索する装置の場
合、大量のハードウエア資源を伴なうものの、比較器の
障害検出には全く貢献しないという問題がある。
本発明の目的は、キー・レジスタと比較器の対からな
るセルを複数個カスケードに接続して構成した文字列検
索装置において、各キー・レジスタに対して冗長ビット
やチエック回路を設けることなく各セルのキー・レジス
タ障害を検出し、更に、比較器の一致検出機能の正常性
を保証することにある。
るセルを複数個カスケードに接続して構成した文字列検
索装置において、各キー・レジスタに対して冗長ビット
やチエック回路を設けることなく各セルのキー・レジス
タ障害を検出し、更に、比較器の一致検出機能の正常性
を保証することにある。
上記目的はキー・レジスタへのキー・ワード設定時
に、比較器の他方の入力に、キー・レジスタへの設定デ
ータと同値のデータを供給する手段を設けることによ
り、達成される。
に、比較器の他方の入力に、キー・レジスタへの設定デ
ータと同値のデータを供給する手段を設けることによ
り、達成される。
ｎ文字のキー・ワードでの検索処理が可能な文字列検
索装置は、少なくともKR1〜KRnのキー・レジスタとCP1
〜CPnの比較器とを具備している。検索対象データの該
文字列検索装置への入力に先立ち、KR1〜KRnへ順次文字
単位にキー・ワードをセットする。KR1へキー・ワード
の第１文字がセットされると、該KR1の値がCMP1の一方
へ入力され、同時にCPM1の他方の入力へはKR1へ入力さ
れたデータと同値のデータが入力されるので、KR1およ
びCMP1が正常であると、CPM1は一致信号を出力するはず
である。したがって、KR1へキー・ワードの第１文字を
セットした時点で、CMP1の一致信号の値をチエックし、
その値が“1"（一致）であればKR1およびCMP1の一致検
出機能の正常性を確認でき、その値が“0"（不一致）で
あれば、KR1あるいはCMP1の一致検出機能の障害を検出
できる。以上の動作をKR1〜KRn、CMP1〜CMPnに関して順
次実行することによって、キー・ワードの設定と同時に
各セルのキー・レジスタと比較器の一致検出機能の正常
性を確認できる。
索装置は、少なくともKR1〜KRnのキー・レジスタとCP1
〜CPnの比較器とを具備している。検索対象データの該
文字列検索装置への入力に先立ち、KR1〜KRnへ順次文字
単位にキー・ワードをセットする。KR1へキー・ワード
の第１文字がセットされると、該KR1の値がCMP1の一方
へ入力され、同時にCPM1の他方の入力へはKR1へ入力さ
れたデータと同値のデータが入力されるので、KR1およ
びCMP1が正常であると、CPM1は一致信号を出力するはず
である。したがって、KR1へキー・ワードの第１文字を
セットした時点で、CMP1の一致信号の値をチエックし、
その値が“1"（一致）であればKR1およびCMP1の一致検
出機能の正常性を確認でき、その値が“0"（不一致）で
あれば、KR1あるいはCMP1の一致検出機能の障害を検出
できる。以上の動作をKR1〜KRn、CMP1〜CMPnに関して順
次実行することによって、キー・ワードの設定と同時に
各セルのキー・レジスタと比較器の一致検出機能の正常
性を確認できる。
以下、本発明の一実施例について図面を用いて説明す
る。
る。
第１図は本発明の障害検出方式を適用した文字列検索
装置の一実施例のブロック図である。
装置の一実施例のブロック図である。
101はレジスタ、103はレジスタ101の出力信号102を入
力とするレジスタ、105はレジスタ103の出力信号104を
入力とし、信号104の値に１を加算した値を106に出力す
るインクリメンタであって、その出力106はレジスタ101
の入力信号となる。即ち、レジスタ101,103とインクリ
メンタ105は計数回路を構成し、レジスタ101のリセット
信号100によってイニシャライズされる。110はキーのセ
ット指示信号であって、111はセット指示信号110の値を
入力とするフリップフロップ、113はフリップフロップ1
11の出力信号112の値を入力とし、信号114を出力するフ
リップフロップである。
力とするレジスタ、105はレジスタ103の出力信号104を
入力とし、信号104の値に１を加算した値を106に出力す
るインクリメンタであって、その出力106はレジスタ101
の入力信号となる。即ち、レジスタ101,103とインクリ
メンタ105は計数回路を構成し、レジスタ101のリセット
信号100によってイニシャライズされる。110はキーのセ
ット指示信号であって、111はセット指示信号110の値を
入力とするフリップフロップ、113はフリップフロップ1
11の出力信号112の値を入力とし、信号114を出力するフ
リップフロップである。
141〜144はカスケード接続されたセルであって、セル
内でのキーとデータの比較結果が出力信号151〜154とな
って次段のセルへ伝播する。本例では、説明を簡単にす
るため４段のセルのみを図示している。150はセル141の
前段のセル（図示せず）の比較結果の出力信号であり、
154はセル144の後段のセル（図示せず）場接続される出
力信号である。120はデコーダであって、レジスタ101の
出力102の値をデコードし、信号112を出力イネーブル信
号として信号121〜124を出力する。130もデコーダであ
って、レジスタ113の出力104の値をデコードし、信号11
4を出力イネーブル信号として信号131〜134を出力す
る。161〜164は各セル内でのキー設定時の障害発生を通
知する信号であって、オア回路165にてオアされ、出力
信号166を介してフリップフロップ167にて保持される。
内でのキーとデータの比較結果が出力信号151〜154とな
って次段のセルへ伝播する。本例では、説明を簡単にす
るため４段のセルのみを図示している。150はセル141の
前段のセル（図示せず）の比較結果の出力信号であり、
154はセル144の後段のセル（図示せず）場接続される出
力信号である。120はデコーダであって、レジスタ101の
出力102の値をデコードし、信号112を出力イネーブル信
号として信号121〜124を出力する。130もデコーダであ
って、レジスタ113の出力104の値をデコードし、信号11
4を出力イネーブル信号として信号131〜134を出力す
る。161〜164は各セル内でのキー設定時の障害発生を通
知する信号であって、オア回路165にてオアされ、出力
信号166を介してフリップフロップ167にて保持される。
170はパリティ・ビットを１ビット含んだ９ビットの
入力データ線であって、データレジスタ171へ入力され
る。データレジスタ171の出力信号172は各セル141〜144
へ入力されるとともに、パリティ・チエック回路173に
てチエックされる。パリティ・チエック回路173でデー
タのエラーを検出すると、出力信号174の値は“1"とな
り、フリップフロップ175に保持される。フリップフロ
ップ167の出力信号168とフリップフロップ175の出力信
号176はオア回路177でオアされ、その出力信号178によ
って障害の発生を上位装置へ通知する。
入力データ線であって、データレジスタ171へ入力され
る。データレジスタ171の出力信号172は各セル141〜144
へ入力されるとともに、パリティ・チエック回路173に
てチエックされる。パリティ・チエック回路173でデー
タのエラーを検出すると、出力信号174の値は“1"とな
り、フリップフロップ175に保持される。フリップフロ
ップ167の出力信号168とフリップフロップ175の出力信
号176はオア回路177でオアされ、その出力信号178によ
って障害の発生を上位装置へ通知する。
入力データ線170のうちのパリティ・ビットを除いた
８ビットのデータ線は、セル141〜144へキー設定パスと
して用いるために接続される。また、172のうちのパリ
ティ・ビットを除いた８本のデータ線も、検索時の被検
索データを供給するためにセル141〜144へ接続される。
180は被検索データを入力データ線170へ供給しているこ
とを示す信号線であって、その値はフリップフロップ18
1に保持され、該フリップフロップ181の出力信号182の
値はフリップフロップ183に保持される。フリップフロ
ップ183の出力信号184はオア回路185にてフリップフロ
ップ113の出力信号114とオアされ、該オア回路185の出
力信号186はフリップフロップ175のセット条件となる。
187はオア回路であって、信号112と182のオア出力188を
出力し、出力信号188はレジスタ171のセット条件とな
る。
８ビットのデータ線は、セル141〜144へキー設定パスと
して用いるために接続される。また、172のうちのパリ
ティ・ビットを除いた８本のデータ線も、検索時の被検
索データを供給するためにセル141〜144へ接続される。
180は被検索データを入力データ線170へ供給しているこ
とを示す信号線であって、その値はフリップフロップ18
1に保持され、該フリップフロップ181の出力信号182の
値はフリップフロップ183に保持される。フリップフロ
ップ183の出力信号184はオア回路185にてフリップフロ
ップ113の出力信号114とオアされ、該オア回路185の出
力信号186はフリップフロップ175のセット条件となる。
187はオア回路であって、信号112と182のオア出力188を
出力し、出力信号188はレジスタ171のセット条件とな
る。
第２図は一つのセルの内部構成を示すブロック図であ
り、ここでは第１図のセル142を示している。201はキー
・レジスタ（KR2）であって、第１図の入力データ線170
からパリティ・ビットを除いた８ビットのデータを、第
１図のデコーダ120の出力信号122が“1"の場合に取り込
む。203は比較器（CMP2）であって、レジスタ201の出力
信号202の値を一方の入力とし、第１図の入力データレ
ジスタ171の出力172からパリティ・ビットを除く８ビッ
トのデータの値を他方の入力とする。COM2203は、一致
を検出すると“1"、不一致を検出すると“0"を出力す
る。205はアンド回路であって、CMP2203の出力信号204
の値と前段セル141の比較結果出力信号151の値のアンド
値を信号線206へ出力する。207はフリップフロップであ
って、信号206の値を入力し、比較結果出力信号152を次
段のセル143へ伝播する。208は反転回路（インバータ）
であって，信号204の値を反転した値を信号線209へ出力
する。210は、信号209の値と第１図のデコーダ130の出
力信号132の値をアンドするアンド回路であって、その
アンド出力を信号線162に出力する。
り、ここでは第１図のセル142を示している。201はキー
・レジスタ（KR2）であって、第１図の入力データ線170
からパリティ・ビットを除いた８ビットのデータを、第
１図のデコーダ120の出力信号122が“1"の場合に取り込
む。203は比較器（CMP2）であって、レジスタ201の出力
信号202の値を一方の入力とし、第１図の入力データレ
ジスタ171の出力172からパリティ・ビットを除く８ビッ
トのデータの値を他方の入力とする。COM2203は、一致
を検出すると“1"、不一致を検出すると“0"を出力す
る。205はアンド回路であって、CMP2203の出力信号204
の値と前段セル141の比較結果出力信号151の値のアンド
値を信号線206へ出力する。207はフリップフロップであ
って、信号206の値を入力し、比較結果出力信号152を次
段のセル143へ伝播する。208は反転回路（インバータ）
であって，信号204の値を反転した値を信号線209へ出力
する。210は、信号209の値と第１図のデコーダ130の出
力信号132の値をアンドするアンド回路であって、その
アンド出力を信号線162に出力する。
次に第３図のタイムチャートを用いて、第１図及び第
２図のキー設定時の動作を説明する。
２図のキー設定時の動作を説明する。
まず、初めに信号100が“1"となって、101と103と105
で構成される計数回路がイニシャライズされる。即ち、
レジスタ101の値が、Ａ点において、クロックT0の位相
で０になり、従って次のクロックT1の位相でレジスタ10
3の値が０となる。その後、キーを４個のセル141〜144
に順次セットするため、キーセット指示信号110がT0の
位相で４サイクルの間“1"となり、フリップフロップ11
1は信号110をT1でラッチし、フリップフロップ113はフ
リップフロップ111の出力信号112をT0でラッチする。デ
ータ入力線170には、キーセット指示信号110より半サイ
クル遅れて、セル141〜144のキー・レジスタKR1〜KR4へ
セットするためのキーの値が１サイクルずつ送られる。
で構成される計数回路がイニシャライズされる。即ち、
レジスタ101の値が、Ａ点において、クロックT0の位相
で０になり、従って次のクロックT1の位相でレジスタ10
3の値が０となる。その後、キーを４個のセル141〜144
に順次セットするため、キーセット指示信号110がT0の
位相で４サイクルの間“1"となり、フリップフロップ11
1は信号110をT1でラッチし、フリップフロップ113はフ
リップフロップ111の出力信号112をT0でラッチする。デ
ータ入力線170には、キーセット指示信号110より半サイ
クル遅れて、セル141〜144のキー・レジスタKR1〜KR4へ
セットするためのキーの値が１サイクルずつ送られる。
一方、レジスタ101はフリップフロップ113の値が“1"
の間、T1の位相でトリガされ、１サイクル毎に１ずつ加
算された値を保持することになる。つまり、レジスタ10
1の値はキー設定動作中に入力データ線170に送出されて
きたキーを設定すべきセル番号を示すことになり、該レ
ジスタ101の値をデコーダ120でデコードして得られるデ
コード信号121〜124は各セル141〜144におけるキー・レ
ジスタKR1〜KR4のトリガ条件となっている。したがっ
て、セル142のキー・レジスタ201（KR2）へは、データ
入力線170のキー値がＣ点においてT0の位相でラッチさ
れる。このようにして、デコーダ120のデコード信号121
〜124をトリガとして、順次、データ入力線170のキー値
が各セル141〜144のKR0〜KR4に設定される。
の間、T1の位相でトリガされ、１サイクル毎に１ずつ加
算された値を保持することになる。つまり、レジスタ10
1の値はキー設定動作中に入力データ線170に送出されて
きたキーを設定すべきセル番号を示すことになり、該レ
ジスタ101の値をデコーダ120でデコードして得られるデ
コード信号121〜124は各セル141〜144におけるキー・レ
ジスタKR1〜KR4のトリガ条件となっている。したがっ
て、セル142のキー・レジスタ201（KR2）へは、データ
入力線170のキー値がＣ点においてT0の位相でラッチさ
れる。このようにして、デコーダ120のデコード信号121
〜124をトリガとして、順次、データ入力線170のキー値
が各セル141〜144のKR0〜KR4に設定される。
通常は、キー・ワードがKR0〜KRnに設定された後、被
検索対象データがデータ入力線170に順次送出され、レ
ジスタ171は該データ入力線170の値を１サイクル単位に
ラッチするが、第１図では、上記キー設定時に、データ
入力線170のキーの値を１サイクル単位にレジスタ171に
ラッチする。したがって、セル142について見た場合、
Ｃ点のT0位相でキー・レジスタ201（KR2）に対応するキ
ーの値がセットされると同時に、レジスタ171にも同じ
値がラッチされ、次のT0位相まで１サイクルの間保持さ
れる。尚、前述したように、データ入力線170のデータ
はパリティ・ビットを含んでおり、レジスタ171にはパ
リティ・ビットを含めてラッチされる。
検索対象データがデータ入力線170に順次送出され、レ
ジスタ171は該データ入力線170の値を１サイクル単位に
ラッチするが、第１図では、上記キー設定時に、データ
入力線170のキーの値を１サイクル単位にレジスタ171に
ラッチする。したがって、セル142について見た場合、
Ｃ点のT0位相でキー・レジスタ201（KR2）に対応するキ
ーの値がセットされると同時に、レジスタ171にも同じ
値がラッチされ、次のT0位相まで１サイクルの間保持さ
れる。尚、前述したように、データ入力線170のデータ
はパリティ・ビットを含んでおり、レジスタ171にはパ
リティ・ビットを含めてラッチされる。
レジスタ171のキー・データの正常性はパリティ・チ
エック回路173によってチエックされ、エラーがあれ
ば、信号174の値が“1"となって、フリップフロップ175
にて保持される。第３図の例では、KR2へ設定すべきキ
ー・データの異常が、170〜175に至る経路で発見された
が故に、Ｄ点においてT1の位相でフリップフロップ175
がセットされたことを示している。
エック回路173によってチエックされ、エラーがあれ
ば、信号174の値が“1"となって、フリップフロップ175
にて保持される。第３図の例では、KR2へ設定すべきキ
ー・データの異常が、170〜175に至る経路で発見された
が故に、Ｄ点においてT1の位相でフリップフロップ175
がセットされたことを示している。
170〜175に至る経路でのデータの正常性が確認された
場合、フリップフロップ175はセットされないが、キー
・レジスタKRiに障害がある場合にはフリップフロップ1
67がセットされる。即ち、例えばセル142のKR2に障害が
ある場合、Ｃ点において、キー・レジスタ201（KR2）に
セットされた８ビットのキー・パターンと、レジスタ17
1にセットされたパリティ・ビットを除く８ビットの
キ．パターンは一致しないため、第２図において、比較
器203の出力信号204の値は“0"であり、該信号204の値
をインバータ208によって反転した信号209は“1"とな
る。レジスタ171の値とキー・レジスタ201の値が一致し
ているべきサイクルは、レジスタ103の値をデコーダ130
でデコードして得られるデコード信号131〜134のうちの
132が“1"である期間であって、該信号132の“1"の期間
でアンド回路210のアンド条件を成立させ、障害検出線1
62に“1"を出力するので、Ｄ点において、T1の位相でフ
リップフロップ167がセットされる。尚、レジスタ171の
値とキー・レジスタ201の値が一致していても、比較器2
03の一致検出機能に障害がある場合には、同様にＤ点の
T1の位相でフリップフロップ167はセットされる。
場合、フリップフロップ175はセットされないが、キー
・レジスタKRiに障害がある場合にはフリップフロップ1
67がセットされる。即ち、例えばセル142のKR2に障害が
ある場合、Ｃ点において、キー・レジスタ201（KR2）に
セットされた８ビットのキー・パターンと、レジスタ17
1にセットされたパリティ・ビットを除く８ビットの
キ．パターンは一致しないため、第２図において、比較
器203の出力信号204の値は“0"であり、該信号204の値
をインバータ208によって反転した信号209は“1"とな
る。レジスタ171の値とキー・レジスタ201の値が一致し
ているべきサイクルは、レジスタ103の値をデコーダ130
でデコードして得られるデコード信号131〜134のうちの
132が“1"である期間であって、該信号132の“1"の期間
でアンド回路210のアンド条件を成立させ、障害検出線1
62に“1"を出力するので、Ｄ点において、T1の位相でフ
リップフロップ167がセットされる。尚、レジスタ171の
値とキー・レジスタ201の値が一致していても、比較器2
03の一致検出機能に障害がある場合には、同様にＤ点の
T1の位相でフリップフロップ167はセットされる。
検索時は、キー・レジスタ201（KR2）のキー値が比較
器203の一方の入力となり、該比較器203の他方の入力に
は、レジスタ171の出力172が被検索対象データとして与
えられ、両方が一致し、かつ、前段セルの比較結果信号
151が“1"の場合、アンド回路205のアンド条件が成立し
て、フリップフロップ207が“1"となる。また、該フリ
ップフロップ207の出力152が次段セルに比較結果信号と
して伝えられる。なお、初段セルにおいては、比較結果
入力は“1"に固定される。
器203の一方の入力となり、該比較器203の他方の入力に
は、レジスタ171の出力172が被検索対象データとして与
えられ、両方が一致し、かつ、前段セルの比較結果信号
151が“1"の場合、アンド回路205のアンド条件が成立し
て、フリップフロップ207が“1"となる。また、該フリ
ップフロップ207の出力152が次段セルに比較結果信号と
して伝えられる。なお、初段セルにおいては、比較結果
入力は“1"に固定される。
本発明によれば、キー・レジスタと比較器の対からな
るセルを複数個カスケードに接続して構成した文字列検
索装置において、キー・レジスタの障害検出機能を低下
させることなく、各キー・レジスタへのパリティ・ビッ
トの付加とパリティ・チエック回路の設置を不要とする
ことができるので、パリティ・チエック付きキー・レジ
スタで構成した場合と比較して、約20％のハードウエア
低減効果が得られ、同量のハードウエア量では、約20％
長いキーでの検索が可能となる。
るセルを複数個カスケードに接続して構成した文字列検
索装置において、キー・レジスタの障害検出機能を低下
させることなく、各キー・レジスタへのパリティ・ビッ
トの付加とパリティ・チエック回路の設置を不要とする
ことができるので、パリティ・チエック付きキー・レジ
スタで構成した場合と比較して、約20％のハードウエア
低減効果が得られ、同量のハードウエア量では、約20％
長いキーでの検索が可能となる。
さらに本発明では、キー・レジスタの障害を比較器を
用いて検出するため、比較器の一致検出機能の障害も同
時に検出できるので、障害検出機能を一層向上せしめる
ことができ、文字列検索装置の誤動作の防止効果があ
る。
用いて検出するため、比較器の一致検出機能の障害も同
時に検出できるので、障害検出機能を一層向上せしめる
ことができ、文字列検索装置の誤動作の防止効果があ
る。
第１図は本発明を適用した文字列検索装置の一実施例の
ブロック図、第２図は第１図における一つのセルの詳細
図、第３図は第１図及び第２図のキー設定時の動作を説
明するためのタイムチャートである。 141〜144……セル、170……キー・ワードおよび被検索
対象データ入力線、171……レジスタ、161〜164……障
害検出線、167,175……障害検出フリップフロップ、201
……キー・レジスタ、203……比較器。
ブロック図、第２図は第１図における一つのセルの詳細
図、第３図は第１図及び第２図のキー設定時の動作を説
明するためのタイムチャートである。 141〜144……セル、170……キー・ワードおよび被検索
対象データ入力線、171……レジスタ、161〜164……障
害検出線、167,175……障害検出フリップフロップ、201
……キー・レジスタ、203……比較器。
Claims (1)
- 【請求項１】キー・ワードを構成する文字を保持するキ
ー・レジスタと、該キー・レジスタの内容を一方の入力
とし、検索対象文字列から順次文字単位に切り出される
データを他の入力とする比較器とから成るセルを複数個
カスケードに接続された文字列検索装置における障害検
出方式であって、 キー・ワードを構成する文字と検索対象文字列とを入力
する入力手段と、 キー・ワードを構成する文字を前記キー・レジスタに設
定する動作か、あるいは検索対象文字列からキー・ワー
ドを検索する動作かを指定する手段と、 検索対象文字列からキー・ワードを検索する動作の際
に、検索対象文字列から文字単位に切り出されるデータ
を順次記憶し、各セルへ送るデータ・レジスタと、 キー・ワードを構成する文字を前記キー・レジスタに設
定する動作の際に、順次セルを指定し、前記入力手段か
ら入力されるキー・ワードを構成する各文字を相異なる
セル内のキー・レジスタに設定するタイミングを発生す
る手段と、 キー・ワードを前記キー・レジスタに設定する動作の
際、前記各キー・レジスタへキー・ワードを構成する文
字を設定するタイミングと同時に、前記入力手段から入
力されるキー・ワードを構成する文字を前記データ・レ
ジスタに設定する手段とを設け、 キー・ワード設定時、キー・ワードを各セルの前記キー
・レジスタへ設定すると共に検索対象文字列として前記
比較器へ入力し、該比較器で一致の有無を検査するこ
と、 を特徴とする文字列検索装置の障害検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039908A JPH0833896B2 (ja) | 1987-02-23 | 1987-02-23 | 文字列検索装置の障害検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039908A JPH0833896B2 (ja) | 1987-02-23 | 1987-02-23 | 文字列検索装置の障害検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63206829A JPS63206829A (ja) | 1988-08-26 |
| JPH0833896B2 true JPH0833896B2 (ja) | 1996-03-29 |
Family
ID=12566055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62039908A Expired - Lifetime JPH0833896B2 (ja) | 1987-02-23 | 1987-02-23 | 文字列検索装置の障害検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0833896B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102736888A (zh) * | 2012-07-02 | 2012-10-17 | 江汉大学 | 与数据流同步的数据检索电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5897743A (ja) * | 1981-12-07 | 1983-06-10 | Nec Corp | 高速文字列マツチング方法 |
| JPS58195971A (ja) * | 1982-05-11 | 1983-11-15 | Fujitsu Ltd | 比較回路の誤り検出方式 |
-
1987
- 1987-02-23 JP JP62039908A patent/JPH0833896B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102736888A (zh) * | 2012-07-02 | 2012-10-17 | 江汉大学 | 与数据流同步的数据检索电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63206829A (ja) | 1988-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0006328B2 (en) | System using integrated circuit chips with provision for error detection | |
| JP2608904B2 (ja) | 多重冗長誤検出システムおよびその使用方法 | |
| JP2009501367A (ja) | ロックステップ式二重化モジュール冗長システムにおける訂正不能エラーレートの低減 | |
| CA1200909A (en) | Method for recovering from error in a microprogram- controlled unit | |
| JPH0833842B2 (ja) | 論理演算装置 | |
| JPS58107964A (ja) | 誤り訂正回路接続回路装置 | |
| JP3063334B2 (ja) | 高信頼度化情報処理装置 | |
| JPH0833896B2 (ja) | 文字列検索装置の障害検出方式 | |
| US4943969A (en) | Isolation for failures of input signals supplied to dual modules which are checked by comparison | |
| US4410988A (en) | Out of cycle error correction apparatus | |
| Beuscher et al. | Check schemes for integrated microprogrammed control and data transfer circuitry | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| JP3137034B2 (ja) | 故障検証を容易にするアドレストラップ比較回路 | |
| JP7770618B2 (ja) | 処理回路および情報処理装置 | |
| JPH05324391A (ja) | 故障検出装置、故障検出方法およびバス比較器 | |
| JPH05100883A (ja) | データ処理用半導体装置 | |
| US5418794A (en) | Error determination scan tree apparatus and method | |
| Kim et al. | An Online Testing Scheme for PIM Using Pipeline Register Pair Comparison | |
| Hertwig et al. | Fast self-recovering controllers | |
| JPH07271625A (ja) | 情報処理装置 | |
| JPH01142848A (ja) | アドレストラップ回路 | |
| SU1072050A1 (ru) | Устройство дл контрол блоков обнаружени и коррекции ошибок,работающих с кодом Хэмминга | |
| JPH0268633A (ja) | マイクロプログラムのチェック回路 | |
| JPH04127243A (ja) | マイクロプロセッサ・システム | |
| JPH10214207A (ja) | 情報処理システム |