JPH08339995A

JPH08339995A - シリコン酸化膜の形成方法及び半導体装置の製造方法

Info

Publication number: JPH08339995A
Application number: JP8054309A
Authority: JP
Inventors: Tatsuo Sugiyama; 龍男杉山; Kosaku Yano; 航作矢野
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1995-04-12
Filing date: 1996-03-12
Publication date: 1996-12-24

Abstract

(57)【要約】【課題】８００℃以下の温度下でシランガスを用いる
減圧ＣＶＤ法によりシリコン酸化膜を形成する方法にお
いて、シリコン酸化膜の膜厚が均一になるようにする。【解決手段】シランガス及び亜酸化窒素ガスを主原料
とする減圧ＣＶＤ法によりシリコン酸化膜を形成する方
法を前提とする。シリコン酸化膜の堆積条件は、堆積温
度が８００℃以下、前記主原料のガス圧力が１５０Ｐａ
以下、前記主原料のガス流量が反応容器１リットル当り
２５℃１気圧の標準条件において０．０１８リットル／
分以下になるように、設定されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、減圧ＣＶＤ（化学
的気相堆積）法により超ＬＳＩ等の半導体装置に用いら
れるシリコン酸化膜を形成する方法、及び該シリコン酸
化膜の形成方法を利用する半導体装置の製造方法に関す
る。

【０００２】

【従来の技術】超ＬＳＩ等の半導体装置に用いられるシ
リコン酸化膜の形成方法としては、減圧ＣＶＤ法、常圧
ＣＶＤ法及びプラズマＣＶＤ法が知られている。

【０００３】配線材料としてアルミニウムを用いる場合
には、アルミニウムの融点が６６０℃と低いので、４０
０℃近傍の低温で膜堆積が可能な常圧ＣＶＤ法やプラズ
マＣＶＤ法が用いられることが多い。

【０００４】ところが、減圧ＣＶＤ法により形成したシ
リコン酸化膜は、常圧ＣＶＤ法やプラズマＣＶＤ法によ
り形成したシリコン酸化膜に比べて、緻密性及び純度の
点において優れている。このため、ゲート電極や金属配
線層の絶縁膜、又はゲート電極のサイドウォール等につ
いては、減圧ＣＶＤ法により形成したシリコン酸化膜を
用いることが望ましい。

【０００５】シリコン酸化膜は、常圧ＣＶＤ法やプラズ
マＣＶＤ法により４００℃程度の低温下で堆積されるＬ
ＴＯ（ＬｏｗＴｅｍｐｅｒａｔｕｒｅＯｘｉｄｅ）
膜と、減圧ＣＶＤ法により７００〜８５０℃の高温下で
堆積されるＨＴＯ（ＨｉｇｈＴｅｍｐｅｒａｔｕｒｅ
Ｏｘｉｄｅ）膜とに分類される。従って、以下の説明に
おいては、常圧ＣＶＤ法やプラズマＣＶＤ法により堆積
されたシリコン酸化膜をＬＴＯ膜、減圧ＣＶＤ法により
堆積されたシリコン酸化膜をＨＴＯ膜と称する。

【０００６】ＨＴＯ膜を形成する場合、シラン（ＳｉＨ
₄）ガスと亜酸化窒素（Ｎ₂Ｏ）ガスとを主原料として
用いる方法、及び有機系ガスであるテトラエトキシシリ
ケート（Ｓｉ（ＯＣ₂Ｈ₅）₄；以下、ＴＥＯＳと記
す）と酸素又はオゾンを含んだ酸素とを用いる方法が知
られている。

【０００７】ところで、近年、半導体装置の高速化及び
低消費電力動作化の観点から、超ＬＳＩのより一層の高
集積化及び微細化が求められている。この要望に応える
には、トランジスタの性能及び信頼性の低下を防止する
べく、不純物の拡散プロファイルを一層正確に制御する
必要がある。このような観点から、減圧ＣＶＤ法による
シリコン酸化膜の形成工程においては、堆積温度の低温
化及び堆積時間の短縮化が必要になる。

【０００８】ＴＥＯＳを用いる方法によると、７００℃
程度の堆積温度下で且つ６〜７ｎｍ／分程度の堆積速度
でシリコン酸化膜を堆積できるため、シランガスを用い
る方法に比べてプロセスの低温化及び量産性の点で優れ
ている。このため、超ＬＳＩ等の半導体装置の製造プロ
セスにおいては、ＴＥＯＳを用いる減圧ＣＶＤ法が採用
されることが多い。

【０００９】

【発明が解決しようとする課題】しかしながら、ＴＥＯ
Ｓを用いる減圧ＣＶＤ法においては、以下に示すような
いくつかの問題がある。

【００１０】まず、第１の問題は、ＨＴＯ膜の収縮率が
高いため、不純物の活性化のための９００℃程度の熱処
理によりＨＴＯ膜にクラックが生じることがある。この
ようなクラックは、膜の剥がれや絶縁性の劣化を引き起
こす要因となり、歩留り低下の原因となる。

【００１１】第２の問題は、反応副生成物が排気用配管
の内壁に大量に付着することである。これは、反応管に
比べて低温となる排気用配管において、ＴＥＯＳ及びＴ
ＥＯＳの熱分解により生成される反応中間物の液化及び
凝集が起こりやすいためである。排気用配管の内壁に付
着する副生成物は、ダストの原因になったり排気配管の
つまりの原因になったりするので、メンテナンス周期が
極度に短くなってしまう。

【００１２】このように、ＴＥＯＳを用いる減圧ＣＶＤ
法は、歩留りの大幅な低下及び装置維持コストの増大を
招くという問題がある。

【００１３】そこで、超ＬＳＩ等の半導体装置の製造プ
ロセスにおいて形成するシリコン酸化膜は、シランガス
を用いる減圧ＣＶＤ法が望まれる。

【００１４】この場合、歩留まりを向上させるために、
シリコン酸化膜の膜厚を均一にすることが必要になる
が、従来のシランガスを用いる減圧ＣＶＤ法により得ら
れるシリコン酸化膜は、膜厚の均一性の点で満足できな
いという第１の問題がある。

【００１５】また、シランガスを用いる減圧ＣＶＤ法
は、堆積速度が遅いので、従来は堆積温度としては８２
０℃以上が採用されているが、堆積温度が８２０℃以上
であると、不純物の拡散プロファイルを正確に制御する
ことができない。そこで、不純物の拡散プロファイルを
正確に制御するためには、８００℃以下の温度下で且つ
短い堆積時間でシリコン酸化膜を形成することが必要に
なる。ところが、従来のシランガスを用いる減圧ＣＶＤ
法において堆積温度を８００℃以下にすると、堆積時間
を長くせざるを得ないので、やはり、不純物の拡散プロ
ファイルを正確に制御することができないという第２の
問題がある。

【００１６】前記に鑑み、本発明は、シランガスを用い
る減圧ＣＶＤ法によりシリコン酸化膜を形成する方法に
おいて、得られるシリコン酸化膜の膜厚を均一にするこ
とを第１の目的とし、半導体基板中の不純物の拡散を正
確に制御できるようにすることを第２の目的とする。

【００１７】

【課題を解決するための手段】前記第１の目的を達成す
るため、請求項１の発明が講じた解決手段は、シランガ
ス及び亜酸化窒素ガスを主原料とする減圧ＣＶＤ法によ
るシリコン酸化膜の形成方法を対象とし、シリコン酸化
膜の堆積条件を、堆積温度が８００℃以下で、前記主原
料のガス流量が反応容器１リットル当り、２５℃１気圧
の標準条件において０．０１８リットル／分以下になる
ように設定するものである。

【００１８】請求項１の構成において、堆積温度が８０
０℃であって、主原料のガス流量が反応容器１リットル
当たり標準条件において０．０１８リットル／分である
場合、得られるシリコン酸化膜の膜厚の均一性は許容範
囲の限界となる。堆積温度が８００℃よりも低くなるに
伴って、反応生成物（堆積物）同士の衝突頻度が低減す
るため、シリコン酸化膜の膜厚の均一性が向上するの
で、堆積温度が８００℃以下であると、シリコン酸化膜
の膜厚の均一性は許容範囲内になる。また、主原料のガ
ス流量が反応容器１リットル当たり標準条件において
０．０１８リットル／分よりも低くなると、反応容器内
のガスの流れがより層流となって、ウェハ同士の間でガ
スの渦が発生し難くなるため、ウェハに堆積されるシリ
コン酸化膜の膜厚の均一性が向上するので、主原料ガス
のガス流量が０．０１８リットル／分以下であると、シ
リコン酸化膜の膜厚の均一性は許容範囲内になる。

【００１９】請求項２の発明は、請求項１の構成に、前
記シリコン酸化膜の堆積条件は、前記主原料のガス圧力
が１７０Ｐａ以下になるように設定されている構成を付
加するものである。

【００２０】請求項３の発明は、請求項１の構成に、前
記シリコン酸化膜の堆積条件は、前記主原料のガス圧力
が１２５Ｐａ以下になるように設定されている構成を付
加するものである。

【００２１】請求項４の発明が講じた解決手段は、シラ
ンガス及び亜酸化窒素ガスを主原料とする減圧ＣＶＤ法
によるシリコン酸化膜の形成方法を対象とし、シリコン
酸化膜の堆積条件を、堆積温度が８００℃以下で、前記
主原料のガス圧力が１００Ｐａ以上になるように設定す
るものである。

【００２２】請求項４の構成により、堆積温度が８００
℃以下で、主原料のガス圧力が１００Ｐａ以上であるた
め、不純物の拡散を確実に抑制でき、超ＬＳＩの製造プ
ロセスにおいて通常採用されている、実効ゲート長が設
計ゲート長の８０％以上になるような基準を満足するこ
とができる。超ＬＳＩの製造プロセスにおいて不純物拡
散に基づく悪影響に最も敏感であるのは実効ゲート長で
あるから、実効ゲート長が設計ゲート長の８０％以上に
なるような基準を満たせば、シリコン酸化膜がフラッシ
ュメモリのコントロールゲートとフローティングゲート
との間の絶縁膜等の絶縁膜に用いられる場合にも十分に
適合することができる。

【００２３】請求項５の発明は、請求項４の構成に、前
記堆積温度は７８０℃以上且つ８００℃以下に設定され
ており、前記主原料のガス圧力は１００Ｐａ以上に設定
されている構成を付加するものである。

【００２４】請求項６の発明は、請求項４の構成に、前
記堆積温度は７４０℃以上且つ８００℃以下に設定され
ており、前記主原料のガス圧力は１２５Ｐａ以上に設定
されている構成を付加するものである。

【００２５】請求項７の発明が講じた解決手段は、低濃
度不純物領域が形成された半導体基板の上にゲート電極
を形成するゲート電極形成工程と、前記半導体基板の上
における前記ゲート電極の側面にシリコン酸化膜よりな
るサイドウォールを形成するサイドウォール形成工程
と、前記半導体基板に前記ゲート電極及びサイドウォー
ルをマスクとして不純物を注入して高濃度不純物領域を
形成する工程とを備えた半導体装置の製造方法を前提と
し、前記サイドウォール形成工程は、前記シリコン酸化
膜を、シランガス及び亜酸化窒素ガスを主原料とする減
圧ＣＶＤ法により、堆積温度が８００℃以下で、前記主
原料のガス圧力が１００Ｐａ以上になるような堆積条件
で形成する工程を含む構成とするものである。

【００２６】請求項７の構成により、請求項４と同様の
作用により、サイドウォール形成工程におけるシリコン
酸化膜の堆積工程において、半導体基板に形成された低
濃度不純物領域の不純物の拡散を抑制することができ
る。

【００２７】請求項８の発明が講じた解決手段は、不純
物がドープされた半導体基板の上に配線層を形成する配
線層形成工程と、前記配線層の上にシリコン酸化膜より
なる絶縁膜を堆積する絶縁膜堆積工程とを備えた半導体
装置の製造方法を前提とし、前記絶縁膜堆積工程は、前
記シリコン酸化膜を、シランガス及び亜酸化窒素ガスを
主原料とする減圧ＣＶＤ法により、堆積温度が８００℃
以下で、前記主原料のガス圧力が１００Ｐａ以上になる
ような堆積条件で形成する工程を含む構成とするもので
ある。

【００２８】請求項８の構成により、請求項４と同様の
作用により、配線層の上にシリコン酸化膜よりなる絶縁
層を形成する工程において、半導体基板にドープされて
いる不純物の拡散を抑制することができる。

【００２９】請求項９の発明が講じた解決手段は、不純
物がドープされた半導体基板の上にシリコン酸化膜より
なる絶縁膜を堆積する絶縁膜堆積工程と、前記絶縁膜の
上に導電性膜を堆積する導電性膜堆積工程と、前記導電
性膜に対して前記絶縁膜をエッチングストッパーとして
エッチングするエッチング工程とを備えた半導体装置の
製造方法を前提とし、前記絶縁膜堆積工程は、前記シリ
コン酸化膜を、シランガス及び亜酸化窒素ガスを主原料
とする減圧ＣＶＤ法により、堆積温度が８００℃以下
で、前記主原料のガス圧力が１００Ｐａ以上になるよう
な堆積条件で形成する工程を含む構成とするものであ
る。

【００３０】請求項９の構成により、請求項４と同様の
作用により、導電膜をエッチングする際のエッチングス
トッパーとなるシリコン酸化膜よりなる絶縁層を形成す
る工程において、半導体基板にドープされている不純物
の拡散を抑制することができる。

【００３１】請求項１０の発明が講じた解決手段は、不
純物がドープされた半導体基板の上にフローティングゲ
ートとなる第１の導電性膜を堆積する第１の導電性膜堆
積工程と、前記第１の導電性膜の上にシリコン酸化膜よ
りなる絶縁膜を堆積する絶縁膜堆積工程と、前記絶縁膜
の上にコントロールゲートとなる第２の導電性膜を堆積
する第２の導電性膜堆積工程とを備えた半導体装置の製
造方法を前提とし、前記絶縁膜堆積工程は、前記シリコ
ン酸化膜を、シランガス及び亜酸化窒素ガスを主原料と
する減圧ＣＶＤ法により、堆積温度が８００℃以下で、
前記主原料のガス圧力が１００Ｐａ以上になるような堆
積条件で形成する工程を含む構成とするものである。

【００３２】請求項１０の構成により、請求項４の同様
の作用により、フローティングゲートとコントロールゲ
ートとの間のシリコン酸化膜よりなる絶縁層を形成する
工程において、半導体基板にドープされている不純物の
拡散を抑制することができる。また、第１の導電性膜が
ポリシリコンよりなる場合には、シリコン酸化膜の堆積
工程においてポリシリコンの粒成長を抑制できるので、
第１の導電性膜に接する絶縁膜の破れや該絶縁膜に加わ
る機械的ストレスを低減することができる。

【００３３】請求項１１の発明が講じた解決手段は、不
純物がドープされた半導体基板の上にフローティングゲ
ートとなる第１の導電性膜を堆積する第１の導電性膜堆
積工程と、前記第１の導電性膜の上にシリコン酸化膜よ
りなる絶縁膜を堆積する絶縁膜堆積工程と、前記絶縁膜
の上にコントロールゲートとなる第２の導電性膜を堆積
する第２の導電性膜堆積工程とを備えた半導体装置の製
造方法を前提とし、前記絶縁膜堆積工程は、前記シリコ
ン酸化膜を、シランガス及び亜酸化窒素ガスを主原料と
する減圧ＣＶＤ法により、堆積温度が８００℃以下で、
前記主原料のガス流量が反応容器１リットル当り２５℃
１気圧の標準条件において０．０１８リットル／分以下
になるような堆積条件で形成する工程を含む構成とする
ものである。

【００３４】請求項１１の構成により、請求項１と同様
の作用により、フローティングゲートとコントロールゲ
ートとの間に形成されるシリコン酸化膜よりなる絶縁層
の膜厚のバラツキを抑制することができる。

【００３５】請求項１２の発明が講じた解決手段は、Ｉ
ＴＯ基板の上にシリコン酸化膜よりなる絶縁膜を堆積す
る絶縁膜堆積工程と、前記絶縁膜の上にソース・ドレイ
ン領域となる導電性膜を形成する導電性膜形成工程とを
備えた半導体装置の製造方法を前提とし、前記前記絶縁
膜堆積工程は、前記シリコン酸化膜を、シランガス及び
亜酸化窒素ガスを主原料とする減圧ＣＶＤ法により、堆
積温度が８００℃以下で、前記主原料のガス圧力が１０
０Ｐａ以上になるような堆積条件で形成する工程を含む
構成とするものである。

【００３６】請求項１２の構成により、ＩＴＯ基板上に
シリコン酸化膜よりなる絶縁膜を堆積する工程において
ＩＴＯ基板が受ける熱ダメージを低減することができ
る。

【００３７】

【発明の実施の形態】以下、シランガス及び亜酸化窒素
ガスを用いる減圧ＣＶＤ法に用いられる減圧ＣＶＤ装置
について図１を参照しながら説明する図１は、減圧ＣＶＤ装置の構成を示しており、図１にお
いて、１は複数枚のウェハを水平状態で保持するウェハ
支持ボード、２はウェハ支持ボード１を収納する反応容
器としてのインナーチューブ、３はインナチューブ２を
覆うアウターチューブ、４はアウターチューブ３の外側
に設けられたヒーター、５はインナーチューブ２に原料
ガスを導入するガス導入管、６はガス導入管５から導入
されるガスの流量を制御するマスフローコントローラ、
７はインナーチューブ２からガス等を排出する排気手
段、８は外部熱電対、９は内部熱電対、１０は圧力計、
１１は制御手段である。

【００３８】原料ガスであるシランガス（ＳｉＨ₄）及
び亜酸化窒素ガス（Ｎ₂Ｏ）は、ガス導入管５よりイン
ナーチューブ２の内部に導入され、ウェハ支持ボード１
に保持されたウェハ上にシリコン酸化膜が形成される。

【００３９】インナーチューブ２内の原料ガス及び反応
時の生成物である窒素、水蒸気、水素等はアウターチュ
ーブ３を通って排気手段７より外部に排出される。

【００４０】インナーチューブ２内の温度、ガス圧力、
ガス流量は、外部熱電対８、内部熱電対９、圧力計１０
及びマスフローコントローラ６により計測される。計測
値と設定値との偏差は制御手段１１により比較され、設
定値を維持するように、ヒーター４への投入電力、排気
手段７の排気量、マスフローコントローラ６のバルブ開
度等が制御手段１１により制御される。

【００４１】以下、本発明の第１の実施形態に係る減圧
ＣＶＤ法によりシリコン酸化膜を形成する方法について
説明する。

【００４２】第１の実施形態は、シランガス及び亜酸化
窒素ガスを主原料とする減圧ＣＶＤ法によるシリコン酸
化膜の形成方法を対象とし、シリコン酸化膜の堆積条件
を、堆積温度が８００℃以下で、前記主原料のガス流量
が反応容器１リットル当り２５℃１気圧の標準条件にお
いて０．０１８リットル／分以下になるように設定する
ことにより、シリコン酸化膜の膜厚を均一にするもので
ある。

【００４３】図２は、主原料ガスの流量をパラメーター
として、反応容器内のガス圧力（Ｐａ）と膜厚均一性
（％）との関係を示しており、図２において、○は主原
料ガスの流量が反応容器１リットル当たり２５℃１気圧
の標準条件において０．０１８リットル／分の場合を示
し、●は主原料ガスの流量が反応容器１リットル当たり
２５℃１気圧の標準条件において０．０４５リットル／
分の場合を示している。尚、○及び●はいずれも堆積温
度が８００℃の場合である。超ＬＳＩ等の半導体装置に
おけるシリコン酸化膜の膜厚均一性としては、４％以下
が許容範囲であり、３％以下が理想的であって、それぞ
れ一点鎖線で示している。

【００４４】図２から分かるように、ガス圧力が低下す
ると膜厚の均一性は低下する。これは、ガス圧力が低下
すると、反応容器内において主原料ガスの粒子同士が衝
突する回数が減少することに起因するものと考えられ
る。

【００４５】また、図２の○を結ぶ実線と●を結ぶ実線
との比較から分かるように、ガス圧力が同じ場合には、
ガスの流量が多くなるとシリコン酸化膜の膜厚の均一性
が低下する。これは、ガスの流量が多くなると、図１に
示すウェハ支持ボード１に保持されているウェハ同士の
間を流れるガスの状態が層流から乱流に変化するためと
考えられる。つまり、ガスの流れが乱流になると、ウェ
ハ同士の間でガスの渦が発生し、この渦によってウェハ
に堆積されるシリコン酸化膜の膜厚が均一にならないた
めと考えられる。尚、シリコン酸化膜の堆積速度は、ガ
ス流量の増減とは余り関係がなく、ガス圧力と堆積温度
とに依存する。

【００４６】図２から分かるように、主原料のガス流量
が反応容器１リットル当たり標準条件において０．０１
８リットルであると、ガス圧力が１７０Ｐａ以下のとき
に膜厚の均一性は４％以下の許容範囲内となり、ガス圧
力が１２５Ｐａ以下のときに膜厚の均一性は３％以下の
理想状態になる。

【００４７】尚、図２は、堆積温度が８００℃の場合を
示しているが、堆積温度が低くなるに伴って、反応生成
物（堆積物）同士の衝突頻度が低減するので、膜厚の均
一性は向上する。従って、ガス流量を前述のように限定
すると、堆積温度が８００℃以下の温度領域において
は、膜厚の均一性が確保されることは明らかである。

【００４８】以下、本発明の第２の実施形態に係る減圧
ＣＶＤ法によりシリコン酸化膜を形成する方法について
説明する。

【００４９】第２の実施形態は、シランガス及び亜酸化
窒素ガスを主原料とする減圧ＣＶＤ法によるシリコン酸
化膜の形成方法を対象とし、シリコン酸化膜の堆積条件
を、堆積温度が８００℃以下で、前記主原料のガス圧力
が１００Ｐａ以下になるように設定することにより、不
純物の拡散を抑制しつつシリコン酸化膜を形成するもの
である。

【００５０】第２の実施形態は、ＬＤＤ構造を持つ電界
効果型トランジスタの製造プロセスにおいて通常採用さ
れている、実効ゲート長：Ｌ_effが設計ゲート長：Ｌ
_designの８０％以上になるような基準を満足するよう
に、不純物の拡散を抑制することを基本方針とする。超
ＬＳＩ等の半導体装置の製造プロセスにおいては、ＬＤ
Ｄ構造を持つ電界効果型トランジスタの実効ゲート長が
設計ゲート長の８０％以上になるような基準が最も厳し
く、この基準を満たせば、シリコン酸化膜がシリコン酸
化膜がフラッシュメモリのコントロールゲートとフロー
ティングゲートとの間の絶縁膜等他の絶縁膜に用いられ
る場合にも十分に適合する。

【００５１】また、実効ゲート長／設計ゲート長は、不
純物の拡散し易さと堆積時間との積に逆比例するので、
（不純物の拡散し易さ）×（堆積時間）が不純物の拡散
量に比例するといえる。

【００５２】従って、Ｌ_design＝０．３０μｍのときに
Ｌ_eff≧０．２４μｍとなるように、シリコン酸化膜の
堆積条件を設定すると、超ＬＳＩの製造プロセスにおい
て要求される不純物拡散の抑制条件を満たすことにな
る。

【００５３】図３は、Ｌ_design＝０．３０μｍのときに
Ｌ_eff＝０．２４μｍとなるような堆積温度（℃）と堆
積速度（デポジションレート：ｎｍ／分）との関係を示
している。ハッチングは、Ｌ_design＝０．３０μｍのと
きにＬ_eff≧０．２４μｍとなる領域を示しており、ハ
ッチング領域においてシリコン酸化膜の堆積を行なう
と、実効ゲート長が設計ゲート長の８０％以上になる。

【００５４】図４は、主原料のガス圧力をパラメーター
とする堆積温度（℃）と堆積速度（ｎｍ／分）との関係
を示し、ガス圧力としては、１２５Ｐａ、１００Ｐａ及
び７３Ｐａの場合を示している。図４における一点鎖線
は図３における実線と同じであり、図４においては、図
示の都合上ハッチングを省略して示している。

【００５５】図４から分かるように、すなわち、ガス圧
力が１００Ｐａのときを表す○を結ぶ実線が一点鎖線の
上側且つ近傍に位置しているので、堆積温度が８００℃
以下のときに、前記の実効ゲート長を確保するために
は、ガスの圧力を１００Ｐａ以上に設定することが必要
条件となる。また、堆積温度が７８０〜８００℃で且つ
ガス圧力が１００Ｐａ以上、又は、堆積温度が７４０〜
８００℃で且つガス圧力が１２５Ｐａ以上であれば、一
点鎖線よりも上側つまり図３のハッチング領域に位置す
るので、前記の実効ゲート長を常に確保できることも分
かる。

【００５６】以下、本発明を評価するための行なった評
価テストについて説明する。前記第１及び第２の実施形
態を具体化する実施例として、堆積温度：８００℃、ガ
ス圧力：１２５Ｐａ、原料ガスの流量：１ＳＬＭ（Ｓｔ
ａｎｄａｒｄＬｉｔｅｒＭｉｎｕｔｅ、反応容器１リ
ットル当り２５℃１気圧の標準条件の流量）の堆積条件
を用い、比較例としては、堆積温度：８４０℃、ガス圧
力：７３Ｐａ、原料ガスの流量：１ＳＬＭの堆積条件を
用いた。

【００５７】前記実施例によると、堆積温度が８００℃
以下であっても、堆積温度が８４０℃である比較例と同
等以上の堆積速度を確保できた。

【００５８】また、前記実施例及び比較例により堆積し
たＨＴＯ膜上のダスト数を６インチウェハ（約１３０ｃ
ｍ²）の試料を用いて測定したところ、両者ともに０．
３μｍ以上の径を持つダストは１０〜３０個であって、
本発明によって、ダスト数が増加しないことを確認でき
た。

【００５９】また、前記実施例及び比較例により堆積し
たＨＴＯ膜の屈折率及びウェットエッチングのエッチン
グレートを測定した。屈折率は両者共に１．４５〜１．
４５５であった。エッチングレートは、室温において、
フッ化アンモニウムで２０倍に希釈されたフッ酸溶液中
で１分間エッチングを行なったときのエッチング前とエ
ッチング後のＨＴＯ膜の膜厚差で定義した。エッチング
レートは、比較例では５５．５ｎｍ／分であり、実施例
では５４．８ｎｍ／分であった。これにより、比較例と
実施例とにおいて、ＨＴＯ膜の膜質は同等であることを
確認できた。

【００６０】さらに、前記実施例及び比較例により堆積
したＨＴＯ膜のステップカバレッジを測定したところ、
ステップカバレッジは両者共に９５〜１００％であっ
て、前記実施例によりステップカバレッジが悪くなるこ
とはなかった。

【００６１】以下、前記第１の実施形態又は第２の実施
形態に係るシリコン酸化膜の形成方法を用いる半導体装
置の各製造方法について説明する。

【００６２】図５〜図９は、半導体装置の第１の製造方
法の各工程を示している。

【００６３】まず、図５（ａ）に示すように、半導体基
板１２上に、ツインウエル領域１３、素子分離領域１４
及びシリコン酸化膜１５を順次形成した後、シリコン酸
化膜１５の上にポリシリコン膜を堆積する。その後、拡
散炉内で３塩化リン酸（ＰＯＣｌ₃）ガスを流して、ポ
リシリコン膜中にリンを導入してＮ型ポリシリコン膜１
６を形成した後、該Ｎ型ポリシリコン膜１６の上に、第
１のＨＴＯ膜１７を堆積する。

【００６４】次に、シリコン酸化膜１５、Ｎ型ポリシリ
コン膜１６及び第１のＨＴＯ膜１７に対してフォトリソ
グラフィー及びドライエッチングを行なって、図５
（ｂ）に示すように、ゲート下絶縁膜１５Ａ、ゲート電
極１６Ａ及びゲート上絶縁膜１７Ａをそれぞれ形成した
後、半導体基板１２にリンをイオン注入してＮ^-領域を
形成する。

【００６５】次に、図５（ｃ）に示すように、前記第１
の実施形態又は第２の実施形態に係るシリコン酸化膜の
形成方法を用いて第２のＨＴＯ膜１８を堆積した後、第
２のＨＴＯ膜１８に対してエッチバックを行なって、図
６（ａ）に示すように、ゲート電極サイドウォール１８
Ａを形成した後、半導体基板１２に砒素及びボロンをイ
オン注入してソース・ドレイン領域１９を形成する。

【００６６】次に、図６（ｂ）に示すように、第３のＨ
ＴＯ膜２０、不純物が導入されたポリシリコン膜２１、
タングステンシリサイド膜２２及び第４のＨＴＯ膜２３
を順次堆積した後、ポリシリコン膜２１、タングステン
シリサイド膜２２及び第４のＨＴＯ膜２３に対してフォ
トリソグラフィー及びドライエッチングを行なうことに
より、図７（ａ）に示すように、ポリシリコン膜２１及
びタングステンシリサイド膜２２よりなるポリサイド配
線２４、並びに第４のＨＴＯ膜２３よりなる配線上絶縁
膜２３Ａを形成する。この場合、第３のＨＴＯ膜２０及
び第４のＨＴＯ膜２３は、前記第１の実施形態又は第２
の実施形態に係るシリコン酸化膜の形成方法を用いて堆
積する。

【００６７】次に、図７（ｂ）に示すように、前記第１
の実施形態又は第２の実施形態に係るシリコン酸化膜の
形成方法を用いて第５のＨＴＯ膜２５を堆積した後、該
第５のＨＴＯ膜２５に対してエッチバックを行なって、
図８（ａ）に示すように、配線サイドウォール２５Ａを
形成する。

【００６８】次に、図８（ｂ）に示すように、平坦化さ
れた第１の層間絶縁膜２６を形成した後、該第１の層間
絶縁膜２６にコンタクトホールを開口する。その後、該
コンタクトホール内に、チタン２７、チタンナイトライ
ド２８及びタングステン２９を順次堆積してコンタクト
を形成した後、第１のアルミニウム配線３０を形成す
る。

【００６９】次に、図９に示すように、平坦化された第
２の層間絶縁膜３１を形成した後、該第２の層間絶縁膜
３１にコンタクトホールを開口する。その後、第２のア
ルミニウム配線３２を形成した後、プラズマＣＶＤ法に
より、リンガラス（ＰＳＧ）膜３３及びシリコン窒化膜
３４を順次堆積してパッシベーション膜を形成する。そ
の後、リンガラス膜３３及びシリコン窒化膜３４に電極
パッド用の開口部３５を開口する。

【００７０】前記の第２〜第５のＨＴＯ膜１８，２０，
２３，２５を堆積する際に、半導体基板１２に形成され
ているＮ^-層、ソース・ドレイン領域１９の不純物が基
板の面方向に拡散する。これによって、実効チャネル長
（Ｌ_eff）が減少する。この場合、従来の方法による
と、ショートチャネル効果が顕著となり、素子性能が劣
化するが、本発明の方法によると、第２〜第５のＨＴＯ
膜１８，２０，２３，２５の堆積温度が低いため、不純
物の拡散を抑制できるので、前述のショートチャネル効
果を抑制することができる。

【００７１】尚、前記の半導体装置の第１の製造方法に
おいては、第３のＨＴＯ膜２０及び第５のＨＴＯ膜２５
に代えて、他のシリサイド膜、例えばチタンシリサイド
膜等を堆積して保護膜としてもよい。

【００７２】図１０は、ＨＴＯ膜を前記実施例及び比較
例の条件で堆積した場合における実効チャネル長の減少
の度合（ΔＬ_eff）を示している。ここに、ΔＬ_eff＝
（比較例の条件でＨＴＯ膜を堆積した場合の製造工程で
生じたＬ_effの減少量）−（実施例の条件でＨＴＯ膜を
堆積した場合の製造工程で生じたＬ_effの減少量）であ
る。

【００７３】実効チャネル長の減少の度合：ΔＬ
_effは、Ｎチャネルトランジスタの場合には、０．０５
〜０．１０μｍであり、Ｐチャネルトランジスタの場合
には０．０６〜０．１２μｍであった。従って、Ｎチャ
ネルトランジスタで最大０．１μｍ程度、Ｐチャネルト
ランジスタで最大０．１２μｍ程度、それぞれ実効チャ
ネル長：Ｌ_effの減少を抑制することができる。

【００７４】前述したように、第１及び第２の実施形態
によると、特に０．５μｍルール以下のトランジスタに
おいて、実効チャネル長：Ｌ_effの減少を防止する効果
が大である。また、第１及び第２の実施形態に示した条
件でＨＴＯ膜を堆積することにより、不純物の余分な熱
拡散を抑えることができるので、トランジスタ性能の向
上が見込まれると共に、素子分離特性の劣化も防止する
ことができる。

【００７５】図１１〜図１３は、フラッシュＥＥＰＲＯ
Ｍ（ＥｌｅｃｔｒｉｃａｌＥｒａｓａｂｌｅＰｒｏ
ｇｒａｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒ
ｙ）よりなる半導体装置の第２の製造方法の各工程を示
している。

【００７６】まず、図１１（ａ）に示すように、半導体
基板４２上に、素子分離領域４４、シリコン酸化膜４５
を順次形成した後、シリコン酸化膜４５の上にポリシリ
コン膜を堆積する。その後、拡散炉内で３塩化リン酸
（ＰＯＣｌ₃）ガスを流してポリシリコン膜中にリンを
導入して第１のＮ型ポリシリコン膜４６を形成する。

【００７７】次に、図１１（ｂ）に示すように、第１の
Ｎ型ポリシリコン膜４６の上に、前記第１の実施形態又
は第２の実施形態に係るシリコン酸化膜の形成方法を用
いて第１のＨＴＯ膜４７を１０〜２５ｎｍの厚さに堆積
した後、第１のＨＴＯ膜４７の上に、リンがドープされ
た第２のＮ型ポリシリコン膜４８を堆積する。

【００７８】次に、図１１（ｃ）に示すように、シリコ
ン酸化膜４５、第１のＮ型ポリシリコン膜４６、第１の
ＨＴＯ膜４７及び第２のＮ型ポリシリコン膜４８に対し
てフォトリソグラフィー及びドライエッチングを行なっ
て、ゲート下絶縁膜４５Ａ、フローティングゲート電極
４６Ａ、ゲート間絶縁膜４７Ａ及びコントロールゲート
電極４８Ａを形成する。

【００７９】次に、図１２（ａ）に示すように、半導体
基板４２にリンをイオン注入してＮ^-領域を形成する。
その後、前記第１の実施形態又は第２の実施形態に係る
シリコン酸化膜の形成方法を用いて第２のＨＴＯ膜を堆
積した後、該第２のＨＴＯ膜に対してエッチバックを行
なってゲート電極サイドウォール４９を形成する。その
後、半導体基板４２に砒素及びボロンをイオン注入して
ソース・ドレイン領域５０を形成する。

【００８０】次に、１２（ｂ）に示すように、平坦化さ
れた第１の層間絶縁膜５１を形成した後、該第１の層間
絶縁膜５１にコンタクトホールを開口する。その後、該
コンタクトホール内に、チタン５２、チタンナイトライ
ド５３及びタングステン５４を順次堆積してコンタクト
を形成した後、第１のアルミニウム配線５５を形成す
る。

【００８１】次に、図１３に示すように、平坦化された
第２の層間絶縁膜５６を形成した後、該第２の層間絶縁
膜５６にコンタクトホールを開口する。その後、第２の
アルミニウム配線５７を形成した後、プラズマＣＶＤ法
により、リンガラス（ＰＳＧ）膜５８及びシリコン窒化
膜５９を順次堆積してパッシベーション膜を形成する。
その後、リンガラス膜５８及びシリコン窒化膜５９に電
極パッド用の開口部６０を開口する。

【００８２】前記の第１のＨＴＯ膜４７を堆積するガス
流量が小さいため、ゲート間絶縁膜４７Ａの膜厚が均一
になるので、フラッシュＥＥＰＲＯＭの性能のばらつき
を低減することができる。また、ゲート電極サイドウォ
ール４９となる第２のＨＴＯ膜の堆積温度が低いため、
Ｎ^-層、ソース・ドレイン領域５０の不純物の拡散を抑
制することができると共に、コントロールゲート電極４
６Ａにおける過度の粒成長を抑制し、ゲート間絶縁膜４
７Ａに発生する欠陥及びゲート下絶縁膜４５Ａに加わる
機械的ストレスを低減することができる。

【００８３】また、第１のＮ型ポリシリコン膜４６の上
に例えばシリコン窒化膜等を形成する場合に比べて、界
面準位密度を低減できると共にゲート電極間のリークを
防止できるので、データ保持特性が劣化することがな
い。

【００８４】尚、前記の半導体装置の第２の製造方法に
おいて、ゲート下絶縁膜４５Ａとなるシリコン酸化膜４
５に代えて、ＯＮＯ（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏ
ｘｉｄｅ）膜を用いると、素子の信頼性及びデータ保持
特性がさらに向上する。

【００８５】図１４及び図１５は、ＴＦＴ（Ｔｈｉｎ
ＦｉｌｍＴｒａｎｓｉｓｔｏｒ）よりなる半導体装置
の第３の製造方法の各工程を示している。

【００８６】まず、図１４（ａ）に示すように、ＩＴＯ
基板７１の上に、高融点金属又はＮ型不純物がドープさ
れたポリシリコンよりなるゲート電極７２を形成する。

【００８７】次に、図１４（ｂ）に示すように、前記第
１の実施形態又は第２の実施形態に係るシリコン酸化膜
の形成方法を用いてＨＴＯ膜７３を堆積する。その後、
ＨＴＯ膜７３の上にアモルファスシリコン膜を堆積した
後、該アモルファスシリコン膜にエキシマレーザーを照
射して数μｍ以上の粒径を有するポリシリコン膜７４を
形成する。

【００８８】次に、図１４（ｃ）に示すように、ポリシ
リコン膜７４の上に第１のレジストパターン７５を形成
した後、ドライエッチングを行なってポリシリコン膜７
４をパターニングしてパターン化されたポリシリコン膜
７４Ａを形成する。

【００８９】次に、図１５（ａ）に示すように、パター
ン化されたポリシリコン膜７４Ａの上に第２のレジスト
パターン７６を形成した後、該第２のレジストパターン
７６をマスクとしてパターン化されたポリシリコン膜７
４Ａにイオンを注入して、ソース・ドレイン領域７７を
形成する。

【００９０】次に、図１５（ｂ）に示すように、全面に
亘って金属膜を堆積した後、該金属膜に対してパターニ
ングを行なってソース・ドレイン電極７８を形成する。

【００９１】次に、図１５（ｃ）に示すように、第１の
パッシベーション膜７９を全面に堆積した後、該パッシ
ベーション膜７９に対して水素化処理を行なう。

【００９２】次に、第１のパッシベーション膜７９にコ
ンタクトを形成した後、該コンタクトと接続するアルミ
ニウム配線を形成し、その後、図示しない第２のパッシ
ベーション膜を形成した後、該第２のパッシベーション
膜に開口部を形成する。

【００９３】半導体装置の第３の製造方法によると、第
１及び第２の実施形態に係るシリコン酸化膜の形成方法
を用いてＨＴＯ膜７３を堆積したため、該ＨＴＯ膜７３
の膜厚のバラツキを抑制できるのでゲート電流を安定さ
せることができると共に、ＩＴＯ基板７１への熱ダメー
ジを低減することができる。これにより、優れた品質の
ＴＦＴを歩留まり良く製造することができる。

【００９４】

【発明の効果】請求項１の発明に係るシリコン酸化膜の
形成方法によると、シリコン酸化膜の堆積条件を、堆積
温度が８００℃以下で、主原料のガス流量が反応容器１
リットル当たり標準条件において０．０１８リットル／
分以下になるように設定したので、得られるシリコン酸
化膜の膜厚の均一性は向上する。

【００９５】請求項２の発明に係るシリコン酸化膜の形
成方法によると、シリコン酸化膜の堆積条件を、主原料
のガス圧力が１７０Ｐａ以下になるように設定したた
め、得られるシリコン酸化膜の均一性は４％以下の許容
範囲内となる。

【００９６】請求項３の発明に係るシリコン酸化膜の形
成方法によると、シリコン酸化膜の堆積条件を、主原料
のガス圧力が１２５Ｐａ以下になるように設定したた
め、得られるシリコン酸化膜の均一性は３％以下の理想
状態になる。

【００９７】請求項４の発明に係るシリコン酸化膜の形
成方法によると、シリコン酸化膜の堆積条件を、堆積温
度が８００℃以下で、主原料のガス圧力が１００Ｐａ以
上になるように設定したので、不純物の拡散を確実に抑
制しつつシリコン酸化膜を堆積することができる。

【００９８】請求項５の発明に係るシリコン酸化膜の形
成方法によると、堆積温度を７８０℃以上且つ８００℃
以下に設定すると共に、主原料のガス圧力を１００Ｐａ
以上に設定したので、実効ゲート長／設計ゲート長が８
０％以下になるように不純物の拡散を抑制することがで
きる。

【００９９】請求項６の発明に係るシリコン酸化膜の形
成方法によると、堆積温度を７４０℃以上且つ８００℃
以下に設定すると共に、主原料のガス圧力を１２５Ｐａ
以上に設定したので、実効ゲート長／設計ゲート長が８
０％以下になるように不純物の拡散を抑制することがで
きる。

【０１００】従って、請求項１〜６の発明によると、減
圧ＣＶＤ装置の改造を行なうことなく、半導体装置の歩
留まりを向上させることができる。

【０１０１】請求項７の発明に係る半導体装置の製造方
法によると、サイドウォール形成工程において、シリコ
ン酸化膜を、堆積温度が８００℃以下で、主原料のガス
圧力が１００Ｐａ以上になるような堆積条件で形成する
ため、該シリコン酸化膜の堆積工程において、半導体基
板に形成された低濃度不純物領域の不純物の拡散を抑制
できるので、ＬＤＤ構造を有する半導体装置の特性を向
上させることができる。

【０１０２】請求項８の発明に係る半導体装置の製造方
法によると、配線層上のシリコン酸を、堆積温度が８０
０℃以下で、主原料のガス圧力が１００Ｐａ以上になる
ような堆積条件で形成するため、該シリコン酸化膜の堆
積工程において、半導体基板にドープされた不純物の拡
散を抑制できるので、半導体装置の特性を向上させるこ
とができる。

【０１０３】請求項９の発明に係る半導体装置の製造方
法において、導電膜をエッチングする際のエッチングス
トッパーとなるシリコン酸化膜を、堆積温度が８００℃
以下で、主原料のガス圧力が１００Ｐａ以上になるよう
な堆積条件で形成するため、該シリコン酸化膜の堆積工
程において、半導体基板にドープされた不純物の拡散を
抑制できるので、半導体装置の特性を向上させることが
できる。

【０１０４】請求項１０の発明に係る半導体装置の製造
方法によると、フローティングゲートとコントロールゲ
ートとの間のシリコン酸化膜を、堆積温度が８００℃以
下で、主原料のガス圧力が１００Ｐａ以上になるような
堆積条件で形成するため、該シリコン酸化膜の堆積工程
において、半導体基板にドープされた不純物の拡散を抑
制できるので、フラッシュメモリ等の半導体装置の特性
を向上させることができる。また、フローティングゲー
トがポリシリコン膜よりなる場合には、フローティング
ゲートに接する絶縁膜の欠陥や該絶縁膜に加わる機械的
ストレスを低減することができるので、フラッシュメモ
リ等の半導体装置の特性を向上させることができる。

【０１０５】請求項１１の発明に係る半導体装置の製造
方法によると、フローティングゲートとコントロールゲ
ートとのシリコン酸化膜を、堆積温度が８００℃以下
で、主原料のガス流量が反応容器１リットル当り２５℃
１気圧の標準条件において０．０１８リットル／分以下
になるような堆積条件で形成するため、フローティング
ゲートとコントロールゲートとの間の絶縁層の膜厚のバ
ラツキを抑制できるので、フラッシュメモリ等の半導体
装置の特性を向上させることができる。

【０１０６】請求項１２の発明に係る半導体装置の製造
方法によると、ＩＴＯ基板上にシリコン酸化膜よりなる
絶縁膜を堆積する工程においてＩＴＯ基板が受ける熱ダ
メージを低減することができるので、ＩＴＯ基板上に形
成されるＴＦＴの特性を向上させることができる。

【図面の簡単な説明】

【図１】本発明の各実施形態に係るシリコン酸化膜の形
成方法に用いる減圧ＣＶＤ装置の構成図である。

【図２】主原料ガスの流量をパラメーターとする反応容
器内のガス圧力と膜厚均一性との関係を示す図である。

【図３】設計ゲート長：Ｌ_design＝０．３０μｍのとき
に実効ゲート長：Ｌ_eff＝０．２４μｍとなるような堆
積温度と堆積速度との関係を示す図である。

【図４】主原料のガス圧力をパラメーターとする堆積温
度と堆積速度との関係を示す図である。

【図５】（ａ）〜（ｃ）は本発明に係る半導体装置の第
１の製造方法の各工程を示す断面図である。

【図６】（ａ），（ｂ）は本発明に係る半導体装置の第
１の製造方法の各工程を示す断面図である。

【図７】（ａ），（ｂ）は本発明に係る半導体装置の第
１の製造方法の各工程を示す断面図である。

【図８】（ａ），（ｂ）は本発明に係る半導体装置の第
１の製造方法の各工程を示す断面図である。

【図９】本発明に係る半導体装置の第１の製造方法の工
程を示す断面図である。

【図１０】本発明の評価するために、ＨＴＯ膜を実施例
及び比較例の条件で堆積した場合における実効チャネル
長の減少の度合を示す図である。

【図１１】（ａ）〜（ｃ）は本発明に係る半導体装置の
第２の製造方法の各工程を示す断面図である。

【図１２】（ａ），（ｂ）は本発明に係る半導体装置の
第２の製造方法の各工程を示す断面図である。

【図１３】本発明に係る半導体装置の第２の製造方法の
各工程を示す断面図である。

【図１４】（ａ）〜（ｃ）は本発明に係る半導体装置の
第３の製造方法の各工程を示す断面図である。

【図１５】（ａ）〜（ｃ）は本発明に係る半導体装置の
第３の製造方法の各工程を示す断面図である。

【符号の説明】

１ウェハ支持ボード２インナーチューブ（反応容器）３アウターチューブ４ヒーター５ガス導入管６マスフローコントローラ７排気手段８外部熱電対９内部熱電対１０圧力計１１制御手段１２半導体基板１３ツインウエル領域１４素子分離層１５シリコン酸化膜１６Ｎ型ポリシリコン膜１７第１のＨＴＯ膜１８第２のＨＴＯ膜１８Ａゲート電極サイドウォール１９ソース・ドレイン領域２０第３のＨＴＯ膜２１ポリシリコン膜２２タングステンシリサイド膜２２２３第４のＨＴＯ膜２３Ａ配線上電極２４ポリサイド配線２５第５のＨＴＯ膜２５Ａ配線サイドウォール２６第１の層間絶縁膜２７チタン２８チタンナイトライド２９タングステン３０第１のアルミニウム配線３１第２の層間絶縁膜３２第２のアルミニウム配線３３リンガラス膜３４シリコン窒化膜３５開口部４２半導体基板４４素子分離領域４５シリコン酸化膜４５Ａゲート下絶縁膜４６第１のＮ型ポリシリコン膜４６Ａフローティングゲート電極４７第１のＨＴＯ膜４７Ａゲート間絶縁膜４８第２のＮ型ポリシリコン膜４８Ａコントロールゲート電極４９ゲート電極サイドウォール５０ソース・ドレイン領域５１第１の層間絶縁膜５２チタン５３チタンナイトライド５４タングステン５５第１のアルミニウム配線５６第２の層間絶縁膜５７第２のアルミニウム配線５８リンガラス膜５９シリコン窒化膜６０開口部７１ＩＴＯ基板７２ゲート電極７３ＨＴＯ膜７４ポリシリコン膜７４Ａパターン化されたポリシリコン膜７５第１のレジストパターン７６第２のレジストパターン７７ソース・ドレイン領域７８ソース・ドレイン電極７９第１のパッシベーション膜

Claims

【特許請求の範囲】

【請求項１】シランガス及び亜酸化窒素ガスを主原料
とする減圧ＣＶＤ法によるシリコン酸化膜の形成方法で
あって、シリコン酸化膜の堆積条件は、堆積温度が８０
０℃以下で、前記主原料のガス流量が反応容器１リット
ル当り、２５℃１気圧の標準条件において０．０１８リ
ットル／分以下になるように設定されていることを特徴
とするシリコン酸化膜の形成方法。
【請求項２】前記シリコン酸化膜の堆積条件は、前記
主原料のガス圧力が１７０Ｐａ以下になるように設定さ
れていることを特徴とする請求項１に記載のシリコン酸
化膜の形成方法。
【請求項３】前記シリコン酸化膜の堆積条件は、前記
主原料のガス圧力が１２５Ｐａ以下になるように設定さ
れていることを特徴とする請求項１に記載のシリコン酸
化膜の形成方法。
【請求項４】シランガス及び亜酸化窒素ガスを主原料
とする減圧ＣＶＤ法によるシリコン酸化膜の形成方法で
あって、シリコン酸化膜の堆積条件は、堆積温度が８０
０℃以下で、前記主原料のガス圧力が１００Ｐａ以上に
なるように設定されていることを特徴とするシリコン酸
化膜の形成方法。
【請求項５】前記堆積温度は７８０℃以上且つ８００
℃以下に設定されており、前記主原料のガス圧力は１０
０Ｐａ以上に設定されていることを特徴とする請求項４
に記載のシリコン酸化膜の形成方法。
【請求項６】前記堆積温度は７４０℃以上且つ８００
℃以下に設定されており、前記主原料のガス圧力は１２
５Ｐａ以上に設定されていることを特徴とする請求項４
に記載のシリコン酸化膜の形成方法。
【請求項７】低濃度不純物領域が形成された半導体基
板の上にゲート電極を形成するゲート電極形成工程と、
前記半導体基板の上における前記ゲート電極の側面にシ
リコン酸化膜よりなるサイドウォールを形成するサイド
ウォール形成工程と、前記半導体基板に前記ゲート電極
及びサイドウォールをマスクとして不純物を注入して高
濃度不純物領域を形成する工程とを備えた半導体装置の
製造方法において、前記サイドウォール形成工程は、前記シリコン酸化膜
を、シランガス及び亜酸化窒素ガスを主原料とする減圧
ＣＶＤ法により、堆積温度が８００℃以下で、前記主原
料のガス圧力が１００Ｐａ以上になるような堆積条件で
形成する工程を含むことを特徴とする半導体装置の製造
方法。
【請求項８】不純物がドープされた半導体基板の上に
配線層を形成する配線層形成工程と、前記配線層の上に
シリコン酸化膜よりなる絶縁膜を堆積する絶縁膜堆積工
程とを備えた半導体装置の製造方法において、前記絶縁膜堆積工程は、前記シリコン酸化膜を、シラン
ガス及び亜酸化窒素ガスを主原料とする減圧ＣＶＤ法に
より、堆積温度が８００℃以下で、前記主原料のガス圧
力が１００Ｐａ以上になるような堆積条件で形成する工
程を含むことを特徴とする半導体装置の製造方法。
【請求項９】不純物がドープされた半導体基板の上に
シリコン酸化膜よりなる絶縁膜を堆積する絶縁膜堆積工
程と、前記絶縁膜の上に導電性膜を堆積する導電性膜堆
積工程と、前記導電性膜に対して前記絶縁膜をエッチン
グストッパーとしてエッチングするエッチング工程とを
備えた半導体装置の製造方法において、前記絶縁膜堆積工程は、前記シリコン酸化膜を、シラン
ガス及び亜酸化窒素ガスを主原料とする減圧ＣＶＤ法に
より、堆積温度が８００℃以下で、前記主原料のガス圧
力が１００Ｐａ以上になるような堆積条件で形成する工
程を含むことを特徴とする半導体装置の製造方法。
【請求項１０】不純物がドープされた半導体基板の上
にフローティングゲートとなる第１の導電性膜を堆積す
る第１の導電性膜堆積工程と、前記第１の導電性膜の上
にシリコン酸化膜よりなる絶縁膜を堆積する絶縁膜堆積
工程と、前記絶縁膜の上にコントロールゲートとなる第
２の導電性膜を堆積する第２の導電性膜堆積工程とを備
えた半導体装置の製造方法において、前記絶縁膜堆積工程は、前記シリコン酸化膜を、シラン
ガス及び亜酸化窒素ガスを主原料とする減圧ＣＶＤ法に
より、堆積温度が８００℃以下で、前記主原料のガス圧
力が１００Ｐａ以上になるような堆積条件で形成する工
程を含むことを特徴とする半導体装置の製造方法。
【請求項１１】不純物がドープされた半導体基板の上
にフローティングゲートとなる第１の導電性膜を堆積す
る第１の導電性膜堆積工程と、前記第１の導電性膜の上
にシリコン酸化膜よりなる絶縁膜を堆積する絶縁膜堆積
工程と、前記絶縁膜の上にコントロールゲートとなる第
２の導電性膜を堆積する第２の導電性膜堆積工程とを備
えた半導体装置の製造方法において、前記絶縁膜堆積工程は、前記シリコン酸化膜を、シラン
ガス及び亜酸化窒素ガスを主原料とする減圧ＣＶＤ法に
より、堆積温度が８００℃以下で、前記主原料のガス流
量が反応容器１リットル当り２５℃１気圧の標準条件に
おいて０．０１８リットル／分以下になるような堆積条
件で形成する工程を含むことを特徴とする半導体装置の
製造方法。
【請求項１２】ＩＴＯ基板の上にシリコン酸化膜より
なる絶縁膜を堆積する絶縁膜堆積工程と、前記絶縁膜の
上にソース・ドレイン領域となる導電性膜を形成する導
電性膜形成工程とを備えた半導体装置の製造方法におい
て、前記絶縁膜堆積工程は、前記シリコン酸化膜を、シラン
ガス及び亜酸化窒素ガスを主原料とする減圧ＣＶＤ法に
より、堆積温度が８００℃以下で、前記主原料のガス圧
力が１００Ｐａ以上になるような堆積条件で形成する工
程を含むことを特徴とする半導体装置の製造方法。