JPH08340000A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH08340000A
JPH08340000A JP7144901A JP14490195A JPH08340000A JP H08340000 A JPH08340000 A JP H08340000A JP 7144901 A JP7144901 A JP 7144901A JP 14490195 A JP14490195 A JP 14490195A JP H08340000 A JPH08340000 A JP H08340000A
Authority
JP
Japan
Prior art keywords
layer
connecting means
bump
melting point
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7144901A
Other languages
English (en)
Inventor
Yukio Kizaki
幸男 木崎
Miki Mori
三樹 森
Takashi Ebitani
隆 戎谷
Masayuki Saito
雅之 斉藤
Taijun Murakami
泰淳 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7144901A priority Critical patent/JPH08340000A/ja
Publication of JPH08340000A publication Critical patent/JPH08340000A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07231Techniques
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 配線層と半導体素子のバンプとの間が固相拡
散により合金を形成して接続されている半導体装置のリ
ペア性を向上し、信頼性の高い接続を得る。 【構成】 配線層と接続手段との間に低融点接合金属を
含むリペア機能層を設けて、低温で仮接合を行なった
後、熱圧接により本接合を行なうか、あるいは配線層と
して、接続手段と固相拡散して合金を形成し得る第1の
金属と、固相拡散による合金を形成しない第2の金属と
の金属合金を用いる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、バンプを介してフェイ
スダウンボンディングによって実装される半導体装置に
関する。また、本発明は、このような半導体装置の製造
方法に関する。
【0002】
【従来の技術】近年、半導体装置をより薄く、より高密
度に実装する方法として、配線基板上に半導体素子を固
着搭載し、ワイヤを用いて電気的接続を行うようにした
いわゆるワイヤボンディング実装に代わり、半導体素子
にバンプを形成して直接基板に接続し実装するフェイス
ダウン実装技術が開発されてきている。
【0003】このフェイスダウン実装はスーパーコンピ
ュータなどに適用する半田バンプを用いたフリップチッ
プ技術や、液晶ディスプレイなどに適用するCOG(C
hip on glass)等、用途に応じて様々な接
続材料、実装方式が提案されている。
【0004】COG実装の一手法として、図26に示す
ように半導体素子41を基板43上の配線44に対し、
半導体素子上に形成された低融点で硬度の低い半田バン
プ42を圧接することにより接続用樹脂を介することな
く初期接続を行う技術も提案されているが、この方法で
は、機械的強度は弱く、信頼性確保のために最終的には
樹脂封止をしていた(特開平3−108734号公
報)。しかしながら、基板側の配線がアルミニウムなど
の強固な酸化膜を形成し易い金属である場合には、接続
に際し、配線表面が酸化膜で覆われていることになり、
その酸化膜を十分に破壊することができないため接続信
頼性が低いという問題があった。
【0005】一方、フリップチップ実装と同様に、半田
バンプを溶融し基板上の配線と合金化することで接続を
とる方法もあるが、配線としてアルミニウムなどの半田
に濡れにくい金属が用いられている場合には、十分な接
続をとることができなかった。
【0006】上記問題点を解決するものとして、特願平
5−51119号公報に示される半導体装置がある。こ
の半導体装置は、図27に示すように、表面に配線パタ
ーン54を有する絶縁性基板53と、前記配線パターン
上にバンプ52を介して実装せしめられた半導体素子5
1とから構成され、前記配線パターン54と前記バンプ
52との間が固相拡散によって反応層55を形成して接
合されていることにより、強固な酸化膜のあるアルミニ
ウム配線などの場合にも信頼性の高い接続を実現するこ
とができる。
【0007】半導体素子は、基板に実装後、例えば半導
体素子自体の不良、搭載位置ずれ、電子回路の論理の変
更等のため基板から取り外し、新しい半導体素子と交換
して再度実装する場合があり、この工程はリペアと呼ば
れている。このとき、前述の半田バンプによる方法では
再溶融することで基板から取り外すことが可能である
が、固相拡散による接続方法では、前記配線パターンを
構成する金属の一部と前記バンプを構成する金属の一部
との間に固相反応による金属間化合物が形成されてお
り、半田バンプのように溶融して着脱できないため、リ
ペアができないという問題を有する。
【0008】
【発明が解決しようとする課題】本発明は、上記事情に
鑑みてなされたもので、配線層と半導体素子の接続手段
との接続部に、固相拡散により共晶、固溶体、及び金属
間化合物等の合金を単独または組合せて含む反応層が形
成されている半導体装置において、そのリペア作業を容
易に行ない、信頼性の高い接続を得ることを目的とす
る。
【0009】
【課題を解決するための手段】本発明は、第1に、絶縁
性基板に形成されたアルミニウムを含有する配線層、ま
たはフリップチップ方式の半導体素子上に設けられた金
を含有するバンプ状の接続手段のうち少なくとも一方
に、低融点接合金属を含むリペア機能層を形成する工
程、前記配線層と前記接続手段とを前記リペア機能層を
介して位置合わせする工程、その後前記配線層と前記接
続手段とを低融点接合金属の融点以下の温度で加熱し、
仮接合を行なう工程、及びその後前記配線層と前記接続
手段とを固相拡散させ、反応層を形成せしめ、これによ
り本接合を行なう工程を含む半導体装置の製造方法を提
供する。
【0010】本発明は、第2に、絶縁性基板に形成され
たアルミニウムを含有する配線層と、フリップチップ方
式の半導体素子上に設けられた金を含有するバンプ状の
接続手段とを位置合わせする工程、その後前記配線層と
前記接続手段とを熱圧接により部分的に固相拡散させ、
反応層を形成せしめ、これにより仮接合を行なう工程、
及びその後前記配線層と前記接続手段とを熱圧接により
固相拡散させ、反応層を形成せしめ、これにより本接合
を行なう工程を含む半導体装置の製造方法を提供する。
【0011】本発明は、第3に、絶縁性基板、該絶縁性
基板上に形成されたアルミニウムを含有する配線層、該
配線層と固相拡散反応により反応層を形成して接合され
た金を含有するバンプ状の接続手段、該接続手段上に設
けられたフリップチップ方式の半導体素子とを含む半導
体装置であって、少なくとも前記配線層と前記接続手段
とのいずれか一方の上に低融点接合金属を含むリペア機
能層が設けられ、前記配線層と前記接続手段とを前記リ
ペア機能層を介して前記低融点接合金属の融点以下の温
度で加熱して予備接合を行なった後、熱圧接し、前記リ
ペア機能層を流動及び/または前記接続手段中に拡散さ
せることにより、前記配線層と前記接続手段とが固相拡
散により反応層を形成して接続されていることを特徴と
する半導体装置を提供する。
【0012】本発明は、第4に、絶縁性基板、該絶縁性
基板上に形成された配線層、該配線層と固相拡散反応に
より合金を形成して接合されたバンプ状の接続手段、該
接続手段上に設けられたフリップチップ方式の半導体素
子とを含む半導体装置であって、前記配線層は、前記接
続手段と固相拡散して反応層を形成し得る第1の金属
と、前記接続手段と固相拡散による反応層を形成しない
第2の金属との金属合金から実質的になることを特徴と
する半導体装置を提供する。
【0013】
【作用】まず、第1の発明ないし第3の発明の原理につ
いて、図面を用いて説明する。図1ないし図4は、本発
明に用いられる接合工程における概念図である。まず、
本発明の第1の接合工程(仮接続)について説明する。
図1に示すように、半導体素子61上に形成された金バ
ンプ62表面に低融点接合金属バンプ65が形成されて
いる。ここで、金バンプとしては、金の含有量は少なく
とも95重量%以上であればよい。
【0014】図2に示すように、前記金バンプ62と、
絶縁基板63上のアルミニウム配線64との間を、前記
低融点接合金属バンプ65を介して、前記低融点接合金
属の融点以下の加熱圧接工程で、電気的、機械的に接続
する。アルミニウム配線としては、アルミニウムの含有
量が95重量%以上であれば良い。この接続のメカニズ
ムは、低融点接合金属中の酸素親和力の強い元素アンチ
モン(Sb)とアルミニウム配線表面に存在する酸化物
皮膜中の酸素(O)とのSb−O結合によるものであ
る。または、亜鉛とアルミニウムの接続である。この結
合力は1チップあたり1〜2kgfの機械的強度で、ハ
ンドリングには十分耐え得る強度である。しかしなが
ら、固相反応で形成される反応層のような強固なもので
はなく容易に取り外せるものである。また、接合はアル
ミニウムパッドの極表面のみで行われるのであるから、
リペアの際、機械的に剥離しても、固相反応方式よりも
配線パターンのダメージを低減できる。また、固相反応
方式では金バンプは硬いので、フリップチップスタイル
のような一括接続では、均一にバンプが潰れるように高
精度な平行度制御が要求される。これに対し、第1の発
明および第3の発明で使用される低融点接合用金属は軟
らかいので、クッション材の役割を示し、厳密な平行度
制御は要求されずに均一に潰れる効果がある。この接続
で電気的検査を行う。
【0015】ここで接合に問題がなければ第2の接合工
程(本接続)に移行するが、問題がある場合にはリペア
工程を行う。図3は、リペア工程の概念図である。半導
体素子61を取り外す方法には、治具を用いて機械的に
取り外す方法と、荷重をかけずに加熱して低融点接合金
属を金バンプ側に拡散させて取り外す方法との2種類が
ある。半導体素子61を取り外す際に剥離される部分
は、低融点接合用金属バンプ部分、すなわち金バンプ/
アルミニウム配線界面である。アルミニウム配線表面に
低融点接合用金属45が残存した場合には、これを洗
浄、除去する。次に、図4に示すように、別の半導体素
子161で同様な接続を行いリペアを終了する。
【0016】図5及び図6は、第1の発明に用いられる
第2の接合工程(本接続)を示し、これらの図はまた、
その結果得られる第3の発明にかかる半導体装置の概念
図を表わす。前記金バンプ62と前記アルミニウム配線
64との間が熱圧接による固相拡散反応によって反応層
層66を形成させて電気的、機械的に接続を行う。この
とき、前記低融点接合金属バンプ65は2種類の挙動を
示す。1つは、図5に示すように、圧接のために金バン
プ側面に移動する場合である。もう1つは、図6に示す
ように、加熱により金バンプ内に拡散する場合である。
この場合、特に金バンプと配線層とを荷重をかけて圧接
しなくともよい。低融点合金層が、金バンプ内に拡散す
る場合では、外見上前記低融点接合金属バンプは確認さ
れなくなるので、特に微細ピッチ接続に適している。ま
た、このような本接続は、共晶、固溶体及び金属間化合
物等の合金の単独または組合せが形成されることによる
ものであるから、機械的に強固で電気的に低抵抗な接
続、また信頼性の高い接続を得ることができる。
【0017】また、第2の発明によれば、金バンプ上に
上記の低融点接合金属バンプのようなリペア機能層を予
め設けずに、金バンプのみでリペアすることが可能であ
る。この方法は最適条件出しを行うことで解決される。
その方法は、まず、第1の接合工程(仮接続)では金−
アルミニウム間の固相拡散反応をリペア可能な低温度で
行い、金−アルミニウム界面の一部を固相拡散による反
応層により接合させ、機械的に弱い接合状態で電気的検
査を行う。その後、第2の接合工程(本接続)で固相拡
散反応をリペア不可能な高温度で行い、金−アルミニウ
ム界面を全体的に固相拡散による反応層により接合し、
電気的、機械的接続を行うものである。
【0018】本発明によれば、第1の接合工程(仮接
続)において電気的検査を可能とし、リペアの必要時に
は配線パターンのダメージを低減するような半導体装置
及びその製造方法を実現し、第2の接合工程(本接続)
において固相拡散反応により電気的、機械的接続を行う
という2段階接続方式により、半導体装置のリペアを容
易にし、信頼性の高い接続を得ることができる。
【0019】なお、リペア機能層は、その主成分として
低融点半田合金と、その副成分として接合面の電気的、
機械的結合性を向上させる金属とを含むことが好まし
い。低融点半田合金は、鉛、錫、カドミウム、ビスマ
ス、及びインジウムからなる群から選択される少なくと
も1種の金属からなり、前記接合面の電気的、機械的結
合性を向上させる金属は、アンチモンまたは亜鉛である
ことが好ましい。
【0020】低融点半田合金として、Pb−Sn−In
を用い、前記アンチモンは、アンチモンを含有する合金
Zn−Sbから提供されることが好ましい。リペア機能
層は、その微量成分として亜鉛、アルミニウム、チタ
ン、ケイ素、クロム、ベリリウム、及び希土類元素から
なる群から選択される酸素と親和力の強い元素とをさら
に含むことが好ましい。
【0021】本発明の第4の発明によれば、該配線が該
バンプと固相拡散反応によって反応層を形成する第1の
金属と反応層を形成しない第2の金属から構成される合
金であることにより半導体装置のリペアを容易にし、信
頼性の高い接続を得ることができる。
【0022】例えば、金バンプとアルミニウム配線の場
合には、金と反応層を形成せず、アルミニウムとのみ反
応層を形成する金属材料であるモリブデンを上記第2の
金属に用いる。アルミニウム配線にモリブデンを混入す
ることにより、アルミニウム−モリブデン合金で形成さ
れる配線パターンを形成し、前記配線パターンと半導体
素子上の金バンプとの間が熱圧接による固相拡散反応に
よって反応層を形成させて電気的、機械的に接続を行
う。このとき、モリブデンは金と反応層を形成しないか
ら、アルミニウム単独で金と接続を行った場合よりも、
機械的接続強度は低下する。これにより半導体装置のリ
ペアを容易にすることが可能となる。
【0023】なお、第1の金属は、好ましくは、金、
銅、錫、鉛、インジウム、及びアルミニウムからなる群
から選択される。また、第2の金属は、好ましくは、モ
リブデン、タングステン、及びタンタルからなる群から
選択される。また、ここで反応層とは、固相拡散反応に
よって得られる共晶、固溶体、及び金属間化合物の単独
または組合せをいう。
【0024】
【実施例】以下、本発明の具体例について図面を参照し
つつ詳細に説明する。図7は、本発明に関わる半導体装
置の第1の例の一部分を示す断面図である。半導体素子
211上に、金バンプ12をメッキによって形成し、バ
ンプサイズ50μm角、バンプピッチ80μm、バンプ
高さ20μmとした。
【0025】次に、金バンプ212上に低融点接合金属
バンプ215を蒸着により形成した。前記低融点接合金
属バンプ215は、Pb−Sn−Inが主成分、Zn−
Sbが副添加物、Tiを微量の添加物とする合金であ
る。ガラス基板213としては、配線はモリブデン/ア
ルミニウムの積層構造にした基板を用いた。モリブデン
/アルミニウム配線214は、基板上にスパッタ法によ
って形成し、モリブデンを500A形成した上にアルミ
ニウムを5000A形成した。
【0026】第1の接合工程(仮接続)では、半導体素
子側を120℃に加熱するとともに、ガラス基板を80
℃に加熱し、1バンプ当り20gの荷重をかけながら
1.5秒間圧接し、一度にすべてのパッドを接続した。
この接続は、低融点接合金属バンプ/アルミニウムパッ
ド界面で行われており、金バンプがアルミニウムパッド
界面に達するほどは潰れていない。この接合力は、1チ
ップあたり1〜2kgfの機械的強度で、ハンドリング
には十分耐え得るものであり、電気的検査による接続不
良はなかった。ここで、半導体素子不良を想定して、半
導体素子を簡易治具を用いて取り外した。
【0027】剥離される部分は、低融点接合用金属/ア
ルミニウムパッド界面である。アルミニウムパッド表面
に低融点接合用金属が残存したので、これを洗浄、除去
した。
【0028】そして、別の半導体素子を同様な方法で接
続した。電気的検査による接続不良はなかった。次に、
第2の接合工程(本接続)では、半導体素子側を400
℃に加熱するとともに、ガラス基板を80℃に加熱し、
1バンプ当り50gの荷重をかけながら1.5秒間圧接
し、一度にすべてのパッドを接続した。この接続は金バ
ンプ/アルミニウムパッド界面における固相拡散反応に
よって反応層を形成させて電気的、機械的に接続を行っ
たものである。このとき、低融点接合金属バンプは金バ
ンプ内部に拡散した。この接続による電気的不良はなか
った。次に、信頼性試験として−40℃、120℃で各
々30分ずつ、1000サイクルの熱衝撃試験を実施し
た。その結果、極めて安定な電気的接続が得られた。
【0029】次に、低融点接合金属バンプの形成方法に
ついて詳細に説明する。図8ないし図12は、本発明の
半導体装置の製造に用いられる工程の説明図である。図
8に示すように、半導体素子71上にバリアメタル層7
2をスパッタ法で成膜し、その上にフォトリソグラフィ
によりレジスト74を形成する。金バンプ73を電気メ
ッキによって形成し、図9に示すように、その上に低融
点接合金属層75を蒸着で全面に形成する。次に、図1
0に示すように、耐エッチング用レジスト金属76を蒸
着する。この材料はバリアメタル層72と同様なもので
ある。次に、図11に示すようにリフトオフ工程を行な
い、さらに、図12に示すようにバリアメタルエッチン
グ工程を行い、工程を終了する。ここでは、レジスト金
属を用いたが、耐ッチングレジストをスピンコートによ
り形成し、リフトオフ、バリアメタルエッチング、及び
レジスト剥離により形成することができる。
【0030】前記低融点接合金属層75は、Pb−Sn
−Inが主成分、Zn−Sbが副添加物、Tiを微量の
添加物とする合金である。図13は、本発明にかかる半
導体装置の第2の例の一部分を示す断面図である。半導
体素子221上に金バンプ222をメッキによって形成
し、バンプサイズ30μm角、バンプピッチ40μm、
バンプ高さ20μmとした。この金バンプは鼓形状とな
るように形成した。
【0031】次に、金バンプ222上に低融点接合金属
バンプ225を蒸着により形成した。前記低融点接合金
属バンプは、Pb−Zn−Inが主成分、Zn−Sbが
副添加物、Siを微量の添加物とする合金である。セラ
ミック基板223としては、配線はモリブデン/アルミ
ニウムの積層構造にした基板を用いた。モリブデン/ア
ルミニウム配線224は,基板上にスパッタ法によって
形成し、モリブデンを500A形成した上にアルミニウ
ムを2000A形成した。
【0032】第1の接合工程(仮接続)では、半導体素
子側を100℃に加熱するとともに、セラミック基板を
80℃に加熱し、1バンプ当り20gの荷重をかけなが
ら超音波併用で5秒間圧接し、一度にすべてのパッドを
接続した。この接続は低融点接合金属バンプ/アルミニ
ウムパッド界面で行われており金バンプがアルミニウム
パッド界面に達するほどは潰れていない。この接合力は
ハンドリングには十分耐え得る機械的強度であり、電気
的検査による接続不良はなかった。ここで、半導体素子
の不良を想定して、半導体素子を簡易治具を用いて取り
外した。剥離される部分は低融点接合用金属/アルミニ
ウムパッド界面である。アルミニウムパッド表面に低融
点接合用金属が残存したのでこれを洗浄、除去した。そ
して、別の半導体素子を同様な方法で接続した。
【0033】以上のリペア工程を3回行ったが電気的検
査による接続不良はなかった。次に、第2の接合工程
(本接続)では、半導体素子側を300℃に加熱すると
ともに、セラミック基板を80℃に加熱し、1バンプ当
り60gの荷重をかけながら5秒間圧接し、一度にすべ
てのパッドを接続した。この接続は金バンプ/アルミニ
ウムパッド界面における固相拡散反応によって反応層を
形成させて電気的、機械的に接続を行ったものである。
このとき、低融点接合金属バンプは金バンプ側面に移動
したが、金バンプ形状を鼓型にしてあるため隣接パッド
とのショートはなく、その他の電気的接続不良はなかっ
た。
【0034】次に、信頼性試験として−40℃と120
℃で、各々30分ずつ、1000サイクルで、熱衝撃試
験を実施した。その結果、極めて安定な電気的接続が得
られた。
【0035】次に、低融点接合金属バンプの形成方法に
ついて詳細に説明する。図14ないし図16は、低融点
接合金属バンプの形成に用いられる工程を説明するため
の図である。図14に示すように、半導体素子71上に
バリアメタル層72をスパッタ法で成膜し、その上にフ
ォトリソグラフィによりレジスト74を形成する。金バ
ンプ73を電気メッキによって形成する。図15に示す
ように、レジスト除去を行ない、その後、図16に示す
ように、バリアメタルエッチングを行う。次に、メタル
マスクを用いて低融点接合金属層75を蒸着で金バンプ
73上に形成し工程を終了する。前記低融点接合金属層
75は、Pb−Zn−Inが主成分、Zn−Sbが副添
加物、Siを微量の添加物とする合金である。
【0036】図17は、本発明にかかる半導体装置の第
3の例の一部分を示す断面図である。図17に示すよう
に、半導体素子231上に金バンプ232をメッキによ
って形成し、バンプサイズ20μm角、バンプピッチ3
0μm、バンプ高さ20μmとした。この金バンプは鼓
形状となるように形成した。
【0037】次に、金バンプ232上に低融点接合金属
バンプ235をメッキにより形成した。前記金バンプ、
前記低融点接合金属バンプのパターニングはフォトリソ
グラフィ技術により行った。前記低融点接合金属バンプ
は、Bi−Inが主成分、Zn−Sbが副添加物、Be
を微量の添加物とする合金である。ガラス基板233と
しては、配線はモリブデン/アルミニウムの積層構造に
した基板を用いた。モリブデン/アルミニウム配線34
は基板上にスパッタ法によって形成し、モリブデンを5
00A形成した上にアルミニウムを7000A形成し
た。
【0038】第1の接合工程(仮接続)では、半導体素
子側を100℃に加熱するとともに、ガラス基板を80
℃に加熱し、1バンプ当り20gの荷重をかけながら5
秒間圧接し、一度にすべてのパッドを接続した。この接
続は、低融点接合金属バンプ/アルミニウムパッド界面
で行われており、金バンプがアルミニウムパッド界面に
達するほどは潰れていない。この接合力は、ハンドリン
グには十分耐え得る機械的強度であり、電気的検査によ
る接続不良はなかった。ここで、半導体素子の不良を想
定して半導体素子側を300℃に加熱し、荷重をかけな
い状態で5秒間保持した。低融点接合金属バンプは金バ
ンプ内に拡散したので機械的接合力はなくなり、簡易治
具を用いて取り外した。剥離される部分は、低融点接合
用金属、金/アルミニウムパッド界面である。一部、ア
ルミニウムパッド表面に、低融点接合用金属は残存した
が、上述した同様の方法で洗浄、除去した。そして、別
の半導体素子を同様な方法で接続した。
【0039】以上のリペア工程を5回行ったが、電気的
検査による接続不良はなかった。次に、第2の接合工程
(本接続)では、半導体素子側を320℃に加熱すると
ともに、ガラス基板を60℃に加熱し、1バンプ当り6
0gの荷重をかけながら5秒間圧接し、一度にすべての
パッドを接続した。この接続は金バンプ/アルミニウム
パッド界面における固相拡散反応によって、反応層を形
成させて電気的、機械的に接続を行ったものである。こ
のとき、低融点接合金属バンプは、金バンプ内部に拡散
しているため、隣接パッドとのショートはなく、その他
の電気的接続不良はなかった。
【0040】次に、信頼性試験として、−40℃及び1
20℃で各々30分ずつ、1000サイクルで熱衝撃試
験を実施したところ、極めて安定な電気的接続が得られ
た。次に、低融点接合金属バンプの形成方法について詳
細に説明する。図18ないし図20は、本発明にかかる
半導体装置の第3の例の製造工程の説明図である。図1
8に示すように、半導体素子71上にバリアメタル層7
2をスパッタ法で成膜し、その上にフォトリソグラフィ
によりレジスト74を形成する。金バンプ73を電気メ
ッキによって形成する。その後図19に示すように、そ
の上に低融点接合金属層75を電気メッキで形成し、図
20に示すように、レジスト除去、バリアメタルエッチ
ングを行い、工程を終了する。前記低融点接合金属層7
5は、Zn−Bi−Inが主成分、Zn−Sbが副添加
物、Beを微量の添加物とする合金である。
【0041】なお、仮接続における低融点接合金属の溶
融温度Ta と、本接合における金バンプの固相反応温度
b とは、Ta<Tbで表わされる関係を有する。ま
た、低融点接合金属層の厚さは、本接合時に低融点接合
金属バンプ中に拡散させずに溶融させる場合には、例え
ば金バンプが20μm厚の場合、1μm以上4μm以下
であることが好ましく、1μm未満であると、接続が困
難であり、4μmを越えるとショートしやすくなる傾向
がある。
【0042】低融点接合金属層の好ましい上限は、例え
ば以下のようにして導かれる。図21ないし図23は、
接続によるバンプの変形の様子を表わすモデル図であ
る。
【0043】ハンダ79が、最初図21のように金バン
プ78上に形成されるとする。仮接続では、図22の状
態となり、本接続で図23のように金バンプ側面に移動
する。
【0044】ここで図23における金バンプ78、ハン
ダ79の全体積をV1 、点線の円錐台の体積をV2 とす
ると、 V1 =πh/6{h2 +3(r0 2 +r2 )} V2 =πh/3(r0 2 +r0 r+r2 ) 側面のハンダバンプの体積Vは、 V=V1 −V2 =πh/6{h2 +(r0 −r)2 } また、V=πr2 y ∴y=h/6r2 {h2 +(r0 −r)2 } 例えば h=20μm,r0 =20μm,r=18μm
の場合 y=4.16(μm) バンプピッチは2r0 となるからこの場合は40μmピ
ッチに相当する。
【0045】よって金バンプ20μm厚の場合、ハンダ
バンプが4.16μm以上だとショートする可能性が高
い。図24は、本発明にかかる半導体装置の第4の例の
一部分を示す断面図である。図24に示すように、半導
体素子311上に金バンプ312をメッキによって形成
し、バンプサイズ50μm角、バンプピッチ80μm、
バンプ高さ20μmとした。セラミック基板313とし
ては、配線はモリブデン/アルミニウム/モリブデンの
積層構造にした基板を用いた。モリブデン/アルミニウ
ム/モリブデン配線314は基板上にスパッタ法によっ
て形成し、モリブデンを500A形成した上にアルミニ
ウムを5000A形成し、その上にモリブデンを100
A形成した。次に、約1000℃でアニールを行い配線
314の表面にモリブデン−アルミニウム合金層315
を形成した。
【0046】接合工程では、半導体素子側を300℃に
加熱するとともに、ガラス基板を60℃に加熱し、1バ
ンプ当り50gの荷重をかけながら3.5秒間圧接し、
金−アルミニウム合金層316を形成させて一度にすべ
てのパッドを接続した。この接合力は1チップあたり2
〜3kgfの機械的強度でハンドリングには十分耐え得
るものであり、電気的検査による接続不良はなかった。
【0047】ここで、半導体素子の不良を想定して、半
導体素子を簡易治具を用いて取り外した。剥離される部
分は金バンプ/タングステン−アルミニウム合金界面で
ある。このとき、剥離された界面は、次の接続をするた
めに十分良好であった。半導体素子を取り替えて、同様
に加熱、圧接し、接続を行なったところ、良好な接続を
得た。最後に、接続界面を外部から保護するため、及び
機械的強度の補強のために、接続界面を熱硬化性の樹脂
で封止し、機械的強度の補強を行った。
【0048】次に、信頼性試験として、−40℃と12
0℃で、各々30分ずつ、1000サイクルで、熱衝撃
試験を実施したところ、極めて安定な電気的接続が得ら
れた。モリブデン−アルミニウム合金層315のAES
(オージェ光電子分光法)分析を行ったところ、深さ方
向の分析結果では合金層表面はモリブデンリッチであっ
たが、深さ方向に進むにつれてアルミニウムリッチな組
成に変化していることが確認された。
【0049】なお、ここでは、金と固相拡散しない金属
としてモリブデンを使用した。このとき、アルミニウム
−モリブデン合金中のアルミニウム組成は、30ないし
80atm%であることが好ましい。
【0050】図25は本発明にかかる半導体装置の第5
の例の一部分を示す断面図である。図25に示すよう
に、半導体素子321上に金バンプ322をメッキによ
って形成し、バンプサイズ30μm角、バンプピッチ4
0μm、バンプ高さ20μmとした。ガラス基板323
上の配線は基板上に、以下のようなスパッタ法を用いて
形成した。
【0051】まず、複数のターゲットを同時にスパッタ
可能な装置、例えば2元同時イオンビームスパッタ装置
に、ターゲットとして純度99.999%のアルミニウ
ム板と純度99.999%のタングステン板を所定の位
置に取り付ける。
【0052】次に、予め配線パターン324が形成され
たガラス基板323に、接続部の形状に見合った所定の
パターンを抜いたステンレス製のマスクをかぶせ、スパ
ッタ装置内の所定の位置に設置する。
【0053】次に、アルミニウムとタングステンのター
ゲットをそれぞれ同時にアルゴンイオンビーム等により
スパッタして、ガラス多層基板323上にアルミニウム
とタングステンが均一に混合した薄膜(原子パーセント
で90%アルミニウム、10%タングステンの組成)を
膜厚0.5μmまで積層する。このときガラス多層基板
を100℃程度に加熱してもよい。
【0054】かくして所定のパターン形状を有するタン
グステン−アルミニウム合金配線325を基板上に選択
的に形成した。なお、ステンレス製のマスクを用いずに
金属薄膜層を形成し、その後、所定のマスクを用いてリ
ソグラフィにより選択エッチングして接続部を形成する
こともできる。
【0055】接合工程では、半導体素子側を400℃に
加熱するとともに、ガラス基板を60℃に加熱し、1バ
ンプ当り50gの荷重をかけながら1.5秒間圧接し、
金−アルミニウム合金層326を形成させて一度にすべ
てのパッドを接続した。この接合力は1チップあたり2
〜3kgfの機械的強度でハンドリングには十分耐え得
るものであり、電気的検査による接続不良はなかった。
ここで、半導体素子の不良を想定して、半導体素子を簡
易治具を用いて取り外した。剥離される部分は金バンプ
/タングステン−アルミニウム合金界面である。このと
き、剥離された界面は、次の接続をするために十分良好
であった。半導体素子を取り替えて、同様に加熱、圧接
し、接続を行なったところ、良好な接続を得た。最後
に、接続界面を外部から保護するため、及び機械的強度
の補強のために、接続界面を熱硬化性の樹脂で封止し、
機械的強度の補強を行った。
【0056】次に、信頼性試験として、40℃と120
℃とで各々30分、1000サイクルで熱衝撃試験を実
施したところ、極めて安定な電気的接続が得られた。な
お、ここでは、金と固相拡散しない金属としてタングス
テンを使用した。このとき、アルミニウム−タングステ
ン合金中のアルミニウム組成は、30ないし80atm
%であることが好ましい。
【0057】以上詳述したように、本発明により該配線
が該バンプと固相拡散反応によって反応層を形成する第
一の金属と反応層を形成しない第二の金属から構成され
る合金であることにより、固相拡散接続によって形成さ
れる合金層の機械的強度を下げることが可能となり半導
体装置のリペア性が容易になった。
【0058】本発明の第6の例によれば、金バンプ上に
邸融点接合金属バンプのようなリペア機能層を予め設け
ずに金バンプのみでリペアすることができる。以下に第
6の例について示す。
【0059】半導体素子上に金バンプをメッキによって
形成し、基板には、アルミニウム配線を形成した。接合
工程では、半導体素子側を200℃に加熱するととも
に、基板を60℃に加熱し、1バンプ当り50gの荷重
をかけながら2秒間圧接し、金−アルミニウム合金層を
形成させて一度にすべてのパッドを接続した。この接合
力は1チップあたり1〜3kgfの機械的強度でハンド
リングには十分耐え得るものであり、電気的検査による
接続不良はなかった。
【0060】ここで、半導体素子の不良を想定して、半
導体素子を簡易治具を用いて取り外した。剥離される部
分は金バンプ−アルミニウム合金界面である。このと
き、剥離された界面は、部分的にアルミニウム表面に反
応痕があるものの、次の接続をするために十分良好であ
った。半導体素子を取り替えて、同様に加熱、圧接し、
接続を行なったところ、良好な接続を得た。
【0061】リペアを要しない場合には、ヒーターによ
る熱源や、赤外線等を用いてAu−Al界面を300〜
400℃に加熱し、Au−Alの反応層を1000A以
上にすることができる。このことにより、安定した接続
が得られる。ここでは熱だけによってAu−Alの反応
を進めたが、当然熱と加圧を併用しても良い。最後に、
接続界面を外部から保護するため、及び機械的強度の補
強のために、接続界面を熱硬化性の樹脂で封止し、機械
的強度の補強を行った。
【0062】
【発明の効果】本発明の半導体装置の接続構造によれ
ば、配線層と半導体素子の接続手段との接続部に、固相
拡散により、共晶、固溶体、または金属化合物等の合金
を含む反応層が形成されている場合でも、そのリペア作
業を容易にさせ、信頼性の高い接続を得ることができ
る。
【図面の簡単な説明】
【図1】 本発明に用いられる接合工程を説明するため
の概念図
【図2】 本発明に用いられる接合工程を説明するため
の概念図
【図3】 本発明に用いられる接合工程を説明するため
の概念図
【図4】 本発明に用いられる接合工程を説明するため
の概念図
【図5】 本発明に用いられる第2の接合工程(本接
続)を説明するための概念図
【図6】 本発明に用いられる第2の接合工程(本接
続)を説明するための概念図
【図7】 本発明にかかる半導体装置の第1の例の一部
分を示す断面図
【図8】 本発明にかかる半導体装置の第1の例の製造
に用いられる工程を説明するための図
【図9】 本発明にかかる半導体装置の第1の例の製造
に用いられる工程を説明するための図
【図10】 本発明にかかる半導体装置の第1の例の製
造に用いられる工程を説明するための図
【図11】 本発明にかかる半導体装置の第1の例の製
造に用いられる工程を説明するための図
【図12】 本発明にかかる半導体装置の第1の例の製
造に用いられる工程を説明するための図
【図13】 本発明にかかる半導体装置の第2の例の一
部分を示す断面図
【図14】 低融点接合金属バンプの形成に用いられる
工程を説明するための図
【図15】 低融点接合金属バンプの形成に用いられる
工程を説明するための図
【図16】 低融点接合金属バンプの形成に用いられる
工程を説明するための図
【図17】 本発明にかかる半導体装置の第3の例の一
部分を示す断面図
【図18】 本発明にかかる半導体装置の第3の例の製
造工程の説明図
【図19】 本発明にかかる半導体装置の第3の例の製
造工程の説明図
【図20】 本発明にかかる半導体装置の第3の例の製
造工程の説明図
【図21】 接続によるバンプの変形の様子を表わすモ
デル図
【図22】 接続によるバンプの変形の様子を表わすモ
デル図
【図23】 接続によるバンプの変形の様子を表わすモ
デル図
【図24】 本発明にかかる半導体装置の第4の例の一
部分を示す断面図
【図25】 本発明にかかる半導体装置の第5の例の一
部分を示す断面図
【図26】 従来の半導体素子の接続構造の一例を説明
するための図
【図27】 従来の半導体素子の接続構造の他の一例を
説明するための図
【符号の説明】
45…低融点接合金属 61,71,211,231,311,321…半導体
素子 62,73,78,222,232,312,322…
金バンプ 63…絶縁基板 65,215,225,235…低融点接合金属バンプ 66,,316,326…反応層 72…バリアメタル層 74…レジスト 75…低融点接合金属層 76…耐エッチング用レジスト金属 79…ハンダ 213,233,323…ガラス基板 214,224…アルミニウム配線 223,313…セラミック基板 314,324,325…配線 315…合金層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉藤 雅之 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内 (72)発明者 村上 泰淳 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板に形成されたアルミニウムを
    含有する配線層、またはフリップチップ方式の半導体素
    子上に設けられた金を含有するバンプ状の接続手段のう
    ち少なくとも一方に、低融点接合金属を含むリペア機能
    層を形成する工程、前記配線層と前記接続手段とを前記
    リペア機能層を介して位置合わせする工程、その後前記
    配線層と前記接続手段とを低融点接合金属の融点以下の
    温度で加熱し、仮接合を行なう工程、及びその後前記配
    線層と前記接続手段とを固相拡散させ、反応層を形成せ
    しめ、これにより本接合を行なう工程を含む半導体装置
    の製造方法。
  2. 【請求項2】 絶縁性基板に形成されたアルミニウムを
    含有する配線層と、フリップチップ方式の半導体素子上
    に設けられた金を含有するバンプ状の接続手段とを位置
    合わせする工程、その後前記配線層と前記接続手段とを
    熱圧接により部分的に固相拡散させ、反応層を形成せし
    め、これにより仮接合を行なう工程、及びその後前記配
    線層と前記接続手段とを熱圧接により固相拡散させ、反
    応層を形成せしめ、これにより本接合を行なう工程を含
    む半導体装置の製造方法。
  3. 【請求項3】 絶縁性基板、該絶縁性基板上に形成され
    たアルミニウムを含有する配線層、該配線層と固相拡散
    反応により反応層を形成して接合された金を含有するバ
    ンプ状の接続手段、該接続手段上に設けられたフリップ
    チップ方式の半導体素子とを含む半導体装置であって、
    少なくとも前記配線層と前記接続手段とのいずれか一方
    の上に低融点接合金属を含むリペア機能層が設けられ、
    前記配線層と前記接続手段とを前記リペア機能層を介し
    て前記低融点接合金属の融点以下の温度で加熱して予備
    接合を行なった後、熱圧接し、前記リペア機能層を流動
    及び/または前記接続手段中に拡散させることにより、
    前記配線層と前記接続手段とが固相拡散により反応層を
    形成して接続されていることを特徴とする半導体装置。
  4. 【請求項4】 絶縁性基板、該絶縁性基板上に形成され
    た配線層、該配線層と固相拡散反応により合金を形成し
    て接合されたバンプ状の接続手段、該接続手段上に設け
    られたフリップチップ方式の半導体素子とを含む半導体
    装置であって、前記配線層は、前記接続手段と固相拡散
    して反応層を形成し得る第1の金属と、前記接続手段と
    固相拡散による反応層を形成しない第2の金属との金属
    合金から実質的になることを特徴とする半導体装置。
JP7144901A 1995-06-12 1995-06-12 半導体装置及びその製造方法 Pending JPH08340000A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7144901A JPH08340000A (ja) 1995-06-12 1995-06-12 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7144901A JPH08340000A (ja) 1995-06-12 1995-06-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH08340000A true JPH08340000A (ja) 1996-12-24

Family

ID=15372953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7144901A Pending JPH08340000A (ja) 1995-06-12 1995-06-12 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH08340000A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021329A (ja) * 2007-07-11 2009-01-29 Renesas Technology Corp 半導体装置およびその製造方法
JP2009060147A (ja) * 2008-12-15 2009-03-19 Panasonic Corp 部品実装方法
JP2009071330A (ja) * 2008-12-15 2009-04-02 Panasonic Corp 部品実装装置
JP2013008993A (ja) * 2007-04-06 2013-01-10 Hitachi Ltd 半導体装置
US8829689B2 (en) 2010-06-16 2014-09-09 SK Hynix Inc. Module substrate with feature for replacement of faulty chips, semiconductor module having the same, and method for manufacturing the semiconductor module
WO2020105432A1 (ja) * 2018-11-21 2020-05-28 東北マイクロテック株式会社 積層型半導体装置及びこれに用いる複数のチップ
US12490549B2 (en) 2021-09-30 2025-12-02 Nichia Corporation Method for manufacturing light-emitting device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008993A (ja) * 2007-04-06 2013-01-10 Hitachi Ltd 半導体装置
JP2009021329A (ja) * 2007-07-11 2009-01-29 Renesas Technology Corp 半導体装置およびその製造方法
JP2009060147A (ja) * 2008-12-15 2009-03-19 Panasonic Corp 部品実装方法
JP2009071330A (ja) * 2008-12-15 2009-04-02 Panasonic Corp 部品実装装置
US8829689B2 (en) 2010-06-16 2014-09-09 SK Hynix Inc. Module substrate with feature for replacement of faulty chips, semiconductor module having the same, and method for manufacturing the semiconductor module
WO2020105432A1 (ja) * 2018-11-21 2020-05-28 東北マイクロテック株式会社 積層型半導体装置及びこれに用いる複数のチップ
CN112385025A (zh) * 2018-11-21 2021-02-19 东北微科技株式会社 层叠型半导体装置及用于其的多个芯片
JPWO2020105432A1 (ja) * 2018-11-21 2021-09-02 東北マイクロテック株式会社 積層型半導体装置及びこれに用いる複数のチップ
US11495565B2 (en) 2018-11-21 2022-11-08 Tohoku-Microtec Co., Ltd. Stacked semiconductor device and multiple chips used therein
CN112385025B (zh) * 2018-11-21 2024-01-30 东北微科技株式会社 层叠型半导体装置及用于其的多个芯片
US12490549B2 (en) 2021-09-30 2025-12-02 Nichia Corporation Method for manufacturing light-emitting device

Similar Documents

Publication Publication Date Title
US5821627A (en) Electronic circuit device
JP3163017B2 (ja) 無鉛はんだを使用する相互接続構造
US5431328A (en) Composite bump flip chip bonding
US5108027A (en) Flip chip solder bond structure for devices with gold based metallization
JP3262497B2 (ja) チップ実装回路カード構造
CN100416784C (zh) 形成无铅凸点互连的方法
US5975408A (en) Solder bonding of electrical components
CN1681099B (zh) 一种用于形成互连结构的方法
CN101304014B (zh) 半导体芯片及其制造方法
JP3300839B2 (ja) 半導体素子ならびにその製造および使用方法
US6656772B2 (en) Method for bonding inner leads to bond pads without bumps and structures formed
JPH04326534A (ja) 半導体装置のチップボンディング方法
US20030155408A1 (en) Sacrificial seed layer process for forming c4 solder bumps
JP3506393B2 (ja) 液晶表示装置とその製造方法、プリンタとその製造方法
US20090160052A1 (en) Under bump metallurgy structure of semiconductor device package
US6864168B2 (en) Bump and fabricating process thereof
JP5217043B2 (ja) 半導体装置の製造方法
JP3356649B2 (ja) 半導体装置及びその製造方法
JPH08340000A (ja) 半導体装置及びその製造方法
JP4958363B2 (ja) パッケージング構造及び方法
US20050098605A1 (en) Apparatus and method for low pressure wirebond
US6908842B2 (en) Bumping process
JPH1062482A (ja) Icチップの試験のための方法および装置
JP3397265B2 (ja) 半導体装置の製造方法
CN119852281A (zh) 一种半导体器件结构及其制备方法和芯片