JPH08340056A - シリコン系絶縁膜の形成方法と半導体装置 - Google Patents
シリコン系絶縁膜の形成方法と半導体装置Info
- Publication number
- JPH08340056A JPH08340056A JP14500495A JP14500495A JPH08340056A JP H08340056 A JPH08340056 A JP H08340056A JP 14500495 A JP14500495 A JP 14500495A JP 14500495 A JP14500495 A JP 14500495A JP H08340056 A JPH08340056 A JP H08340056A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- insulating film
- forming
- based insulating
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 トランジスタ特性を低下させることなく、ス
トレスリーク電流耐性を向上させることができ、特に不
揮発性半導体メモリ装置のゲート絶縁膜として用いて好
適なシリコン系絶縁膜の形成方法を提供すること。 【構成】 シリコン酸化膜１２を形成後、酸化窒素雰囲
気中で該シリコン酸化膜を窒化処理することにより、所
望のストレスリーク電流耐性を、膜に導入された窒素の
濃度によって制御する。窒化処理によって、シリコン酸
化膜中、またはシリコン酸化膜とシリコン基板との界面
付近に導入される窒素の濃度は、１×１０20ａｔｏｍｓ
／ｃｍ3 以上、５×１０20ａｔｏｍｓ／ｃｍ3 以下であ
ることが好ましい。
トレスリーク電流耐性を向上させることができ、特に不
揮発性半導体メモリ装置のゲート絶縁膜として用いて好
適なシリコン系絶縁膜の形成方法を提供すること。 【構成】 シリコン酸化膜１２を形成後、酸化窒素雰囲
気中で該シリコン酸化膜を窒化処理することにより、所
望のストレスリーク電流耐性を、膜に導入された窒素の
濃度によって制御する。窒化処理によって、シリコン酸
化膜中、またはシリコン酸化膜とシリコン基板との界面
付近に導入される窒素の濃度は、１×１０20ａｔｏｍｓ
／ｃｍ3 以上、５×１０20ａｔｏｍｓ／ｃｍ3 以下であ
ることが好ましい。
Description
【０００１】
【産業上の利用分野】本発明は、少なくとも窒素と酸素
とを含むシリコン系絶縁膜の形成方法に係り、さらに詳
しくは、所望のストレスリーク電流耐性を、膜に導入さ
れた窒素の濃度によって制御することを特徴とするシリ
コン系絶縁膜の形成方法に関する。
とを含むシリコン系絶縁膜の形成方法に係り、さらに詳
しくは、所望のストレスリーク電流耐性を、膜に導入さ
れた窒素の濃度によって制御することを特徴とするシリ
コン系絶縁膜の形成方法に関する。
【０００２】
【従来の技術】フローティングゲート型フラッシュメモ
リでは、フローティングゲートに電荷を注入または放出
することで書き込み／消去が行われる。電荷の注入方法
は各種提案されているが、チャネルホットエレクトロン
（ｃｈａｎｎｅｌ ｈｏｔ ｅｌｅｃｔｒｏｎ）注入法
や、トンネル酸化膜（ゲート絶縁膜とも言う）に高電界
を印加してＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ（ＦＮ）ト
ンネル電流を流し、電子を注入あるいは放出させる方法
が一般的である。
リでは、フローティングゲートに電荷を注入または放出
することで書き込み／消去が行われる。電荷の注入方法
は各種提案されているが、チャネルホットエレクトロン
（ｃｈａｎｎｅｌ ｈｏｔ ｅｌｅｃｔｒｏｎ）注入法
や、トンネル酸化膜（ゲート絶縁膜とも言う）に高電界
を印加してＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ（ＦＮ）ト
ンネル電流を流し、電子を注入あるいは放出させる方法
が一般的である。
【０００３】このようにフラッシュメモリでは、書き込
み／消去毎にトンネル酸化膜に電流が流れる（すなわち
電子が通過する）ため、やがてトンネル酸化膜に捕獲準
位（トラップ）が新たに発生し、低い電界の印加でも容
易にリーク電流が流れるようになる。これはストレスリ
ーク電流と呼ばれ、酸化膜が薄いほど顕著に発生し（文
献：ＩＥＥＥ Tech. Dig. of ＩＥＤＭ １９８８，
第４２４〜４２７頁）、フラッシュメモリの特性を劣化
させることが知られている（文献：ＩＥＥＥTech. Dig.
of ＩＥＤＭ １９９０，第１１１〜１１４頁）。
み／消去毎にトンネル酸化膜に電流が流れる（すなわち
電子が通過する）ため、やがてトンネル酸化膜に捕獲準
位（トラップ）が新たに発生し、低い電界の印加でも容
易にリーク電流が流れるようになる。これはストレスリ
ーク電流と呼ばれ、酸化膜が薄いほど顕著に発生し（文
献：ＩＥＥＥ Tech. Dig. of ＩＥＤＭ １９８８，
第４２４〜４２７頁）、フラッシュメモリの特性を劣化
させることが知られている（文献：ＩＥＥＥTech. Dig.
of ＩＥＤＭ １９９０，第１１１〜１１４頁）。
【０００４】すなわち、フラッシュメモリでは、高集積
化と共にトンネル酸化膜の薄膜化が要求されるが、それ
に伴ってストレスリーク電流は顕著となるため、電荷を
注入してもトラップの発生が抑制されるような薄い（１
０ｎｍ以下）トンネル酸化膜の開発が急務となってい
る。
化と共にトンネル酸化膜の薄膜化が要求されるが、それ
に伴ってストレスリーク電流は顕著となるため、電荷を
注入してもトラップの発生が抑制されるような薄い（１
０ｎｍ以下）トンネル酸化膜の開発が急務となってい
る。
【０００５】従来、このストレスリーク電流を抑制する
方法として、シリコン酸窒化方法（文献：Exteded Abs
t. of SSDM 1994, 第８５９〜８６１頁） 、超低水分
酸化方法（月刊Semiconductor World 1993.1 第１１７
〜１２２頁）、水素ラジカル水分酸化方法（半導体・集
積回路シンポジウム論文集１９９３．１２、第１２８〜
１３３頁）等が報告されている。このうち、シリコン酸
窒化膜は比較的容易な抑制方法として多くの報告がなさ
れており、窒化処理時の雰囲気としては、一酸化二窒素
（Ｎ2 Ｏ）（文献：Exteded Abst. of SSDM 1994, 第
８５９〜８６１頁） や一酸化窒素（ＮＯ）（文献：Ext
eded Abst. of SSDM 1994, 第８６２〜８６４頁）を用
いるのが一般的である。
方法として、シリコン酸窒化方法（文献：Exteded Abs
t. of SSDM 1994, 第８５９〜８６１頁） 、超低水分
酸化方法（月刊Semiconductor World 1993.1 第１１７
〜１２２頁）、水素ラジカル水分酸化方法（半導体・集
積回路シンポジウム論文集１９９３．１２、第１２８〜
１３３頁）等が報告されている。このうち、シリコン酸
窒化膜は比較的容易な抑制方法として多くの報告がなさ
れており、窒化処理時の雰囲気としては、一酸化二窒素
（Ｎ2 Ｏ）（文献：Exteded Abst. of SSDM 1994, 第
８５９〜８６１頁） や一酸化窒素（ＮＯ）（文献：Ext
eded Abst. of SSDM 1994, 第８６２〜８６４頁）を用
いるのが一般的である。
【０００６】
【発明が解決しようとする課題】上記のようにトンネル
酸化膜中のトラップに起因するフラッシュメモリの動作
不良のうち、最大の問題はストレスリーク電流である。
そして上述のように、シリコン酸窒化膜を用いてそれを
抑制する技術は公知である。しかし従来の報告では、ス
トレスリーク電流が原因で発生するフラッシュメモリの
動作不良を回避するためには、どの程度酸化膜に窒素を
導入しなければならないかが明らかにされていない。す
なわち、ストレスリーク電流が顕著に生じる５〜１０ｎ
ｍの膜厚において、酸化膜に導入された窒素の量と、ス
トレスリーク電流の抑制効果（耐性）との相関関係が不
明確である。
酸化膜中のトラップに起因するフラッシュメモリの動作
不良のうち、最大の問題はストレスリーク電流である。
そして上述のように、シリコン酸窒化膜を用いてそれを
抑制する技術は公知である。しかし従来の報告では、ス
トレスリーク電流が原因で発生するフラッシュメモリの
動作不良を回避するためには、どの程度酸化膜に窒素を
導入しなければならないかが明らかにされていない。す
なわち、ストレスリーク電流が顕著に生じる５〜１０ｎ
ｍの膜厚において、酸化膜に導入された窒素の量と、ス
トレスリーク電流の抑制効果（耐性）との相関関係が不
明確である。
【０００７】本発明は、このような実状に鑑みてなさ
れ、トランジスタ特性を低下させることなく、ストレス
リーク電流耐性を向上させることができ、特に不揮発性
半導体メモリ装置のゲート絶縁膜として用いて好適なシ
リコン系絶縁膜の形成方法を提供することを目的とす
る。
れ、トランジスタ特性を低下させることなく、ストレス
リーク電流耐性を向上させることができ、特に不揮発性
半導体メモリ装置のゲート絶縁膜として用いて好適なシ
リコン系絶縁膜の形成方法を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】上記課題を克服するため
に、本発明のシリコン系絶縁膜の形成方法は、シリコン
酸化膜を形成後、酸化窒素雰囲気中で該シリコン酸化膜
を窒化処理することにより、所望のストレスリーク電流
耐性を、膜に導入された窒素の濃度によって制御するこ
とを特徴とする。
に、本発明のシリコン系絶縁膜の形成方法は、シリコン
酸化膜を形成後、酸化窒素雰囲気中で該シリコン酸化膜
を窒化処理することにより、所望のストレスリーク電流
耐性を、膜に導入された窒素の濃度によって制御するこ
とを特徴とする。
【０００９】前記窒化処理によって、シリコン酸化膜
中、またはシリコン酸化膜とシリコン基板との界面付近
に導入される窒素の濃度は、１×１０20ａｔｏｍｓ／ｃ
ｍ3 以上であることが好ましい。前記窒化処理によって
シリコン酸化膜中、またはシリコン酸化膜とシリコン基
板との界面付近に導入される水素の濃度は、５×１０20
ａｔｏｍｓ／ｃｍ3 以下であることが好ましい。
中、またはシリコン酸化膜とシリコン基板との界面付近
に導入される窒素の濃度は、１×１０20ａｔｏｍｓ／ｃ
ｍ3 以上であることが好ましい。前記窒化処理によって
シリコン酸化膜中、またはシリコン酸化膜とシリコン基
板との界面付近に導入される水素の濃度は、５×１０20
ａｔｏｍｓ／ｃｍ3 以下であることが好ましい。
【００１０】前記酸化窒素雰囲気は、一酸化窒素（Ｎ
Ｏ）、二酸化窒素（ＮＯ2 ）、または一酸化二窒素（Ｎ
2 Ｏ）の形態のガスを含む雰囲気であることが好まし
い。前記窒化処理は、８００〜１２００°Ｃの温度範囲
で行われることが好ましい。
Ｏ）、二酸化窒素（ＮＯ2 ）、または一酸化二窒素（Ｎ
2 Ｏ）の形態のガスを含む雰囲気であることが好まし
い。前記窒化処理は、８００〜１２００°Ｃの温度範囲
で行われることが好ましい。
【００１１】前記窒化処理は、赤外線照射により加熱さ
れることが好ましい。前記窒化処理後のシリコン系絶縁
膜の膜厚は、５〜１０ｎｍの範囲内であることが好まし
い。前記シリコン酸化膜の形成方法は、加湿酸化法であ
ることが好ましい。
れることが好ましい。前記窒化処理後のシリコン系絶縁
膜の膜厚は、５〜１０ｎｍの範囲内であることが好まし
い。前記シリコン酸化膜の形成方法は、加湿酸化法であ
ることが好ましい。
【００１２】本発明に係る半導体装置は、上述したシリ
コン系絶縁膜の形成方法を用いて形成された絶縁膜を有
する。本発明に係る不揮発性半導体メモリ装置は、フロ
ーティングゲートとシリコン基板との間のゲート絶縁膜
が、上述したシリコン系絶縁膜の形成方法を用いて形成
される。
コン系絶縁膜の形成方法を用いて形成された絶縁膜を有
する。本発明に係る不揮発性半導体メモリ装置は、フロ
ーティングゲートとシリコン基板との間のゲート絶縁膜
が、上述したシリコン系絶縁膜の形成方法を用いて形成
される。
【００１３】
【作用】本発明に係るシリコン系絶縁膜の形成方法にお
いては、シリコン酸化膜を窒化処理することによって、
酸化膜中および酸化膜とシリコン基板との界面付近に窒
素が導入される。窒素が導入された結果、捕獲単位の原
因と考えられているＳｉやＯのダングリングボンドを窒
素で終端することができ、ストレスリーク電流耐性を向
上させることができる。
いては、シリコン酸化膜を窒化処理することによって、
酸化膜中および酸化膜とシリコン基板との界面付近に窒
素が導入される。窒素が導入された結果、捕獲単位の原
因と考えられているＳｉやＯのダングリングボンドを窒
素で終端することができ、ストレスリーク電流耐性を向
上させることができる。
【００１４】また、本発明では、シリコン酸化膜に窒化
処理をする温度や時間を制御させることによって、酸化
膜中および酸化膜とシリコン基板との界面付近に導入さ
れる窒素の濃度を制御する。そして、ストレスリーク電
流と窒素濃度との相関関係を求めることにより、所望の
ストレスリーク電流耐性を得るのに必要な窒素濃度を明
確にする。導入した窒素の濃度が高い場合、ストレスリ
ーク電流耐性は高いが、トランスコンダクタンス（ｇ
ｍ）等のＭＯＳトランジスタ特性が低下することが報告
されている。したがって、ストレスリーク電流耐性を高
い状態に保持し、しかもトランジスタ特性を低下させな
いためには、シリコン酸化膜に含まれる窒素の濃度を制
御する必要がある。本発明では、膜に導入される窒素の
濃度を制御することにより、トランジスタ特性を低下さ
せることなく、ストレスリーク電流耐性を向上させるこ
とができる。
処理をする温度や時間を制御させることによって、酸化
膜中および酸化膜とシリコン基板との界面付近に導入さ
れる窒素の濃度を制御する。そして、ストレスリーク電
流と窒素濃度との相関関係を求めることにより、所望の
ストレスリーク電流耐性を得るのに必要な窒素濃度を明
確にする。導入した窒素の濃度が高い場合、ストレスリ
ーク電流耐性は高いが、トランスコンダクタンス（ｇ
ｍ）等のＭＯＳトランジスタ特性が低下することが報告
されている。したがって、ストレスリーク電流耐性を高
い状態に保持し、しかもトランジスタ特性を低下させな
いためには、シリコン酸化膜に含まれる窒素の濃度を制
御する必要がある。本発明では、膜に導入される窒素の
濃度を制御することにより、トランジスタ特性を低下さ
せることなく、ストレスリーク電流耐性を向上させるこ
とができる。
【００１５】また、本発明では、窒化処理の雰囲気とし
て、一酸化窒素（ＮＯ）、二酸化窒素（ＮＯ2 ）、また
は一酸化二窒素（Ｎ2 Ｏ）の形態のガスを用いた場合、
窒化処理中に膜に水素が混入するのを防ぐことができ
る。例えばＮＨ3 を用いて酸化シリコン膜を窒化した場
合、膜中に窒素と同時に水素が導入され、ストレスリー
ク電流耐性は劣化する。水素混入の防止は重要な課題で
ある。すなわち、本発明において、窒化処理の雰囲気と
して、一酸化窒素（ＮＯ）、二酸化窒素（ＮＯ2）、ま
たは一酸化二窒素（Ｎ2 Ｏ）の形態のガスを用いた場
合、得られるシリコン系絶縁膜のストレスリーク電流耐
性は向上する。
て、一酸化窒素（ＮＯ）、二酸化窒素（ＮＯ2 ）、また
は一酸化二窒素（Ｎ2 Ｏ）の形態のガスを用いた場合、
窒化処理中に膜に水素が混入するのを防ぐことができ
る。例えばＮＨ3 を用いて酸化シリコン膜を窒化した場
合、膜中に窒素と同時に水素が導入され、ストレスリー
ク電流耐性は劣化する。水素混入の防止は重要な課題で
ある。すなわち、本発明において、窒化処理の雰囲気と
して、一酸化窒素（ＮＯ）、二酸化窒素（ＮＯ2）、ま
たは一酸化二窒素（Ｎ2 Ｏ）の形態のガスを用いた場
合、得られるシリコン系絶縁膜のストレスリーク電流耐
性は向上する。
【００１６】さらに、本発明において、シリコン酸化膜
を加湿酸化法により形成した場合、最終的に得られるシ
リコン系絶縁膜のストレスリーク電流耐性は、さらに向
上する。これは、窒化処理前のシリコン酸化膜自体を比
較した場合、加湿酸化法により形成したシリコン酸化膜
は、乾燥酸化法により形成したシリコン酸化膜に比べ
て、ストレスリーク電流耐性が高いからである。
を加湿酸化法により形成した場合、最終的に得られるシ
リコン系絶縁膜のストレスリーク電流耐性は、さらに向
上する。これは、窒化処理前のシリコン酸化膜自体を比
較した場合、加湿酸化法により形成したシリコン酸化膜
は、乾燥酸化法により形成したシリコン酸化膜に比べ
て、ストレスリーク電流耐性が高いからである。
【００１７】本発明において、膜中、または膜とシリコ
ン基板との界面付近に導入される窒素の濃度が、１×１
０20ａｔｏｍｓ／ｃｍ3 以上であることが好ましいの
は、これ以下の濃度では、ストレスリーク電流耐性の向
上の効果が低いからである。本発明において、膜中、ま
たは膜とシリコン基板との界面付近に導入される水素の
濃度が、５×１０20ａｔｏｍｓ／ｃｍ3 以下であること
が好ましいのは、水素超因の電子トラップによるストレ
スリーク電流を抑制するためである。
ン基板との界面付近に導入される窒素の濃度が、１×１
０20ａｔｏｍｓ／ｃｍ3 以上であることが好ましいの
は、これ以下の濃度では、ストレスリーク電流耐性の向
上の効果が低いからである。本発明において、膜中、ま
たは膜とシリコン基板との界面付近に導入される水素の
濃度が、５×１０20ａｔｏｍｓ／ｃｍ3 以下であること
が好ましいのは、水素超因の電子トラップによるストレ
スリーク電流を抑制するためである。
【００１８】本発明において、窒化処理時の熱処理温度
が、８００〜１２００°Ｃの温度範囲で行われることが
好ましいのは、８００°Ｃ以下では、窒素がおこりづら
いの傾向にあるからである。
が、８００〜１２００°Ｃの温度範囲で行われることが
好ましいのは、８００°Ｃ以下では、窒素がおこりづら
いの傾向にあるからである。
【００１９】
【実施例】以下、実施例に基づき、本発明に係るシリコ
ン系絶縁膜の形成方法を説明する。以下の説明におい
て、実施例１では、所望のストレスリーク電流耐性を得
るために必要な窒素濃度を明確にする。比較例１は、窒
化を行わないシリコン酸化膜を用いた例であり、比較例
２は、窒化処理時に窒素と共に水素を混入させたシリコ
ン酸窒化膜を用いた例であり、ともにストレスリーク電
流耐性を実施例１と比較するための例である。 （実施例１）図１（Ａ）に示すＰ型のシリコン基板から
成る半導体基板１０の表面に、加湿酸化法の一種である
パイロジェニック酸化法によってシリコン酸化膜１２を
形成した。パイロジェニック酸化法の条件は、例えば以
下の通りとすることができる。
ン系絶縁膜の形成方法を説明する。以下の説明におい
て、実施例１では、所望のストレスリーク電流耐性を得
るために必要な窒素濃度を明確にする。比較例１は、窒
化を行わないシリコン酸化膜を用いた例であり、比較例
２は、窒化処理時に窒素と共に水素を混入させたシリコ
ン酸窒化膜を用いた例であり、ともにストレスリーク電
流耐性を実施例１と比較するための例である。 （実施例１）図１（Ａ）に示すＰ型のシリコン基板から
成る半導体基板１０の表面に、加湿酸化法の一種である
パイロジェニック酸化法によってシリコン酸化膜１２を
形成した。パイロジェニック酸化法の条件は、例えば以
下の通りとすることができる。
【００２０】基板温度：８５０°Ｃ なお、必要に応じて、シリコン酸化膜の形成前に、半導
体基板表面の清浄化（化学薬品や純水を用いた洗浄、還
元ガス雰囲気中での熱処理による自然酸化膜の除去等）
を行う。
体基板表面の清浄化（化学薬品や純水を用いた洗浄、還
元ガス雰囲気中での熱処理による自然酸化膜の除去等）
を行う。
【００２１】次に、このシリコン酸化膜をＮ2 Ｏガス雰
囲気中で酸窒化処理を行った（図１（Ｂ）参照）。この
酸窒化処理には赤外線照射装置を用いたが、酸化膜に導
入する窒素の量を制御するために、処理の温度と時間を
以下のように変化させた。
囲気中で酸窒化処理を行った（図１（Ｂ）参照）。この
酸窒化処理には赤外線照射装置を用いたが、酸化膜に導
入する窒素の量を制御するために、処理の温度と時間を
以下のように変化させた。
【００２２】
【表１】 （ａ）：８００°Ｃ×２０秒 （ｂ）：８００°Ｃ×６０秒 （ｃ）：９００°Ｃ×２０秒 （ｄ）：９００°Ｃ×６０秒 （ｅ）：１０００°Ｃ×２０秒 （ｆ）：１０００°Ｃ×６０秒 その後、公知のＣＶＤ技術、フォトリソグラフィ技術お
よびドライエッチング技術を用いて、シリコン系絶縁膜
１３の上にリン（Ｐ）を拡散させたＮ型のポリシリコン
からなるゲート電極１４を形成した（図１（Ｃ）参
照）。こうして、いわゆるＭＯＳキャパシタを形成し
た。
よびドライエッチング技術を用いて、シリコン系絶縁膜
１３の上にリン（Ｐ）を拡散させたＮ型のポリシリコン
からなるゲート電極１４を形成した（図１（Ｃ）参
照）。こうして、いわゆるＭＯＳキャパシタを形成し
た。
【００２３】なお、前記表１中の（ａ）〜（ｆ）の条件
により得られた膜は、処理温度や時間の違いから、酸窒
化処理後の膜厚が異なる。しかし、処理前のシリコン酸
化膜の厚さを酸窒化処理条件毎に制御することにより、
ＭＯＳキャパシタの容量から得られた膜厚は、全て６．
５〜６．８ｎｍの範囲内に収まり、膜厚差の影響は小さ
いものと考えられる。 （比較例１）比較例１は、窒化処理を行わなかった点が
実施例１と異なる。即ち、比較例１においては、Ｐ型の
シリコン基板からなる半導体基板の表面に、加湿酸化法
の一種である従来のパイロジェニック酸化法によって厚
さ６．５ｎｍのシリコン酸化膜を形成した。パイロジェ
ニック酸化の条件は実施例１と同様とした。
により得られた膜は、処理温度や時間の違いから、酸窒
化処理後の膜厚が異なる。しかし、処理前のシリコン酸
化膜の厚さを酸窒化処理条件毎に制御することにより、
ＭＯＳキャパシタの容量から得られた膜厚は、全て６．
５〜６．８ｎｍの範囲内に収まり、膜厚差の影響は小さ
いものと考えられる。 （比較例１）比較例１は、窒化処理を行わなかった点が
実施例１と異なる。即ち、比較例１においては、Ｐ型の
シリコン基板からなる半導体基板の表面に、加湿酸化法
の一種である従来のパイロジェニック酸化法によって厚
さ６．５ｎｍのシリコン酸化膜を形成した。パイロジェ
ニック酸化の条件は実施例１と同様とした。
【００２４】その後、公知のＣＶＤ技術、フォトリソグ
ラフィ技術およびドライエッチング技術を用いて、シリ
コン酸化膜の上にリン（Ｐ）を拡散させたＮ型のポリシ
リコンから成るゲート電極を形成した。こうして、いわ
ゆるＭＯＳキャパシタを形成した。 （比較例２）比較例２は、Ｎ2 Ｏガス雰囲気中で酸窒化
処理を行う前にアンモニア（ＮＨ3）雰囲気中で窒化処
理を行った点が実施例１と異なる。即ち、比較例２にお
いては、まずＰ型のシリコン基板からなる半導体基板の
表面に、加湿酸化法の一種である従来のパイロジェニッ
ク酸化法によってシリコン酸化膜を形成した。パイロジ
ェニック酸化の条件は実施例１と同様とした。
ラフィ技術およびドライエッチング技術を用いて、シリ
コン酸化膜の上にリン（Ｐ）を拡散させたＮ型のポリシ
リコンから成るゲート電極を形成した。こうして、いわ
ゆるＭＯＳキャパシタを形成した。 （比較例２）比較例２は、Ｎ2 Ｏガス雰囲気中で酸窒化
処理を行う前にアンモニア（ＮＨ3）雰囲気中で窒化処
理を行った点が実施例１と異なる。即ち、比較例２にお
いては、まずＰ型のシリコン基板からなる半導体基板の
表面に、加湿酸化法の一種である従来のパイロジェニッ
ク酸化法によってシリコン酸化膜を形成した。パイロジ
ェニック酸化の条件は実施例１と同様とした。
【００２５】次に、このシリコン酸化膜をＮＨ3 ガス雰
囲気中で窒化処理を行った。ＮＨ3を用いた場合、高濃
度の窒素を導入することができるが、同時に水素も導入
される。この水素を酸化膜の外に拡散させるために、最
後にＮ2 Ｏガス雰囲気中で酸窒化処理を行った。このと
き、ＮＨ3 窒化処理とＮ2 Ｏ酸窒化処理の温度を以下の
ように変化させた（時間は共に６０秒）。
囲気中で窒化処理を行った。ＮＨ3を用いた場合、高濃
度の窒素を導入することができるが、同時に水素も導入
される。この水素を酸化膜の外に拡散させるために、最
後にＮ2 Ｏガス雰囲気中で酸窒化処理を行った。このと
き、ＮＨ3 窒化処理とＮ2 Ｏ酸窒化処理の温度を以下の
ように変化させた（時間は共に６０秒）。
【００２６】
【表２】 （ｇ）：ＮＨ3 （８００°Ｃ）＋Ｎ2 Ｏ（９００°Ｃ） （ｈ）：ＮＨ3 （９００°Ｃ）＋Ｎ2 Ｏ（９００°Ｃ） その後、公知のＣＶＤ技術、フォトリソグラフィ技術お
よびドライエッチング技術を用いて、シリコン系絶縁膜
の上にリン（Ｐ）を拡散させたＮ型のポリシリコンから
なるゲート電極を形成した。こうして、いわゆるＭＯＳ
キャパシタを形成した。 （ストレスリーク電流）図２に示すように模式的に図示
する回路を作り、前記実施例１および比較例１，２に係
るＭＯＳキャパシタについて、次の手順でストレスリー
ク電流を測定した。
よびドライエッチング技術を用いて、シリコン系絶縁膜
の上にリン（Ｐ）を拡散させたＮ型のポリシリコンから
なるゲート電極を形成した。こうして、いわゆるＭＯＳ
キャパシタを形成した。 （ストレスリーク電流）図２に示すように模式的に図示
する回路を作り、前記実施例１および比較例１，２に係
るＭＯＳキャパシタについて、次の手順でストレスリー
ク電流を測定した。
【００２７】（１）まずストレスを印加する前に、シリ
コン系絶縁膜１３に電圧を加え、流れる電流を検知し、
いわゆる電流・電圧特性を測定した。 （２）次に、シリコン系絶縁膜１３に定電流ストレスを
印加し、５Ｃ／ｃｍ2の電子を注入した。このとき、一
定とした電流密度は１００ｍＡ／ｃｍ2 であり、これを
５０秒間流し続けた。
コン系絶縁膜１３に電圧を加え、流れる電流を検知し、
いわゆる電流・電圧特性を測定した。 （２）次に、シリコン系絶縁膜１３に定電流ストレスを
印加し、５Ｃ／ｃｍ2の電子を注入した。このとき、一
定とした電流密度は１００ｍＡ／ｃｍ2 であり、これを
５０秒間流し続けた。
【００２８】（３）最後に、ストレスを印加後の電流・
電圧特性を再度測定した。なお、用いたシリコン基板１
０がＰ型のため、電流・電圧特性および定電流ストレス
印加の際には、ゲート電極１４に負電圧を加え、電子は
ゲート電極１４からシリコン系絶縁膜１３に注入される
ことになる。また測定に用いた、シリコン系絶縁膜１３
の上のゲート電極１４の面積は１５０×１５０μｍ2 で
あり、１枚の半導体基板１０当たり５個のＭＯＳキャパ
シタを測定した。
電圧特性を再度測定した。なお、用いたシリコン基板１
０がＰ型のため、電流・電圧特性および定電流ストレス
印加の際には、ゲート電極１４に負電圧を加え、電子は
ゲート電極１４からシリコン系絶縁膜１３に注入される
ことになる。また測定に用いた、シリコン系絶縁膜１３
の上のゲート電極１４の面積は１５０×１５０μｍ2 で
あり、１枚の半導体基板１０当たり５個のＭＯＳキャパ
シタを測定した。
【００２９】図３に、実施例１（ｆ）｛表１中、（ｆ）
の条件で熱窒化した膜を用いた実施例１｝と比較例１
の、ストレス印加前後の電流・電圧特性を示す。横軸は
ゲート電極１４に印加した電圧を膜厚で規格化した電界
とし、縦軸は酸化膜を流れる電流をゲート電極１４の面
積で規格化した電流密度とした。およそ、−８ＭＶ／ｃ
ｍ以下の電界で、ストレス印加後に増加している電流が
ストレスリーク電流である。そして、その値は実施例１
（ｆ）（○印）の方が比較例１（■印）に比べて抑制さ
れており、ストレスリーク電流耐性が高いことを示して
いる。 （窒素濃度の定量）実施例１および比較例２において、
シリコン酸化膜に導入された窒素の量は、ＳＩＭＳ（二
次イオン質量分析）を用いて分析した。なお、ＳＩＭＳ
分析用の試料は、ゲート電極を形成せず、図１の（Ｂ）
のような構造をしているが、実質的には実施例１および
比較例２と全く同等のシリコン系絶縁膜である。このＳ
ＩＭＳによる窒素の分析条件は以下の通りである。
の条件で熱窒化した膜を用いた実施例１｝と比較例１
の、ストレス印加前後の電流・電圧特性を示す。横軸は
ゲート電極１４に印加した電圧を膜厚で規格化した電界
とし、縦軸は酸化膜を流れる電流をゲート電極１４の面
積で規格化した電流密度とした。およそ、−８ＭＶ／ｃ
ｍ以下の電界で、ストレス印加後に増加している電流が
ストレスリーク電流である。そして、その値は実施例１
（ｆ）（○印）の方が比較例１（■印）に比べて抑制さ
れており、ストレスリーク電流耐性が高いことを示して
いる。 （窒素濃度の定量）実施例１および比較例２において、
シリコン酸化膜に導入された窒素の量は、ＳＩＭＳ（二
次イオン質量分析）を用いて分析した。なお、ＳＩＭＳ
分析用の試料は、ゲート電極を形成せず、図１の（Ｂ）
のような構造をしているが、実質的には実施例１および
比較例２と全く同等のシリコン系絶縁膜である。このＳ
ＩＭＳによる窒素の分析条件は以下の通りである。
【００３０】
【表３】 １次イオン種 ：Ｃs+ 、 １次イオン加速電圧：２．０ｋＶ、 １次イオン電流 ：８ｎＡ、 １次イオンビーム径：５０μｍφ、 検出２次イオン種 ：42Ｓｉ＋Ｎ 図５に、実施例１（ｆ）のＳＩＭＳ分析の結果を示す。
窒素はシリコン系絶縁膜中よりも、膜とシリコン基板と
の界面に多く存在している。この傾向は他の実施例１、
および比較例２で同様であった。 （ストレスリーク電流の窒素濃度依存）実施例１、比較
例１および比較例２における、ストレスリーク電流の窒
素濃度依存を図４に示す。横軸はＳＩＭＳ分析より得ら
れた、シリコン系絶縁膜とシリコン基板との界面におけ
る窒素量であり、縦軸は電流・電圧特性より得られた、
電界が、−７ＭＶ／ｃｍにおける電流密度である。実施
例１の（ａ）〜（ｆ）および比較例２の（ｇ），（ｈ）
の条件で得られた膜は、いずれも、窒化していない比較
例１の膜に比べて、ストレスリーク電流は抑制されてい
る。さらに、実施例１では、窒素量の増加と共にストレ
スリーク電流は減少しており、ストレスリーク電流耐性
の窒素量依存性が得られている。すなわち、この結果よ
り、所望のストレスリーク電流耐性を得るために必要な
窒素量が判明したことになる。
窒素はシリコン系絶縁膜中よりも、膜とシリコン基板と
の界面に多く存在している。この傾向は他の実施例１、
および比較例２で同様であった。 （ストレスリーク電流の窒素濃度依存）実施例１、比較
例１および比較例２における、ストレスリーク電流の窒
素濃度依存を図４に示す。横軸はＳＩＭＳ分析より得ら
れた、シリコン系絶縁膜とシリコン基板との界面におけ
る窒素量であり、縦軸は電流・電圧特性より得られた、
電界が、−７ＭＶ／ｃｍにおける電流密度である。実施
例１の（ａ）〜（ｆ）および比較例２の（ｇ），（ｈ）
の条件で得られた膜は、いずれも、窒化していない比較
例１の膜に比べて、ストレスリーク電流は抑制されてい
る。さらに、実施例１では、窒素量の増加と共にストレ
スリーク電流は減少しており、ストレスリーク電流耐性
の窒素量依存性が得られている。すなわち、この結果よ
り、所望のストレスリーク電流耐性を得るために必要な
窒素量が判明したことになる。
【００３１】一方、比較例２では、ＮＨ3 による窒化処
理のために実施例１よりも窒素量は多いが、実施例１の
ような窒素量依存性は得られていない。これはＮＨ3 に
よる窒化処理時に窒素と共に導入された水素の影響と考
えられる。 （ストレスリーク電流の許容限界）ここではフローティ
ングゲート型フラッシュメモリにおける、ストレスリー
ク電流の許容限界について説明し、上記実施例１および
比較例１の結果と比較する。 ストレスリーク電流が流
れるトンネル酸化膜（ゲート絶縁膜）の場合、フローテ
ィングゲートに電子を蓄積した状態で放置すると、電子
は基板にリークし、しきい値電圧が変化してしまう。そ
こで、１０年間放置しても、しきい値電圧の変化が２Ｖ
以内となるようなストレスリーク電流の上限を許容限界
と定義すると、その値は約１×１０-15 Ａ／ｃｍ2 とな
る。また、このとき、フローティングゲートに電子を蓄
積した状態で、トンネル酸化膜にかかる電界は約−１．
３Ｖ／ｃｍである。すなわち、−１．３ＭＶ／ｃｍの電
界で、１×１０-15 Ａ／ｃｍ2 以下というのがストレス
リーク電流の許容限界である。
理のために実施例１よりも窒素量は多いが、実施例１の
ような窒素量依存性は得られていない。これはＮＨ3 に
よる窒化処理時に窒素と共に導入された水素の影響と考
えられる。 （ストレスリーク電流の許容限界）ここではフローティ
ングゲート型フラッシュメモリにおける、ストレスリー
ク電流の許容限界について説明し、上記実施例１および
比較例１の結果と比較する。 ストレスリーク電流が流
れるトンネル酸化膜（ゲート絶縁膜）の場合、フローテ
ィングゲートに電子を蓄積した状態で放置すると、電子
は基板にリークし、しきい値電圧が変化してしまう。そ
こで、１０年間放置しても、しきい値電圧の変化が２Ｖ
以内となるようなストレスリーク電流の上限を許容限界
と定義すると、その値は約１×１０-15 Ａ／ｃｍ2 とな
る。また、このとき、フローティングゲートに電子を蓄
積した状態で、トンネル酸化膜にかかる電界は約−１．
３Ｖ／ｃｍである。すなわち、−１．３ＭＶ／ｃｍの電
界で、１×１０-15 Ａ／ｃｍ2 以下というのがストレス
リーク電流の許容限界である。
【００３２】しかし、上記実施例で用いた測定器の検出
下限が約１×１０-11 Ａ／ｃｍ2のため、許容限界を実
測することが不可能であった。そこで、ストレスリーク
電流の理論曲線を実測値に当てはめ、その値と許容限界
を比較する。ストレスリーク電流の理論式としては、Ｐ
ｏｏｌｅ−Ｆｒｅｎｋｅｌ伝導やｔｒａｐ−ａｓｓｉｓ
ｔｅｄ ＦＮ ｔｕｎｎｅｌｉｎｇが知られているが、
ここでは低電界領域でのリークがより大きい前者を仮定
する。Ｐｏｏｌｅ−Ｆｒｅｎｋｅｌ伝導とは、ストレス
印加中に発生したトラップを、電子が熱エネルギによっ
てホッピング伝導するというものである。
下限が約１×１０-11 Ａ／ｃｍ2のため、許容限界を実
測することが不可能であった。そこで、ストレスリーク
電流の理論曲線を実測値に当てはめ、その値と許容限界
を比較する。ストレスリーク電流の理論式としては、Ｐ
ｏｏｌｅ−Ｆｒｅｎｋｅｌ伝導やｔｒａｐ−ａｓｓｉｓ
ｔｅｄ ＦＮ ｔｕｎｎｅｌｉｎｇが知られているが、
ここでは低電界領域でのリークがより大きい前者を仮定
する。Ｐｏｏｌｅ−Ｆｒｅｎｋｅｌ伝導とは、ストレス
印加中に発生したトラップを、電子が熱エネルギによっ
てホッピング伝導するというものである。
【００３３】実施例１（ｆ）および比較例１のストレス
リーク電流を、許容限界と比較した結果を図６に示す。
実測値を延長させたＰｏｏｌｅ−Ｆｒｅｎｋｅｌ伝導の
理論曲線で比較した場合、窒化をしていない比較例１
（破線）は許容限界に抵触している。しかし、実施例１
（ｆ）（実線）では許容限界を十分に満足している。す
なわち、窒化処理を行い、比較例１よりもストレスリー
クが抑制された場合に許容限界が満足されることにな
る。従って図４の濃度依存から判断すると、窒化処理に
よって１×１０20ａｔｏｍｓ／ｃｍ2 以上の窒素量が必
要であることが分かる。なお、図６の特性の絶対値が図
３，４と異なるのは、印加したストレスが異なるためで
ある。図６では、実際のフラッシュメモリでの書き込み
を想定し、１ｍＡ／ｃｍ2 ×５００秒という弱いストレ
スを印加した。 （実施例２）本実施例では、前記実施例１の方法により
得られたシリコン系絶縁膜を用いてフローティングゲー
トを有する不揮発性半導体メモリ装置を製造する場合の
一例を示す。
リーク電流を、許容限界と比較した結果を図６に示す。
実測値を延長させたＰｏｏｌｅ−Ｆｒｅｎｋｅｌ伝導の
理論曲線で比較した場合、窒化をしていない比較例１
（破線）は許容限界に抵触している。しかし、実施例１
（ｆ）（実線）では許容限界を十分に満足している。す
なわち、窒化処理を行い、比較例１よりもストレスリー
クが抑制された場合に許容限界が満足されることにな
る。従って図４の濃度依存から判断すると、窒化処理に
よって１×１０20ａｔｏｍｓ／ｃｍ2 以上の窒素量が必
要であることが分かる。なお、図６の特性の絶対値が図
３，４と異なるのは、印加したストレスが異なるためで
ある。図６では、実際のフラッシュメモリでの書き込み
を想定し、１ｍＡ／ｃｍ2 ×５００秒という弱いストレ
スを印加した。 （実施例２）本実施例では、前記実施例１の方法により
得られたシリコン系絶縁膜を用いてフローティングゲー
トを有する不揮発性半導体メモリ装置を製造する場合の
一例を示す。
【００３４】図７（Ａ）に示すように、たとえばＰ型の
シリコン基板から成る半導体基板１０の表面に、まずＬ
ＯＣＯＳ法により酸化シリコンで構成される素子分離領
域２０を形成する。次に、前記実施例１の方法を用い
て、膜に含まれる窒素濃度を制御しながら、素子分離領
域２０により分離された半導体基板１０の表面に、シリ
コン系絶縁膜１３を形成する。このシリコン系絶縁膜１
３は、窒化処理された酸化シリコン膜であり、その膜厚
は、特に限定されないが、たとえば６〜１０ｎｍ程度で
ある。このシリコン系絶縁膜１３が、ゲート絶縁膜（ト
ンネル酸化膜）となる。
シリコン基板から成る半導体基板１０の表面に、まずＬ
ＯＣＯＳ法により酸化シリコンで構成される素子分離領
域２０を形成する。次に、前記実施例１の方法を用い
て、膜に含まれる窒素濃度を制御しながら、素子分離領
域２０により分離された半導体基板１０の表面に、シリ
コン系絶縁膜１３を形成する。このシリコン系絶縁膜１
３は、窒化処理された酸化シリコン膜であり、その膜厚
は、特に限定されないが、たとえば６〜１０ｎｍ程度で
ある。このシリコン系絶縁膜１３が、ゲート絶縁膜（ト
ンネル酸化膜）となる。
【００３５】その後、ゲート絶縁層と成るシリコン系１
３の上に、フローティングゲート２２となる第１導電層
を堆積する。第１導電層は、たとえばＣＶＤ法で形成さ
れるポリシリコン膜で構成される。この第１導電層の膜
厚も特に限定されないが、たとえば１００〜２００ｎｍ
程度である。
３の上に、フローティングゲート２２となる第１導電層
を堆積する。第１導電層は、たとえばＣＶＤ法で形成さ
れるポリシリコン膜で構成される。この第１導電層の膜
厚も特に限定されないが、たとえば１００〜２００ｎｍ
程度である。
【００３６】次に、第１導電層を、ワード線と成るコン
トロールゲート２４と略直交する方向に沿って細長いス
トライプ状のパターンにエッチング加工した後、その上
に、中間絶縁層２３を堆積する。中間絶縁層２３として
は、特に限定されないが、たとえばＯＮＯ膜（ＳｉＯ2
／ＳｉＮ／ＳｉＯ2 ）が用いられる。ＯＮＯ膜は、たと
えば次のようにして形成される。
トロールゲート２４と略直交する方向に沿って細長いス
トライプ状のパターンにエッチング加工した後、その上
に、中間絶縁層２３を堆積する。中間絶縁層２３として
は、特に限定されないが、たとえばＯＮＯ膜（ＳｉＯ2
／ＳｉＮ／ＳｉＯ2 ）が用いられる。ＯＮＯ膜は、たと
えば次のようにして形成される。
【００３７】まず、第１導電層の表面を熱酸化し、１４
ｎｍ以下程度の酸化膜を成膜し、その熱酸化膜上に、約
１１ｎｍ以下程度の窒化シリコン膜をＣＶＤ法などで成
膜し、その表面を熱酸化して、約２ｎｍ以下程度の酸化
膜を形成する。このような工程により、三層構造のＯＮ
Ｏ膜を形成することができる。このＯＮＯ膜は、低リー
ク電流で膜厚制御性に優れている。このＯＮＯ膜の膜厚
は、酸化シリコン膜換算で、２２ｎｍ以下程度である。
ｎｍ以下程度の酸化膜を成膜し、その熱酸化膜上に、約
１１ｎｍ以下程度の窒化シリコン膜をＣＶＤ法などで成
膜し、その表面を熱酸化して、約２ｎｍ以下程度の酸化
膜を形成する。このような工程により、三層構造のＯＮ
Ｏ膜を形成することができる。このＯＮＯ膜は、低リー
ク電流で膜厚制御性に優れている。このＯＮＯ膜の膜厚
は、酸化シリコン膜換算で、２２ｎｍ以下程度である。
【００３８】次に、コントロールゲート２４となる第２
導電層を、中間絶縁層２２の上に形成する。第２導電層
は、たとえばＣＶＤ法で堆積されるポリシリコン膜ある
いはポリサイド膜などで構成される。このコントロール
ゲート２４と成る第２導電層の膜厚は、特に限定されな
いが、たとえば２００ｎｍ以下程度に設定される。
導電層を、中間絶縁層２２の上に形成する。第２導電層
は、たとえばＣＶＤ法で堆積されるポリシリコン膜ある
いはポリサイド膜などで構成される。このコントロール
ゲート２４と成る第２導電層の膜厚は、特に限定されな
いが、たとえば２００ｎｍ以下程度に設定される。
【００３９】次に、第２導電層、中間絶縁層および第１
導電層を順次エッチング加工し、各メモリセルトランジ
スタ毎に、ワード線と成るコントロールゲート２４、中
間絶縁層２３およびフローティングゲート２２を得る。
次に、コントロールゲート２４をマスクとして、自己整
合的にソース・ドレイン領域２６（図７（Ｂ）参照）を
形成するためのイオン注入を行う。イオン注入工程に用
いる不純物の導電型は、半導体基板１０の導電型と反対
の導電型の不純物を用い、本実施例では、Ｎ型の不純物
が用いられる。ソース・ドレイン領域は、いわゆるＬＤ
Ｄ構造とすることが好ましい。
導電層を順次エッチング加工し、各メモリセルトランジ
スタ毎に、ワード線と成るコントロールゲート２４、中
間絶縁層２３およびフローティングゲート２２を得る。
次に、コントロールゲート２４をマスクとして、自己整
合的にソース・ドレイン領域２６（図７（Ｂ）参照）を
形成するためのイオン注入を行う。イオン注入工程に用
いる不純物の導電型は、半導体基板１０の導電型と反対
の導電型の不純物を用い、本実施例では、Ｎ型の不純物
が用いられる。ソース・ドレイン領域は、いわゆるＬＤ
Ｄ構造とすることが好ましい。
【００４０】次に、図７（Ｂ）に示すように、コントロ
ールゲート２４の上に、層間絶縁層２８をＣＶＤ法など
で堆積させる。この層間絶縁層２８は、たとえば酸化シ
リコン層、窒化シリコン層、ＰＳＧ層、ＢＰＳＧ層など
で構成される。この層間絶縁層２８の膜厚は、特に限定
されず、たとえば２００〜３００ｎｍ程度である。次
に、この層間絶縁層２８に対し、ビット線用コンタクト
ホール３０，３２をエッチングなどの手段で形成する。
ールゲート２４の上に、層間絶縁層２８をＣＶＤ法など
で堆積させる。この層間絶縁層２８は、たとえば酸化シ
リコン層、窒化シリコン層、ＰＳＧ層、ＢＰＳＧ層など
で構成される。この層間絶縁層２８の膜厚は、特に限定
されず、たとえば２００〜３００ｎｍ程度である。次
に、この層間絶縁層２８に対し、ビット線用コンタクト
ホール３０，３２をエッチングなどの手段で形成する。
【００４１】次いで、コンタクトホール３０，３２内に
入り込むように、ビット線となる金属配線層を形成す
る。金属配線層は、たとえばＡｌ−１％Ｓｉなどで構成
される。本実施例によれば、ストレスリーク電流耐性に
優れたゲート絶縁膜（トンネル酸化膜）を有する不揮発
性半導体メモリ装置を製造することができる。
入り込むように、ビット線となる金属配線層を形成す
る。金属配線層は、たとえばＡｌ−１％Ｓｉなどで構成
される。本実施例によれば、ストレスリーク電流耐性に
優れたゲート絶縁膜（トンネル酸化膜）を有する不揮発
性半導体メモリ装置を製造することができる。
【００４２】以上、本発明を好適な実施例に基づき説明
したが、本発明は、これらの実施例に限定されるもので
はない。加湿酸化法としては、たとえば酸素、窒素、ア
ルゴン等のキャリアガスに水蒸気を混ぜ、あるいは乾燥
酸素を水バブラに通す従来の加湿酸素法を採用する事が
できる。また、窒化処理の条件はあくまで例示であり、
雰囲気としてＮ2 Ｏ以外にＮＯやＮＯ2 等の酸化窒素を
一種類または複数種混合して用いることができる。さら
に窒化処理の加熱方法も赤外線照射装置以外に、従来の
拡散炉による処理も可能であり、その際には窒化の温度
や時間を適宜変更することができるのは言うまでもな
い。
したが、本発明は、これらの実施例に限定されるもので
はない。加湿酸化法としては、たとえば酸素、窒素、ア
ルゴン等のキャリアガスに水蒸気を混ぜ、あるいは乾燥
酸素を水バブラに通す従来の加湿酸素法を採用する事が
できる。また、窒化処理の条件はあくまで例示であり、
雰囲気としてＮ2 Ｏ以外にＮＯやＮＯ2 等の酸化窒素を
一種類または複数種混合して用いることができる。さら
に窒化処理の加熱方法も赤外線照射装置以外に、従来の
拡散炉による処理も可能であり、その際には窒化の温度
や時間を適宜変更することができるのは言うまでもな
い。
【００４３】さらに、本発明の方法により得られるシリ
コン系絶縁膜は、必ずしも単層で用いることなく、その
他の膜との積層絶縁膜として用いることもできる。さら
にまた、本発明の方法により得られる膜が用いられるデ
バイスは、ＥＥＰＲＯＭなどの不揮発性半導体メモリ装
置に限定されず、ストレスリーク電流耐性が要求される
その他のデバイスにも適用することができる。
コン系絶縁膜は、必ずしも単層で用いることなく、その
他の膜との積層絶縁膜として用いることもできる。さら
にまた、本発明の方法により得られる膜が用いられるデ
バイスは、ＥＥＰＲＯＭなどの不揮発性半導体メモリ装
置に限定されず、ストレスリーク電流耐性が要求される
その他のデバイスにも適用することができる。
【００４４】
【発明の効果】本発明に係るシリコン系絶縁膜の形成方
法では、捕獲単位の原因と考えられているＳｉやＯのダ
ングリングボンドを窒素で終端することができ、シリコ
ン系絶縁膜のストレスリーク電流耐性を向上させること
ができる。
法では、捕獲単位の原因と考えられているＳｉやＯのダ
ングリングボンドを窒素で終端することができ、シリコ
ン系絶縁膜のストレスリーク電流耐性を向上させること
ができる。
【００４５】また、本発明では、シリコン酸化膜に窒化
処理をする温度や時間を制御させることによって、酸化
膜中および酸化膜とシリコン基板との界面付近に導入さ
れる窒素の濃度を制御することにより、トランジスタ特
性を低下させることなく、ストレスリーク電流耐性を向
上させることができる。
処理をする温度や時間を制御させることによって、酸化
膜中および酸化膜とシリコン基板との界面付近に導入さ
れる窒素の濃度を制御することにより、トランジスタ特
性を低下させることなく、ストレスリーク電流耐性を向
上させることができる。
【００４６】また、本発明では、窒化処理の雰囲気とし
て、一酸化窒素（ＮＯ）、二酸化窒素（ＮＯ2 ）、また
は一酸化二窒素（Ｎ2 Ｏ）の形態のガスを用いた場合、
窒化処理中に膜に水素が混入することを防ぎ、得られる
シリコン系絶縁膜のストレスリーク電流耐性をさらに向
上させることができる。
て、一酸化窒素（ＮＯ）、二酸化窒素（ＮＯ2 ）、また
は一酸化二窒素（Ｎ2 Ｏ）の形態のガスを用いた場合、
窒化処理中に膜に水素が混入することを防ぎ、得られる
シリコン系絶縁膜のストレスリーク電流耐性をさらに向
上させることができる。
【００４７】さらに、本発明において、シリコン酸化膜
を加湿酸化法により形成した場合、最終的に得られるシ
リコン系絶縁膜のストレスリーク電流耐性は、さらに向
上する。
を加湿酸化法により形成した場合、最終的に得られるシ
リコン系絶縁膜のストレスリーク電流耐性は、さらに向
上する。
【図１】（Ａ）〜（Ｃ）は本発明に係るシリコン系絶縁
膜の形成方法を説明するための半導体基板等の模式的な
一部断面図である。
膜の形成方法を説明するための半導体基板等の模式的な
一部断面図である。
【図２】電流・電圧特性およびストレスリーク電流の測
定のために使用した回路の模式図である。
定のために使用した回路の模式図である。
【図３】実施例１（ｆ）および比較例１にて説明した方
法で形成されたシリコン系絶縁膜の、ストレス印加前後
における電流・電圧特性の測定結果を示す図である。
法で形成されたシリコン系絶縁膜の、ストレス印加前後
における電流・電圧特性の測定結果を示す図である。
【図４】実施例１、比較例１および比較例２にて説明し
た方法で形成されたシリコン系絶縁膜のストレスリーク
電流の、窒素濃度との相関を示す図である。
た方法で形成されたシリコン系絶縁膜のストレスリーク
電流の、窒素濃度との相関を示す図である。
【図５】実施例１（ｆ）にて説明した方法で形成された
シリコン系絶縁膜のＳＩＭＳによる分析結果を示す図で
ある。
シリコン系絶縁膜のＳＩＭＳによる分析結果を示す図で
ある。
【図６】実施例１（ｆ）および比較例１にて説明した方
法で形成されたシリコン系絶縁膜のストレスリーク電流
の、許容限界との比較を示す図である。
法で形成されたシリコン系絶縁膜のストレスリーク電流
の、許容限界との比較を示す図である。
【図７】（Ａ），（Ｂ）は本発明の他の実施例に係る不
揮発性半導体メモリ装置の製造過程を示す図である。
揮発性半導体メモリ装置の製造過程を示す図である。
１０… 半導体基板 １２… シリコン酸化膜 １３… シリコン系絶縁膜 １４… ゲート電極 ２０… 素子分離領域 ２２… フローティングゲート ２４… コントロールゲート ２６… ソース・ドレイン領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/318
Claims (11)
- 【請求項１】 シリコン基板を酸化することによりシリ
コン酸化膜を形成後、酸化窒素雰囲気中で該シリコン酸
化膜を窒化処理することにより、所望のストレスリーク
電流耐性を、膜に導入された窒素の濃度によって制御す
ることを特徴とするシリコン系絶縁膜の形成方法。 - 【請求項２】 前記窒化処理によって、シリコン酸化膜
中、またはシリコン酸化膜とシリコン基板との界面付近
に導入される窒素の濃度は、１×１０20ａｔｏｍｓ／ｃ
ｍ3 以上であることを特徴とする請求項１記載のシリコ
ン系絶縁膜の形成方法。 - 【請求項３】 前記窒化処理によってシリコン酸化膜
中、またはシリコン酸化膜とシリコン基板との界面付近
に導入される水素の濃度は、５×１０20ａｔｏｍｓ／ｃ
ｍ3 以下であることを特徴とする請求項１または請求項
２記載のシリコン系絶縁膜の形成方法。 - 【請求項４】 前記酸化窒素雰囲気は、一酸化窒素（Ｎ
Ｏ）、二酸化窒素（ＮＯ2 ）、または一酸化二窒素（Ｎ
2 Ｏ）の形態のガスを含む雰囲気であることを特徴とす
る請求項１〜３のいずれかに記載のシリコン系絶縁膜の
形成方法。 - 【請求項５】 前記窒化処理は、８００〜１２００°Ｃ
の温度範囲で行われることを特徴とする請求項１〜４の
いずれかに記載のシリコン系絶縁膜の形成方法。 - 【請求項６】 前記窒化処理は、赤外線照射により加熱
されることを特徴とする請求項１〜５のいずれかに記載
のシリコン系絶縁膜の形成方法。 - 【請求項７】 前記窒化処理後のシリコン系絶縁膜の膜
厚は、５〜１０ｎｍの範囲内であることを特徴とする請
求項１〜６のいずれかに記載のシリコン系絶縁膜の形成
方法。 - 【請求項８】 前記シリコン酸化膜の形成方法は、加湿
酸化法であることを特徴とする請求項１〜７のいずれか
に記載のシリコン系絶縁膜の形成方法。 - 【請求項９】 前記請求項１〜８のいずれかの方法を用
いて成膜したシリコン系絶縁膜を有する半導体装置。 - 【請求項１０】 シリコン基板の表面に、前記請求項１
〜８のいずれかの方法を用いてシリコン系絶縁膜から成
るゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜の表面にフローティングゲートを形成
する工程と、 前記フローティングゲートの表面に中間絶縁膜を形成す
る工程と、 前記中間絶縁膜の表面にコントロールゲートを形成する
工程とを有する不揮発性半導体メモリ装置の製造方法。 - 【請求項１１】 前記請求項１０に記載の方法を用いて
製造された不揮発性半導体メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14500495A JPH08340056A (ja) | 1995-06-12 | 1995-06-12 | シリコン系絶縁膜の形成方法と半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14500495A JPH08340056A (ja) | 1995-06-12 | 1995-06-12 | シリコン系絶縁膜の形成方法と半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08340056A true JPH08340056A (ja) | 1996-12-24 |
Family
ID=15375232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14500495A Pending JPH08340056A (ja) | 1995-06-12 | 1995-06-12 | シリコン系絶縁膜の形成方法と半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08340056A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489649B2 (en) | 1996-12-26 | 2002-12-03 | Hitachi, Ltd. | Semiconductor device having nonvolatile memory and method of manufacturing thereof |
| JP2002353343A (ja) * | 2001-05-29 | 2002-12-06 | Nec Corp | 半導体装置およびその製造方法 |
| JP2006080484A (ja) * | 2004-09-10 | 2006-03-23 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
| JP2006319352A (ja) * | 2000-03-22 | 2006-11-24 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| JP2007142450A (ja) * | 2000-03-22 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置の製造方法 |
| WO2009034605A1 (ja) * | 2007-09-10 | 2009-03-19 | Renesas Technology Corp. | 不揮発性半導体記憶装置およびその製造方法 |
-
1995
- 1995-06-12 JP JP14500495A patent/JPH08340056A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489649B2 (en) | 1996-12-26 | 2002-12-03 | Hitachi, Ltd. | Semiconductor device having nonvolatile memory and method of manufacturing thereof |
| US6596585B2 (en) | 1996-12-26 | 2003-07-22 | Hitachi, Ltd. | Method of manufacturing semiconductor device |
| US6764902B2 (en) | 1996-12-26 | 2004-07-20 | Renesas Technology Corp. | Method of manufacturing semiconductor device |
| US7075139B2 (en) | 1996-12-26 | 2006-07-11 | Hitachi, Ltd. | Method of manufacturing semiconductor device |
| JP2006319352A (ja) * | 2000-03-22 | 2006-11-24 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| JP2007142450A (ja) * | 2000-03-22 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置の製造方法 |
| JP2002353343A (ja) * | 2001-05-29 | 2002-12-06 | Nec Corp | 半導体装置およびその製造方法 |
| JP2006080484A (ja) * | 2004-09-10 | 2006-03-23 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
| WO2009034605A1 (ja) * | 2007-09-10 | 2009-03-19 | Renesas Technology Corp. | 不揮発性半導体記憶装置およびその製造方法 |
| US8053826B2 (en) | 2007-09-10 | 2011-11-08 | Renesas Electronics Corporation | Non-volatile semiconductor memory device and method of manufacturing the same |
| JP5103478B2 (ja) * | 2007-09-10 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436481A (en) | MOS-type semiconductor device and method of making the same | |
| US5712208A (en) | Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants | |
| US6365458B1 (en) | Semiconductor memory device and method of manufacturing the same | |
| US7060594B2 (en) | Memory device and method of manufacturing including deuterated oxynitride charge trapping structure | |
| US7109103B2 (en) | Semiconductor device and method of manufacturing the same | |
| US4011576A (en) | Nonvolatile semiconductor memory devices | |
| JP2656986B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR101107398B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20000018524A (ko) | 비휘발성 메모리 소자 및 그의 제조방법 | |
| Haddad et al. | Improvement of thin-gate oxide integrity using through-silicon-gate nitrogen ion implantation | |
| Bu et al. | Effects of two-step high temperature deuterium anneals on SONOS nonvolatile memory devices | |
| JPH08340056A (ja) | シリコン系絶縁膜の形成方法と半導体装置 | |
| JP3406811B2 (ja) | 半導体装置及びその製造方法 | |
| JP4594554B2 (ja) | 半導体装置およびその製造方法 | |
| JP2691385B2 (ja) | 半導体メモリー装置 | |
| JP3802945B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH07193059A (ja) | 半導体装置の製造方法 | |
| JPH0992738A (ja) | 半導体装置およびその製造方法 | |
| JP3041065B2 (ja) | 絶縁膜形成方法 | |
| JP3041066B2 (ja) | 絶縁膜形成方法 | |
| US20060094257A1 (en) | Low thermal budget dielectric stack for SONOS nonvolatile memories | |
| JP3429567B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPH10189775A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2000232170A (ja) | 半導体装置およびその製造方法 | |
| JPH07321237A (ja) | 半導体装置の製造方法 |