JPH08340694A - アクチュエータ駆動回路 - Google Patents
アクチュエータ駆動回路Info
- Publication number
- JPH08340694A JPH08340694A JP7143694A JP14369495A JPH08340694A JP H08340694 A JPH08340694 A JP H08340694A JP 7143694 A JP7143694 A JP 7143694A JP 14369495 A JP14369495 A JP 14369495A JP H08340694 A JPH08340694 A JP H08340694A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- voltage
- field effect
- actuator drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 57
- 230000005669 field effect Effects 0.000 claims abstract description 29
- 238000007599 discharging Methods 0.000 claims abstract description 6
- 230000010355 oscillation Effects 0.000 claims description 9
- 230000000295 complement effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- QCWQUWUCARNNRI-UHFFFAOYSA-N 3-ethyl-5,5,8,8-tetramethyl-6,7-dihydronaphthalene-2-carbaldehyde Chemical compound CC1(C)CCC(C)(C)C2=C1C=C(C=O)C(CC)=C2 QCWQUWUCARNNRI-UHFFFAOYSA-N 0.000 description 2
- 101150064813 ETT1 gene Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
Landscapes
- Control Of Direct Current Motors (AREA)
Abstract
(57)【要約】
【目的】 ＰＷＭ波のデューティ比の範囲を制限する必
要がなく、デューティ比制限回路が不要なアクチュエー
タ駆動回路の提供。 【構成】 アクチュエータＭへ給電して駆動するため
に、電界効果トランジスタＴ1 〜Ｔ4 をＰＷＭ波でオン
／オフし、第１の電圧維持回路Ｄ1 ，Ｒ1 ，Ｃ1，Ｄ3
，Ｒ3 ，Ｃ3 が、ＰＷＭ波に従って電界効果トランジ
スタＴ1 ，Ｔ3 をオンさせるために必要なゲート電圧を
維持するアクチュエータ駆動回路。コンデンサＣ2 ，Ｃ
4 を有し、第１の電圧維持回路Ｄ1 ，Ｒ1 ，Ｃ1 ，Ｄ3
，Ｒ3 ，Ｃ3を補完して、電界効果トランジスタＴ1 ，
Ｔ3 をオンさせるために必要なゲート電圧を、コンデン
サＣ2 ，Ｃ4 を充放電させることにより維持する第２の
電圧維持回路Ｄ7 ，Ｃ2 ，Ｒ5 ，Ｄ5 ，Ｄ8 ，Ｃ4 ，Ｒ
6 ，Ｄ6 と、コンデンサＣ2 ，Ｃ4 を充放電させるため
の発振回路１０とを備える構成である。
要がなく、デューティ比制限回路が不要なアクチュエー
タ駆動回路の提供。 【構成】 アクチュエータＭへ給電して駆動するため
に、電界効果トランジスタＴ1 〜Ｔ4 をＰＷＭ波でオン
／オフし、第１の電圧維持回路Ｄ1 ，Ｒ1 ，Ｃ1，Ｄ3
，Ｒ3 ，Ｃ3 が、ＰＷＭ波に従って電界効果トランジ
スタＴ1 ，Ｔ3 をオンさせるために必要なゲート電圧を
維持するアクチュエータ駆動回路。コンデンサＣ2 ，Ｃ
4 を有し、第１の電圧維持回路Ｄ1 ，Ｒ1 ，Ｃ1 ，Ｄ3
，Ｒ3 ，Ｃ3を補完して、電界効果トランジスタＴ1 ，
Ｔ3 をオンさせるために必要なゲート電圧を、コンデン
サＣ2 ，Ｃ4 を充放電させることにより維持する第２の
電圧維持回路Ｄ7 ，Ｃ2 ，Ｒ5 ，Ｄ5 ，Ｄ8 ，Ｃ4 ，Ｒ
6 ，Ｄ6 と、コンデンサＣ2 ，Ｃ4 を充放電させるため
の発振回路１０とを備える構成である。
Description
【０００１】
【産業上の利用分野】本発明は、モータ等のアクチュエ
ータを電界効果トランジスタによりＰＷＭ駆動するアク
チュエータ駆動回路の改良に関するものである。
ータを電界効果トランジスタによりＰＷＭ駆動するアク
チュエータ駆動回路の改良に関するものである。
【０００２】
【従来の技術】図４は、電動パワーステアリング装置に
使用される従来のアクチュエータ駆動回路の１例の概略
構成を示した回路図である。アクチュエータ駆動回路
は、ブリッジ接続されたＮチャネル形ＦＥＴ（電界効果
トランジスタ）Ｔ1 〜Ｔ4 の、Ｎチャネル形ＦＥＴ Ｔ
1 ，Ｔ2 の接続点とＮチャネル形ＦＥＴ Ｔ3 ，Ｔ4 の
接続点とを橋絡するようにモータＭが接続されている。
Ｎチャネル形ＦＥＴ Ｔ1 〜Ｔ4 の各ゲートは、それぞ
れ抵抗Ｒ1 〜Ｒ4 を通じて電源電圧Ｖccが与えられると
共に、それぞれＮＰＮトランジスタＴｒ1 〜Ｔｒ4 のコ
レクタに接続されている。ＮＰＮトランジスタＴｒ1 〜
Ｔｒ4 の各エミッタは接地されている。
使用される従来のアクチュエータ駆動回路の１例の概略
構成を示した回路図である。アクチュエータ駆動回路
は、ブリッジ接続されたＮチャネル形ＦＥＴ（電界効果
トランジスタ）Ｔ1 〜Ｔ4 の、Ｎチャネル形ＦＥＴ Ｔ
1 ，Ｔ2 の接続点とＮチャネル形ＦＥＴ Ｔ3 ，Ｔ4 の
接続点とを橋絡するようにモータＭが接続されている。
Ｎチャネル形ＦＥＴ Ｔ1 〜Ｔ4 の各ゲートは、それぞ
れ抵抗Ｒ1 〜Ｒ4 を通じて電源電圧Ｖccが与えられると
共に、それぞれＮＰＮトランジスタＴｒ1 〜Ｔｒ4 のコ
レクタに接続されている。ＮＰＮトランジスタＴｒ1 〜
Ｔｒ4 の各エミッタは接地されている。
【０００３】ＮＰＮトランジスタＴｒ1 〜Ｔｒ4 は、Ｐ
ＷＭ（パルス幅変調）波発生回路（図示せず）からのＰ
ＷＭ波信号を各ベースへ与えられて、それぞれオン／オ
フされる。ＮＰＮトランジスタＴｒ1 〜Ｔｒ4 がオンさ
れるときはそのコレクタにゲートが接続されたＮチャネ
ル形ＦＥＴをそれぞれオフにし、オフされるときはオン
にする。ＮＰＮトランジスタＴｒ1 〜Ｔｒ4 の各ベース
は、モータＭを介してそれぞれ直列接続の関係になる２
対のＮチャネル形ＦＥＴ Ｔ1 ：Ｔ4 ，Ｔ3 ：Ｔ2 が、
図５に示すように相補の関係で駆動されるように、それ
ぞれＰＷＭ波信号を与えられる。電源電圧Ｖcc側のＮチ
ャネル形ＦＥＴ Ｔ1 ，Ｔ3 は、各ドレインに電源電圧
Ｖccが与えられ、接地側のＮチャネル形ＦＥＴ Ｔ2 ，
Ｔ4 は、各ソースが接地されている。
ＷＭ（パルス幅変調）波発生回路（図示せず）からのＰ
ＷＭ波信号を各ベースへ与えられて、それぞれオン／オ
フされる。ＮＰＮトランジスタＴｒ1 〜Ｔｒ4 がオンさ
れるときはそのコレクタにゲートが接続されたＮチャネ
ル形ＦＥＴをそれぞれオフにし、オフされるときはオン
にする。ＮＰＮトランジスタＴｒ1 〜Ｔｒ4 の各ベース
は、モータＭを介してそれぞれ直列接続の関係になる２
対のＮチャネル形ＦＥＴ Ｔ1 ：Ｔ4 ，Ｔ3 ：Ｔ2 が、
図５に示すように相補の関係で駆動されるように、それ
ぞれＰＷＭ波信号を与えられる。電源電圧Ｖcc側のＮチ
ャネル形ＦＥＴ Ｔ1 ，Ｔ3 は、各ドレインに電源電圧
Ｖccが与えられ、接地側のＮチャネル形ＦＥＴ Ｔ2 ，
Ｔ4 は、各ソースが接地されている。
【０００４】このようなアクチュエータ駆動回路では、
例えば、図４に示すように、Ｎチャネル形ＦＥＴ Ｔ1
，Ｔ4 がオン、Ｎチャネル形ＦＥＴ Ｔ3 ，Ｔ2 がオ
フになり、モータ電流が実線のように流れるとき、Ｎチ
ャネル形ＦＥＴ Ｔ1 のゲート電圧ＶG ≒Ｖcc、ソース
電圧ＶS ≒Ｖccとなり、ゲート・ソース間電圧ＶGSが０
Ｖに近くなって、Ｎチャネル形ＦＥＴ Ｔ1 のオン抵抗
が増大し、ＦＥＴの熱破壊を起こすことがある。そのた
め、従来は、Ｎチャネル形ＦＥＴ Ｔ1 ，Ｔ3 がそれぞ
れオンのときに、オン抵抗が増大しないゲート・ソース
間電圧ＶGSを維持できるように、図６に示すように、Ｎ
チャネル形ＦＥＴ Ｔ1 ，Ｔ3 にそれぞれブートストラ
ップ回路を付加している。
例えば、図４に示すように、Ｎチャネル形ＦＥＴ Ｔ1
，Ｔ4 がオン、Ｎチャネル形ＦＥＴ Ｔ3 ，Ｔ2 がオ
フになり、モータ電流が実線のように流れるとき、Ｎチ
ャネル形ＦＥＴ Ｔ1 のゲート電圧ＶG ≒Ｖcc、ソース
電圧ＶS ≒Ｖccとなり、ゲート・ソース間電圧ＶGSが０
Ｖに近くなって、Ｎチャネル形ＦＥＴ Ｔ1 のオン抵抗
が増大し、ＦＥＴの熱破壊を起こすことがある。そのた
め、従来は、Ｎチャネル形ＦＥＴ Ｔ1 ，Ｔ3 がそれぞ
れオンのときに、オン抵抗が増大しないゲート・ソース
間電圧ＶGSを維持できるように、図６に示すように、Ｎ
チャネル形ＦＥＴ Ｔ1 ，Ｔ3 にそれぞれブートストラ
ップ回路を付加している。
【０００５】Ｎチャネル形ＦＥＴ Ｔ1 に付加されたブ
ートストラップ回路は、抵抗Ｒ1 と電源電圧Ｖccとの間
に順方向のダイオードＤ1 が接続され、抵抗Ｒ1 及びダ
イオードＤ1 の接続点とＮチャネル形ＦＥＴ Ｔ1 のソ
ースとの間にコンデンサＣ1が接続された構成である。
Ｎチャネル形ＦＥＴ Ｔ3 に付加されたブートストラッ
プ回路は、同様に、抵抗Ｒ3 と電源電圧Ｖccとの間に順
方向のダイオードＤ3 が接続され、抵抗Ｒ3 及びダイオ
ードＤ3 の接続点とＮチャネル形ＦＥＴ Ｔ3 のソース
との間にコンデンサＣ3 が接続された構成である。
ートストラップ回路は、抵抗Ｒ1 と電源電圧Ｖccとの間
に順方向のダイオードＤ1 が接続され、抵抗Ｒ1 及びダ
イオードＤ1 の接続点とＮチャネル形ＦＥＴ Ｔ1 のソ
ースとの間にコンデンサＣ1が接続された構成である。
Ｎチャネル形ＦＥＴ Ｔ3 に付加されたブートストラッ
プ回路は、同様に、抵抗Ｒ3 と電源電圧Ｖccとの間に順
方向のダイオードＤ3 が接続され、抵抗Ｒ3 及びダイオ
ードＤ3 の接続点とＮチャネル形ＦＥＴ Ｔ3 のソース
との間にコンデンサＣ3 が接続された構成である。
【０００６】Ｎチャネル形ＦＥＴ Ｔ1 に付加されたブ
ートストラップ回路は、例えば、図６に示すように、Ｎ
チャネル形ＦＥＴ Ｔ3 ，Ｔ2 がオン、Ｎチャネル形Ｆ
ＥＴＴ1 ，Ｔ4 がオフになり、モータ電流が実線のよう
に流れるとき、電源電圧Ｖcc、ダイオードＤ1 、コンデ
ンサＣ1 、Ｎチャネル形ＦＥＴ Ｔ1 のソース（≒０
Ｖ）の破線に示す経路で、コンデンサＣ1 が充電され、
コンデンサＣ1 の両端子間電圧は略Ｖccになる。
ートストラップ回路は、例えば、図６に示すように、Ｎ
チャネル形ＦＥＴ Ｔ3 ，Ｔ2 がオン、Ｎチャネル形Ｆ
ＥＴＴ1 ，Ｔ4 がオフになり、モータ電流が実線のよう
に流れるとき、電源電圧Ｖcc、ダイオードＤ1 、コンデ
ンサＣ1 、Ｎチャネル形ＦＥＴ Ｔ1 のソース（≒０
Ｖ）の破線に示す経路で、コンデンサＣ1 が充電され、
コンデンサＣ1 の両端子間電圧は略Ｖccになる。
【０００７】次に、図７に示すように、Ｎチャネル形Ｆ
ＥＴ Ｔ3 ，Ｔ2 がオフ、Ｎチャネル形ＦＥＴ Ｔ1 ，
Ｔ4 がオンになり、モータ電流が実線のように流れると
き、Ｎチャネル形ＦＥＴ Ｔ1 のソース、コンデンサＣ
1 、抵抗Ｒ1 、Ｎチャネル形ＦＥＴ Ｔ1 のゲートの破
線に示す経路で（このとき、ＮＰＮトランジスタＴｒ1
はオフである）、コンデンサＣ1 の両端子間電圧（≒Ｖ
cc）が印加される。このとき、Ｎチャネル形ＦＥＴ Ｔ
1 のソース電圧ＶS ≒Ｖccであるので、Ｎチャネル形Ｆ
ＥＴ Ｔ1 のゲートには略２Ｖccの電圧が印加され、オ
ン抵抗が増大しないゲート・ソース間電圧ＶGSが維持さ
れる。Ｎチャネル形ＦＥＴ Ｔ3 に付加されたブートス
トラップ回路の動作も同様である。
ＥＴ Ｔ3 ，Ｔ2 がオフ、Ｎチャネル形ＦＥＴ Ｔ1 ，
Ｔ4 がオンになり、モータ電流が実線のように流れると
き、Ｎチャネル形ＦＥＴ Ｔ1 のソース、コンデンサＣ
1 、抵抗Ｒ1 、Ｎチャネル形ＦＥＴ Ｔ1 のゲートの破
線に示す経路で（このとき、ＮＰＮトランジスタＴｒ1
はオフである）、コンデンサＣ1 の両端子間電圧（≒Ｖ
cc）が印加される。このとき、Ｎチャネル形ＦＥＴ Ｔ
1 のソース電圧ＶS ≒Ｖccであるので、Ｎチャネル形Ｆ
ＥＴ Ｔ1 のゲートには略２Ｖccの電圧が印加され、オ
ン抵抗が増大しないゲート・ソース間電圧ＶGSが維持さ
れる。Ｎチャネル形ＦＥＴ Ｔ3 に付加されたブートス
トラップ回路の動作も同様である。
【０００８】
【発明が解決しようとする課題】ところが、ＰＷＭ波の
デューティ比が１００％（又は０％）のときは、オンに
なるＮチャネル形ＦＥＴ側のブートストラップ回路は、
コンデンサが充電される時間が無くなり、時間が経過す
るに従い、Ｎチャネル形ＦＥＴのゲート・ソース間のリ
ーク電流、ＮＰＮトランジスタのリーク電流等により、
コンデンサが放電し、ゲート・ソース間電圧ＶGSが低下
して、オン抵抗が増大する。そのため、従来は、ＰＷＭ
波のデューティ比が１００％及び１００％近くにならな
いようにするためのデューティ比範囲制限回路を設けて
デューティ比の範囲を制限しており、それだけアクチュ
エータの最大出力が制限される問題があった。本発明
は、上述の事情に鑑みてなされたものであり、ＰＷＭ波
のデューティ比の範囲を制限する必要がなく、従って、
デューティ比制限回路が不要なアクチュエータ駆動回路
を提供することを目的とする。
デューティ比が１００％（又は０％）のときは、オンに
なるＮチャネル形ＦＥＴ側のブートストラップ回路は、
コンデンサが充電される時間が無くなり、時間が経過す
るに従い、Ｎチャネル形ＦＥＴのゲート・ソース間のリ
ーク電流、ＮＰＮトランジスタのリーク電流等により、
コンデンサが放電し、ゲート・ソース間電圧ＶGSが低下
して、オン抵抗が増大する。そのため、従来は、ＰＷＭ
波のデューティ比が１００％及び１００％近くにならな
いようにするためのデューティ比範囲制限回路を設けて
デューティ比の範囲を制限しており、それだけアクチュ
エータの最大出力が制限される問題があった。本発明
は、上述の事情に鑑みてなされたものであり、ＰＷＭ波
のデューティ比の範囲を制限する必要がなく、従って、
デューティ比制限回路が不要なアクチュエータ駆動回路
を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の第１発明に係る
アクチュエータ駆動回路は、アクチュエータへ給電して
駆動するために、電界効果トランジスタをＰＷＭ波でオ
ン／オフし、第１の電圧維持回路が、前記ＰＷＭ波に従
って前記電界効果トランジスタをオンさせるために必要
なゲート電圧を維持するアクチュエータ駆動回路におい
て、コンデンサを有し、前記第１の電圧維持回路を補完
して、前記電界効果トランジスタをオンさせるために必
要なゲート電圧を、前記コンデンサを充放電させること
により維持する第２の電圧維持回路と、前記コンデンサ
を充放電させるための信号を出力する発振回路とを備え
ることを特徴とする。
アクチュエータ駆動回路は、アクチュエータへ給電して
駆動するために、電界効果トランジスタをＰＷＭ波でオ
ン／オフし、第１の電圧維持回路が、前記ＰＷＭ波に従
って前記電界効果トランジスタをオンさせるために必要
なゲート電圧を維持するアクチュエータ駆動回路におい
て、コンデンサを有し、前記第１の電圧維持回路を補完
して、前記電界効果トランジスタをオンさせるために必
要なゲート電圧を、前記コンデンサを充放電させること
により維持する第２の電圧維持回路と、前記コンデンサ
を充放電させるための信号を出力する発振回路とを備え
ることを特徴とする。
【００１０】第２発明に係るアクチュエータ駆動回路
は、第１の電圧維持回路はブートストラップ回路及びチ
ャージポンプ回路の何れかであり、第２の電圧維持回路
はチャージポンプ回路であることを特徴とする。
は、第１の電圧維持回路はブートストラップ回路及びチ
ャージポンプ回路の何れかであり、第２の電圧維持回路
はチャージポンプ回路であることを特徴とする。
【００１１】第３発明に係るアクチュエータ駆動回路
は、ブリッジ接続された電界効果トランジスタを橋絡す
るようにアクチュエータを接続し、前記電界効果トラン
ジスタの内の電源側に設けられた電界効果トランジスタ
それぞれに、ＰＷＭ波に従ってオンさせるために必要な
ゲート電圧を維持するブートストラップ回路を備えて、
前記アクチュエータを介して直列接続された前記電界効
果トランジスタの内の１対を前記ＰＷＭ波により選択的
にオンさせるアクチュエータ駆動回路において、前記電
源側に設けられた電界効果トランジスタそれぞれに付加
され、それをオンさせるために必要なゲート電圧を、そ
れぞれの前記ブートストラップ回路を補完して維持する
チャージポンプ回路と、該チャージポンプ回路を作動さ
せる発振回路とを備えることを特徴とする。
は、ブリッジ接続された電界効果トランジスタを橋絡す
るようにアクチュエータを接続し、前記電界効果トラン
ジスタの内の電源側に設けられた電界効果トランジスタ
それぞれに、ＰＷＭ波に従ってオンさせるために必要な
ゲート電圧を維持するブートストラップ回路を備えて、
前記アクチュエータを介して直列接続された前記電界効
果トランジスタの内の１対を前記ＰＷＭ波により選択的
にオンさせるアクチュエータ駆動回路において、前記電
源側に設けられた電界効果トランジスタそれぞれに付加
され、それをオンさせるために必要なゲート電圧を、そ
れぞれの前記ブートストラップ回路を補完して維持する
チャージポンプ回路と、該チャージポンプ回路を作動さ
せる発振回路とを備えることを特徴とする。
【００１２】
【作用】本発明の第１発明に係るアクチュエータ駆動回
路では、第２の電圧維持回路は、第１の電圧維持回路を
補完して、電界効果トランジスタをオンさせるために必
要なゲート電圧を、発振回路が出力する信号でコンデン
サを充放電させることにより維持する。これにより、電
界効果トランジスタをＰＷＭ波に従ってオンさせるため
に必要なゲート電圧を、ＰＷＭ波のデューティ比に関係
なく維持することができる。
路では、第２の電圧維持回路は、第１の電圧維持回路を
補完して、電界効果トランジスタをオンさせるために必
要なゲート電圧を、発振回路が出力する信号でコンデン
サを充放電させることにより維持する。これにより、電
界効果トランジスタをＰＷＭ波に従ってオンさせるため
に必要なゲート電圧を、ＰＷＭ波のデューティ比に関係
なく維持することができる。
【００１３】第２発明に係るアクチュエータ駆動回路で
は、ブートストラップ回路及びチャージポンプ回路の何
れかが、従来と同様にＰＷＭ波に従って電界効果トラン
ジスタをオンさせるために必要なゲート電圧を維持し、
チャージポンプ回路が、ＰＷＭ波のデューティ比に関係
なく、電界効果トランジスタをオンさせるために必要な
ゲート電圧を維持する。
は、ブートストラップ回路及びチャージポンプ回路の何
れかが、従来と同様にＰＷＭ波に従って電界効果トラン
ジスタをオンさせるために必要なゲート電圧を維持し、
チャージポンプ回路が、ＰＷＭ波のデューティ比に関係
なく、電界効果トランジスタをオンさせるために必要な
ゲート電圧を維持する。
【００１４】第３発明に係るアクチュエータ駆動回路で
は、電源側に設けられた電界効果トランジスタそれぞれ
に付加されたチャージポンプ回路が、発振回路により作
動されて、それぞれの電界効果トランジスタをオンさせ
るために必要なゲート電圧を維持する。これにより、電
源側に設けられた電界効果トランジスタをＰＷＭ波に従
ってオンさせるために必要なゲート電圧を、ＰＷＭ波の
デューティ比に関係なく維持する。
は、電源側に設けられた電界効果トランジスタそれぞれ
に付加されたチャージポンプ回路が、発振回路により作
動されて、それぞれの電界効果トランジスタをオンさせ
るために必要なゲート電圧を維持する。これにより、電
源側に設けられた電界効果トランジスタをＰＷＭ波に従
ってオンさせるために必要なゲート電圧を、ＰＷＭ波の
デューティ比に関係なく維持する。
【００１５】
【実施例】以下に、本発明をその実施例を示す図面を参
照しながら説明する。図１は、本発明に係るアクチュエ
ータ駆動回路の１実施例の概略構成を示した回路図であ
り、電動パワーステアリング装置に使用する例である。
このアクチュエータ駆動回路は、ブリッジ接続されたＮ
チャネル形ＦＥＴ（電界効果トランジスタ）Ｔ1 〜Ｔ4
の、Ｎチャネル形ＦＥＴ Ｔ1 ，Ｔ2 の接続点とＮチャ
ネル形ＦＥＴ Ｔ3 ，Ｔ4 の接続点とを橋絡するように
モータＭが接続されている。Ｎチャネル形ＦＥＴ Ｔ1
〜Ｔ4 の各ゲートは、それぞれＮＰＮトランジスタＴｒ
1 〜Ｔｒ4 のコレクタに接続されている。ＮＰＮトラン
ジスタＴｒ1 〜Ｔｒ4 の各エミッタは接地されている。
Ｎチャネル形ＦＥＴ Ｔ2 ，Ｔ4 の各ゲートは、それぞ
れ抵抗Ｒ2 ，Ｒ4 を通じて電源電圧Ｖccが与えられてい
る。
照しながら説明する。図１は、本発明に係るアクチュエ
ータ駆動回路の１実施例の概略構成を示した回路図であ
り、電動パワーステアリング装置に使用する例である。
このアクチュエータ駆動回路は、ブリッジ接続されたＮ
チャネル形ＦＥＴ（電界効果トランジスタ）Ｔ1 〜Ｔ4
の、Ｎチャネル形ＦＥＴ Ｔ1 ，Ｔ2 の接続点とＮチャ
ネル形ＦＥＴ Ｔ3 ，Ｔ4 の接続点とを橋絡するように
モータＭが接続されている。Ｎチャネル形ＦＥＴ Ｔ1
〜Ｔ4 の各ゲートは、それぞれＮＰＮトランジスタＴｒ
1 〜Ｔｒ4 のコレクタに接続されている。ＮＰＮトラン
ジスタＴｒ1 〜Ｔｒ4 の各エミッタは接地されている。
Ｎチャネル形ＦＥＴ Ｔ2 ，Ｔ4 の各ゲートは、それぞ
れ抵抗Ｒ2 ，Ｒ4 を通じて電源電圧Ｖccが与えられてい
る。
【００１６】ＮＰＮトランジスタＴｒ1 〜Ｔｒ4 は、Ｐ
ＷＭ（パルス幅変調）波発生回路（図示せず）からのＰ
ＷＭ波信号を各ベースへ与えられて、それぞれオン／オ
フされる。ＮＰＮトランジスタＴｒ1 〜Ｔｒ4 がオンさ
れるときはそのコレクタにゲートが接続されたＮチャネ
ル形ＦＥＴをそれぞれオフにし、オフされるときはオン
にする。ＮＰＮトランジスタＴｒ1 〜Ｔｒ4 の各ベース
は、モータＭを介してそれぞれ直列接続の関係になる２
対のＮチャネル形ＦＥＴ Ｔ1 ：Ｔ4 ，Ｔ3 ：Ｔ2 が、
図５に示すように相補の関係で駆動されるように、それ
ぞれＰＷＭ波信号を与えられる。電源電圧Ｖcc側のＮチ
ャネル形ＦＥＴ Ｔ1 ，Ｔ3 は、各ドレインに電源電圧
Ｖccが与えられ、接地側のＮチャネル形ＦＥＴ Ｔ2 ，
Ｔ4 は、各ソースが接地されている。
ＷＭ（パルス幅変調）波発生回路（図示せず）からのＰ
ＷＭ波信号を各ベースへ与えられて、それぞれオン／オ
フされる。ＮＰＮトランジスタＴｒ1 〜Ｔｒ4 がオンさ
れるときはそのコレクタにゲートが接続されたＮチャネ
ル形ＦＥＴをそれぞれオフにし、オフされるときはオン
にする。ＮＰＮトランジスタＴｒ1 〜Ｔｒ4 の各ベース
は、モータＭを介してそれぞれ直列接続の関係になる２
対のＮチャネル形ＦＥＴ Ｔ1 ：Ｔ4 ，Ｔ3 ：Ｔ2 が、
図５に示すように相補の関係で駆動されるように、それ
ぞれＰＷＭ波信号を与えられる。電源電圧Ｖcc側のＮチ
ャネル形ＦＥＴ Ｔ1 ，Ｔ3 は、各ドレインに電源電圧
Ｖccが与えられ、接地側のＮチャネル形ＦＥＴ Ｔ2 ，
Ｔ4 は、各ソースが接地されている。
【００１７】電源電圧Ｖcc側のＮチャネル形ＦＥＴ Ｔ
1 ，Ｔ3 には、それぞれブートストラップ回路（第１の
電圧維持回路）及びチャージポンプ回路（第２の電圧維
持回路）が付加され、Ｎチャネル形ＦＥＴ Ｔ1 に付加
されたブートストラップ回路は、Ｎチャネル形ＦＥＴ
Ｔ1 のゲートに一方が接続された抵抗Ｒ1 の他方にダイ
オードＤ1 のカソードが接続され、抵抗Ｒ1 及びダイオ
ードＤ1 の接続点とＮチャネル形ＦＥＴ Ｔ1 のソース
との間にコンデンサＣ1 が接続された構成である。Ｎチ
ャネル形ＦＥＴ Ｔ1 に付加されたチャージポンプ回路
は、ダイオードＤ1 のアノードと電源電圧Ｖccとの間に
順方向のダイオードＤ7 が接続され、ダイオードＤ1 ，
Ｄ7 の接続点と、抵抗Ｒ5 を介したＮチャネル形ＦＥＴ
Ｔ1 のソースとの間に、コンデンサＣ2 が接続されて
いる。コンデンサＣ2 と抵抗Ｒ5 との接続点には、ダイ
オードＤ5 のアノードが接続された構成である。
1 ，Ｔ3 には、それぞれブートストラップ回路（第１の
電圧維持回路）及びチャージポンプ回路（第２の電圧維
持回路）が付加され、Ｎチャネル形ＦＥＴ Ｔ1 に付加
されたブートストラップ回路は、Ｎチャネル形ＦＥＴ
Ｔ1 のゲートに一方が接続された抵抗Ｒ1 の他方にダイ
オードＤ1 のカソードが接続され、抵抗Ｒ1 及びダイオ
ードＤ1 の接続点とＮチャネル形ＦＥＴ Ｔ1 のソース
との間にコンデンサＣ1 が接続された構成である。Ｎチ
ャネル形ＦＥＴ Ｔ1 に付加されたチャージポンプ回路
は、ダイオードＤ1 のアノードと電源電圧Ｖccとの間に
順方向のダイオードＤ7 が接続され、ダイオードＤ1 ，
Ｄ7 の接続点と、抵抗Ｒ5 を介したＮチャネル形ＦＥＴ
Ｔ1 のソースとの間に、コンデンサＣ2 が接続されて
いる。コンデンサＣ2 と抵抗Ｒ5 との接続点には、ダイ
オードＤ5 のアノードが接続された構成である。
【００１８】Ｎチャネル形ＦＥＴ Ｔ3 に付加されたブ
ートストラップ回路は、Ｎチャネル形ＦＥＴ Ｔ3 のゲ
ートに一方が接続された抵抗Ｒ3 の他方にダイオードＤ
3 のカソードが接続され、抵抗Ｒ3 及びダイオードＤ3
の接続点とＮチャネル形ＦＥＴ Ｔ3 のソースとの間に
コンデンサＣ3 が接続された構成である。Ｎチャネル形
ＦＥＴ Ｔ3 に付加されたチャージポンプ回路は、ダイ
オードＤ3 のアノードと電源電圧Ｖccとの間に順方向の
ダイオードＤ8 が接続され、ダイオードＤ3 ，Ｄ8 の接
続点と、抵抗Ｒ6 を介したＮチャネル形ＦＥＴ Ｔ3 の
ソースとの間に、コンデンサＣ4 が接続されている。コ
ンデンサＣ4 と抵抗Ｒ6 との接続点には、ダイオードＤ
6 のアノードが接続された構成である。
ートストラップ回路は、Ｎチャネル形ＦＥＴ Ｔ3 のゲ
ートに一方が接続された抵抗Ｒ3 の他方にダイオードＤ
3 のカソードが接続され、抵抗Ｒ3 及びダイオードＤ3
の接続点とＮチャネル形ＦＥＴ Ｔ3 のソースとの間に
コンデンサＣ3 が接続された構成である。Ｎチャネル形
ＦＥＴ Ｔ3 に付加されたチャージポンプ回路は、ダイ
オードＤ3 のアノードと電源電圧Ｖccとの間に順方向の
ダイオードＤ8 が接続され、ダイオードＤ3 ，Ｄ8 の接
続点と、抵抗Ｒ6 を介したＮチャネル形ＦＥＴ Ｔ3 の
ソースとの間に、コンデンサＣ4 が接続されている。コ
ンデンサＣ4 と抵抗Ｒ6 との接続点には、ダイオードＤ
6 のアノードが接続された構成である。
【００１９】ダイオードＤ5 ，Ｄ6 の各カソードは共通
接続され、その接続点は、ＰＷＭ波発生回路１１へ三角
波を与える発振回路１０を構成するＯＰアンプの出力端
子に接続されている。発振回路１０を構成するＯＰアン
プの出力端子は矩形波を出力し、抵抗により負帰還をか
けられコンデンサを介して接地された反転入力端子は、
三角波を出力する。尚、ダイオードＤ5 ，Ｄ6 の各カソ
ードの接続点へ矩形波を与える発振回路は、ＰＷＭ波発
生回路１１へ三角波を与える発振回路１０とは別のもの
を設けても良い。
接続され、その接続点は、ＰＷＭ波発生回路１１へ三角
波を与える発振回路１０を構成するＯＰアンプの出力端
子に接続されている。発振回路１０を構成するＯＰアン
プの出力端子は矩形波を出力し、抵抗により負帰還をか
けられコンデンサを介して接地された反転入力端子は、
三角波を出力する。尚、ダイオードＤ5 ，Ｄ6 の各カソ
ードの接続点へ矩形波を与える発振回路は、ＰＷＭ波発
生回路１１へ三角波を与える発振回路１０とは別のもの
を設けても良い。
【００２０】このような構成のアクチュエータ駆動回路
の動作を、Ｎチャネル形ＦＥＴ Ｔ1 を中心にして、以
下に説明する。ＰＷＭ波のデューティ比が１００％（又
は０％）でない場合は、例えば、図２に示すように、Ｎ
チャネル形ＦＥＴ Ｔ3 ，Ｔ2 がオン、Ｎチャネル形Ｆ
ＥＴＴ1 ，Ｔ4 がオフになり、モータ電流が実線のよう
に流れるとき、電源電圧Ｖcc、ダイオードＤ1 、コンデ
ンサＣ1 、Ｎチャネル形ＦＥＴ Ｔ1 のソース（≒０
Ｖ）の破線に示す経路で、コンデンサＣ1 が充電され、
コンデンサＣ1 の両端子間電圧は略Ｖccになる。
の動作を、Ｎチャネル形ＦＥＴ Ｔ1 を中心にして、以
下に説明する。ＰＷＭ波のデューティ比が１００％（又
は０％）でない場合は、例えば、図２に示すように、Ｎ
チャネル形ＦＥＴ Ｔ3 ，Ｔ2 がオン、Ｎチャネル形Ｆ
ＥＴＴ1 ，Ｔ4 がオフになり、モータ電流が実線のよう
に流れるとき、電源電圧Ｖcc、ダイオードＤ1 、コンデ
ンサＣ1 、Ｎチャネル形ＦＥＴ Ｔ1 のソース（≒０
Ｖ）の破線に示す経路で、コンデンサＣ1 が充電され、
コンデンサＣ1 の両端子間電圧は略Ｖccになる。
【００２１】上述の動作の間、Ｎチャネル形ＦＥＴ Ｔ
1 に付加されたチャージポンプ回路は、発振回路１０か
らの矩形波（デューティ比は５０％）が低電位のとき
は、電源電圧Ｖcc、ダイオードＤ7 、コンデンサＣ2 、
ダイオードＤ5 の経路で、コンデンサＣ2 が充電され、
コンデンサＣ2 の両端子間電圧は略Ｖccになる。発振回
路１０からの矩形波が高電位のときは、ダイオードＤ5
がオフになるが、ダイオードＤ1 のアノード電位が、ダ
イオードＤ7 を通じて略Ｖccに維持されるので、殆ど放
電しない。
1 に付加されたチャージポンプ回路は、発振回路１０か
らの矩形波（デューティ比は５０％）が低電位のとき
は、電源電圧Ｖcc、ダイオードＤ7 、コンデンサＣ2 、
ダイオードＤ5 の経路で、コンデンサＣ2 が充電され、
コンデンサＣ2 の両端子間電圧は略Ｖccになる。発振回
路１０からの矩形波が高電位のときは、ダイオードＤ5
がオフになるが、ダイオードＤ1 のアノード電位が、ダ
イオードＤ7 を通じて略Ｖccに維持されるので、殆ど放
電しない。
【００２２】次に、図３に示すように、Ｎチャネル形Ｆ
ＥＴ Ｔ3 ，Ｔ2 がオフ、Ｎチャネル形ＦＥＴ Ｔ1 ，
Ｔ4 がオンになり、モータ電流が実線のように流れると
き、Ｎチャネル形ＦＥＴ Ｔ1 のソース、コンデンサＣ
1 、抵抗Ｒ1 、Ｎチャネル形ＦＥＴ Ｔ1 のゲートの破
線に示す経路で（このとき、ＮＰＮトランジスタＴｒ1
はオフである）、コンデンサＣ1 の両端子間電圧（≒Ｖ
cc）が印加される。このとき、Ｎチャネル形ＦＥＴ Ｔ
1 のソース電圧ＶS ≒Ｖccであるので、Ｎチャネル形Ｆ
ＥＴ Ｔ1 のゲートには略２Ｖccの電圧が印加され、オ
ン抵抗が増大しないゲート・ソース間電圧ＶGSが維持さ
れる。
ＥＴ Ｔ3 ，Ｔ2 がオフ、Ｎチャネル形ＦＥＴ Ｔ1 ，
Ｔ4 がオンになり、モータ電流が実線のように流れると
き、Ｎチャネル形ＦＥＴ Ｔ1 のソース、コンデンサＣ
1 、抵抗Ｒ1 、Ｎチャネル形ＦＥＴ Ｔ1 のゲートの破
線に示す経路で（このとき、ＮＰＮトランジスタＴｒ1
はオフである）、コンデンサＣ1 の両端子間電圧（≒Ｖ
cc）が印加される。このとき、Ｎチャネル形ＦＥＴ Ｔ
1 のソース電圧ＶS ≒Ｖccであるので、Ｎチャネル形Ｆ
ＥＴ Ｔ1 のゲートには略２Ｖccの電圧が印加され、オ
ン抵抗が増大しないゲート・ソース間電圧ＶGSが維持さ
れる。
【００２３】上述の動作の間、Ｎチャネル形ＦＥＴ Ｔ
1 に付加されたチャージポンプ回路は、発振回路１０か
らの矩形波が低電位のときは、電源電圧Ｖcc、ダイオー
ドＤ7 、コンデンサＣ2 、ダイオードＤ5 の経路で、コ
ンデンサＣ2 が充電され、コンデンサＣ2 の両端子間電
圧は略Ｖccになる。（このとき、Ｎチャネル形ＦＥＴＴ
1 のソース電圧ＶS ≒Ｖccであるが、抵抗Ｒ5 により、
ダイオードＤ5 のアノードは略矩形波の低電位に維持さ
れる）。
1 に付加されたチャージポンプ回路は、発振回路１０か
らの矩形波が低電位のときは、電源電圧Ｖcc、ダイオー
ドＤ7 、コンデンサＣ2 、ダイオードＤ5 の経路で、コ
ンデンサＣ2 が充電され、コンデンサＣ2 の両端子間電
圧は略Ｖccになる。（このとき、Ｎチャネル形ＦＥＴＴ
1 のソース電圧ＶS ≒Ｖccであるが、抵抗Ｒ5 により、
ダイオードＤ5 のアノードは略矩形波の低電位に維持さ
れる）。
【００２４】発振回路１０からの矩形波が高電位のとき
は、ダイオードＤ5 がオフになるが、ダイオードＤ1 の
カソード電位が、コンデンサＣ1 の放電（Ｎチャネル形
ＦＥＴのゲート・ソース間のリーク電流、ＮＰＮトラン
ジスタのリーク電流等）によって低下し、ダイオードＤ
1 のアノード電位より低下すると、コンデンサＣ2 、ダ
イオードＤ1 、抵抗Ｒ1 の経路で、コンデンサＣ2 の両
端子間電圧がＮチャネル形ＦＥＴ Ｔ1 のゲートへ印加
される（コンデンサＣ2 は、上述のリーク電流により放
電する）。このとき、Ｎチャネル形ＦＥＴ Ｔ1 のソー
ス電圧ＶS ≒Ｖccであるので、ゲートへ印加される電圧
は略２Ｖccである。
は、ダイオードＤ5 がオフになるが、ダイオードＤ1 の
カソード電位が、コンデンサＣ1 の放電（Ｎチャネル形
ＦＥＴのゲート・ソース間のリーク電流、ＮＰＮトラン
ジスタのリーク電流等）によって低下し、ダイオードＤ
1 のアノード電位より低下すると、コンデンサＣ2 、ダ
イオードＤ1 、抵抗Ｒ1 の経路で、コンデンサＣ2 の両
端子間電圧がＮチャネル形ＦＥＴ Ｔ1 のゲートへ印加
される（コンデンサＣ2 は、上述のリーク電流により放
電する）。このとき、Ｎチャネル形ＦＥＴ Ｔ1 のソー
ス電圧ＶS ≒Ｖccであるので、ゲートへ印加される電圧
は略２Ｖccである。
【００２５】ＰＷＭ波のデューティ比が１００％（０
％）又は１００％に近い場合は、例えば、図２に示すよ
うに、Ｎチャネル形ＦＥＴ Ｔ3 ，Ｔ2 がオン、Ｎチャ
ネル形ＦＥＴ Ｔ1 ，Ｔ4 がオフになり、モータ電流が
実線のように流れるとき、ブートストラップ回路及びチ
ャージポンプ回路の動作は、上述のＰＷＭ波のデューテ
ィ比が１００％でない場合と同様である。
％）又は１００％に近い場合は、例えば、図２に示すよ
うに、Ｎチャネル形ＦＥＴ Ｔ3 ，Ｔ2 がオン、Ｎチャ
ネル形ＦＥＴ Ｔ1 ，Ｔ4 がオフになり、モータ電流が
実線のように流れるとき、ブートストラップ回路及びチ
ャージポンプ回路の動作は、上述のＰＷＭ波のデューテ
ィ比が１００％でない場合と同様である。
【００２６】次に、図３に示すように、Ｎチャネル形Ｆ
ＥＴ Ｔ3 ，Ｔ2 がオフ、Ｎチャネル形ＦＥＴ Ｔ1 ，
Ｔ4 がオンになり、モータ電流が実線のように流れると
き、Ｎチャネル形ＦＥＴ Ｔ1 のソース、コンデンサＣ
1 、抵抗Ｒ1 、Ｎチャネル形ＦＥＴ Ｔ1 のゲートの破
線に示す経路で（このとき、ＮＰＮトランジスタＴｒ1
はオフである）、コンデンサＣ1 の両端子間電圧（≒Ｖ
cc）が印加される。このとき、Ｎチャネル形ＦＥＴ Ｔ
1 のソース電圧ＶS ≒Ｖccであるので、Ｎチャネル形Ｆ
ＥＴ Ｔ1 のゲートには略２Ｖccの電圧が印加され、当
初は、ゲート・ソース間電圧ＶGSが維持される。しか
し、コンデンサＣ1 が充電される時間が無くなり、時間
が経過するに従い、Ｎチャネル形ＦＥＴ Ｔ1 のゲート
・ソース間のリーク電流、ＮＰＮトランジスタのリーク
電流等により、コンデンサＣ1 が放電し、Ｎチャネル形
ＦＥＴ Ｔ1 のゲート電圧ＶG が低下する。
ＥＴ Ｔ3 ，Ｔ2 がオフ、Ｎチャネル形ＦＥＴ Ｔ1 ，
Ｔ4 がオンになり、モータ電流が実線のように流れると
き、Ｎチャネル形ＦＥＴ Ｔ1 のソース、コンデンサＣ
1 、抵抗Ｒ1 、Ｎチャネル形ＦＥＴ Ｔ1 のゲートの破
線に示す経路で（このとき、ＮＰＮトランジスタＴｒ1
はオフである）、コンデンサＣ1 の両端子間電圧（≒Ｖ
cc）が印加される。このとき、Ｎチャネル形ＦＥＴ Ｔ
1 のソース電圧ＶS ≒Ｖccであるので、Ｎチャネル形Ｆ
ＥＴ Ｔ1 のゲートには略２Ｖccの電圧が印加され、当
初は、ゲート・ソース間電圧ＶGSが維持される。しか
し、コンデンサＣ1 が充電される時間が無くなり、時間
が経過するに従い、Ｎチャネル形ＦＥＴ Ｔ1 のゲート
・ソース間のリーク電流、ＮＰＮトランジスタのリーク
電流等により、コンデンサＣ1 が放電し、Ｎチャネル形
ＦＥＴ Ｔ1 のゲート電圧ＶG が低下する。
【００２７】上述の動作の間、Ｎチャネル形ＦＥＴ Ｔ
1 に付加されたチャージポンプ回路は、発振回路１０か
らの矩形波が低電位のときは、電源電圧Ｖcc、ダイオー
ドＤ7 、コンデンサＣ2 、ダイオードＤ5 の経路で、コ
ンデンサＣ2 が充電され、コンデンサＣ2 の両端子間電
圧は略Ｖccになる。（このとき、Ｎチャネル形ＦＥＴＴ
1 のソース電圧ＶS ≒Ｖccであるが、抵抗Ｒ5 により、
ダイオードＤ5 のアノードは略矩形波の低電位に維持さ
れる）。
1 に付加されたチャージポンプ回路は、発振回路１０か
らの矩形波が低電位のときは、電源電圧Ｖcc、ダイオー
ドＤ7 、コンデンサＣ2 、ダイオードＤ5 の経路で、コ
ンデンサＣ2 が充電され、コンデンサＣ2 の両端子間電
圧は略Ｖccになる。（このとき、Ｎチャネル形ＦＥＴＴ
1 のソース電圧ＶS ≒Ｖccであるが、抵抗Ｒ5 により、
ダイオードＤ5 のアノードは略矩形波の低電位に維持さ
れる）。
【００２８】発振回路１０からの矩形波が高電位のとき
は、ダイオードＤ5 がオフになるが、ダイオードＤ1 の
カソード電位が、コンデンサＣ1 の放電によって、Ｎチ
ャネル形ＦＥＴ Ｔ1 のゲート電圧ＶG と共に低下し、
ダイオードＤ1 のアノード電位より低下すると、コンデ
ンサＣ2 、ダイオードＤ1 、抵抗Ｒ1 の経路で、コンデ
ンサＣ2 の両端子間電圧がＮチャネル形ＦＥＴ Ｔ1 の
ゲートへ印加される。コンデンサＣ2 は、上述のリーク
電流により放電すると共に、コンデンサＣ1 を充電す
る。このとき、Ｎチャネル形ＦＥＴ Ｔ1 のソース電圧
ＶS ≒Ｖccであるので、ゲートへ印加される電圧は略２
Ｖccである。
は、ダイオードＤ5 がオフになるが、ダイオードＤ1 の
カソード電位が、コンデンサＣ1 の放電によって、Ｎチ
ャネル形ＦＥＴ Ｔ1 のゲート電圧ＶG と共に低下し、
ダイオードＤ1 のアノード電位より低下すると、コンデ
ンサＣ2 、ダイオードＤ1 、抵抗Ｒ1 の経路で、コンデ
ンサＣ2 の両端子間電圧がＮチャネル形ＦＥＴ Ｔ1 の
ゲートへ印加される。コンデンサＣ2 は、上述のリーク
電流により放電すると共に、コンデンサＣ1 を充電す
る。このとき、Ｎチャネル形ＦＥＴ Ｔ1 のソース電圧
ＶS ≒Ｖccであるので、ゲートへ印加される電圧は略２
Ｖccである。
【００２９】以後、リーク電流によりコンデンサＣ1 が
放電する電荷量と、コンデンサＣ1がコンデンサＣ2 に
より充電される電荷量とは、ゲート電圧ＶG ＝Ｖcc〜２
Ｖccの範囲内で均衡する。従って、ＰＷＭ波のデューテ
ィ比が１００％の状態が続く場合でも、Ｎチャネル形Ｆ
ＥＴ Ｔ1 のオン抵抗が増大しないゲート・ソース間電
圧ＶGSが維持される。Ｎチャネル形ＦＥＴ Ｔ3 に付加
されたブートストラップ回路及びチャージポンプ回路の
動作も同様である。
放電する電荷量と、コンデンサＣ1がコンデンサＣ2 に
より充電される電荷量とは、ゲート電圧ＶG ＝Ｖcc〜２
Ｖccの範囲内で均衡する。従って、ＰＷＭ波のデューテ
ィ比が１００％の状態が続く場合でも、Ｎチャネル形Ｆ
ＥＴ Ｔ1 のオン抵抗が増大しないゲート・ソース間電
圧ＶGSが維持される。Ｎチャネル形ＦＥＴ Ｔ3 に付加
されたブートストラップ回路及びチャージポンプ回路の
動作も同様である。
【００３０】
【発明の効果】本発明の第１〜第３発明に係るアクチュ
エータ駆動回路によれば、ＰＷＭ波のデューティ比の範
囲を制限する必要がなく、デューティ比制限回路が不要
なアクチュエータ駆動回路を実現することができる。
エータ駆動回路によれば、ＰＷＭ波のデューティ比の範
囲を制限する必要がなく、デューティ比制限回路が不要
なアクチュエータ駆動回路を実現することができる。
【図１】第１〜３発明に係るアクチュエータ駆動回路の
１実施例の要部構成を示す回路図である。
１実施例の要部構成を示す回路図である。
【図２】図１に示すアクチュエータ駆動回路の動作を説
明するための説明図である。
明するための説明図である。
【図３】図１に示すアクチュエータ駆動回路の動作を説
明するための説明図である。
明するための説明図である。
【図４】従来のアクチュエータ駆動回路の１例の要部構
成を示す回路図である。
成を示す回路図である。
【図５】従来のアクチュエータ駆動回路の動作を説明す
るための波形図である。
るための波形図である。
【図６】従来のアクチュエータ駆動回路の１例の要部構
成を示す回路図である。
成を示す回路図である。
【図７】従来のアクチュエータ駆動回路の１例の要部構
成を示す回路図である。
成を示す回路図である。
１０ 発振回路 １１ ＰＷＭ波発生回路 Ｃ1 〜Ｃ4 コンデンサ Ｄ1 ，Ｄ3 ，Ｄ5 〜Ｄ8 ダイオード Ｍ モータ（アクチュエータ） Ｒ1 〜Ｒ6 抵抗 Ｔ1 〜Ｔ4 Ｎチャネル形ＦＥＴ Ｔｒ1 〜Ｔｒ4 ＮＰＮトランジスタ Ｖcc 電源電圧
Claims (3)
- 【請求項１】 アクチュエータへ給電して駆動するため
に、電界効果トランジスタをＰＷＭ波でオン／オフし、
第１の電圧維持回路が、前記ＰＷＭ波に従って前記電界
効果トランジスタをオンさせるために必要なゲート電圧
を維持するアクチュエータ駆動回路において、 コンデンサを有し、前記第１の電圧維持回路を補完し
て、前記電界効果トランジスタをオンさせるために必要
なゲート電圧を、前記コンデンサを充放電させることに
より維持する第２の電圧維持回路と、前記コンデンサを
充放電させるための信号を出力する発振回路とを備える
ことを特徴とするアクチュエータ駆動回路。 - 【請求項２】 第１の電圧維持回路はブートストラップ
回路及びチャージポンプ回路の何れかであり、第２の電
圧維持回路はチャージポンプ回路である請求項１記載の
アクチュエータ駆動回路。 - 【請求項３】 ブリッジ接続された電界効果トランジス
タを橋絡するようにアクチュエータを接続し、前記電界
効果トランジスタの内の電源側に設けられた電界効果ト
ランジスタそれぞれに、ＰＷＭ波に従ってオンさせるた
めに必要なゲート電圧を維持するブートストラップ回路
を備えて、前記アクチュエータを介して直列接続された
前記電界効果トランジスタの内の１対を前記ＰＷＭ波に
より選択的にオンさせるアクチュエータ駆動回路におい
て、 前記電源側に設けられた電界効果トランジスタそれぞれ
に付加され、それをオンさせるために必要なゲート電圧
を、それぞれの前記ブートストラップ回路を補完して維
持するチャージポンプ回路と、該チャージポンプ回路を
作動させる発振回路とを備えることを特徴とするアクチ
ュエータ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14369495A JP3561790B2 (ja) | 1995-06-09 | 1995-06-09 | アクチュエータ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14369495A JP3561790B2 (ja) | 1995-06-09 | 1995-06-09 | アクチュエータ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08340694A true JPH08340694A (ja) | 1996-12-24 |
| JP3561790B2 JP3561790B2 (ja) | 2004-09-02 |
Family
ID=15344795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14369495A Expired - Fee Related JP3561790B2 (ja) | 1995-06-09 | 1995-06-09 | アクチュエータ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3561790B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11252970A (ja) * | 1998-03-04 | 1999-09-17 | Matsushita Electric Ind Co Ltd | 動力発生装置とこれを用いた電気洗濯機 |
| CN103546086A (zh) * | 2012-07-13 | 2014-01-29 | 盛群半导体股份有限公司 | 单相马达驱动装置 |
| WO2014073032A1 (ja) * | 2012-11-06 | 2014-05-15 | 日本精工株式会社 | 電動パワーステアリング装置 |
| US10277151B2 (en) | 2017-03-31 | 2019-04-30 | Samsung Electro-Mechanics Co., Ltd. | Apparatus for driving actuator |
-
1995
- 1995-06-09 JP JP14369495A patent/JP3561790B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11252970A (ja) * | 1998-03-04 | 1999-09-17 | Matsushita Electric Ind Co Ltd | 動力発生装置とこれを用いた電気洗濯機 |
| CN103546086A (zh) * | 2012-07-13 | 2014-01-29 | 盛群半导体股份有限公司 | 单相马达驱动装置 |
| JP2014023418A (ja) * | 2012-07-13 | 2014-02-03 | Holtek Semiconductor Inc | 単相モータ駆動装置 |
| TWI455476B (zh) * | 2012-07-13 | 2014-10-01 | Holtek Semiconductor Inc | 單相馬達驅動裝置 |
| CN103546086B (zh) * | 2012-07-13 | 2015-08-19 | 盛群半导体股份有限公司 | 单相马达驱动装置 |
| WO2014073032A1 (ja) * | 2012-11-06 | 2014-05-15 | 日本精工株式会社 | 電動パワーステアリング装置 |
| CN104903178A (zh) * | 2012-11-06 | 2015-09-09 | 日本精工株式会社 | 电动动力转向装置 |
| US9407190B2 (en) | 2012-11-06 | 2016-08-02 | Nsk Ltd. | Electric power steering apparatus |
| JPWO2014073032A1 (ja) * | 2012-11-06 | 2016-09-08 | 日本精工株式会社 | 電動パワーステアリング装置 |
| CN104903178B (zh) * | 2012-11-06 | 2017-02-22 | 日本精工株式会社 | 电动动力转向装置 |
| US10277151B2 (en) | 2017-03-31 | 2019-04-30 | Samsung Electro-Mechanics Co., Ltd. | Apparatus for driving actuator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3561790B2 (ja) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4388537A (en) | Substrate bias generation circuit | |
| JP3919323B2 (ja) | 半導体装置の内部電圧供給回路 | |
| US5296757A (en) | Low-noise output driver having separate supply lines and sequenced operation for transient and steady-state portions | |
| JPH0228386A (ja) | 半導体集積回路 | |
| JP3147079B2 (ja) | 半導体回路 | |
| EP0372087B1 (en) | Driver circuit | |
| US5179296A (en) | Charge pump substrate bias circuit | |
| EP0499921A2 (en) | Current control device particularly for power circuits in mos technology | |
| KR930003010B1 (ko) | Mos 드라이버회로 | |
| JPH08340694A (ja) | アクチュエータ駆動回路 | |
| KR100745857B1 (ko) | 전자 회로 | |
| US5563548A (en) | Output voltage controlling circuit in a negative charge pump | |
| KR970013619A (ko) | 단전원에서의 파워 트랜지스터 구동 회로 | |
| KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
| KR960019311A (ko) | 양/음 고전압 발생 전원의 출력전위 리셋회로 | |
| US7242222B2 (en) | Output circuit with reduced gate voltage swings | |
| KR100187647B1 (ko) | 지연회로 | |
| KR20010004448A (ko) | 고전압 출력 인버터 | |
| JP3470517B2 (ja) | 半導体回路 | |
| JP3381083B2 (ja) | 不揮発性メモリの論理レベル変換回路 | |
| KR0143035B1 (ko) | 챠지 펌프회로 | |
| JPH0540592Y2 (ja) | ||
| JP3183761B2 (ja) | 振動型圧縮機の電源装置 | |
| JPH11114494A (ja) | 出力装置 | |
| JP3229545B2 (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040518 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |