JPH0834334B2

JPH0834334B2 - 半導体レーザ素子及びその製造方法

Info

Publication number: JPH0834334B2
Application number: JP32329589A
Authority: JP
Inventors: 文弘厚主; 弘志中津; 和彦猪口; 敏之奥村; 章憲関; 治久滝口
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1989-12-12
Filing date: 1989-12-12
Publication date: 1996-03-29
Anticipated expiration: 2011-03-29
Also published as: JPH03183182A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は遠距離光通信用光源に適した半導体レーザ素
子及びその製造方法に関し、特に、単一横モードで発振
し、低電流で安定に動作する半導体レーザ素子及びその
製造方法に関する。

（従来の技術）１μｍ帯（1.1〜1.7μｍ）の波長領域で発振する半導
体レーザ素子は、高速遠距離通信分野に於ける光通信用
光源として盛んに研究されている。これは、この波長帯
に於ける光通信用石英ガラスファイバの伝搬損失が極め
て低いためである。特に、高純度材料を用いた低損失石
英ガラスファィバには、波長1.3μｍ領域に於いて材料
分散がないため、この波長領域のレーザ光を放射する半
導体レーザを用いることによって、1GHz・kmを越える高
い遮断周波数が得られる。

第５図に、1.3μｍ帯の光通信用光源として使用され
る従来の半導体レーザ素子の断面図を示す。この半導体
レーザ素子は、埋込型ダブルヘテロ構造を有するもので
ある。

第５図からわかるように、半導体基板21上に、ｎ型In
Pクラッド層23、ノンドープGaInAsP活性層24、ｐ型InP
クラッド層25がこの順番で基板21側から積層されたダブ
ルヘテロ構造のメサストライプ状多層膜31が設けられて
いる。多層膜31が設けられている領域以外の領域の基板
21上には、ｐ型InP電流ブロック層36及びｎ型InP電流ブ
ロック層37がこの順番で基板21側から積層された埋込層
が設けられている。埋込層は、多層膜31の側面を覆って
いる。ｎ型InP電流ブロック層37及びｐ型InPクラッド層
25の上には、ｐ型InP層38及びｐ型GaInAsPコンタクト層
26が、この順番で基板21側から積層されている。ｐ型Ga
InAsPコンタクト層26上にはAuZu電極28が、基板21の裏
面にはAuGe電極29が形成されている。

第５図の半導体レーザ素子は、活性層24を含む多層膜
31の側面が埋込層によって覆われている。このために、
単一の横モードで発振するレーザ光が得られる。また、
レーザ光を発振させるために、ダブルヘテロ構造に対し
て順方向に電圧を印加する場合、埋込層内に設けられた
pn接合部には逆バイアスが印加される構成となってい
る。このために、埋込層を流れる無効電流が減少し、多
層膜31中を電流は集中して効率よく流れる。従って、発
振閾値は低下し、低電流での安定したレーザ発振が実現
する。但し、単一横モード発振を実現し、発振閾値（I
_th）を20mA程度以下の低い値とするためには、活性層24
の幅を1.5μｍ〜２μｍ程度に設定する必要がある。

次に、第５図の半導体レーザ素子の従来の製造方法に
ついて説明する。

まず、LPE法により、半導体基板21上にｎ型InPクラッ
ド層23、ノンドープGaInAsP活性層24及びｐ型InPクラッ
ド層25をこの順番で基板21側から積層する。

次に、後工程で埋込層が埋め込まれる部分を形成する
ために、ｐ型InPクラッド層25上に所望のパターンを有
するエッチングマスクを形成した後、該エッチングマス
クに覆われていない領域のｐ型InPクラッド層25、ノン
ドープGaInAsP活性層24、ｎ型InPクラッド層23をエッチ
ングする。こうして、InPクラッド層23、GaInAsP活性層
24、InPクラッド層25からなるメサストライプ状の多層
膜31が基板21上に形成される。このときのエッチングマ
スクのパターンは、活性層24の幅を決定する重要なもの
である。

上記のエッチングによりInPクラッド層23、GaInAsP活
性層24、InPクラッド層25が除去された領域の基板21上
に、LPE法により、ｐ型InP電流ブロック層36及びｎ型In
P電流ブロック層37をこの順番で基板21側から積層す
る。このとき、埋込層が多層膜31の側面を覆うように
し、しかも、ｐ型InP電流ブロック層36とｎ型InP電流ブ
ロック層37の界面（pn接合面）の高さが、活性層24の高
さに一致するようにする。

エッチングマスク除去後、ｎ型InP電流ブロック層37
及びInPクラッド層25の上に、LPE法によりｐ型InP層3
8、ｐ型GaInAsPコンタクト層26をこの順番で基板21側か
ら積層する。

次に、ｐ型GaInAsPコンタクト層26上にAuZu電極28
を、基板21の裏面にAuGe電極29を形成する。

（発明が解決しようとする課題）しかしながら、上述の従来技術においては、以下に述
べる問題点があった。

所定幅の活性層24を形成するためには、基板21上の全
面に活性層24を含む多層の膜を形成した後、この多層の
膜の所定領域を高精度でエッチングし、所定幅の多層膜
31を形成する工程が必要である。レーザ発振の横モード
を安定化するためには、活性層24の幅の所定の値からの
ズレを0.1μｍ程度以下に抑える制御が必要である。上
記従来技術によれば、ウェハ上全面に形成された多層の
膜の所定部分を深くエッチングすることによって多層膜
31を形成するため、このような精度で、活性層24の幅を
再現性良く決定することは困難である。このため、活性
層24の幅に大きなバラツキが生じることになる。

また、無効電流を低減するためには、埋込層に於ける
pn接合の高さを活性層の高さに一致させるように、各層
の層厚を制御しなければならない。pn接合の高さと活性
層24の高さとの間に大きなズレが生じてしまうと、活性
層24を流れることなく埋込層を流れる無効電流が増加す
る。このため、半導体レーザ素子の発振閾値が高くなっ
てしまう。

また、ダブルヘテロ構造を形成するための結晶成長工
程と埋込層を形成するための結晶成長工程との間に、エ
ッチング工程等の工程が必要であるため、工程が複雑で
ある。更に、上記の結晶成長工程間に、結晶層中に大気
雰囲気から不純物が混入してしまう可能性がある。

このように、従来技術によれば、製造工程中に生じた
寸法のバラツキ等のために、特性の劣化した半導体レー
ザ素子が多数形成されてしまうことがある。

本発明は、上記課題を解決するためになされたもので
あり、その目的とするところは、活性層の幅の制御を高
精度で行うことができる半導体レーザ素子及びその製造
方法を提供することにある。

本発明の他の目的は、埋込層の層厚の制御を高精度で
行う必要がない半導体レーザ素子及びその製造方法を提
供することにある。

（課題を解決するための手段）本発明の半導体レーザ素子は、半導体基板と、該半導
体基板上に形成された誘電体膜と、該誘電体膜に形成さ
れ、該基板に達っする溝と、該溝内の該基板上に設けら
れた、活性層を含むメサストライプ状の積層構造と、該
積層構造の両側面に設けられた埋込層とを備え、該基板
の主たる面が（100）面であり、該溝が＜011＞方向に沿
う溝であり、該積層構造の側面が｛111｝面のファセッ
トであり、該埋込層が該積層構造の抵抗よりも高い抵抗
を有しており、そのことにより上記目的が達成される。

本発明の製造方法は、（100）面を主たる面とする半
導体基板上に誘電体膜を形成する工程と、＜011＞方向
に沿う溝を該基板に達するようにして該誘電体膜に形成
する工程と、活性層を含むメサストライプ状の積層構造
を該溝内の該基板上にのみ選択的に成長させる工程と、
該積層構造の側面を該積層構造よりも高い抵抗を有する
材料で埋め込む工程と、を包含しており、そのことによ
り上記目的が達成される。

（実施例）以下に本発明を実施例について説明する。

第１図に、本発明の第１の実施例の断面図を示す。

面方位（100）のｎ型InP基板１の上に、Si₃N₄膜から
なる非晶質の誘電体膜（膜厚0.2〜0.5μｍ）２が設けら
れている。誘電体膜２には、基板１に達する幅５μｍの
溝10が［011］方向（共振器方向、図面に垂直）に沿う
ようにして設けられている。基板１に達する溝10が誘電
体膜２に設けられているので、溝10を介して電極間に駆
動電流が流れることになる。

溝10内の基板１上には、Siドープｎ型InPクラッド層
（層厚２μｍ、キャリア濃度ｎ〜１×10¹⁸cm^-3）３、ノ
ンドープGaInAsP活性層（層厚0.15μｍ、発振波長1.3μ
ｍ）４、Znドープｐ型InPクラッド層（層厚１μｍ、キ
ャリア濃度ｐ〜５×10¹⁷cm^-3）５、及びZnドープｐ型Ga
InAsPコンタクト層（層厚0.1μｍ、キャリア濃度ｐ〜１
×10¹⁸cm^-3）６がこの順番で基板１側から積層されたメ
サストライプ状の積層構造からなる多層膜11が設けられ
ており、ダブルヘテロ構造が形成されている。多層膜11
の側面は（111）Ｂ面であり、側面と基板１の表面との
なす角度は54.7度である。従って、この角度と溝10の幅
とｐ型InPクラッド層３の層厚とによって幾何学的に決
定される活性層４の幅は、２μｍとなる。

多層膜11が設けられている領域以外の領域の基板１上
には、埋込層として、多層膜11よりも抵抗の高いFeドー
プInP電流ブロック層（抵抗率10⁵Ω・cm以上）７が、多
層膜11の側面を覆うようにして設けられている。

高抵抗InP電流ブロック層及びｐ型GaInAsPコンタクト
層６上にはAuZn電極８が、基板１の裏面にはAuGe電極９
が形成されている。

本実施例の半導体レーザ素子は、（111）Ｂ面ファセ
ットの側面を有するメサストライプ状のダブルヘテロ構
造を備えている。（111）Ｂ面ファセットと基板１の表
面とのなす角度は、結晶学的に定まった値（54.7度）で
ある。このような（111）Ｂ面ファセットの側面を有す
るメサストライプ状のダブルヘテロ構造によって、後述
するように、例えばMOCVD法を用いた選択成長によって
形成することができるという効果がもたらされる。

本実施例の半導体レーザ素子は、この角度と溝10の幅
とｎ型InPクラッド層３の層厚とによって定まるバラツ
キの少ない幅を有する活性層４を備えているため、発振
横モードが安定し、しかも素子間の特性バラツキが低減
されている。

また、埋込層が高抵抗層であり、しかも埋込層と基板
１との間に誘電体層２が設けられているため、埋込層を
流れる無効電流が低減されている。

以下に、第１図に示す半導体レーザ素子の作製方法に
ついて第２図を参照しながら説明する。

まず、面方位（100）のｎ型InP基板１上に、プラズマ
CVD法を用いてSi₃N₄膜からなる誘電体膜２を形成した。
次に、通常のフォトエッチング工程により、幅５μｍの
溝10を、［011］の方向に沿うようにして誘電体膜２に
形成した（第２図（ａ））。なお、溝10の深さが基板１
に達するように、エッチング条件を調節した。

次に、MOCVD法を用いた選択成長により、溝10内の基
板１上にのみダブルテロ構造を有する多層膜11を形成し
た（第２図（ｂ））。このとき、非晶質の誘電体膜２上
では結晶成長が起こらないようにした。結晶成長の際、
ガス種等を調節することにより、ｎ型InPクラッド層
３、ノンドープGaInAsP活性層４、ｐ型InPクラッド層
５、及びｐ型GaInAsPコンタクト層６をこの順番で基板
１側から連続的に成長させた。このとき、基板温度を約
650℃に、また、雰囲気圧力を約76Torrに保った。この
選択成長の際、（111）Ｂ面上には結晶成長が起こらな
いという成長速度の面方位依存性があり、結果成長後の
多層膜11の側面には、（111）Ｂ面ファセットが形成さ
れた。こうして、［011］方位に沿う溝10上には、結晶
成長面である上面を（100）面とし、溝10に沿う側面を
（111）Ｂ面とする多層膜11を形成した。

次に、多層膜11を成長させなかった誘電体膜２上に、
高抵抗InP電流ブロック層７を、多層膜11の側面を覆う
ようにして成長させた。成長の際、基板温度を約550℃
に、また、雰囲気圧力を760Torr（常圧）に保った。こ
の成長条件では、選択成長が起こらないため、多層膜11
上にも誘電体膜２上にもほぼ同じ厚さの層が成長した
（第２図（ｃ））。なお、誘電体膜２が非晶質膜である
ため、その上に成長させた高抵抗InP電流ブロック層７
は、非晶質又は多結晶となっている。

上記の多層膜を形成したときの選択成長と埋込層を形
成したときの非選択的な成長とは、同一のMOCVD装置内
に於いて、ウェハを大気中に取り出すことなく、ただ温
度、圧力等の成長条件を変更するだけで連続して行っ
た。

次に、ポリイミド樹脂PIQ（不図示）をウェハ上の全
面に塗布した後、ポリイミド樹脂PIQ及び高抵抗InP電流
ブロック層７の一部をその表面からｐ型GaInAsPコンタ
クト層６の上面までエッチバックすることにより、ウェ
ハ表面の平坦化を行った（第２図（ｄ））。

平坦化された高抵抗InP電流ブロック層７及びｐ型GaI
nAsPコンタクト層６上にAuZn電極８を形成した。また、
基板１の裏面にAuGe電極９を形成した（第２図
（ｅ））。こうして、第１図の半導体レーザ素子が形成
された。

このように、本実施例では、所定幅を有する活性層４
を歩留り良く形成するために、MOCVD法により、活性層
４を含む多層膜11を基板１上の溝10の上にメサストライ
プ状に選択成長させた。こうしてリッジ状に成長させた
多層膜11の側面に（111）Ｂ面を有するファセットを形
成した。（111）Ｂ面ファセットと基板１の表面とのな
す角度は、結晶学的に定まった値（54.7度）であるた
め、溝10の幅に対してｎ型InPクラッド層３の層厚を調
節することによって活性層４幅を高精度で制御すること
ができた。こうしてリッジ状の多層膜11を形成したた
め、従来のようにウェハ上全面に形成された多層の膜の
所定部分を深くエッチングする工程が不要であった。こ
のため、活性層４の幅の設計寸法が２μｍ程度であるに
もかかわらず、この値からのズレを0.1μｍ以下に抑え
ることが容易であった。従って、活性層４の幅を再現性
良く制御することができ、活性層４の幅に大きなバラツ
キが生じてしまうことがなくなった。

また、上記の選択成長と非選択な成長とを、同一のMO
CVD装置内に於いて、ウェハを大気中に取り出すことな
く連続的に行ったため、工程が簡単化され、大気雰囲気
から結晶層へ不純物が混入してしまうことが防止され
た。

また、埋込層として設けた高抵抗InP電流ブロック層
７は、pn接合を有しない高抵抗層であるため、その層厚
を高精度で制御する必要がなかった。従って、工程バラ
ツキによって埋込層を流れる無効電流が増加してしまう
こともなく、発振閾値が低い半導体レーザ素子を歩留り
良く製造することができた。

第２の実施例について、以下に第３図を参照しながら
説明する。

第２の実施例では、溝10の沿う方向が［01］であ
る。

面方位（100）のｎ型InP基板１の上に、Si₃N₄膜から
なる非晶質の誘電体膜（膜厚0.3μｍ）２が設けられて
いる。誘電体膜２には、基板１に達する幅1.5μｍの溝1
0が［01］方向（共振器方向、図面に垂直）に沿うよ
うにして設けられている。溝10の沿う方向が［01］で
あることによって、選択的に溝10に成長する多層膜11の
側面である（111）Ｂ面と基板１の表面とがなす角度
は、結晶学的に決まる値（125.3度）となる。従って、
第１の実施例の場合とは異なり、第３図に示すように、
第２の実施例では活性層４の幅が溝10の幅よりも広くな
る。本実施例でも、溝10の幅に対してｎ型InPクラッド
層３の層厚を調節することによって、活性層４の幅を高
精度で制御することができる。従って、第１の実施例と
同様の効果を得ることができる。

第３の実施例について、以下に第４図を参照しながら
説明する。第３の実施例では、ダブルヘテロ構造を有す
る多層膜11を形成する工程までは、第１の実施例の工程
と同様であるので、埋込層の形成工程以降の工程につい
て説明する。

第３の実施例を作製する際、多層膜11を選択成長によ
り形成した後、多層膜11が形成されていない領域の基板
１上に、第１の実施例と同様の方法により、埋込層とし
て、高抵抗InP電流ブロック層７を、多層膜11の側面を
覆うようにして成長させる。このとき、高抵抗InP電流
ブロック層７の層厚を多層膜11の膜厚よりも薄くする点
が、第１の実施例と異なる点のひとつである。

高抵抗InP電流ブロック層７を形成した後、高抵抗InP
電流ブロック層７のうちｐ型GaInAsPコンタクト層６上
に位置する部分に対して、ｐ型不純物のイオン注入を行
う。これによって、その部分のみを低抵抗のｐ型拡散層
13とする。

次に、ウェハ上にSOG膜14を形成することによってウ
ェハ表面を平坦化した後、SOG膜14を表面からエッチバ
ックすることによってｐ型拡散層13の表面を露出させ
る。

最後に、ｐ型拡散層13及びSOG膜14上にAuZn電極８を
形成し、基板１の裏面にAuGe電極９を形成する。

本実施例の半導体レーザ素子によれば、他の実施例と
同様に、低電流で安定した単一横モード発振を達成する
ことができる。

本実施例では、平坦化をSOG塗布法とエッチバック法
とを併用して行う例について説明したが、平坦化をSOG
塗布法だけで行っても良い。

また、ｐ型拡散層13を形成する方法として、イオン注
入法以外に、他のドーピング方法を用いても良い。

なお、上記の何れの実施例でもGaInAsP系半導体材料
を用いたが、他の系、例えばAlGaAs系、InGaAlP系等の
半導体材料を用いても同様の効果を得ることができる。
半導体の導電型については、実施例の導電型を逆にした
ものであっても良い。

また、上記実施例では、溝の沿う方向として［011］
の場合、及び［01］の場合について説明したが、＜01
1＞で示される他の結晶学的に同価な方向であっても良
い。

（発明の効果）このように本発明の半導体レーザ素子は、｛111｝面
の側面を有するメサストライプ状のダブルヘテロ構造を
備え、所望の値に幅が高精度で調節された活性層を有し
ているため、発振横モードが安定し、しかも素子間の特
性バラツキが低減されている。また、埋込層が高抵抗層
であり、しかも埋込層と基板との間に誘電体層が設けら
れているため、埋込層を流れる無効電流が減少し、発振
閾値が低減されている。

本発明の製造方法によれば、｛111｝面の側面を有す
るダブルヘテロ構造の多層膜を基板上の溝に選択成長さ
せることによって、活性層幅の再現性良く高解像度で制
御することができる。このため、活性層幅に大きなバラ
ツキが生じない。従って、所定幅の活性層を有し、単一
横モードで安定に動作する半導体レーザ素子を歩留り良
く形成することができる。

また、ダブルヘテロ構造を形成するための層成長工程
と埋込層を形成するための層成長工程とを、それらの工
程の間にエッチング工程を行うことなく、同一装置内に
於いて連続的に行うことができる。このため、工程が簡
単化され、大気雰囲気から成長層へ不純物が混入してし
まうことが抑制される。

また、埋込層の層厚を高精度で制御する必要がない、
このため、埋込層形成の際の工程バラツキによって埋込
層を流れる無効電流が増加してしまうこともなく、発振
閾値が低い半導体レーザ素子を歩留り良く製造すること
ができる。

従って、本発明によれば、低電流で単一横モード発振
を行う、特に、遠距離光通信用光源に適した半導体レー
ザ素子を歩留り良く提供することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す断面図、第２図
（ａ）〜（ｅ）は第１の実施例の作製方法を説明するた
めの断面図、第３図は第２の実施例を示す断面図、第４
図は第３の実施例を示す断面図、第５図は従来例を示す
断面図である。１……ｎ型InP基板、２……誘電体膜、３……ｎ型InPク
ラッド層、４……ノンドープGaInAsP活性層、５……ｐ
型InPクラッド層、６……ｐ型GaInAsPコンタクト層、７
……高抵抗InP電流ブロック層、８……AuZn電極、９…
…AuGe電極、10……溝、11……多層膜、13……ｐ型拡散
層、14……SOG膜。

───────────────────────────────────────────────────── フロントページの続き (72)発明者奥村敏之大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内 (72)発明者関章憲大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内 (72)発明者滝口治久大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内 (56)参考文献特開平１−239984（ＪＰ，Ａ) 特開昭62−244186（ＪＰ，Ａ) 特開昭63−73690（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】半導体基板と、該半導体基板上に形成された誘電体膜と、該誘電体膜に形成され、該基板に達っする溝と、該溝内の該基板上に設けられた、活性層を含むメサスト
ライプ状の積層構造と、該積層構造の両側面に設けられた埋込層とを備え、該基板の主たる面が（100）面であり、該溝が＜011＞方向に沿う溝であり、該積層構造の側面が｛111｝面のファセットであり、該埋込層が該積層構造の抵抗よりも高い抵抗を有してい
る半導体レーザ素子。
【請求項２】（100）面を主たる面とする半導体基板上
に誘電体膜を形成する工程と、＜011＞方向に沿う溝を該基板に達するようにして該誘
電体膜に形成する工程と、活性層を含むメサストライプ状の積層構造を該溝内の該
基板上にのみ選択的に成長させる工程と、該積層構造の側面部分を該積層構造よりも高い抵抗を有
する材料で埋め込む工程と、を包含する半導体レーザ素子の製造方法。