JPH0834398B2

JPH0834398B2 - リカバリスピ−ドアツプ回路

Info

Publication number: JPH0834398B2
Application number: JP61138676A
Authority: JP
Inventors: 博雄持田; ▲ふみ▼和李
Original assignee: ロ−ム株式会社
Priority date: 1986-06-14
Filing date: 1986-06-14
Publication date: 1996-03-29
Anticipated expiration: 2011-03-29
Also published as: JPS62295503A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、キャパシタを介在して結合される回路間
のリカバリスピードアップ回路に係り、特に、電源投入
状態で動作を停止する待機状態における回路間のカップ
リング用キャパシタの電位保持に関する。

〔従来の技術〕

たとえば、フロッピィディスクなどの記憶メディアに
記憶されたデータを読み出す読出回路は、電池などを電
源として所定の動作を実現する低電圧、低電力駆動化が
進みつつある。このような電池駆動用の回路では、電池
の消耗を回避するため、回路自体の省電力化を勿論のこ
と、必要な最小限度の機能回路を選択して動作させ、そ
の他の回路は電源投入状態で動作を停止する待機モード
を設定することにより、消費電力の低減を図ることが行
われている。

このような待機モードを設定する場合において、たと
えば、第３図に示すように、複数の回路2A、2Bを縦続し
た場合、回路2Aの出力直流電位V_Aと回路2Bの入力直流電
位V_Bとが異なると、適正の信号伝送を行うことができな
いので、結合用フィルタとしてキャパシタ４を設置して
直流電位の整合化を図っている。そこで、記録メディア
の読出回路では、回路2Aとして記録メディアからの読出
信号を増幅する前置増幅器を設置し、その出力側に回路
2Bとして前置増幅器の増幅出力のピーク値を検出するピ
ーク値検出回路を設置しているが、前置増幅器の出力
と、ピーク値検出回路の入力との直流電位が異なるた
め、その直流電位の整合化を図る結合用フィルタとして
キャパシタ４を設置している。なお、端子6A、6Bは、回
路2A、2BをICで構成した場合、外付けされるキャパシタ
４の接続用端子である。

〔発明が解決しようとする問題点〕

ところで、このようなキャパシタ４を結合手段に用い
た回路2A、2B間において、電源を投入した状態で各動作
を停止するために、各回路2A、2Bの内部の動作電流を解
除した場合、キャパシタ４の各端子6A、6Bの電位は、そ
れぞれ回路2Aの出力直流電位V_A、回路2Bの入力直流電位
V_Bは任意の電位に移行する。

これらの電位V_A、V_Bが各回路2A、2Bの動作直流電位と
の間に差がある場合には、各回路2A、2Bの動作開始時点
からキャパシタ４にその電位に応じて充電電流または放
電電流が流れて、特定の動作直流電位に移行するために
相当なリカバリタイムが必要となる。

特に、回路2A、2Bの待機状態において、回路2Aの出力
直流電位V_Aと回路2Bの入力直流電位V_Bが逆方向に移行し
て両者に大きな差電位が生じる場合には、キャパシタ４
の充電に要するリカバリタイムが相当長くなる。

そこで、この発明は、回路間に設置されているキャパ
シタの電位を特定電位に移行させて、動作開始時のリカ
バリタイムの削減を図ったリカバリスピードアップ回路
の提供を目的とする。

〔問題点を解決するための手段〕

この発明のリカバリスピードアップ回路は、第１図に
示すように、キャパシタ４を挿入して第１および第２の
回路2A、2Bを結合し、第１および第２の回路2A、2Bを電
源を投入した状態で動作を停止させたとき、その動作停
止から動作開始までの間、キャパシタ４の端子（6A、6
B）の電位を強制的に動作直流電位と同等の電位に保持
させる電位保持回路８を設置したものである。

〔作用〕

このように構成すると、第１および第２の回路2A、2B
を電源投入した状態で動作を停止させる場合に、キャパ
シタ４の電位を動作直流電位と同等の電位に保持できる
ので、次の動作状態への移行時に、第１の回路2Aの出力
直流電位V_Aまたは第２の回路2Bの入力直流電位V_Bと、キ
ャパシタ４の端子（6A、6B）の電位との間に差が生じな
いので、動作開始時のリカバリタイムが削減される。

この場合、キャパシタ４には、回路2A、2Bの直流動作
電位に応じて駆動電圧V_ccを基準にした正電位または負
電位、あるいは、接地電位を基準にした零電位などの任
意の電位を保持させる。

〔実施例〕

以下、この発明の実施例を図面を参照して説明する。

第２図は、この発明のリカバリスピードアップ回路の
実施例を示し、この実施例はフロッピィディスクなどの
記録メディアの読出回路におけるICで構成された前置増
幅器およびピーク値検出回路の部分を示す。

すなわち、IC10の内部に第１の回路2Aとして設置され
た前置増幅器12Aは、一対のトランジスタ14、16、定電
流源18、20および抵抗22、24によって構成された差動増
幅器に動作を切り換えるスイッチ26、28を付加したもの
である。スイッチ26、28は、IC上のスイッチング素子と
してのトランジスタなどでで構成されており、電源端子
29に電池などの電源から一定の電圧V_ccが加えられる。
したがって、スイッチ26、28が図中破線で示すように閉
じられたとき、トランジスタ14、16に動作電流が流れ、
前置増幅器12Aは、各トランジスタ14、16のベースに加
えられた入力信号V_INを増幅する。また、給電状態にお
いて、スイッチ26、28を実線で示すように非導通状態に
して、各トランジスタ14、16に対する動作電流を解除す
ることにより、増幅動作を停止させる待機状態になる。
このような待機状態は、消費電流の削減とともに、次の
動作開始に移行の際に前置増幅器12Aの動作の立上りを
早めるために設定される。

そして、前置増幅器12Aが動作状態の場合、その増幅
出力は、各トランジスタ14、16のエミッタから取り出さ
れて、端子30A、32Aからキャパシタ4x、4yを介して第２
の回路2Bの端子30B、32B間に加えられる。キャパシタ4
x、4yは、端子30A、32Aと端子30B、32Bとの間の直流電
位を整合させるフィルタとしてIC10の外部に接続された
素子である。

第２の回路2Bとして接地されたピーク値検出回路12B
は、トランジスタ34、36、定電流源37、38、39、40およ
び抵抗41、42、44、46、47、48からなる主回路部にスイ
ッチ50、51、52、53を付加したものである。各スイッチ
50、51、52、53は、スイッチ26、28と同様にIC上のスイ
ッチング素子としてのトランジスタなどで構成されて、
スイッチ26、28と同様に開閉される。すなわち、ピーク
値検出回路12Bは、スイッチ50、51、52、53が導通状態
のときに動作電流が供給されて正規の動作状態、スイッ
チ50、51、52、53が非導通になったときにトランジスタ
34、36に対する動作電流が解除されて待機状態となる。

そして、各スイッチ26、28が破線で示すように閉じら
れて、前置増幅器12Aが動作状態にあるとい、各トラン
ジスタ14、16の動作時のベース電位V_bは、入力信号V_IN
によって振れるが、その動作状態での出力直流電位V
_Aは、その電源電圧V_ccから、抵抗22、24の電圧降下V_R、
各トランジスタ14、16のベース・エミッタ間電圧V_BEを
減じた電位（V_cc−V_R−V_BE）になる。同様に、スイッチ
50、51、52、53が閉じられて、ピーク値検出回路12Bが
動作状態の場合のピーク値検出回路12Bの入力直流電位V
_Bは、動作状態にあるとき、トランジスタ34のベース電
位は抵抗41および定電流源37からなるバイアス回路によ
って決定され、また、トランジスタ36のベース電位は抵
抗48および定電流源40からなるバイアス回路によって決
定される。

また、スイッチ26、28、50、51、52、53が開かれて、
前置増幅器12Aおよびピーク値検出回路12Bの動作が待機
状態に移行すると、前置増幅器12Aの出力直流電位V_Aは
抵抗22、24の電圧降下V_R分がないため、動作時より高い
電位（V_cc−V_BE）に移行することになるのに対し、ピー
ク値検出回路12B側の入力直流電位V_Bは不確定状態とな
る。

そこで、キャパシタ4x、4yの端子電位を動作直流電位
と同等の電位に保持するために電位保持回路8x、8yを設
置し、この電位保持回路8x、8yによって、各回路2A、2B
の待機状態から正規の動作状態に移行した際のリカバリ
タイムの削減を行うようにしたものである。この実施例
の場合、電位保持回路8x、8yは、前置増幅器12A側の出
力直流電位V_Aを基準にして、キャパシタ4x、4yの端子電
位を動作直流電位と同等の電位に保持するようにしたも
のであり、電位保持回路8xはトランジスタ14に対する等
価素子としてダイオード54、抵抗58、スイッチ62および
定電流源66、また、電位保持回路8yはトランジスタ16に
対する等価素子としてダイオード56、抵抗60、スイッチ
64および定電流源68、を以て構成されている。

各スイッチ62、64は、スイッチ26、28、50、51、52、
53と同様にIC上のトランジスタなどのスイッチング素子
で構成し、スイッチ26、28、50、51、52、53の導通、非
導通に対して逆の関係を以てスイッチングするように設
定されている。この場合、スイッチ62、64の導通抵抗
は、抵抗22、24の抵抗値より遥かに低い値となるので、
スイッチ62、64による不足分を抵抗58、60で補償してい
る。

したがって、スイッチ26、28、50、51、52、53を遮断
状態にして、前置増幅器12Aおよびピーク値検出回路12B
を待機状態に移行させたとき、同時に、スイッチ62、64
を導通状態にすると、待機状態におけるトランジスタ1
4、16のエミッタ電位である出力直流電位V_A（＝V_cc−V
_BE）に対応してトランジスタ34、36のベース電位を特定
電位に移行させてそれを保持する。この場合、トランジ
スタ34、36のベース電位は、電源電圧V_ccからダイオー
ド54、56の順方向降下電圧V_F、スイッチ62、64の導通抵
抗による電圧降下V_ONおよび抵抗58、60の電圧降下V_rを
減じた値（V_cc−V_F−V_ON−V_r）で与えられ、この電位
（V_cc−V_F−V_ON−V_r）は、前置増幅器12A側の待機状態
の出力直流電位V_A（V_cc−V_BE）よりV_R（＝V_ON−V_r）だ
け低い値であり、キャパシタ4x、4yの各端子電位は、動
作時と等しい直流電位差（V_A−V_B）を以て待機モードで
の直流電位に移行させ、かつその電位を保持させること
ができる。このため、待機状態から次の動作状態に移行
させた際に、キャパシタ4x、4yに対する充放電のための
リカバリタイムが削減され、スイッチ26、28、50、51、
52、53を導通させ、かつ、スイッチ58、60を開くことに
よって、前置増幅器12Aおよびピーク値検出回路12Bを動
作の立上りを早めてスイッチ26、28、50、51、52、53の
導通に応じて瞬時に動作状態にすることができる。

このようにリカバリタイムの削減によって、各回路2
A、2Bを待機状態にした場合の動作状態とは異なる不確
定電位への移行などの不都合が解消することができ、各
回路2A、2Bを待機状態にして電力の削減を図り、電池な
どによる低電圧、低電力駆動を実現することができる。

なお、前記実施例では、キャパシタ４の端子電位を第
１の回路2A側の出力直流電位V_Aを基準にして第２の回路
2B側の入力直流電位V_Bを移行させて保持したが、各回路
2A、2Bの出力直流電位V_Aおよび入力直流電位V_Bが不確定
の場合には、動作時の直流電位に対して同等の直流電位
を保持するようにすればよい。

また、実施例では、第１の回路2Aとして前置増幅器12
A、第２の回路2Bとしてピーク値検出回路12Bを例に取っ
て説明したが、この発明は、第１および第２の回路2A、
2Bはキャパシタ４を介して結合される回路であれば、ど
のような回路でも適用できる。

〔発明の効果〕

以上説明したように、この発明によれば、各回路を電
源を供給した状態で動作を停止させる待機状態から動作
状態への移行時間を迅速化でき、待機状態の有効化を図
って、電池などによる低電圧、低電力駆動を実現でき
る。

【図面の簡単な説明】

第１図はこの発明のリカバリスピードアップ回路の実施
例を示すブロック図、第２図は第１図に示したリカバリ
スピードアップ回路の具体的な回路構成例を示す回路
図、第３図は従来のキャパシタを介して結合された回路
を示すブロック図である。 2A……第１の回路、2B……第２の回路、４、4x、4y……
キャパシタ、８、8x、8y……電位保持回路、12A……前
置増幅器、12B……ピーク値検出回路。

Claims

【特許請求の範囲】

【請求項１】キャパシタを挿入して第１および第２の回
路を結合し、第１および第２の回路を電源を投入した状
態で動作を停止させたとき、その動作停止から動作開始
までの間、前記キャパシタの端子電位を強制的に動作直
流電位と同等の電位に保持させる電位保持回路を設置し
たことを特徴とするリカバリスピードアップ回路。