JPH0836539A - Ｐｃｍｃｉａインタフェース及びユーザ・アプリケーションとｐｃカードの間の通信を行う方法 - Google Patents
Ｐｃｍｃｉａインタフェース及びユーザ・アプリケーションとｐｃカードの間の通信を行う方法Info
- Publication number
- JPH0836539A JPH0836539A JP7080873A JP8087395A JPH0836539A JP H0836539 A JPH0836539 A JP H0836539A JP 7080873 A JP7080873 A JP 7080873A JP 8087395 A JP8087395 A JP 8087395A JP H0836539 A JPH0836539 A JP H0836539A
- Authority
- JP
- Japan
- Prior art keywords
- card
- pcmcia
- system bus
- adapter
- host computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/102—Program control for peripheral devices where the program performs an interfacing function, e.g. device driver
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 システム・バスを有するホスト・コンピュー
タ用の移植性の高いＰＣＭＣＩＡインタフェースを提供
する。 【構成】 ホスト・コンピュータはシステム・バスを有
しており、ＵＮＩＸオペレーティング・システムを実行
するＳＰＡＲＣベースのコンピュータである。ＰＣＭＣ
ＩＡインタフェースはユーザ・アプリケーションをＰＣ
ＭＣＩＡカードにアクセスさせる。ＰＣＭＣＩＡインタ
フェースはソフトウェアおよびハードウェアの構成要素
を含んでいる。ソフトウェア構成要素は、ハードウェア
非依存部分とハードウェア依存部分を含んでいる。ソフ
トウェアを「Ｃ」言語などの適切な高水準言語で実現す
ることによって、ハードウェア依存部分を適合させるだ
けで、ソフトウェアを他のハードウェア・プラットフォ
ームに簡単に移植できる。
タ用の移植性の高いＰＣＭＣＩＡインタフェースを提供
する。 【構成】 ホスト・コンピュータはシステム・バスを有
しており、ＵＮＩＸオペレーティング・システムを実行
するＳＰＡＲＣベースのコンピュータである。ＰＣＭＣ
ＩＡインタフェースはユーザ・アプリケーションをＰＣ
ＭＣＩＡカードにアクセスさせる。ＰＣＭＣＩＡインタ
フェースはソフトウェアおよびハードウェアの構成要素
を含んでいる。ソフトウェア構成要素は、ハードウェア
非依存部分とハードウェア依存部分を含んでいる。ソフ
トウェアを「Ｃ」言語などの適切な高水準言語で実現す
ることによって、ハードウェア依存部分を適合させるだ
けで、ソフトウェアを他のハードウェア・プラットフォ
ームに簡単に移植できる。
Description
【０００１】
【産業上の利用分野】本発明はホスト・コンピュータと
周辺装置の間のインタフェースに関する。具体的にいえ
ば、本発明はホスト・コンピュータとパーソナル・コン
ピュータ・メモリ・カード国際協会（ＰＣＭＣＩＡ：Pe
rsonal Computer Memory Card International Associat
ion ）の周辺カードとの間のインタフェースに関する。
周辺装置の間のインタフェースに関する。具体的にいえ
ば、本発明はホスト・コンピュータとパーソナル・コン
ピュータ・メモリ・カード国際協会（ＰＣＭＣＩＡ：Pe
rsonal Computer Memory Card International Associat
ion ）の周辺カードとの間のインタフェースに関する。
【０００２】
【従来の技術】図１はスケーラブル・プロセッサ・アー
キテクチャ（ＳＰＡＲＣ）ホスト・コンピュータ（ＳＰ
ＡＲＣはSPARC International, Inc. の登録商標であ
る）などの周知の非ｘ８６ベースのホスト・コンピュー
タのハードウェア構成要素を示すブロック図である。ホ
スト・コンピュータ１０はホスト中央演算処理装置（Ｃ
ＰＵ）２０、メモリ・バス（Ｍ−バス）３５、ホスト・
メモリ３０、ホスト・バス・コントローラ５０、標準ホ
スト・システム・バス５５ならびにモニタ／キーボード
／マウス４１およびハード・ディスク装置４２などの入
出力（Ｉ／Ｏ）装置を含んでいる。システム・バス５５
はＣＰＵ２０とＩ／Ｏ装置４１、４２を互いに接続し、
これらの間の通信を行う。ホスト・コンピュータの中に
は、システム・バス５５がＳＰＡＲＣベースのバスのも
のもある。
キテクチャ（ＳＰＡＲＣ）ホスト・コンピュータ（ＳＰ
ＡＲＣはSPARC International, Inc. の登録商標であ
る）などの周知の非ｘ８６ベースのホスト・コンピュー
タのハードウェア構成要素を示すブロック図である。ホ
スト・コンピュータ１０はホスト中央演算処理装置（Ｃ
ＰＵ）２０、メモリ・バス（Ｍ−バス）３５、ホスト・
メモリ３０、ホスト・バス・コントローラ５０、標準ホ
スト・システム・バス５５ならびにモニタ／キーボード
／マウス４１およびハード・ディスク装置４２などの入
出力（Ｉ／Ｏ）装置を含んでいる。システム・バス５５
はＣＰＵ２０とＩ／Ｏ装置４１、４２を互いに接続し、
これらの間の通信を行う。ホスト・コンピュータの中に
は、システム・バス５５がＳＰＡＲＣベースのバスのも
のもある。
【０００３】図２は図１のホスト・コンピュータのソフ
トウェア構成要素を示す図である。ＵＮＩＸユーザ・ア
プリケーション３１はカーネル３２およびハードウェア
依存ドライバ３３を有するＵＮＩＸオペレーティング・
システム（Ｏ／Ｓ）１３０と、システム・バス５５に結
合されている（ＵＮＩＸはNovell, Inc.の１００％子会
社であるUNIX System Laboratories, Inc.の登録商標で
ある）。システム・バス５５はＩ／Ｏ装置４１、４２に
結合されている。通常、ホスト・コンピュータ１０が初
めて初期化されると、ＵＮＩＸ Ｏ／Ｓ１３０がホスト
・メモリ３０にロードされ、コンピュータ１０の電源が
落とされるまで、常駐するようになる。したがって、Ｉ
／Ｏ装置４１、４２に対応するＩ／Ｏデバイス・ドライ
バ３３がロードされ、ユーザ・アプリケーション３１が
カーネル３２に対して適切な呼び出しを行うことによっ
てＩ／Ｏ装置４１、４２にアクセスする。カーネル３２
はアクセスをデバイス・ドライバ３３、システム・バス
５５を介してＩ／Ｏ装置４１、４２に通信する。
トウェア構成要素を示す図である。ＵＮＩＸユーザ・ア
プリケーション３１はカーネル３２およびハードウェア
依存ドライバ３３を有するＵＮＩＸオペレーティング・
システム（Ｏ／Ｓ）１３０と、システム・バス５５に結
合されている（ＵＮＩＸはNovell, Inc.の１００％子会
社であるUNIX System Laboratories, Inc.の登録商標で
ある）。システム・バス５５はＩ／Ｏ装置４１、４２に
結合されている。通常、ホスト・コンピュータ１０が初
めて初期化されると、ＵＮＩＸ Ｏ／Ｓ１３０がホスト
・メモリ３０にロードされ、コンピュータ１０の電源が
落とされるまで、常駐するようになる。したがって、Ｉ
／Ｏ装置４１、４２に対応するＩ／Ｏデバイス・ドライ
バ３３がロードされ、ユーザ・アプリケーション３１が
カーネル３２に対して適切な呼び出しを行うことによっ
てＩ／Ｏ装置４１、４２にアクセスする。カーネル３２
はアクセスをデバイス・ドライバ３３、システム・バス
５５を介してＩ／Ｏ装置４１、４２に通信する。
【０００４】ホスト・コンピュータ１０などのコンピュ
ータの処理能力が高まったことに対応して、アプリケー
ション３１などのユーザ・アプリケーションも複雑とな
ってきた。その結果、システム・バス５５に結合される
外部装置のもっとも一般的な形態である追加メモリ、大
容量記憶装置および通信装置に対する必要性が高まって
きた。通常、外部メモリや大容量記憶装置をホスト・コ
ンピュータ１０に追加するには、プリント回路板（ＰＣ
Ｂ）の形態をしたアダプタを、コンピュータ１０のハウ
ジング内に配置されている利用可能なシステム・バス・
スロットに挿入することを伴っている。システム・バス
・スロットに挿入されると、ＰＣＢはシステム・バス５
５に電気的に結合され、アダプタはしたがってホストＣ
ＰＵ２０と通信を行えるようになる。それ故、ホスト・
コンピュータ１０に結合できる外部装置の最大数はコン
ピュータ１０内で利用できるシステム・バス・スロット
の総数によって制限される。さらに、典型的な技術的素
養のないユーザはＰＣＢの挿入や除去に関する訓練を受
けておらず、訓練を受けている技術系のユーザがこのよ
うなグレードアップや変更を行う必要がある。
ータの処理能力が高まったことに対応して、アプリケー
ション３１などのユーザ・アプリケーションも複雑とな
ってきた。その結果、システム・バス５５に結合される
外部装置のもっとも一般的な形態である追加メモリ、大
容量記憶装置および通信装置に対する必要性が高まって
きた。通常、外部メモリや大容量記憶装置をホスト・コ
ンピュータ１０に追加するには、プリント回路板（ＰＣ
Ｂ）の形態をしたアダプタを、コンピュータ１０のハウ
ジング内に配置されている利用可能なシステム・バス・
スロットに挿入することを伴っている。システム・バス
・スロットに挿入されると、ＰＣＢはシステム・バス５
５に電気的に結合され、アダプタはしたがってホストＣ
ＰＵ２０と通信を行えるようになる。それ故、ホスト・
コンピュータ１０に結合できる外部装置の最大数はコン
ピュータ１０内で利用できるシステム・バス・スロット
の総数によって制限される。さらに、典型的な技術的素
養のないユーザはＰＣＢの挿入や除去に関する訓練を受
けておらず、訓練を受けている技術系のユーザがこのよ
うなグレードアップや変更を行う必要がある。
【０００５】一方、ＩＢＭパーソナル・コンピュータな
どのＩｎｔｅｌ ｘ８６ファミリーのマイクロプロセッ
サをベースとした異なるハードウェア分野のコンピュー
タにおいて、外部装置を追加するための互換性および相
互操作性の両方を促進するためにＰＣＭＣＩＡ仕様が作
成された（ＩｎｔｅｌはIntel Corporation の登録商標
であり、ＩＢＭはInternational Business Machines Co
rporation の登録商標である）。典型的には、ＰＣＭＣ
ＩＡアダプタはＰＣＭＣＩＡカード（ＰＣカード）を差
し込むためのソケットを備えており、ホスト・コンピュ
ータ上で作動する関連したインタフェース・ソフトウェ
アによって制御される。それ故、エンド・ユーザがＰＣ
カード様式で実現された広範囲に及ぶ各種の外部周辺装
置およびメモリ装置を、必要に応じ、ｘ８６ベースのホ
スト・コンピュータに挿入したり、交換したりすること
を簡単に行えるようになっている。
どのＩｎｔｅｌ ｘ８６ファミリーのマイクロプロセッ
サをベースとした異なるハードウェア分野のコンピュー
タにおいて、外部装置を追加するための互換性および相
互操作性の両方を促進するためにＰＣＭＣＩＡ仕様が作
成された（ＩｎｔｅｌはIntel Corporation の登録商標
であり、ＩＢＭはInternational Business Machines Co
rporation の登録商標である）。典型的には、ＰＣＭＣ
ＩＡアダプタはＰＣＭＣＩＡカード（ＰＣカード）を差
し込むためのソケットを備えており、ホスト・コンピュ
ータ上で作動する関連したインタフェース・ソフトウェ
アによって制御される。それ故、エンド・ユーザがＰＣ
カード様式で実現された広範囲に及ぶ各種の外部周辺装
置およびメモリ装置を、必要に応じ、ｘ８６ベースのホ
スト・コンピュータに挿入したり、交換したりすること
を簡単に行えるようになっている。
【０００６】当初、ｘ８６ベースのＰＣＭＣＩＡインタ
フェースは比較的高速なランダム・アクセス・メモリ
（ＲＡＭ）カードを対象として設計されたものであり、
それ故、アダプタとｘ８６ベースのホスト・コンピュー
タとの間の指定された読み書きプロトコルはメモリ・タ
イプのアクセス操作に必要なものと同様なものであっ
た。メモリを備えたＰＣカードにはＲＡＭ ＰＣカード
やハード・ディスク装置ＰＣカードなどがある。最近、
ＰＣＭＣＩＡ仕様は拡張され、ＦＡＸモデム・カードな
どのＩ／Ｏタイプのデータ・アクセスを必要とするＰＣ
カードに適合するようになっている。
フェースは比較的高速なランダム・アクセス・メモリ
（ＲＡＭ）カードを対象として設計されたものであり、
それ故、アダプタとｘ８６ベースのホスト・コンピュー
タとの間の指定された読み書きプロトコルはメモリ・タ
イプのアクセス操作に必要なものと同様なものであっ
た。メモリを備えたＰＣカードにはＲＡＭ ＰＣカード
やハード・ディスク装置ＰＣカードなどがある。最近、
ＰＣＭＣＩＡ仕様は拡張され、ＦＡＸモデム・カードな
どのＩ／Ｏタイプのデータ・アクセスを必要とするＰＣ
カードに適合するようになっている。
【０００７】図３はＩＳＡバスやＶＥＳＡバスなどのｘ
８６ベースのコンピュータのシステム・バス用に特に設
計されたＰＣＭＣＩＡインタフェースを有するこのよう
な従来技術のｘ８６ベース・ホスト・コンピュータのソ
フトウェアおよびハードウェア両方の構成要素を示すブ
ロック図である。ソフトウェア構成要素にはユーザ・ア
プリケーション１４１、Ｍｉｃｒｏｓｏｆｔのディスク
・オペレーティング・システム（ＤＯＳ）、およびｘ８
６ベース・ハードウェア依存ＰＣＭＣＩＡソフトウェア
・ドライバ１４３などがある（ＭｉｃｒｏｓｏｆｔはMi
crosoft Corporation の登録商標である）。ハードウェ
ア構成要素にはｘ８６ベース・システム・バス１４５、
一対のＰＣカード１１０、１２０を収納するための対応
する対のＰＣＭＣＩＡソケット１４７ａ、１４７ｂを有
するｘ８６ベースＰＣＭＣＩＡアダプタ１４６などがあ
る。ｘ８６ベースＰＣＭＣＩＡアダプタ用の従来技術の
集積回路（ＩＣ）の２つの例はＩｎｔｅｌの８２３６５
ＳＬ ＰＣカード・インタフェース・コントローラとＣ
ｉｒｒｕｓ ＬｏｇｉｃのＣＬ−ＰＤ６７１０／２０で
ある。
８６ベースのコンピュータのシステム・バス用に特に設
計されたＰＣＭＣＩＡインタフェースを有するこのよう
な従来技術のｘ８６ベース・ホスト・コンピュータのソ
フトウェアおよびハードウェア両方の構成要素を示すブ
ロック図である。ソフトウェア構成要素にはユーザ・ア
プリケーション１４１、Ｍｉｃｒｏｓｏｆｔのディスク
・オペレーティング・システム（ＤＯＳ）、およびｘ８
６ベース・ハードウェア依存ＰＣＭＣＩＡソフトウェア
・ドライバ１４３などがある（ＭｉｃｒｏｓｏｆｔはMi
crosoft Corporation の登録商標である）。ハードウェ
ア構成要素にはｘ８６ベース・システム・バス１４５、
一対のＰＣカード１１０、１２０を収納するための対応
する対のＰＣＭＣＩＡソケット１４７ａ、１４７ｂを有
するｘ８６ベースＰＣＭＣＩＡアダプタ１４６などがあ
る。ｘ８６ベースＰＣＭＣＩＡアダプタ用の従来技術の
集積回路（ＩＣ）の２つの例はＩｎｔｅｌの８２３６５
ＳＬ ＰＣカード・インタフェース・コントローラとＣ
ｉｒｒｕｓ ＬｏｇｉｃのＣＬ−ＰＤ６７１０／２０で
ある。
【０００８】ユーザ・アプリケーション１４１はまず標
準化されたシステム・コールをＤＯＳ１４２に対して行
ってＰＣカード１１０または１２０にアクセスする。次
に、ＤＯＳ１４２は適切なＰＣＭＣＩＡ呼び出しをｘ８
６ベースＰＣＭＣＩＡソフトウェア・ドライバ１４３に
対して行って、アクセスをｘ８６ベース・システム・バ
ス１４５を介してＰＣＭＣＩＡアダプタ１４６に伝え
る。バス１４５からアクセス要求を受け取ると、アダプ
タ１４６はシステム・バス信号をＰＣカード１１０また
は１２０に対する標準ＰＣＭＣＩＡ信号に変換する。
準化されたシステム・コールをＤＯＳ１４２に対して行
ってＰＣカード１１０または１２０にアクセスする。次
に、ＤＯＳ１４２は適切なＰＣＭＣＩＡ呼び出しをｘ８
６ベースＰＣＭＣＩＡソフトウェア・ドライバ１４３に
対して行って、アクセスをｘ８６ベース・システム・バ
ス１４５を介してＰＣＭＣＩＡアダプタ１４６に伝え
る。バス１４５からアクセス要求を受け取ると、アダプ
タ１４６はシステム・バス信号をＰＣカード１１０また
は１２０に対する標準ＰＣＭＣＩＡ信号に変換する。
【０００９】
【発明が解決しようとする課題】従来のＰＣＭＣＩＡイ
ンタフェースに付随する問題の１つは、ＰＣＭＣＩＡ仕
様がＤＯＳ、ＭＳ−ＷｉｎｄｏｗｓまたはＯＳ／２など
のオペレーティング・システムを作動させるＩｎｔｅｌ
のｘ８６ファミリーのマイクロプロセッサをベースとし
たコンピュータ向けに本来開発されたものであることで
ある（ＭＳ−ＷｉｎｄｏｗｓはMicrosoft Corporation
の商標である）。したがって、ＰＣＭＣＩＡ仕様は全体
的に、あるいは部分的にｘ８６アセンブラ言語でコーデ
ィングされたソフトウェア・ドライバに合わせて最適化
されており、これらのドライバは非ｘ８６ベースのコン
ピュータ・システム用に簡単に移植することはできな
い。
ンタフェースに付随する問題の１つは、ＰＣＭＣＩＡ仕
様がＤＯＳ、ＭＳ−ＷｉｎｄｏｗｓまたはＯＳ／２など
のオペレーティング・システムを作動させるＩｎｔｅｌ
のｘ８６ファミリーのマイクロプロセッサをベースとし
たコンピュータ向けに本来開発されたものであることで
ある（ＭＳ−ＷｉｎｄｏｗｓはMicrosoft Corporation
の商標である）。したがって、ＰＣＭＣＩＡ仕様は全体
的に、あるいは部分的にｘ８６アセンブラ言語でコーデ
ィングされたソフトウェア・ドライバに合わせて最適化
されており、これらのドライバは非ｘ８６ベースのコン
ピュータ・システム用に簡単に移植することはできな
い。
【００１０】ＵＮＩＸやＤＯＳなどのもっとも一般的な
オペレーティング・システムでの他の問題は、ホスト・
コンピュータの作動中にハードウェア装置のランダムな
接続除去を任意に行えるようにはこれらのオペレーティ
ング・システムが設計されていないことである。従来
は、システムのブート時に、各デバイス・ドライバをポ
ーリングして、対応するハードウェア装置が存在してい
るかどうかを判定している。装置が除去されていたり、
作動しない場合には、デバイス・ドライバはホスト・コ
ンピュータのメモリからアンロードされるか、あるいは
メモリに残されたとしても、使用されなくなるかする。
この特に従来のオペレーティング・システムの特性によ
って、ＰＣカードを安全に「ホット・プラギング」でき
なくなる。すなわち、ホスト・コンピュータの作動中に
ＰＣＭＣＩＡソケットに対するＰＣカードの挿入除去を
行うことができない。
オペレーティング・システムでの他の問題は、ホスト・
コンピュータの作動中にハードウェア装置のランダムな
接続除去を任意に行えるようにはこれらのオペレーティ
ング・システムが設計されていないことである。従来
は、システムのブート時に、各デバイス・ドライバをポ
ーリングして、対応するハードウェア装置が存在してい
るかどうかを判定している。装置が除去されていたり、
作動しない場合には、デバイス・ドライバはホスト・コ
ンピュータのメモリからアンロードされるか、あるいは
メモリに残されたとしても、使用されなくなるかする。
この特に従来のオペレーティング・システムの特性によ
って、ＰＣカードを安全に「ホット・プラギング」でき
なくなる。すなわち、ホスト・コンピュータの作動中に
ＰＣＭＣＩＡソケットに対するＰＣカードの挿入除去を
行うことができない。
【００１１】それ故、ソフトウェアおよびハードウェア
のＰＣＭＣＩＡ仕様を完全にサポートし、ホスト・コン
ピュータのバス・アーキテクチャ、プロセッサまたはオ
ペレーティング・システムに無関係な移植性の高いＰＣ
ＭＣＩＡインタフェースが必要である。このような移植
性の高いＰＣＭＣＩＡインタフェースはＳＰＡＲＣなど
のハードウェア・アーキテクチャやＵＮＩＸなどのオペ
レーティング・システムをベースとした他のホスト・コ
ンピュータが、数が増加している標準ＰＣカードを利用
できるとともに、ホット・プラギングなどのＰＣＭＣＩ
Ａの機能を完全にサポートするのを可能とするものであ
る。
のＰＣＭＣＩＡ仕様を完全にサポートし、ホスト・コン
ピュータのバス・アーキテクチャ、プロセッサまたはオ
ペレーティング・システムに無関係な移植性の高いＰＣ
ＭＣＩＡインタフェースが必要である。このような移植
性の高いＰＣＭＣＩＡインタフェースはＳＰＡＲＣなど
のハードウェア・アーキテクチャやＵＮＩＸなどのオペ
レーティング・システムをベースとした他のホスト・コ
ンピュータが、数が増加している標準ＰＣカードを利用
できるとともに、ホット・プラギングなどのＰＣＭＣＩ
Ａの機能を完全にサポートするのを可能とするものであ
る。
【００１２】
【課題を解決するための手段】本発明はユーザ・アプリ
ケーションをＰＣカードに結合するために、多くのホス
ト・コンピュータで作動できる移植性の高いＰＣＭＣＩ
Ａインタフェースを提供する。
ケーションをＰＣカードに結合するために、多くのホス
ト・コンピュータで作動できる移植性の高いＰＣＭＣＩ
Ａインタフェースを提供する。
【００１３】本発明において、ユーザ・アプリケーショ
ンはホスト・システム・バスを有しているホスト・コン
ピュータで作動する。ＰＣＭＣＩＡインタフェースはソ
フトウェアおよびハードウェア両方の構成要素を含んで
いる。ＰＣＭＣＩＡインタフェース・ソフトウェアはハ
ードウェア非依存部分とハードウェア依存部分を含んで
おり、ユーザ・アプリケーションとハードウェア非依存
部分の間には定義済みの外部インタフェースがある。外
部ＰＣＭＣＩＡソフトウェア・インタフェースはＰＣＭ
ＣＩＡカード・サービスおよびソケット・サービスを、
基礎となるハードウェア、たとえばＰＣカードに透過的
な態様で、ユーザ・アプリケーションに提供する。さら
に、ＰＣＭＣＩＡインタフェース・ソフトウェアのハー
ドウェア非依存部分とハードウェア依存部分との間には
定義済みの内部インタフェースがあり、ハードウェア依
存部分を適合させるだけで、ＰＣＭＣＩＡインタフェー
ス全体を他のホスト・コンピュータに簡単に移植できる
ようになっている。
ンはホスト・システム・バスを有しているホスト・コン
ピュータで作動する。ＰＣＭＣＩＡインタフェースはソ
フトウェアおよびハードウェア両方の構成要素を含んで
いる。ＰＣＭＣＩＡインタフェース・ソフトウェアはハ
ードウェア非依存部分とハードウェア依存部分を含んで
おり、ユーザ・アプリケーションとハードウェア非依存
部分の間には定義済みの外部インタフェースがある。外
部ＰＣＭＣＩＡソフトウェア・インタフェースはＰＣＭ
ＣＩＡカード・サービスおよびソケット・サービスを、
基礎となるハードウェア、たとえばＰＣカードに透過的
な態様で、ユーザ・アプリケーションに提供する。さら
に、ＰＣＭＣＩＡインタフェース・ソフトウェアのハー
ドウェア非依存部分とハードウェア依存部分との間には
定義済みの内部インタフェースがあり、ハードウェア依
存部分を適合させるだけで、ＰＣＭＣＩＡインタフェー
ス全体を他のホスト・コンピュータに簡単に移植できる
ようになっている。
【００１４】ＰＣＭＣＩＡインタフェース・ハードウェ
アはシステム・バスに結合されたＰＣＭＣＩＡアダプタ
を含んでおり、アダプタはＰＣカードに適応する少なく
とも１つのＰＣＭＣＩＡソケットを有している。ユーザ
・アプリケーションはＰＣＭＣＩＡ仕様によって指示さ
れているとおりにＰＣカードとの間のすべてのデータの
転送を開始する。ホスト・システム・バス互換ＰＣＭＣ
ＩＡアダプタはＰＣカードの属性メモリ・スペース、共
通メモリ・スペースおよびＩ／Ｏスペースとの間の８ビ
ット、１６ビットおよび３２ビットのデータ転送をサポ
ートする。
アはシステム・バスに結合されたＰＣＭＣＩＡアダプタ
を含んでおり、アダプタはＰＣカードに適応する少なく
とも１つのＰＣＭＣＩＡソケットを有している。ユーザ
・アプリケーションはＰＣＭＣＩＡ仕様によって指示さ
れているとおりにＰＣカードとの間のすべてのデータの
転送を開始する。ホスト・システム・バス互換ＰＣＭＣ
ＩＡアダプタはＰＣカードの属性メモリ・スペース、共
通メモリ・スペースおよびＩ／Ｏスペースとの間の８ビ
ット、１６ビットおよび３２ビットのデータ転送をサポ
ートする。
【００１５】実施例によっては、システム・バス電源と
ＰＣＭＣＩＡアダプタのＰＣＭＣＩＡソケットの間に電
源スイッチ回路を追加することで、ホスト・コンピュー
タの電源を落とす必要なしに、ＰＣカードをＰＣＭＣＩ
Ａソケットに対して安全に挿入除去を行えるようになっ
ている。オプションの５ボルトから１２ボルトへのＤＣ
−ＤＣコンバータが１２ボルトの電源を必要とするＰＣ
カードに付加的な互換性をもたらす。
ＰＣＭＣＩＡアダプタのＰＣＭＣＩＡソケットの間に電
源スイッチ回路を追加することで、ホスト・コンピュー
タの電源を落とす必要なしに、ＰＣカードをＰＣＭＣＩ
Ａソケットに対して安全に挿入除去を行えるようになっ
ている。オプションの５ボルトから１２ボルトへのＤＣ
−ＤＣコンバータが１２ボルトの電源を必要とするＰＣ
カードに付加的な互換性をもたらす。
【００１６】本発明のＰＣＭＣＩＡインタフェースは従
来技術に比較して多くの利点を有している。ＰＣＭＣＩ
Ａインタフェース・ソフトウェアのハードウェア非依存
部分とハードウェア依存部分との間に定義済みの内部イ
ンタフェースを設けることによって、システム・バス、
アダプタおよびＰＣカードの個々の特性がホスト・コン
ピュータで作動するユーザ・アプリケーションにとって
透過性のものとなる。さらに、高水準プログラミング言
語でソフトウェアを実現することによって、ハードウェ
ア依存部分を適合させるだけで、ＰＣＭＣＩＡインタフ
ェース・ソフトウェア全体を異なるオペレーティング・
システムおよびハードウェア・アーキテクチャを有する
他のホスト・コンピュータに移植することができる。し
たがって、本発明のＰＣＭＣＩＡインタフェースは他の
ホスト・コンピュータに簡単に移植できるハードウェア
およびソフトウェアのソリューションを提供する。
来技術に比較して多くの利点を有している。ＰＣＭＣＩ
Ａインタフェース・ソフトウェアのハードウェア非依存
部分とハードウェア依存部分との間に定義済みの内部イ
ンタフェースを設けることによって、システム・バス、
アダプタおよびＰＣカードの個々の特性がホスト・コン
ピュータで作動するユーザ・アプリケーションにとって
透過性のものとなる。さらに、高水準プログラミング言
語でソフトウェアを実現することによって、ハードウェ
ア依存部分を適合させるだけで、ＰＣＭＣＩＡインタフ
ェース・ソフトウェア全体を異なるオペレーティング・
システムおよびハードウェア・アーキテクチャを有する
他のホスト・コンピュータに移植することができる。し
たがって、本発明のＰＣＭＣＩＡインタフェースは他の
ホスト・コンピュータに簡単に移植できるハードウェア
およびソフトウェアのソリューションを提供する。
【００１７】本発明のシステムの目的、特徴および利点
は以下の説明より明らかとなろう。
は以下の説明より明らかとなろう。
【００１８】
【実施例】図４には、本発明のＰＣＭＣＩＡアダプタに
結合されたスケーラブル・プロセッサ・アーキテクチャ
（ＳＰＡＲＣ）ベースのホスト・コンピュータが示され
ている。ＳＰＡＲＣコンピュータ・アーキテクチャの詳
細については、SPARC International, Menlo Park, Cal
iforniaから入手可能なSPARC Architecture Manual, Ve
rsion 8, 1992 を参照されたい。ＳＰＡＲＣベースのホ
スト・コンピュータ１０の作動は周知であるから、本明
細書では詳細な説明を行わない。
結合されたスケーラブル・プロセッサ・アーキテクチャ
（ＳＰＡＲＣ）ベースのホスト・コンピュータが示され
ている。ＳＰＡＲＣコンピュータ・アーキテクチャの詳
細については、SPARC International, Menlo Park, Cal
iforniaから入手可能なSPARC Architecture Manual, Ve
rsion 8, 1992 を参照されたい。ＳＰＡＲＣベースのホ
スト・コンピュータ１０の作動は周知であるから、本明
細書では詳細な説明を行わない。
【００１９】本発明の１実施例によれば、ホスト・コン
ピュータ１０はシステム・バス５５を介してＰＣＭＣＩ
Ａアダプタ１００に結合されている。アダプタ１００は
ＰＣカードの対１１０、１２０を収納するための対応す
るＰＣＭＣＩＡソケットの対１０７、１０８を有してい
る。ＰＣカード１１０、１２０はＰＣＭＣＩＡソケット
１０７、１０８内に配置された対応する対となっている
６８ピン・コネクタを介してアダプタ１００に挿入され
る。
ピュータ１０はシステム・バス５５を介してＰＣＭＣＩ
Ａアダプタ１００に結合されている。アダプタ１００は
ＰＣカードの対１１０、１２０を収納するための対応す
るＰＣＭＣＩＡソケットの対１０７、１０８を有してい
る。ＰＣカード１１０、１２０はＰＣＭＣＩＡソケット
１０７、１０８内に配置された対応する対となっている
６８ピン・コネクタを介してアダプタ１００に挿入され
る。
【００２０】アダプタ１００が各種の物理的構成をとり
うることに留意すべきである。たとえば、デスクトップ
・コンピュータ用の１実施例において、アダプタ１００
は周辺プリント回路板（ＰＣＢ）に実装された特定用途
向け集積回路（ＡＳＩＣ）を含んでおり、ＰＣＢはシス
テム・バス５５内の物理的スロットを占有している。電
気ケーブルがＡＳＩＣをＰＣＭＣＩＡソケット１０７、
１０８に接続する。パームトップ・コンピュータ用の他
の実施例において、アダプタ１００はＣＰＵ２０ととも
にメインＰＣＢ上におかれたＡＳＩＣを含んでいる。電
気ケーブルがＡＳＩＣを、パームトップ・コンピュータ
のハウジングに取り付けられたＰＣＭＣＩＡソケット１
０７、１０８に接続する。あるいは、ＰＣＭＣＩＡソケ
ット１０７、１０８をＡＳＩＣおよびＣＰＵ２０ととも
に、デスクトップまたはラップトップ・コンピュータの
メインＰＣＢに取り付け、これによって、相互接続電気
ケーブルを不必要とする。他の実施例および改変形も可
能であり、これらは本明細書の開示から当分野の技術者
に明らかとなろう。
うることに留意すべきである。たとえば、デスクトップ
・コンピュータ用の１実施例において、アダプタ１００
は周辺プリント回路板（ＰＣＢ）に実装された特定用途
向け集積回路（ＡＳＩＣ）を含んでおり、ＰＣＢはシス
テム・バス５５内の物理的スロットを占有している。電
気ケーブルがＡＳＩＣをＰＣＭＣＩＡソケット１０７、
１０８に接続する。パームトップ・コンピュータ用の他
の実施例において、アダプタ１００はＣＰＵ２０ととも
にメインＰＣＢ上におかれたＡＳＩＣを含んでいる。電
気ケーブルがＡＳＩＣを、パームトップ・コンピュータ
のハウジングに取り付けられたＰＣＭＣＩＡソケット１
０７、１０８に接続する。あるいは、ＰＣＭＣＩＡソケ
ット１０７、１０８をＡＳＩＣおよびＣＰＵ２０ととも
に、デスクトップまたはラップトップ・コンピュータの
メインＰＣＢに取り付け、これによって、相互接続電気
ケーブルを不必要とする。他の実施例および改変形も可
能であり、これらは本明細書の開示から当分野の技術者
に明らかとなろう。
【００２１】ホスト・コンピュータ１０で稼動し、ＰＣ
ＭＣＩＡアダプタ１００を制御するＰＣＭＣＩＡインタ
フェース・ソフトウェア・ドライバの作動を説明するた
めに、主としてＰＣカード１１０およびこれに関連する
ハードウェアおよびソフトウェア・ドライバを参照す
る。ＰＣカード１１０、１２０の両方がそれぞれＰＣＭ
ＣＩＡソケット１０７、１０８に電気的および物理的に
結合されているので、第１のＰＣカード１１０に関する
ソフトウェア・ドライバおよびアダプタ１００の説明は
同じように第２のＰＣカード１２０に適用できる。
ＭＣＩＡアダプタ１００を制御するＰＣＭＣＩＡインタ
フェース・ソフトウェア・ドライバの作動を説明するた
めに、主としてＰＣカード１１０およびこれに関連する
ハードウェアおよびソフトウェア・ドライバを参照す
る。ＰＣカード１１０、１２０の両方がそれぞれＰＣＭ
ＣＩＡソケット１０７、１０８に電気的および物理的に
結合されているので、第１のＰＣカード１１０に関する
ソフトウェア・ドライバおよびアダプタ１００の説明は
同じように第２のＰＣカード１２０に適用できる。
【００２２】本実施例において、図５のブロック図に示
すように、ＵＮＩＸカーネル３２およびデバイス・ドラ
イバ３３を含んでいるＵＮＩＸオペレーティング・シス
テム１３５は、ＰＣＭＣＩＡインタフェース・ソフトウ
ェア・ドライバ３４も含んでいる。ＵＮＩＸ互換ユーザ
・アプリケーション３１はＰＣＭＣＩＡインタフェース
・ソフトウェア・ドライバ３４、システム・バス５５お
よびアダプタ１００を介してＰＣカード１００にアクセ
スする。ソフトウェア・ドライバ３４はハードウェア非
依存部分３４ａおよびハードウェア依存部分３４ｂを含
んでいる。
すように、ＵＮＩＸカーネル３２およびデバイス・ドラ
イバ３３を含んでいるＵＮＩＸオペレーティング・シス
テム１３５は、ＰＣＭＣＩＡインタフェース・ソフトウ
ェア・ドライバ３４も含んでいる。ＵＮＩＸ互換ユーザ
・アプリケーション３１はＰＣＭＣＩＡインタフェース
・ソフトウェア・ドライバ３４、システム・バス５５お
よびアダプタ１００を介してＰＣカード１００にアクセ
スする。ソフトウェア・ドライバ３４はハードウェア非
依存部分３４ａおよびハードウェア依存部分３４ｂを含
んでいる。
【００２３】インタフェース・ソフトウェア・ドライバ
３４はＣ言語などの適当な高水準プログラミング言語で
コーディングされており、ソース・コードをハードウェ
ア依存部分３４ｂに合わせて変更し、ドライバ３４を再
コンパイルするだけで、ドライバ３４のソース・コード
を簡単に他のホスト・コンピュータ・プラットフォーム
に移植することが可能となっている。他に考えられるホ
スト・コンピュータの例としては、ｘ８６マイクロプロ
セッサ・ベースのコンピュータのＵＮＩＸオペレーティ
ング・システムがある。ホスト・コンピュータ・プラッ
トフォームの他の変形および改変形は、当分野の技術者
にとって明らかなものであろう。
３４はＣ言語などの適当な高水準プログラミング言語で
コーディングされており、ソース・コードをハードウェ
ア依存部分３４ｂに合わせて変更し、ドライバ３４を再
コンパイルするだけで、ドライバ３４のソース・コード
を簡単に他のホスト・コンピュータ・プラットフォーム
に移植することが可能となっている。他に考えられるホ
スト・コンピュータの例としては、ｘ８６マイクロプロ
セッサ・ベースのコンピュータのＵＮＩＸオペレーティ
ング・システムがある。ホスト・コンピュータ・プラッ
トフォームの他の変形および改変形は、当分野の技術者
にとって明らかなものであろう。
【００２４】図６はＰＣＭＣＩＡインタフェース・ソフ
トウェア・ドライバ３４の詳細を示すブロック図であ
る。ハードウェア非依存部分３４ａは一対のＰＣカード
・ドライバ２６０、２７０、ＰＣＭＣＩＡネクサス・ド
ライバ２１０、イベント・マネージャ２３０およびカー
ド・サービス層２２０を含んでいる。ハードウェア依存
部分３４ｂは、アダプタ１００を制御するためのシステ
ム・バス互換ＰＣＭＣＩＡアダプタ・ドライバ２５０を
備えている。ハードウェア非依存ネクサス・ドライバ２
１０とハードウェア依存システム・バス互換アダプタ・
ドライバ２５０の間の内部インタフェース２５０を、本
発明の１態様にしたがって明確に定義することにより、
インタフェース・ソフトウェア・ドライバ３４のハード
ウェア依存部分３４ｂを適合させるだけで、ＰＣＭＣＩ
Ａインタフェース全体を異なるホスト・コンピュータ・
プラットフォームに有利に移植することができる。
トウェア・ドライバ３４の詳細を示すブロック図であ
る。ハードウェア非依存部分３４ａは一対のＰＣカード
・ドライバ２６０、２７０、ＰＣＭＣＩＡネクサス・ド
ライバ２１０、イベント・マネージャ２３０およびカー
ド・サービス層２２０を含んでいる。ハードウェア依存
部分３４ｂは、アダプタ１００を制御するためのシステ
ム・バス互換ＰＣＭＣＩＡアダプタ・ドライバ２５０を
備えている。ハードウェア非依存ネクサス・ドライバ２
１０とハードウェア依存システム・バス互換アダプタ・
ドライバ２５０の間の内部インタフェース２５０を、本
発明の１態様にしたがって明確に定義することにより、
インタフェース・ソフトウェア・ドライバ３４のハード
ウェア依存部分３４ｂを適合させるだけで、ＰＣＭＣＩ
Ａインタフェース全体を異なるホスト・コンピュータ・
プラットフォームに有利に移植することができる。
【００２５】ユーザ・アプリケーション３１がＰＣカー
ド１１０にアクセスを開始する前に、ＰＣＭＣＩＡイン
タフェース・ソフトウェア・ドライバ３４をまずホスト
・メモリ３０にロードしなければならない。ソフトウェ
ア・ドライバ３４の各種の部分のローディングは、ホス
ト・コンピュータ１０の初期化中に達成される。ＰＣＭ
ＣＩＡネクサス・ドライバ２１０がまずロードされる
と、ネクサス・ドライバ２１０は構成ファイルに格納さ
れている使用可能なすべてのアダプタ・ドライバのリス
トを探索し、各アダプタ・ドライバを構成ファイルにロ
ードしようと試みる。特定のアダプタ・ドライバ、たと
えば、アダプタ・ドライバ２５０が正常にロードされる
たびに、ネクサス・ドライバ２１０は各ドライバ、たと
えば、アダプタ・ドライバ２５０に関連する対応したド
ライバ装置構造体、たとえば構造体２５１を探し出す。
アダプタ・ドライバ２５０は次いで、対応するドライバ
装置構造体２５１に対するポインタを保存する。
ド１１０にアクセスを開始する前に、ＰＣＭＣＩＡイン
タフェース・ソフトウェア・ドライバ３４をまずホスト
・メモリ３０にロードしなければならない。ソフトウェ
ア・ドライバ３４の各種の部分のローディングは、ホス
ト・コンピュータ１０の初期化中に達成される。ＰＣＭ
ＣＩＡネクサス・ドライバ２１０がまずロードされる
と、ネクサス・ドライバ２１０は構成ファイルに格納さ
れている使用可能なすべてのアダプタ・ドライバのリス
トを探索し、各アダプタ・ドライバを構成ファイルにロ
ードしようと試みる。特定のアダプタ・ドライバ、たと
えば、アダプタ・ドライバ２５０が正常にロードされる
たびに、ネクサス・ドライバ２１０は各ドライバ、たと
えば、アダプタ・ドライバ２５０に関連する対応したド
ライバ装置構造体、たとえば構造体２５１を探し出す。
アダプタ・ドライバ２５０は次いで、対応するドライバ
装置構造体２５１に対するポインタを保存する。
【００２６】次に、ＰＣＭＣＩＡネクサス・ドライバ２
１０はＰＣＭＣＩＡアダプタ・ドライバ２５０を照会し
て、その基本アダプタ特性を取得し、ＰＣＭＣＩＡソケ
ット１０７、１０８を利用可能な論理ソケットのリスト
に追加する。ネクサス・ドライバ２１０は次いで、論理
ソケット・リストをカード・サービス層２２０へエクス
ポートする。したがって、カード・サービス層２２０は
ネクサス・ドライバ２１０とアダプタ・ドライバ２５０
の間におかれているハードウェア非依存ソフトウェア・
インタフェース２１５にアクセスし、カード・サービス
層２２０がハードウェアに依存しない態様でアダプタ１
００およびＰＣＭＣＩＡソケット１０７のリソースを制
御し、管理することを可能とする。ネクサス・ドライバ
２１０は同じ論理ソケット・リストをアダプタ・ドライ
バ２５０にもエクスポートし、カード・サービス層２２
０とアダプタ・ドライバ２５０の間に１対１の論理ソケ
ット通信チャネルを確立する。
１０はＰＣＭＣＩＡアダプタ・ドライバ２５０を照会し
て、その基本アダプタ特性を取得し、ＰＣＭＣＩＡソケ
ット１０７、１０８を利用可能な論理ソケットのリスト
に追加する。ネクサス・ドライバ２１０は次いで、論理
ソケット・リストをカード・サービス層２２０へエクス
ポートする。したがって、カード・サービス層２２０は
ネクサス・ドライバ２１０とアダプタ・ドライバ２５０
の間におかれているハードウェア非依存ソフトウェア・
インタフェース２１５にアクセスし、カード・サービス
層２２０がハードウェアに依存しない態様でアダプタ１
００およびＰＣＭＣＩＡソケット１０７のリソースを制
御し、管理することを可能とする。ネクサス・ドライバ
２１０は同じ論理ソケット・リストをアダプタ・ドライ
バ２５０にもエクスポートし、カード・サービス層２２
０とアダプタ・ドライバ２５０の間に１対１の論理ソケ
ット通信チャネルを確立する。
【００２７】カード・サービス層２２０はカード情報構
造体（ＣＩＳ）インタプリタ２２０ａも含んでおり、こ
のインタプリタはＰＣカード１１０に自動識別情報をそ
のＣＩＳに維持するよう要求することによって、ＰＣカ
ード１１０がホスト・コンピュータのアーキテクチャや
オペレーティング・システムに関係なく自動識別を行う
ことを可能とする。ＣＩＳはＰＣカード１１０の属性メ
モリ・スペースに格納され、タプルという可変長要素の
単一リンク・リストで構成されている。インタプリタ２
２０ａはタプル・パーサであり、すべてのタプル情報の
処理を担当する。したがって、ＰＣカード・ドライバ２
６０はタプル構文解析コードを必要としない。
造体（ＣＩＳ）インタプリタ２２０ａも含んでおり、こ
のインタプリタはＰＣカード１１０に自動識別情報をそ
のＣＩＳに維持するよう要求することによって、ＰＣカ
ード１１０がホスト・コンピュータのアーキテクチャや
オペレーティング・システムに関係なく自動識別を行う
ことを可能とする。ＣＩＳはＰＣカード１１０の属性メ
モリ・スペースに格納され、タプルという可変長要素の
単一リンク・リストで構成されている。インタプリタ２
２０ａはタプル・パーサであり、すべてのタプル情報の
処理を担当する。したがって、ＰＣカード・ドライバ２
６０はタプル構文解析コードを必要としない。
【００２８】本実施例において、各タプルは長さが１バ
イトであり、最大２５６個のタプルがＰＣカード１１０
のＣＩＳに格納される。タプルがインタプリタ２２０ａ
によって構文解析され、認識されると、インタプリタ２
２０ａはＰＣカード１１０からのタプル・データをイン
タプリタ・リンク・リスト２２０ｂのタプル項目にコピ
ーさせる。逆に、インタプリタ２２０ａがタプルを認識
しない場合には、タプルが認識されないこと、およびＰ
Ｃカード１１０からのタプル・データをインタプリタ・
リンク・リスト２２０ｂのタプル項目にコピーすべきで
はないことを示すフラグがセットされる。ＰＣカード１
１０のＣＩＳの構文解析が正常に行われると、リンク・
リスト２２０ｂはＰＣカード１１０の構成パラメータ、
たとえば、ＰＣカードのタイプ、メモリ容量およびアク
セス速度などを含む。その後、カード・サービス層２２
０はリンク・リスト２２０ｂを使用して、ＰＣカード・
ドライバ２６０からのカード・サービス要求を処理す
る。
イトであり、最大２５６個のタプルがＰＣカード１１０
のＣＩＳに格納される。タプルがインタプリタ２２０ａ
によって構文解析され、認識されると、インタプリタ２
２０ａはＰＣカード１１０からのタプル・データをイン
タプリタ・リンク・リスト２２０ｂのタプル項目にコピ
ーさせる。逆に、インタプリタ２２０ａがタプルを認識
しない場合には、タプルが認識されないこと、およびＰ
Ｃカード１１０からのタプル・データをインタプリタ・
リンク・リスト２２０ｂのタプル項目にコピーすべきで
はないことを示すフラグがセットされる。ＰＣカード１
１０のＣＩＳの構文解析が正常に行われると、リンク・
リスト２２０ｂはＰＣカード１１０の構成パラメータ、
たとえば、ＰＣカードのタイプ、メモリ容量およびアク
セス速度などを含む。その後、カード・サービス層２２
０はリンク・リスト２２０ｂを使用して、ＰＣカード・
ドライバ２６０からのカード・サービス要求を処理す
る。
【００２９】実施例によっては、ＰＣＭＣＩＡネクサス
・ドライバ２１０がアダプタ・ドライバ２５０とその私
用インタフェース２１５をＰＣカード・ドライバ２６０
にエクスポートしないものもある。カード・サービス層
２２０とＰＣＭＣＩＡネクサス・ドライバ２１０の間の
インタフェース２２５も私用である。たとえば、ＰＣカ
ード・ドライバ２６０はＰＣＭＣＩＡネクサス・ドライ
バ２１０に対する直接呼出しを行わない。その代わり、
ユーザ・アプリケーション３１がＰＣカード１１０にア
クセスするたびに、ＰＣＭＣＩＡネクサス・ドライバ２
１０宛のＰＣカード・ドライバ２６０に対するすべての
呼出しが、カード・サービス層２２０を介して行われる
ことになる。したがって、カード・サービス層２２０は
ＰＣカード・ドライバ２６０に、要求された機能に基づ
く可変引数リストとの単一の入口点をもたらす。
・ドライバ２１０がアダプタ・ドライバ２５０とその私
用インタフェース２１５をＰＣカード・ドライバ２６０
にエクスポートしないものもある。カード・サービス層
２２０とＰＣＭＣＩＡネクサス・ドライバ２１０の間の
インタフェース２２５も私用である。たとえば、ＰＣカ
ード・ドライバ２６０はＰＣＭＣＩＡネクサス・ドライ
バ２１０に対する直接呼出しを行わない。その代わり、
ユーザ・アプリケーション３１がＰＣカード１１０にア
クセスするたびに、ＰＣＭＣＩＡネクサス・ドライバ２
１０宛のＰＣカード・ドライバ２６０に対するすべての
呼出しが、カード・サービス層２２０を介して行われる
ことになる。したがって、カード・サービス層２２０は
ＰＣカード・ドライバ２６０に、要求された機能に基づ
く可変引数リストとの単一の入口点をもたらす。
【００３０】次に、ＰＣＭＣＩＡが指定したイベント・
コールバック機能をサポートするために、イベント・マ
ネージャ２３０が個別のＳＴＲＥＡＭＳとしてロードさ
れ、ネクサス・ドライバ２１０がＰＣカードの挿入／除
去（ホット・プラギング）などのＰＣＭＣＩＡイベント
をユーザ・アプリケーション３１に伝えることを可能と
する。（ＳＴＲＥＡＭＳはプロセスとデバイス・ドライ
バの間のＵＮＩＸの全二重接続である。）それ故、ネク
サス・ドライバ２１０は効率のよいイベント・コールバ
ック機構をユーザ・アプリケーション３１に提供し、イ
ベント・マネージャ２３０はイベントを監視し、アダプ
タ・ドライバ２５０によってアダプタ１００とＰＣカー
ド１１０の両方を管理する。利用可能なＰＣカードの数
によって、ユーザ・アプリケーション３１がすべての可
能なＰＣＭＣＩＡカードの対するポーリングを行うこと
を非実際的で、効率の悪いものとするため、イベント・
マネージャ２３０は効率のよい解決策である。さらに重
要なのは、イベント・マネージャ２３０がユーザ・アプ
リケーション３１への非送信請求フィードバックのため
のＰＣＭＣＩＡ指定のチャネルを実現するための単一の
機構（通常、ＵＮＩＸではサポートされていない）をも
たらすことである。
コールバック機能をサポートするために、イベント・マ
ネージャ２３０が個別のＳＴＲＥＡＭＳとしてロードさ
れ、ネクサス・ドライバ２１０がＰＣカードの挿入／除
去（ホット・プラギング）などのＰＣＭＣＩＡイベント
をユーザ・アプリケーション３１に伝えることを可能と
する。（ＳＴＲＥＡＭＳはプロセスとデバイス・ドライ
バの間のＵＮＩＸの全二重接続である。）それ故、ネク
サス・ドライバ２１０は効率のよいイベント・コールバ
ック機構をユーザ・アプリケーション３１に提供し、イ
ベント・マネージャ２３０はイベントを監視し、アダプ
タ・ドライバ２５０によってアダプタ１００とＰＣカー
ド１１０の両方を管理する。利用可能なＰＣカードの数
によって、ユーザ・アプリケーション３１がすべての可
能なＰＣＭＣＩＡカードの対するポーリングを行うこと
を非実際的で、効率の悪いものとするため、イベント・
マネージャ２３０は効率のよい解決策である。さらに重
要なのは、イベント・マネージャ２３０がユーザ・アプ
リケーション３１への非送信請求フィードバックのため
のＰＣＭＣＩＡ指定のチャネルを実現するための単一の
機構（通常、ＵＮＩＸではサポートされていない）をも
たらすことである。
【００３１】たとえば、ＰＣカード１１０のＰＣＭＣＩ
Ａソケット１０７への挿入が成功した場合、ネクサス・
ドライバ２１０はアダプタ・ドライバ２５０から「カー
ド挿入」イベント通知を受け取り、ネクサス・ドライバ
２１０がどのタイプのＰＣカードがソケット１０７に入
っているのかを追跡できるようにする。その後、対応す
るＰＣカード・ドライバ、たとえば、ドライバ２６０が
ロードされ、ネクサス・ドライバ２１０が対応するドラ
イバ装置構造体、たとえば構造体２５１を更新し、これ
によってＰＣＭＣＩＡソケット１０７とＰＣカード１１
０の間のアソシエーションを形成する。このイベント・
コールバック機能をサポートするためのＰＣＭＣＩＡイ
ンタフェース・ハードウェアについての検討は、アダプ
タ１００のハードウェアについての以下の説明で行う。
Ａソケット１０７への挿入が成功した場合、ネクサス・
ドライバ２１０はアダプタ・ドライバ２５０から「カー
ド挿入」イベント通知を受け取り、ネクサス・ドライバ
２１０がどのタイプのＰＣカードがソケット１０７に入
っているのかを追跡できるようにする。その後、対応す
るＰＣカード・ドライバ、たとえば、ドライバ２６０が
ロードされ、ネクサス・ドライバ２１０が対応するドラ
イバ装置構造体、たとえば構造体２５１を更新し、これ
によってＰＣＭＣＩＡソケット１０７とＰＣカード１１
０の間のアソシエーションを形成する。このイベント・
コールバック機能をサポートするためのＰＣＭＣＩＡイ
ンタフェース・ハードウェアについての検討は、アダプ
タ１００のハードウェアについての以下の説明で行う。
【００３２】ＰＣＭＣＩＡインタフェース・ソフトウェ
ア・ドライバ３４のローディングおよび初期化が完了す
ると、ユーザ・アプリケーション３１はアダプタ１００
およびＰＣカード１１０にアクセスする。図７は本発明
によるホスト・コンピュータ１０で稼動しているユーザ
・アプリケーション３１によるＰＣカード１１０のアク
セスを説明するための流れ図である。
ア・ドライバ３４のローディングおよび初期化が完了す
ると、ユーザ・アプリケーション３１はアダプタ１００
およびＰＣカード１１０にアクセスする。図７は本発明
によるホスト・コンピュータ１０で稼動しているユーザ
・アプリケーション３１によるＰＣカード１１０のアク
セスを説明するための流れ図である。
【００３３】まず、ユーザ・アプリケーション３１はＰ
Ｃカード・ドライバ２６０に対して外部ハードウェア非
依存ＰＣＭＣＩＡ呼出しを行う。カード・ドライバ２６
０は適切なカード・サービスをカード・サービス層２２
０に要求することによって応答する。カード・サービス
層２２０はＰＣカード・ドライバ２６０からのすべての
カード・サービス要求を処理し、適切な呼出しをＰＣＭ
ＣＩＡネクサス・ドライバ２１０に対して行う。ＰＣカ
ード・ドライバ２６０はカード・サービス層２２０にＰ
Ｃカード・ドライバのデバイス情報ポインタ（ＤＩＰ）
に対するポインタを与え、これによってＰＣカード１１
０を一意に識別し、ＰＣカード・ドライバ２６０の親プ
ロセス、すなわちネクサス・ドライバ２１０に対する経
路を与える。カード・サービス層２２０は次いでＤＩＰ
を使用して、ネクサス・ドライバ２１０を探し、これに
対して適切な呼出しを行う。このような呼出しには、ア
ダプタ・ドライバ２５０によって提供されるソケット・
サービス宛のアダプタ・ハードウェア構成要求がある。
Ｃカード・ドライバ２６０に対して外部ハードウェア非
依存ＰＣＭＣＩＡ呼出しを行う。カード・ドライバ２６
０は適切なカード・サービスをカード・サービス層２２
０に要求することによって応答する。カード・サービス
層２２０はＰＣカード・ドライバ２６０からのすべての
カード・サービス要求を処理し、適切な呼出しをＰＣＭ
ＣＩＡネクサス・ドライバ２１０に対して行う。ＰＣカ
ード・ドライバ２６０はカード・サービス層２２０にＰ
Ｃカード・ドライバのデバイス情報ポインタ（ＤＩＰ）
に対するポインタを与え、これによってＰＣカード１１
０を一意に識別し、ＰＣカード・ドライバ２６０の親プ
ロセス、すなわちネクサス・ドライバ２１０に対する経
路を与える。カード・サービス層２２０は次いでＤＩＰ
を使用して、ネクサス・ドライバ２１０を探し、これに
対して適切な呼出しを行う。このような呼出しには、ア
ダプタ・ドライバ２５０によって提供されるソケット・
サービス宛のアダプタ・ハードウェア構成要求がある。
【００３４】カード・サービス層２２０からの適切な呼
出しに応答して、ネクサス・ドライバ２１０はＰＣＭＣ
ＩＡアダプタ・ドライバ２５０に対する対応した内部ハ
ードウェア非依存ソフトウェア呼出しを生成する。ハー
ドウェア依存アダプタ・ドライバ２５０は、次いで、内
部ソフトウェア呼出しをアダプタ１００用の適切なシス
テム・バス信号に変換する。アダプタ１００はその後、
ＰＣＭＣＩＡソケット１０７にあるＰＣカード１１０に
対する適切なＰＣＭＣＩＡカード信号を生成する。
出しに応答して、ネクサス・ドライバ２１０はＰＣＭＣ
ＩＡアダプタ・ドライバ２５０に対する対応した内部ハ
ードウェア非依存ソフトウェア呼出しを生成する。ハー
ドウェア依存アダプタ・ドライバ２５０は、次いで、内
部ソフトウェア呼出しをアダプタ１００用の適切なシス
テム・バス信号に変換する。アダプタ１００はその後、
ＰＣＭＣＩＡソケット１０７にあるＰＣカード１１０に
対する適切なＰＣＭＣＩＡカード信号を生成する。
【００３５】要約すると、ユーザ・アプリケーション３
１はハードウェア非依存外部ＰＣＭＣＩＡ呼出しの形態
の要求を、ＰＣＭＣＩＡインタフェース・ソフトウェア
・ドライバ３４に伝えることによって、ＰＣカード１１
０とのデータ・アクセスを開始する。次いで、ホスト・
メモリ３０に常駐しているソフトウェア・ドライバ３４
が外部ＰＣＭＣＩＡ呼出しを受け取り、適切な依存アダ
プタ固有信号をシステム・バス５５でアサートさせる。
ユーザ・アプリケーション３１からのアクセス要求を適
切なシステム・バス信号に変換する際のインタフェース
・ソフトウェア・ドライバ３４の各種の部分がもたらす
作動およびサービスを説明してきたが、以下ではＰＣＭ
ＣＩＡインタフェース・ハードウェア、すなわちアダプ
タ１００およびＰＣカード１１０の作動を詳細に説明す
る。
１はハードウェア非依存外部ＰＣＭＣＩＡ呼出しの形態
の要求を、ＰＣＭＣＩＡインタフェース・ソフトウェア
・ドライバ３４に伝えることによって、ＰＣカード１１
０とのデータ・アクセスを開始する。次いで、ホスト・
メモリ３０に常駐しているソフトウェア・ドライバ３４
が外部ＰＣＭＣＩＡ呼出しを受け取り、適切な依存アダ
プタ固有信号をシステム・バス５５でアサートさせる。
ユーザ・アプリケーション３１からのアクセス要求を適
切なシステム・バス信号に変換する際のインタフェース
・ソフトウェア・ドライバ３４の各種の部分がもたらす
作動およびサービスを説明してきたが、以下ではＰＣＭ
ＣＩＡインタフェース・ハードウェア、すなわちアダプ
タ１００およびＰＣカード１１０の作動を詳細に説明す
る。
【００３６】図８に示すような実施例において、ＰＣＭ
ＣＩＡアダプタ１００はホスト・バス・インタフェース
・バッファ１０１、アダプタ・コア論理１０２、および
カード・インタフェース・バッファ１０３を有する特定
用途向けＩＣ（ＡＳＩＣ）１００ａを含んでいる。アダ
プタ１００は電源スイッチ１０５、ＰＲＯＭ１０６、お
よび一対のＰＣＭＣＩＡソケット１０７、１０８も含ん
でいる。ＰＲＯＭ１０６はオープン・ブートＰＲＯＭ
（ＯＢＰ）で、標準的なブートＲＯＭ機能をホスト・コ
ンピュータ１０に与える。
ＣＩＡアダプタ１００はホスト・バス・インタフェース
・バッファ１０１、アダプタ・コア論理１０２、および
カード・インタフェース・バッファ１０３を有する特定
用途向けＩＣ（ＡＳＩＣ）１００ａを含んでいる。アダ
プタ１００は電源スイッチ１０５、ＰＲＯＭ１０６、お
よび一対のＰＣＭＣＩＡソケット１０７、１０８も含ん
でいる。ＰＲＯＭ１０６はオープン・ブートＰＲＯＭ
（ＯＢＰ）で、標準的なブートＲＯＭ機能をホスト・コ
ンピュータ１０に与える。
【００３７】図９はＰＣカード１１０、１２０の各々に
割り振られた、すなわち、６メガバイトのアドレス・ス
ペースがＰＣカード１１０、１２０専用となっているホ
スト・メモリ３０の３メガバイトのシステム・バス・ス
ペースを示すアドレス・マップである。
割り振られた、すなわち、６メガバイトのアドレス・ス
ペースがＰＣカード１１０、１２０専用となっているホ
スト・メモリ３０の３メガバイトのシステム・バス・ス
ペースを示すアドレス・マップである。
【００３８】本実施例において、メモリ３０のアドレス
・スペース０ないしＦＦＦＦＦｈおよび３ＦＦＦＦＦｈ
ないし４ＦＦＦＦＦｈはそれぞれＰＲＯＭ１０６ならび
に制御および状況レジスタ（ＣＳＲ）１０２ａの内容へ
のアクセス用に予約されている。ＰＣＭＣＩＡ仕様は最
大各６４メガバイトの属性メモリ・スペース、共通メモ
リ・スペースおよびＩ／Ｏメモリ・スペースもサポート
している。しかしながら、ＰＣカード１１０の前述の実
施例においては、各１メガバイトのシステム・バス・ア
ドレス・スペースだけが属性メモリ・スペース、共通メ
モリ・スペースおよびＩ／Ｏメモリ・スペースに予約さ
れている。したがって、システム・バス・アドレス・ス
ペースを指定されたＰＣＭＣＩＡアドレス・スペースに
転置するためのアドレス・マッピングが必要となる。ア
ダプタ１００の８メガバイトのアドレス・スペースに対
するアドレス・マップは、ＰＲＯＭ１０６に格納されて
いる。
・スペース０ないしＦＦＦＦＦｈおよび３ＦＦＦＦＦｈ
ないし４ＦＦＦＦＦｈはそれぞれＰＲＯＭ１０６ならび
に制御および状況レジスタ（ＣＳＲ）１０２ａの内容へ
のアクセス用に予約されている。ＰＣＭＣＩＡ仕様は最
大各６４メガバイトの属性メモリ・スペース、共通メモ
リ・スペースおよびＩ／Ｏメモリ・スペースもサポート
している。しかしながら、ＰＣカード１１０の前述の実
施例においては、各１メガバイトのシステム・バス・ア
ドレス・スペースだけが属性メモリ・スペース、共通メ
モリ・スペースおよびＩ／Ｏメモリ・スペースに予約さ
れている。したがって、システム・バス・アドレス・ス
ペースを指定されたＰＣＭＣＩＡアドレス・スペースに
転置するためのアドレス・マッピングが必要となる。ア
ダプタ１００の８メガバイトのアドレス・スペースに対
するアドレス・マップは、ＰＲＯＭ１０６に格納されて
いる。
【００３９】ＣＳＲ１０２ａはアダプタ１００を各種の
タイプのＰＣカードとともに作動するように構成するパ
ラメータを格納するために使用される。ＣＳＲ１０２ａ
は６４メガバイトのＰＣカード・アドレス・スペースの
各々に各１メガバイトのシステム・バス・アドレス・ス
ペースをマッピングするのに必要なアドレス・オフセッ
ト・テーブルも収納している。これらのアドレス・オフ
セット・テーブル値は特定のＰＣカード、たとえば、Ｆ
ＡＸモデム・カード、ＲＡＭメモリ・カード、あるいは
ウィンチェスタ・ディスク装置カードに合うようにホス
ト・コンピュータ１０によって変更できるものである。
ＣＳＲ１０２ａに格納されている構成パラメータにはＰ
Ｃカードのデータ・アクセス速度があり、この速度はカ
ードの機能によって比較的低速なモデム・カードから比
較的高速なＲＡＭカードまでの範囲で変化できるもので
ある。
タイプのＰＣカードとともに作動するように構成するパ
ラメータを格納するために使用される。ＣＳＲ１０２ａ
は６４メガバイトのＰＣカード・アドレス・スペースの
各々に各１メガバイトのシステム・バス・アドレス・ス
ペースをマッピングするのに必要なアドレス・オフセッ
ト・テーブルも収納している。これらのアドレス・オフ
セット・テーブル値は特定のＰＣカード、たとえば、Ｆ
ＡＸモデム・カード、ＲＡＭメモリ・カード、あるいは
ウィンチェスタ・ディスク装置カードに合うようにホス
ト・コンピュータ１０によって変更できるものである。
ＣＳＲ１０２ａに格納されている構成パラメータにはＰ
Ｃカードのデータ・アクセス速度があり、この速度はカ
ードの機能によって比較的低速なモデム・カードから比
較的高速なＲＡＭカードまでの範囲で変化できるもので
ある。
【００４０】図１０はユーザ・アプリケーション３１に
よるＰＣカードの読み取りおよび書込みアクセスに応じ
た、システム・バス５５における従来のＰＣＭＣＩＡの
読取りおよび書込みアクセス・サイクルを説明するため
の２つのタイミング図を示す。データ転送がＰＣＭＣＩ
Ａ仕様バージョン２．１で規定されているようにユーザ
・アプリケーション３１によって開始されることに留意
されたい。たとえば、ＰＣカード１１０の読取りアクセ
スに応じて、アダプタ１００はＰＣＭＣＩＡソケット１
０７のカード・アドレス・ラインＡＤＤＲとカード・イ
ネーブル・ラインＣＥ*（*は信号が活動時に低であるこ
とを示す。以下同じ）をアサートする。アダプタ１００
は次いで、カード・アドレス・ラインＡＤＤＲによって
示される位置におけるＰＣカード１１０の読取りアクセ
スを示す出力イネーブル信号ＯＥ* をアサートする。特
定の時間（すなわち、ＰＣカードの読取りアクセス時
間）の後、ＰＣカード１１０は要求されたデータをカー
ド・データ・ラインＤＡＴＡへ送る。同様に、ＰＣカー
ド１１０の書込みアクセスに応じて、アダプタ１００は
カード・データ・ラインＤＡＴＡ、カード・アドレス・
ラインＡＤＤＲおよびカード・イネーブル・ラインＣＥ
* をアサートし、その後、カード書込みイネーブル・ラ
インＷＥがアサートされる。
よるＰＣカードの読み取りおよび書込みアクセスに応じ
た、システム・バス５５における従来のＰＣＭＣＩＡの
読取りおよび書込みアクセス・サイクルを説明するため
の２つのタイミング図を示す。データ転送がＰＣＭＣＩ
Ａ仕様バージョン２．１で規定されているようにユーザ
・アプリケーション３１によって開始されることに留意
されたい。たとえば、ＰＣカード１１０の読取りアクセ
スに応じて、アダプタ１００はＰＣＭＣＩＡソケット１
０７のカード・アドレス・ラインＡＤＤＲとカード・イ
ネーブル・ラインＣＥ*（*は信号が活動時に低であるこ
とを示す。以下同じ）をアサートする。アダプタ１００
は次いで、カード・アドレス・ラインＡＤＤＲによって
示される位置におけるＰＣカード１１０の読取りアクセ
スを示す出力イネーブル信号ＯＥ* をアサートする。特
定の時間（すなわち、ＰＣカードの読取りアクセス時
間）の後、ＰＣカード１１０は要求されたデータをカー
ド・データ・ラインＤＡＴＡへ送る。同様に、ＰＣカー
ド１１０の書込みアクセスに応じて、アダプタ１００は
カード・データ・ラインＤＡＴＡ、カード・アドレス・
ラインＡＤＤＲおよびカード・イネーブル・ラインＣＥ
* をアサートし、その後、カード書込みイネーブル・ラ
インＷＥがアサートされる。
【００４１】本発明の１実施例によれば、ＰＣカード１
１０のバイト、ハーフワード（１６ビット）およびワー
ド（３２ビット）のデータ・アクセスをサポートする。
ＰＣＭＣＩＡソケット１０７がサポートできるのが１６
ビットのデータ転送だけであるから、サイズ調整はＰＣ
カード１１０の外部で行われる。アダプタ１００の前述
の実施例はいかなるデータ・パッキングも行わない（す
なわち、単一のシステム・バス読取り要求に応じて、ア
ダプタ１００はカード１１０に対する複数の読取りアク
セスを発生しない）が、当分野の技術者であれば、ホス
ト・コンピュータ１０によるサイズ調整を必要とせず
に、１６ビットよりも大きいワード長のデータ・アクセ
スをサポートしているアダプタ１００の他の実施例に、
作動の原理を拡張することができよう。
１０のバイト、ハーフワード（１６ビット）およびワー
ド（３２ビット）のデータ・アクセスをサポートする。
ＰＣＭＣＩＡソケット１０７がサポートできるのが１６
ビットのデータ転送だけであるから、サイズ調整はＰＣ
カード１１０の外部で行われる。アダプタ１００の前述
の実施例はいかなるデータ・パッキングも行わない（す
なわち、単一のシステム・バス読取り要求に応じて、ア
ダプタ１００はカード１１０に対する複数の読取りアク
セスを発生しない）が、当分野の技術者であれば、ホス
ト・コンピュータ１０によるサイズ調整を必要とせず
に、１６ビットよりも大きいワード長のデータ・アクセ
スをサポートしているアダプタ１００の他の実施例に、
作動の原理を拡張することができよう。
【００４２】さらに、カード１１０の属性メモリ・スペ
ースまたはＩ／Ｏメモリ・スペースで、アクセスが開始
された場合、カード・メモリ選択ラインＣ０＿ＲＥＧ*
が低にアサートされる。逆に、アクセスが共通メモリ・
スペースで開始された場合、カード・メモリ選択ライン
Ｃ０＿ＲＥＧ* が高であるとアサートされる。
ースまたはＩ／Ｏメモリ・スペースで、アクセスが開始
された場合、カード・メモリ選択ラインＣ０＿ＲＥＧ*
が低にアサートされる。逆に、アクセスが共通メモリ・
スペースで開始された場合、カード・メモリ選択ライン
Ｃ０＿ＲＥＧ* が高であるとアサートされる。
【００４３】図１１のタイミング図を参照すると、アダ
プタ１００を介してＰＣカード１１０の属性メモリ・ス
ペースまたは共通メモリ・スペースのコンピュータ１０
によって開始されたバイト幅の読取りが示されている。
まず、制御および状況レジスタ１０２ａの対応するウィ
ンドウ制御レジスタに格納されている基本アドレス値Ｂ
ＡＳＥ、およびシステム・バス・アドレス・ラインＳＢ
＿ＰＡのオフセット・アドレス値がカード・アドレス・
ラインＣ０＿Ａに出され、これによってシステム・バス
・アドレスがＰＣカード・アドレスにマップされる。次
に、カード出力イネーブル・ラインＣ０＿ＣＥ* が低に
アサートされる。Ｌ＋１クロック・サイクル（Ｌはウィ
ンドウ制御レジスタに格納されているCommand_Strobe_D
elay値ＣＭＤＤＬＹである）後、カード出力イネーブル
・ラインＣ０＿ＣＥ* （図１１ではＣ０＿ＲＤＣＭＤ*
で示されている）が低にアサートされる。選択されたＰ
Ｃカード、すなわちＰＣカード１１０は次いで要求され
たメモリ・データ・バイトを内部で検索し、データ値を
カード・データ・ラインＣ０＿Ｄに出す。
プタ１００を介してＰＣカード１１０の属性メモリ・ス
ペースまたは共通メモリ・スペースのコンピュータ１０
によって開始されたバイト幅の読取りが示されている。
まず、制御および状況レジスタ１０２ａの対応するウィ
ンドウ制御レジスタに格納されている基本アドレス値Ｂ
ＡＳＥ、およびシステム・バス・アドレス・ラインＳＢ
＿ＰＡのオフセット・アドレス値がカード・アドレス・
ラインＣ０＿Ａに出され、これによってシステム・バス
・アドレスがＰＣカード・アドレスにマップされる。次
に、カード出力イネーブル・ラインＣ０＿ＣＥ* が低に
アサートされる。Ｌ＋１クロック・サイクル（Ｌはウィ
ンドウ制御レジスタに格納されているCommand_Strobe_D
elay値ＣＭＤＤＬＹである）後、カード出力イネーブル
・ラインＣ０＿ＣＥ* （図１１ではＣ０＿ＲＤＣＭＤ*
で示されている）が低にアサートされる。選択されたＰ
Ｃカード、すなわちＰＣカード１１０は次いで要求され
たメモリ・データ・バイトを内部で検索し、データ値を
カード・データ・ラインＣ０＿Ｄに出す。
【００４４】他のＭ＋１クロック・サイクル（ただし、
Ｍはウィンドウ制御レジスタに格納されているCommand_
Strobe_Length 値ＣＭＤＬＮＧである）の後、カード・
データ・ラインＣ０＿Ｄ上のデータ・バイト値がアダプ
タ１００によってラッチされ、カード出力イネーブル・
ラインＣ０＿ＲＤＣＭＤ* はアサート解除される。１ク
ロック後、カード出力イネーブル・ラインＣ０＿ＣＥ*
がアサート解除される。最後に、アダプタ１００はシス
テム・バス・ラインＳＢ＿ＡＣＫ* のバイト「ＡＣＫ」
をホスト・コンピュータ１０に対してアサートし、ラッ
チされているデータ・バイトをさらに１クロック・サイ
クル後にシステム・バス・データ・ラインＳＢ＿ＤＡＴ
Ａに送り、これによってバイト幅の読取りサイクルを完
了する。
Ｍはウィンドウ制御レジスタに格納されているCommand_
Strobe_Length 値ＣＭＤＬＮＧである）の後、カード・
データ・ラインＣ０＿Ｄ上のデータ・バイト値がアダプ
タ１００によってラッチされ、カード出力イネーブル・
ラインＣ０＿ＲＤＣＭＤ* はアサート解除される。１ク
ロック後、カード出力イネーブル・ラインＣ０＿ＣＥ*
がアサート解除される。最後に、アダプタ１００はシス
テム・バス・ラインＳＢ＿ＡＣＫ* のバイト「ＡＣＫ」
をホスト・コンピュータ１０に対してアサートし、ラッ
チされているデータ・バイトをさらに１クロック・サイ
クル後にシステム・バス・データ・ラインＳＢ＿ＤＡＴ
Ａに送り、これによってバイト幅の読取りサイクルを完
了する。
【００４５】ＰＣカード１１０のハーフワード幅の属性
または共通メモリの読取りは次の通りである。まず、ウ
ィンドウ制御レジスタのＢＡＳＥ値がカード・アドレス
・ラインＣ０＿Ａに印加され、システム・バス・アドレ
ス・ラインＳＢ＿ＰＡのオフセット・アドレス値がカー
ド・アドレス・ラインＣ０＿Ａに印加され、カード・イ
ネーブル・ラインＣ０＿ＣＥ* が低にアサートされる。
Ｌ＋１クロック・サイクル後、カード出力イネーブル・
ラインＣ０＿ＣＥ* （図１１では、Ｃ０＿ＲＤＣＭＤ*
で示されている）が低にアサートされる。選択されたＰ
Ｃカード１１０が次いで、対応するメモリ・データ・バ
イトをカード・データ・ラインＣ０＿Ｄに出す。Ｍ＋１
クロック・サイクル後、カード・データ・ラインＣ０＿
Ｄの有効なデータ・バイトがアダプタ１００にラッチさ
れ、カード・イネーブル・ラインＣ０＿ＣＥ*（Ｃ０＿
ＲＤＣＭＤ*参照）が次いでアサート解除される。１ク
ロック・サイクル後、カード・イネーブル・ラインＣ０
＿ＣＥ* がアサート解除される。アダプタ１００はシス
テム・バス・ラインＳＢ＿ＡＣＫ* に対してハーフワー
ドのＡＣＫをアサートし、ラッチされているデータ・バ
イトをシステム・バス・データ・ラインＳＢ＿ＤＡＴＡ
とバイト・スワップさせ、これによってハーフワードの
読取りサイクルを完了する。
または共通メモリの読取りは次の通りである。まず、ウ
ィンドウ制御レジスタのＢＡＳＥ値がカード・アドレス
・ラインＣ０＿Ａに印加され、システム・バス・アドレ
ス・ラインＳＢ＿ＰＡのオフセット・アドレス値がカー
ド・アドレス・ラインＣ０＿Ａに印加され、カード・イ
ネーブル・ラインＣ０＿ＣＥ* が低にアサートされる。
Ｌ＋１クロック・サイクル後、カード出力イネーブル・
ラインＣ０＿ＣＥ* （図１１では、Ｃ０＿ＲＤＣＭＤ*
で示されている）が低にアサートされる。選択されたＰ
Ｃカード１１０が次いで、対応するメモリ・データ・バ
イトをカード・データ・ラインＣ０＿Ｄに出す。Ｍ＋１
クロック・サイクル後、カード・データ・ラインＣ０＿
Ｄの有効なデータ・バイトがアダプタ１００にラッチさ
れ、カード・イネーブル・ラインＣ０＿ＣＥ*（Ｃ０＿
ＲＤＣＭＤ*参照）が次いでアサート解除される。１ク
ロック・サイクル後、カード・イネーブル・ラインＣ０
＿ＣＥ* がアサート解除される。アダプタ１００はシス
テム・バス・ラインＳＢ＿ＡＣＫ* に対してハーフワー
ドのＡＣＫをアサートし、ラッチされているデータ・バ
イトをシステム・バス・データ・ラインＳＢ＿ＤＡＴＡ
とバイト・スワップさせ、これによってハーフワードの
読取りサイクルを完了する。
【００４６】ＰＣカード１１０のワード幅の属性または
共通メモリ・スペースの読取りは、ホスト・コンピュー
タ１０に対してハーフワードのＡＣＫをアサートすると
ころまで、ハーフワードの読取りアクセスと同様であ
る。システム・バス５５のハーフワードＡＣＫはホスト
・コンピュータ１０に、ワード読取りにはサイズ調整が
必要なことを知らせる。したがって、コンピュータ１０
はシステム・バス５５を介して他のアクセスを開始し
て、データの希望するワードの後半のハーフワードを読
みとる必要がある。第２のハーフワードの第２の読取り
サイクルは同じ態様で行われるが、システム・バス・ア
ドレス・ラインＳＢ＿ＰＡ［１］の値ならびにカード・
アドレス・ラインＣ０＿Ａ［１］の値が両方とも「０」
ではなく「１」になっており、したがって、データの適
切な次のハーフワードが取り出される点が異なってい
る。
共通メモリ・スペースの読取りは、ホスト・コンピュー
タ１０に対してハーフワードのＡＣＫをアサートすると
ころまで、ハーフワードの読取りアクセスと同様であ
る。システム・バス５５のハーフワードＡＣＫはホスト
・コンピュータ１０に、ワード読取りにはサイズ調整が
必要なことを知らせる。したがって、コンピュータ１０
はシステム・バス５５を介して他のアクセスを開始し
て、データの希望するワードの後半のハーフワードを読
みとる必要がある。第２のハーフワードの第２の読取り
サイクルは同じ態様で行われるが、システム・バス・ア
ドレス・ラインＳＢ＿ＰＡ［１］の値ならびにカード・
アドレス・ラインＣ０＿Ａ［１］の値が両方とも「０」
ではなく「１」になっており、したがって、データの適
切な次のハーフワードが取り出される点が異なってい
る。
【００４７】前述したように、ＰＣＭＣＩＡ仕様は本
来、外部ＲＡＭメモリ・カード用に開発されたものであ
る。しかしながら、他の低速な記憶媒体、たとえば、ハ
ード・ディスク装置が物理的に小さくなり、ＰＣＭＣＩ
Ａの形状係数に合うようになったため、ＰＣＭＣＩＡ仕
様を拡張し、他の作動モードをサポートする、すなわ
ち、「ＷＡＩＴ」機能を使用してＰＣカード１１０にア
クセスすることが必要となった。本実施例においては、
ＷＡＩＴ機能により、アダプタ１００に図１２に示すよ
うにカード待機信号Ｃ０＿ＷＡＩＴ* をアサートするこ
とによって、低速なＰＣカード１１０がアクセスに応答
するのに遅くなってもよいようにさせることができる。
来、外部ＲＡＭメモリ・カード用に開発されたものであ
る。しかしながら、他の低速な記憶媒体、たとえば、ハ
ード・ディスク装置が物理的に小さくなり、ＰＣＭＣＩ
Ａの形状係数に合うようになったため、ＰＣＭＣＩＡ仕
様を拡張し、他の作動モードをサポートする、すなわ
ち、「ＷＡＩＴ」機能を使用してＰＣカード１１０にア
クセスすることが必要となった。本実施例においては、
ＷＡＩＴ機能により、アダプタ１００に図１２に示すよ
うにカード待機信号Ｃ０＿ＷＡＩＴ* をアサートするこ
とによって、低速なＰＣカード１１０がアクセスに応答
するのに遅くなってもよいようにさせることができる。
【００４８】ホスト・コンピュータ１０がＰＣカード１
１０に対して、カード待機ラインＣ０＿ＷＡＩＴ*を利
用する読取りアクセスを開始した場合（wait_request
ビットＷＡＩＴＲＥＱはウィンドウ制御レジスタで使用
可能とされる）、システム・バス・アドレス・ラインＳ
Ｂ＿ＰＡのＢＡＳＥ値およびオフセット・アドレス値が
カード・アドレス・ラインＣ０＿Ａに印加され、カード
・イネーブル・ラインＣ０＿ＣＥ* は低にアサートされ
る。Ｌ＋１クロック・サイクル後、カード出力イネーブ
ル・ラインＣ０＿ＯＥ*（図１２では、Ｃ０＿ＲＤＣＭ
Ｄ*で示されている）が低にアサートされる。
１０に対して、カード待機ラインＣ０＿ＷＡＩＴ*を利
用する読取りアクセスを開始した場合（wait_request
ビットＷＡＩＴＲＥＱはウィンドウ制御レジスタで使用
可能とされる）、システム・バス・アドレス・ラインＳ
Ｂ＿ＰＡのＢＡＳＥ値およびオフセット・アドレス値が
カード・アドレス・ラインＣ０＿Ａに印加され、カード
・イネーブル・ラインＣ０＿ＣＥ* は低にアサートされ
る。Ｌ＋１クロック・サイクル後、カード出力イネーブ
ル・ラインＣ０＿ＯＥ*（図１２では、Ｃ０＿ＲＤＣＭ
Ｄ*で示されている）が低にアサートされる。
【００４９】Ｍ＋Ｎ＋２クロック・サイクル（Ｎはウィ
ンドウ制御レジスタのWait_Delay値ＷＡＩＴＤＬＹに等
しい）後、アダプタ１００はカード待機ラインＣ０＿Ｗ
ＡＩＴ*をサンプルする。カード待機ラインＣ０＿ＷＡ
ＩＴ*がアサートされている場合、ＰＣカード１１０は
メモリ・アクセスを完了するのに遅延を必要とする。Ｐ
ＣＭＣＩＡ仕様によれば、カード待機ラインＣ０＿ＷＡ
ＩＴ* を最長１２マイクロ秒の間アサートしておくこと
ができる。カード待機ラインＣ０＿ＷＡＩＴ* の立ち上
がり角がホスト・コンピュータ１０のシステム・クロッ
クに関して非同期であるから、ＰＣカード１１０がカー
ド待機ラインＣ０＿ＷＡＩＴ* をアサート解除すると、
アダプタ１００は入来カード待機ラインＣ０＿ＷＡＩＴ
* を同期させなければならない。
ンドウ制御レジスタのWait_Delay値ＷＡＩＴＤＬＹに等
しい）後、アダプタ１００はカード待機ラインＣ０＿Ｗ
ＡＩＴ*をサンプルする。カード待機ラインＣ０＿ＷＡ
ＩＴ*がアサートされている場合、ＰＣカード１１０は
メモリ・アクセスを完了するのに遅延を必要とする。Ｐ
ＣＭＣＩＡ仕様によれば、カード待機ラインＣ０＿ＷＡ
ＩＴ* を最長１２マイクロ秒の間アサートしておくこと
ができる。カード待機ラインＣ０＿ＷＡＩＴ* の立ち上
がり角がホスト・コンピュータ１０のシステム・クロッ
クに関して非同期であるから、ＰＣカード１１０がカー
ド待機ラインＣ０＿ＷＡＩＴ* をアサート解除すると、
アダプタ１００は入来カード待機ラインＣ０＿ＷＡＩＴ
* を同期させなければならない。
【００５０】次に、ＰＣカード１１０は要求されたメモ
リ・データ・バイトをカード・データラインＣ０＿Ｄに
対してアサートしてから、カード待機ラインＣ０＿ＷＡ
ＩＴ* をアサート解除する。アダプタ１００はデータを
ラッチし、カード出力イネーブル・ラインＣ０＿ＯＥ*
（図１０のＣ０＿ＲＤＣＭＤ*参照）をアサート解除す
る。１クロック・サイクル後、カード・イネーブル・ラ
インＣ０＿ＣＥ* がアサート解除される。最後に、アダ
プタ１００はシステム・バス・ラインＳＢ＿ＡＣＫ* に
「ＡＣＫ」をアサートし、１クロック・サイクル後に、
ラッチされたデータをシステム・バス・データ・ライン
ＳＢ＿ＤＡＴＡに出す。
リ・データ・バイトをカード・データラインＣ０＿Ｄに
対してアサートしてから、カード待機ラインＣ０＿ＷＡ
ＩＴ* をアサート解除する。アダプタ１００はデータを
ラッチし、カード出力イネーブル・ラインＣ０＿ＯＥ*
（図１０のＣ０＿ＲＤＣＭＤ*参照）をアサート解除す
る。１クロック・サイクル後、カード・イネーブル・ラ
インＣ０＿ＣＥ* がアサート解除される。最後に、アダ
プタ１００はシステム・バス・ラインＳＢ＿ＡＣＫ* に
「ＡＣＫ」をアサートし、１クロック・サイクル後に、
ラッチされたデータをシステム・バス・データ・ライン
ＳＢ＿ＤＡＴＡに出す。
【００５１】ＰＣカード１１０の非待機バイトＩ／Ｏ読
取りアクセスは上述の属性または共通メモリのバイト読
取りのものと同様であるが、カード出力イネーブル・ラ
インＣ０＿ＯＥ*ではなく、カードＩ／Ｏレディ・ライ
ンＣ０＿ＩＯＲＤ*（図１０では、Ｃ０＿ＲＤＣＭＤ*
で示されている）が低にアサートされる点が異なってい
る。同様に、ハーフワードＩ／Ｏ読取りアクセスは属性
または共通メモリのハーフワード読取りの場合と同様に
開始されるが、カード・ラインＣ０＿ＩＯＲＤ*（Ｃ０
＿ＲＤＣＭＤ* 参照）がカード・イネーブル・ラインＣ
０＿ＯＥ*の代わりに使用される点が異なっている。
取りアクセスは上述の属性または共通メモリのバイト読
取りのものと同様であるが、カード出力イネーブル・ラ
インＣ０＿ＯＥ*ではなく、カードＩ／Ｏレディ・ライ
ンＣ０＿ＩＯＲＤ*（図１０では、Ｃ０＿ＲＤＣＭＤ*
で示されている）が低にアサートされる点が異なってい
る。同様に、ハーフワードＩ／Ｏ読取りアクセスは属性
または共通メモリのハーフワード読取りの場合と同様に
開始されるが、カード・ラインＣ０＿ＩＯＲＤ*（Ｃ０
＿ＲＤＣＭＤ* 参照）がカード・イネーブル・ラインＣ
０＿ＯＥ*の代わりに使用される点が異なっている。
【００５２】ＰＣカード１１０が１６ビットＩ／Ｏアク
セスを行える場合、カード１１０は読取りアクセス中に
カードＩ／Ｏ＿ｉｓ＿１６＿ｂｉｔラインＩＯＩＳ１６
（図示せず）を低にアサートし、データの両方のバイト
がカード・データ・ラインＣ０＿Ｄに出される。すなわ
ち、すべての１６ビット・データ・ラインが有効とな
る。アダプタ１００は次いで、システム・バス・ライン
ＳＢ＿ＡＣＫ* を介してホスト・コンピュータ１０にハ
ーフワードＡＣＫを出し、１クロック・サイクル後に、
ラッチされたデータをバイト・スワップして、システム
・バス・データ・ラインＳＢ＿ＤＡＴＡに出す。
セスを行える場合、カード１１０は読取りアクセス中に
カードＩ／Ｏ＿ｉｓ＿１６＿ｂｉｔラインＩＯＩＳ１６
（図示せず）を低にアサートし、データの両方のバイト
がカード・データ・ラインＣ０＿Ｄに出される。すなわ
ち、すべての１６ビット・データ・ラインが有効とな
る。アダプタ１００は次いで、システム・バス・ライン
ＳＢ＿ＡＣＫ* を介してホスト・コンピュータ１０にハ
ーフワードＡＣＫを出し、１クロック・サイクル後に、
ラッチされたデータをバイト・スワップして、システム
・バス・データ・ラインＳＢ＿ＤＡＴＡに出す。
【００５３】逆に、ＰＣカード１１０に行えるのがバイ
ト・サイズのＩ／Ｏ読取りアクセスだけである場合に
は、カード１１０は読取りアクセス中にカード・ライン
ＩＯＩＳ１６* を低にアサートせず、カード・データ・
ラインＣ０＿Ｄの応答している８ビットに出されるデー
タ・バイトだけが有効となる。次に、アダプタ１００は
システム・バス・ラインＳＢ＿ＡＣＫ* を介してホスト
・コンピュータ１０にバイトＡＣＫをアサートし、これ
によってハーフワードＩ／Ｏアクセスにサイズ調整が必
要なことを示す。ホスト・コンピュータ１０は次いで、
システム・バス５５で他のアクセスを開始し、ハーフワ
ードＩ／Ｏアクセスを完了するために第２のバイトを読
みとる。
ト・サイズのＩ／Ｏ読取りアクセスだけである場合に
は、カード１１０は読取りアクセス中にカード・ライン
ＩＯＩＳ１６* を低にアサートせず、カード・データ・
ラインＣ０＿Ｄの応答している８ビットに出されるデー
タ・バイトだけが有効となる。次に、アダプタ１００は
システム・バス・ラインＳＢ＿ＡＣＫ* を介してホスト
・コンピュータ１０にバイトＡＣＫをアサートし、これ
によってハーフワードＩ／Ｏアクセスにサイズ調整が必
要なことを示す。ホスト・コンピュータ１０は次いで、
システム・バス５５で他のアクセスを開始し、ハーフワ
ードＩ／Ｏアクセスを完了するために第２のバイトを読
みとる。
【００５４】ＷＡＩＴ機能を使用したＰＣカード１１０
のＩ／Ｏ読取りも、ＷＡＩＴ機能を使用した属性または
共通メモリの読取りアクセスと同様であるが、カード・
ラインＣ０＿ＯＥ*ではなく、カードＩ／Ｏレディ・ラ
インＣ０＿ＩＯＲＤ*（図１０では、Ｃ０＿ＲＤＣＭＤ*
で示されている）が低にアサートされる点が異なって
いる。ＰＣＭＣＩＡ仕様は読取りアクセスの開始と終了
の間に最長１２マイクロ秒の遅延を認めている。しかし
ながら、カード・ラインＣ０＿ＷＡＩＴ* を使用して読
取りアクセスの完了を１２マイクロ秒以上に遅らせるこ
とができるが、アダプタ１００がシステム・バス５５に
おいて分割読取りをサポートしている必要がある。読取
りがシステム・バス５５でホスト・コンピュータ１０に
よって開始されると、カード待機ラインＣＯ＿ＷＡＩＴ
* がＰＣカード１１０によってアサートされるまでにタ
イムアウトが発生した場合、再実行ＡＣＫがアダプタ１
００によってアサートされる。システム・バス５５にお
けるホスト・コンピュータ１０による以降の読取り再試
行中に、分割読取りアクセスは完了する。次に、ＰＣカ
ード１１０はカード待機ラインＣ０＿ＷＡＩＴ* をアサ
ート解除し、読取りデータがシステム・バス・データ・
ラインＳＢ＿ＤＡＴＡに出される。
のＩ／Ｏ読取りも、ＷＡＩＴ機能を使用した属性または
共通メモリの読取りアクセスと同様であるが、カード・
ラインＣ０＿ＯＥ*ではなく、カードＩ／Ｏレディ・ラ
インＣ０＿ＩＯＲＤ*（図１０では、Ｃ０＿ＲＤＣＭＤ*
で示されている）が低にアサートされる点が異なって
いる。ＰＣＭＣＩＡ仕様は読取りアクセスの開始と終了
の間に最長１２マイクロ秒の遅延を認めている。しかし
ながら、カード・ラインＣ０＿ＷＡＩＴ* を使用して読
取りアクセスの完了を１２マイクロ秒以上に遅らせるこ
とができるが、アダプタ１００がシステム・バス５５に
おいて分割読取りをサポートしている必要がある。読取
りがシステム・バス５５でホスト・コンピュータ１０に
よって開始されると、カード待機ラインＣＯ＿ＷＡＩＴ
* がＰＣカード１１０によってアサートされるまでにタ
イムアウトが発生した場合、再実行ＡＣＫがアダプタ１
００によってアサートされる。システム・バス５５にお
けるホスト・コンピュータ１０による以降の読取り再試
行中に、分割読取りアクセスは完了する。次に、ＰＣカ
ード１１０はカード待機ラインＣ０＿ＷＡＩＴ* をアサ
ート解除し、読取りデータがシステム・バス・データ・
ラインＳＢ＿ＤＡＴＡに出される。
【００５５】逆に、ＰＣカード１１０がカード待機ライ
ンＣ０＿ＷＡＩＴ* をアサートしたが、読取りアクセス
・サイクル中に２０マイクロ秒以内にアサート解除しな
かった場合、アダプタ１００は読取りアクセス・サイク
ルを終了し、システム・バス５５に割込みを行う。この
割込みはホスト・コンピュータ１０にＷＡＩＴタイムア
ウトが発生したことを通知する。
ンＣ０＿ＷＡＩＴ* をアサートしたが、読取りアクセス
・サイクル中に２０マイクロ秒以内にアサート解除しな
かった場合、アダプタ１００は読取りアクセス・サイク
ルを終了し、システム・バス５５に割込みを行う。この
割込みはホスト・コンピュータ１０にＷＡＩＴタイムア
ウトが発生したことを通知する。
【００５６】本発明のこの実施例によれば、図１３のタ
イミング図で示すように、アダプタ１００はＰＣカード
１１０に対する非ＷＡＩＴバイト、ハーフワード、およ
びワード・データ書込みアクセスもサポートする。アダ
プタ１００はシステム・バス５５との、ハーフワードＡ
ＣＫを使用したワード・サイズ書込みアクセスに対して
ホスト・コンピュータ１０によって外部サイズ調整の行
われる１６ビット幅のデータ・インタフェースを有して
いる。上述したように、コンピュータ１０が属性または
共通メモリ、あるいはＩ／Ｏアドレス・スペースで書込
みアクセスを開始した場合、カード選択ラインＣ０＿Ｒ
ＥＧ* が低にアサートされる。
イミング図で示すように、アダプタ１００はＰＣカード
１１０に対する非ＷＡＩＴバイト、ハーフワード、およ
びワード・データ書込みアクセスもサポートする。アダ
プタ１００はシステム・バス５５との、ハーフワードＡ
ＣＫを使用したワード・サイズ書込みアクセスに対して
ホスト・コンピュータ１０によって外部サイズ調整の行
われる１６ビット幅のデータ・インタフェースを有して
いる。上述したように、コンピュータ１０が属性または
共通メモリ、あるいはＩ／Ｏアドレス・スペースで書込
みアクセスを開始した場合、カード選択ラインＣ０＿Ｒ
ＥＧ* が低にアサートされる。
【００５７】ＰＣカード１１０の属性または共通メモリ
のバイト書込みがコンピュータ１０によって開始された
場合、システム・バス・アドレス・ラインＳＢ＿ＰＡか
らのＢＡＳＥアドレス値およびオフセット・アドレス値
が、カード・アドレス・ラインＣ０＿Ａに出され、シス
テム・バス・データ・ラインＳＢ＿ＤＡＴＡのデータ値
がカード・データ・ラインＣ０＿Ｄに送られ、カード出
力イネーブル・ラインＣＯ＿ＣＥ* が低にアサートされ
る。次に、アダプタ１００はバイトＡＣＫをアサート
し、これによってシステム・バス５５における書込みサ
イクルを終了する。Ｌ＋１クロック・サイクル後、カー
ド書込みイネーブル・ラインＣ０＿ＷＥ*（図１１で
は、Ｃ０＿ＷＲＣＭＤ*で示す）が低にアサートされ
る。Ｍ＋１クロック・サイクル後、カード書込みイネー
ブル・ラインＣ０＿ＷＥ* が低であることからアサート
解除される。Ｐ＋１クロック・サイクル（ＰはRecovery
_delay値ＲＥＣＤＬＹに等しい）後、カード出力イネー
ブル・ラインＣ０＿ＣＥ* がアサート解除される。
のバイト書込みがコンピュータ１０によって開始された
場合、システム・バス・アドレス・ラインＳＢ＿ＰＡか
らのＢＡＳＥアドレス値およびオフセット・アドレス値
が、カード・アドレス・ラインＣ０＿Ａに出され、シス
テム・バス・データ・ラインＳＢ＿ＤＡＴＡのデータ値
がカード・データ・ラインＣ０＿Ｄに送られ、カード出
力イネーブル・ラインＣＯ＿ＣＥ* が低にアサートされ
る。次に、アダプタ１００はバイトＡＣＫをアサート
し、これによってシステム・バス５５における書込みサ
イクルを終了する。Ｌ＋１クロック・サイクル後、カー
ド書込みイネーブル・ラインＣ０＿ＷＥ*（図１１で
は、Ｃ０＿ＷＲＣＭＤ*で示す）が低にアサートされ
る。Ｍ＋１クロック・サイクル後、カード書込みイネー
ブル・ラインＣ０＿ＷＥ* が低であることからアサート
解除される。Ｐ＋１クロック・サイクル（ＰはRecovery
_delay値ＲＥＣＤＬＹに等しい）後、カード出力イネー
ブル・ラインＣ０＿ＣＥ* がアサート解除される。
【００５８】属性または共通メモリのハーフワード（１
６ビット）幅の書込みが開始されると、システム・バス
・アドレス・ラインＳＢ＿ＰＡのＢＡＳＥアドレス値と
オフセット値がカード・アドレス・ラインＣ０＿Ａに出
され、システム・バス・データ・ラインＳＢ＿ＤＡＴＡ
のデータ値がバイト・スワップされてから、カード・デ
ータ・ラインＣ０＿Ｄに出され、カード・イネーブル・
ラインＣ０＿ＣＥ* が低にアサートされる。次に、アダ
プタ１００はシステム・バス・ラインＳＢ＿ＡＣＫ* の
ハーフワードＡＣＫをアサートし、これによってシステ
ム・バス５５における書込みサイクルを終了する。Ｌ＋
１クロック・サイクル後、カード書込みイネーブル・ラ
インＣ０＿ＷＥ* （図１３では、Ｃ０＿ＷＲＣＭＤ* で
示す）が低にアサートされる。Ｍ＋１クロック・サイク
ル後、カード書込みイネーブル・ラインＣ０＿ＷＥ* が
アサート解除される。最後に、Ｐ＋１クロック・サイク
ル後、カード・イネーブル・ラインＣ０＿ＣＥ* がアサ
ート解除される。
６ビット）幅の書込みが開始されると、システム・バス
・アドレス・ラインＳＢ＿ＰＡのＢＡＳＥアドレス値と
オフセット値がカード・アドレス・ラインＣ０＿Ａに出
され、システム・バス・データ・ラインＳＢ＿ＤＡＴＡ
のデータ値がバイト・スワップされてから、カード・デ
ータ・ラインＣ０＿Ｄに出され、カード・イネーブル・
ラインＣ０＿ＣＥ* が低にアサートされる。次に、アダ
プタ１００はシステム・バス・ラインＳＢ＿ＡＣＫ* の
ハーフワードＡＣＫをアサートし、これによってシステ
ム・バス５５における書込みサイクルを終了する。Ｌ＋
１クロック・サイクル後、カード書込みイネーブル・ラ
インＣ０＿ＷＥ* （図１３では、Ｃ０＿ＷＲＣＭＤ* で
示す）が低にアサートされる。Ｍ＋１クロック・サイク
ル後、カード書込みイネーブル・ラインＣ０＿ＷＥ* が
アサート解除される。最後に、Ｐ＋１クロック・サイク
ル後、カード・イネーブル・ラインＣ０＿ＣＥ* がアサ
ート解除される。
【００５９】属性／メモリのワード・サイズの書込みを
開始するのに必要なイベントの順序は、ＰＣカード１１
０のハーフワード書込みのものと同様である。相違はア
ダプタ１００がシステム・バス書込みサイクルを終了す
るハーフワードＡＣＫをアサートし、これによってホス
ト・コンピュータ１０にワード・サイズの書込みアクセ
スを完了するにはサイズ調整が必要であると通知するこ
とである。コンピュータ１０はシステム・バス５５によ
ってデータの第２のハーフワードの書込みを開始するこ
とによって応答する。
開始するのに必要なイベントの順序は、ＰＣカード１１
０のハーフワード書込みのものと同様である。相違はア
ダプタ１００がシステム・バス書込みサイクルを終了す
るハーフワードＡＣＫをアサートし、これによってホス
ト・コンピュータ１０にワード・サイズの書込みアクセ
スを完了するにはサイズ調整が必要であると通知するこ
とである。コンピュータ１０はシステム・バス５５によ
ってデータの第２のハーフワードの書込みを開始するこ
とによって応答する。
【００６０】図１２のタイミング図を参照すると、アダ
プタ１００はＷＡＩＴ機能を使用したＰＣカード１１０
の属性または共通メモリに対するデータ書込みアクセス
もサポートしている。カード待機ラインＣ０＿ＷＡＩＴ
* を利用する書込みアクセスがＰＣカード１１０で開始
されると、システム・バス・ラインＳＢ＿ＰＡのＢＡＳ
Ｅアドレス値およびオフセット・アドレス値がカード・
アドレス・ラインＣ０＿Ａに出され、システム・バス・
データ・ラインＳＢ＿ＤＡＴＡのデータ値がカード・デ
ータ・ラインＣ０＿Ｄに送られ、カード・イネーブル信
号Ｃ０＿ＣＥ*が低にアサートされる。アダプタ１００
は次いで、適切なＡＣＫ、すなわちバイト書込みのバイ
トＡＣＫおよびハーフワードまたはワード書込みのハー
フワードＡＣＫを送り、これによってシステム・バス書
込みサイクルを終了する。
プタ１００はＷＡＩＴ機能を使用したＰＣカード１１０
の属性または共通メモリに対するデータ書込みアクセス
もサポートしている。カード待機ラインＣ０＿ＷＡＩＴ
* を利用する書込みアクセスがＰＣカード１１０で開始
されると、システム・バス・ラインＳＢ＿ＰＡのＢＡＳ
Ｅアドレス値およびオフセット・アドレス値がカード・
アドレス・ラインＣ０＿Ａに出され、システム・バス・
データ・ラインＳＢ＿ＤＡＴＡのデータ値がカード・デ
ータ・ラインＣ０＿Ｄに送られ、カード・イネーブル信
号Ｃ０＿ＣＥ*が低にアサートされる。アダプタ１００
は次いで、適切なＡＣＫ、すなわちバイト書込みのバイ
トＡＣＫおよびハーフワードまたはワード書込みのハー
フワードＡＣＫを送り、これによってシステム・バス書
込みサイクルを終了する。
【００６１】Ｌ＋１クロック・サイクル後、カード・イ
ネーブル・ラインＣＯ＿ＷＥ* （図１２では、Ｃ０＿Ｗ
ＲＣＭＤ* で示す）が低にアサートされる。Ｍ＋Ｎ＋２
クロック・サイクル後、カード待機ラインＣＯ＿ＷＡＩ
Ｔ* がサンプルされる。カード待機ラインＣ０＿ＷＡＩ
Ｔ* が「０」であれば、カード１１０はメモリ・アクセ
スの完了時の遅延を要求している。上述したように、Ｐ
ＣＭＣＩＡ仕様では１２マイクロ秒という最長待機期間
が認められている。ＰＣカード１１０がカード待機ライ
ンＣＯ＿ＷＡＩＴ* をアサート解除すると、アダプタ１
００がカード書込みイネーブル・ラインＣ０＿ＷＥ
*（Ｃ０＿ＷＲＣＭＤ*参照）をアサート解除する。Ｐ＋
１クロック・サイクル後、カード・イネーブル・ライン
Ｃ０＿ＣＥ*はアサート解除される。
ネーブル・ラインＣＯ＿ＷＥ* （図１２では、Ｃ０＿Ｗ
ＲＣＭＤ* で示す）が低にアサートされる。Ｍ＋Ｎ＋２
クロック・サイクル後、カード待機ラインＣＯ＿ＷＡＩ
Ｔ* がサンプルされる。カード待機ラインＣ０＿ＷＡＩ
Ｔ* が「０」であれば、カード１１０はメモリ・アクセ
スの完了時の遅延を要求している。上述したように、Ｐ
ＣＭＣＩＡ仕様では１２マイクロ秒という最長待機期間
が認められている。ＰＣカード１１０がカード待機ライ
ンＣＯ＿ＷＡＩＴ* をアサート解除すると、アダプタ１
００がカード書込みイネーブル・ラインＣ０＿ＷＥ
*（Ｃ０＿ＷＲＣＭＤ*参照）をアサート解除する。Ｐ＋
１クロック・サイクル後、カード・イネーブル・ライン
Ｃ０＿ＣＥ*はアサート解除される。
【００６２】本実施例において、アダプタ１００は図１
５のタイミング図に示すように、バイト・サイズ調整に
よるＰＣカード１１０の非ＷＡＩＴ Ｉ／Ｏ書込みアク
セスもサポートしている。ＰＣカード１１０のバイトＩ
／Ｏ書込みアクセスは属性または共通メモリのバイト書
込みと同様であるが、カード書込みイネーブル・ライン
Ｃ０＿ＷＥ*の代わりにカードＩ／Ｏ書込みラインＣ０
＿ＩＯＷＲ*（図１５では、Ｃ０＿ＷＲＣＭＤ* で示
す）がアサートされる点が異なっている。同様に、ＰＣ
カード１１０のハーフＩ／Ｏ書込みアクセスは属性また
は共通メモリのハーフワード書込みと同様に開始される
が、カード書込みイネーブル・ラインＣ０＿ＷＥ*の代
わりにカードＩ／Ｏ書込みラインＣ０＿ＩＯＷＲ*（Ｃ
０＿ＷＲＣＭＤ* 参照）がアサートされる点が異なって
いる。
５のタイミング図に示すように、バイト・サイズ調整に
よるＰＣカード１１０の非ＷＡＩＴ Ｉ／Ｏ書込みアク
セスもサポートしている。ＰＣカード１１０のバイトＩ
／Ｏ書込みアクセスは属性または共通メモリのバイト書
込みと同様であるが、カード書込みイネーブル・ライン
Ｃ０＿ＷＥ*の代わりにカードＩ／Ｏ書込みラインＣ０
＿ＩＯＷＲ*（図１５では、Ｃ０＿ＷＲＣＭＤ* で示
す）がアサートされる点が異なっている。同様に、ＰＣ
カード１１０のハーフＩ／Ｏ書込みアクセスは属性また
は共通メモリのハーフワード書込みと同様に開始される
が、カード書込みイネーブル・ラインＣ０＿ＷＥ*の代
わりにカードＩ／Ｏ書込みラインＣ０＿ＩＯＷＲ*（Ｃ
０＿ＷＲＣＭＤ* 参照）がアサートされる点が異なって
いる。
【００６３】上述したように、ＰＣＭＣＩＡ共通アドレ
ス・スペースのベースにある作動構成レジスタに、該当
するカード情報構造体（ＣＩＳ）をロードすることによ
って、ＰＣカード１１０がＩ／Ｏタイプの作動に合わせ
て構成される。Ｉ／Ｏアクセス・プロトコルは共通メモ
リ・アクセス・プロトコルと同様であるが、カード・イ
ネーブル・ラインＣ０＿ＣＥ*とＣ０＿ＷＥ*（それぞ
れ、図１１および図１３では、Ｃ０＿ＲＤＣＭＤ*およ
びＣ０＿ＷＲＣＭＤ*で示す）の代わりに、カードＩ／
ＯラインＣ０＿ＩＯＲＤ*（図１１では、Ｃ０＿ＲＤＣ
ＭＤ*で示す）とＣ０＿ＩＯＷＲ* （図１５参照）がそ
れぞれハンドシェークに使用される点が異なっている。
ス・スペースのベースにある作動構成レジスタに、該当
するカード情報構造体（ＣＩＳ）をロードすることによ
って、ＰＣカード１１０がＩ／Ｏタイプの作動に合わせ
て構成される。Ｉ／Ｏアクセス・プロトコルは共通メモ
リ・アクセス・プロトコルと同様であるが、カード・イ
ネーブル・ラインＣ０＿ＣＥ*とＣ０＿ＷＥ*（それぞ
れ、図１１および図１３では、Ｃ０＿ＲＤＣＭＤ*およ
びＣ０＿ＷＲＣＭＤ*で示す）の代わりに、カードＩ／
ＯラインＣ０＿ＩＯＲＤ*（図１１では、Ｃ０＿ＲＤＣ
ＭＤ*で示す）とＣ０＿ＩＯＷＲ* （図１５参照）がそ
れぞれハンドシェークに使用される点が異なっている。
【００６４】図１５に戻ると、ＰＣカード１１０はカー
ド・ラインＩＯＩＳ１６* を低にアサートし（図示せ
ず）、カード１１０が１６ビット幅の書込みも実行でき
ることを示す。これに応じて、アダプタ１００はカード
・イネーブル・ラインＣ０＿ＣＥ１* を低にアサートし
て、カード・データ・ラインＣ０＿Ｄに出されたデータ
の両方のバイトがＰＣカード１１０に書き込まれるよう
にする。
ド・ラインＩＯＩＳ１６* を低にアサートし（図示せ
ず）、カード１１０が１６ビット幅の書込みも実行でき
ることを示す。これに応じて、アダプタ１００はカード
・イネーブル・ラインＣ０＿ＣＥ１* を低にアサートし
て、カード・データ・ラインＣ０＿Ｄに出されたデータ
の両方のバイトがＰＣカード１１０に書き込まれるよう
にする。
【００６５】逆に、ＰＣカード１１０がラインＩＯＩＳ
１６* （図示せず）を低にアサートしない場合、すなわ
ち、ＰＣカード１１０が１６ビットＩ／Ｏ書込みを行え
ない場合、カード・イネーブル・ラインＣ０＿ＣＥ１*
だけが低にアサートされるので、システム・バス・デー
タ・ラインＳＢ＿ＤＡＴＡからカード・データ・ライン
Ｃ０＿Ｄに出される偶数バイトだけがＰＣカード１１０
に書き込まれる。アダプタ１００は次いで、上述のよう
に、ＰＣカード１１０に対して２つ以上のＩ／Ｏバイト
の書込みを実行することによって、ハーフワードＩ／Ｏ
書込みサイクルを完了する。この第２のバイトＩ／Ｏ書
込みアクセスが最初のバイトの書込みと異なっているの
は、カード・アドレス・ラインＣ０＿Ａ［０］が「１」
にセットされており、システム・バス・データ・ライン
ＳＢ＿ＤＡＴＡからの奇数バイト値がカード・データ・
ラインＣ０＿Ｄに出される点である。
１６* （図示せず）を低にアサートしない場合、すなわ
ち、ＰＣカード１１０が１６ビットＩ／Ｏ書込みを行え
ない場合、カード・イネーブル・ラインＣ０＿ＣＥ１*
だけが低にアサートされるので、システム・バス・デー
タ・ラインＳＢ＿ＤＡＴＡからカード・データ・ライン
Ｃ０＿Ｄに出される偶数バイトだけがＰＣカード１１０
に書き込まれる。アダプタ１００は次いで、上述のよう
に、ＰＣカード１１０に対して２つ以上のＩ／Ｏバイト
の書込みを実行することによって、ハーフワードＩ／Ｏ
書込みサイクルを完了する。この第２のバイトＩ／Ｏ書
込みアクセスが最初のバイトの書込みと異なっているの
は、カード・アドレス・ラインＣ０＿Ａ［０］が「１」
にセットされており、システム・バス・データ・ライン
ＳＢ＿ＤＡＴＡからの奇数バイト値がカード・データ・
ラインＣ０＿Ｄに出される点である。
【００６６】アダプタ１００はＷＡＩＴ機能を使用した
ＰＣカード１１０のＩ／Ｏ書込みアクセスもサポートし
ている。図１３に戻ると、ＷＡＩＴ機能を使用したＩ／
Ｏ書込みアクセスに対するイベントの順序はＷＡＩＴ機
能を使用した属性または共通メモリの書込みアクセスの
ものと同様であるが、Ｉ／Ｏ書込みアクセス中に、カー
ド書込みイネーブル・ラインＣ０＿ＷＥ* ではなく、カ
ードＩ／Ｏ書込みイネーブル・ラインＣ０＿ＩＯＷＲ*
（図１１では、Ｃ０＿ＷＲＣＭＤ*で示されている）が
アサートされる点が異なっている。ＰＣカード１１０が
カード待機ラインＣ０＿ＷＡＩＴ* をアサートしたが、
２０マイクロ秒以内にアサート解除を行わなかった場
合、Ｉ／Ｏ書込みアクセスは終了し、カード１１０はホ
スト・コンピュータ１０に対して状況変化割込み（ＳＣ
ＩＮＴ）を発生し、ＰＣカード・アクセス・タイムアウ
ト（ＰＣＴＯ）がインタフェース状況レジスタにセット
されて、ＷＡＩＴタイムアウトが発生したことを示す。
ＰＣカード１１０のＩ／Ｏ書込みアクセスもサポートし
ている。図１３に戻ると、ＷＡＩＴ機能を使用したＩ／
Ｏ書込みアクセスに対するイベントの順序はＷＡＩＴ機
能を使用した属性または共通メモリの書込みアクセスの
ものと同様であるが、Ｉ／Ｏ書込みアクセス中に、カー
ド書込みイネーブル・ラインＣ０＿ＷＥ* ではなく、カ
ードＩ／Ｏ書込みイネーブル・ラインＣ０＿ＩＯＷＲ*
（図１１では、Ｃ０＿ＷＲＣＭＤ*で示されている）が
アサートされる点が異なっている。ＰＣカード１１０が
カード待機ラインＣ０＿ＷＡＩＴ* をアサートしたが、
２０マイクロ秒以内にアサート解除を行わなかった場
合、Ｉ／Ｏ書込みアクセスは終了し、カード１１０はホ
スト・コンピュータ１０に対して状況変化割込み（ＳＣ
ＩＮＴ）を発生し、ＰＣカード・アクセス・タイムアウ
ト（ＰＣＴＯ）がインタフェース状況レジスタにセット
されて、ＷＡＩＴタイムアウトが発生したことを示す。
【００６７】上述したように、ＰＣＭＣＩＡソケット１
０７をＰＣカード１１０の機能に応じて、属性／共通メ
モリ・モードまたはＩ／Ｏモードのいずれかで作動する
ように構成することができる。ＰＣＭＣＩＡソケット１
０７を属性／共通メモリ・モードに合わせて構成した場
合、アダプタ１００は次のイベントのいずれかを検出す
ると、状況変化割込みを発生する。
０７をＰＣカード１１０の機能に応じて、属性／共通メ
モリ・モードまたはＩ／Ｏモードのいずれかで作動する
ように構成することができる。ＰＣＭＣＩＡソケット１
０７を属性／共通メモリ・モードに合わせて構成した場
合、アダプタ１００は次のイベントのいずれかを検出す
ると、状況変化割込みを発生する。
【００６８】ＰＣカード・アクセス・タイムアウト ＰＣカード書込み保護状況変化 ＰＣカード・レディ−ビジー*状況変化 ＰＣカード・バッテリ状況変化 ＰＣカードの挿入または除去
【００６９】逆に、ＰＣＭＣＩＡソケット１０７をＩ／
Ｏモードに合わせて構成した場合、アダプタ１００は次
のイベントを検出すると、状況変化割込みを発生する。
Ｏモードに合わせて構成した場合、アダプタ１００は次
のイベントを検出すると、状況変化割込みを発生する。
【００７０】ＰＣカード・アクセス・タイムアウト ＰＣカードの挿入または除去 ＰＣカードによる状況変化割込みの発生
【００７１】アダプタ１００が発生する割込みは各種の
機能をもたらす。たとえば、ＰＣカード１１０をＩ／Ｏ
カードとして構成すると、ＰＣカード１１０はカード状
況の変化を検出したとき、カード状況変化ラインＳＴＳ
ＣＨＧ* （図示せず）をアサートすることによって、ホ
スト・コンピュータ１０に対して状況変化割込みを発生
する。アダプタ１００はカード状況変化ラインＳＴＳＣ
ＨＧ* を検出し、システム・バス５５上でコンピュータ
１０に対して割込みを発生する。ホスト・コンピュータ
１０は（Ｉ／Ｏタイプ）ＰＣカード１１０のピン置換レ
ジスタを読み取って、ＰＣカード状況変化割込み源を決
定する。カード状況変化割込み源の各々はアダプタ１０
０によって個別にマスク可能であり、システム・バス・
割込み要求ラインＳＢ＿ＩＮＴ［０］で利用可能であ
る。その後、インタフェース状況レジスタ（０）の対応
するステータス変化ビットに「１」を書き込むことによ
って、カード状況変化割込みがコンピュータ１０によっ
てクリアされる。
機能をもたらす。たとえば、ＰＣカード１１０をＩ／Ｏ
カードとして構成すると、ＰＣカード１１０はカード状
況の変化を検出したとき、カード状況変化ラインＳＴＳ
ＣＨＧ* （図示せず）をアサートすることによって、ホ
スト・コンピュータ１０に対して状況変化割込みを発生
する。アダプタ１００はカード状況変化ラインＳＴＳＣ
ＨＧ* を検出し、システム・バス５５上でコンピュータ
１０に対して割込みを発生する。ホスト・コンピュータ
１０は（Ｉ／Ｏタイプ）ＰＣカード１１０のピン置換レ
ジスタを読み取って、ＰＣカード状況変化割込み源を決
定する。カード状況変化割込み源の各々はアダプタ１０
０によって個別にマスク可能であり、システム・バス・
割込み要求ラインＳＢ＿ＩＮＴ［０］で利用可能であ
る。その後、インタフェース状況レジスタ（０）の対応
するステータス変化ビットに「１」を書き込むことによ
って、カード状況変化割込みがコンピュータ１０によっ
てクリアされる。
【００７２】上述したように、本実施例はＰＣカードの
ホット・プラギングをサポートしているハードウェアも
含んでいる。図８に戻ると、アダプタ１００は制御信号
を電源スイッチ１０５に与えて、２つの電源Ｖｃｃ、Ｖ
ｐｐのＰＣカード１１０に対する印加および除去を行
う。このような構成によって、ＰＣカード１１０のホッ
ト・プラギングが可能となる。すなわち、ＰＣＭＣＩＡ
ソケット１０７に関してＰＣカード１１０の有無を以下
の態様で継続的に監視することによって、ホスト・コン
ピュータ１０の電源を落とさずに、ＰＣカード１１０を
アダプタ１００のソケットに対して安全に接続除去を行
うことができる。
ホット・プラギングをサポートしているハードウェアも
含んでいる。図８に戻ると、アダプタ１００は制御信号
を電源スイッチ１０５に与えて、２つの電源Ｖｃｃ、Ｖ
ｐｐのＰＣカード１１０に対する印加および除去を行
う。このような構成によって、ＰＣカード１１０のホッ
ト・プラギングが可能となる。すなわち、ＰＣＭＣＩＡ
ソケット１０７に関してＰＣカード１１０の有無を以下
の態様で継続的に監視することによって、ホスト・コン
ピュータ１０の電源を落とさずに、ＰＣカード１１０を
アダプタ１００のソケットに対して安全に接続除去を行
うことができる。
【００７３】ホスト・コンピュータ１０に電源を入れて
も、アダプタ１００はＰＣＭＣＩＡソケット１０７に電
力を供給しない。電源投入時にソケット１０７にＰＣカ
ードが存在していることを検出すると、あるいは電源投
入後にＰＣカード１１０が挿入されたことを検出する
と、電力スイッチ回路１０５はスイッチ回路１０５の該
当する電力用ＭＯＳＦＥＴをオンにすることによってＰ
Ｃカード１１０への電力の供給を開始する。逆に、アダ
プタ１００に割込みが行われ、ＰＣカード１１０の除去
が通知された場合には、アダプタ１００は該当する信号
をＣａｒｄ＿０＿Ｐｗｒ＿Ｃｎｔｌラインを介して送
り、この信号が電源スイッチ回路１０５に該当する電力
用ＭＯＳＦＥＴをオフにさせ、これによってＰＣＭＣＩ
Ａソケット１０７から電力を除去する。
も、アダプタ１００はＰＣＭＣＩＡソケット１０７に電
力を供給しない。電源投入時にソケット１０７にＰＣカ
ードが存在していることを検出すると、あるいは電源投
入後にＰＣカード１１０が挿入されたことを検出する
と、電力スイッチ回路１０５はスイッチ回路１０５の該
当する電力用ＭＯＳＦＥＴをオンにすることによってＰ
Ｃカード１１０への電力の供給を開始する。逆に、アダ
プタ１００に割込みが行われ、ＰＣカード１１０の除去
が通知された場合には、アダプタ１００は該当する信号
をＣａｒｄ＿０＿Ｐｗｒ＿Ｃｎｔｌラインを介して送
り、この信号が電源スイッチ回路１０５に該当する電力
用ＭＯＳＦＥＴをオフにさせ、これによってＰＣＭＣＩ
Ａソケット１０７から電力を除去する。
【００７４】実施例によっては、ＰＣカード１１０は大
容量記憶装置またはネットワーク装置であり、ＰＲＯＭ
１０６は格納されている、あるいはＰＣカード１１０が
ネットワーク接続によって検索するブート・イメージを
使用してホスト・コンピュータ１０をブートするように
構成されていることもある。ＰＲＯＭ１０６はタプルを
識別するための独立したＣＩＳインタプリタも納めてお
り、該タプルはブート中に装置識別および構成情報をＰ
Ｃカード、たとえば、ＰＣカード１１０に与える。ＰＲ
ＯＭ常駐ＣＩＳインタプリタは各ＰＣカード、たとえ
ば、ＰＣカード１１０に対する少なくとも１つのデバイ
ス情報ノードを備えたデバイス情報ツリーを構築する。
さらに、ＰＲＯＭ１０６はアダプタ１００の機能および
システム・リソースを定義する情報を納めている。オー
トブート・プロセスの詳細については、参照することに
よって全体が本明細書の一部を構成する、1992年2月25
日出願の"METHOD AND APPARATUS FOR BOOTING A COMPUT
ER SYSTEM"という名称の米国特許願第07/842,007号を参
照されたい。
容量記憶装置またはネットワーク装置であり、ＰＲＯＭ
１０６は格納されている、あるいはＰＣカード１１０が
ネットワーク接続によって検索するブート・イメージを
使用してホスト・コンピュータ１０をブートするように
構成されていることもある。ＰＲＯＭ１０６はタプルを
識別するための独立したＣＩＳインタプリタも納めてお
り、該タプルはブート中に装置識別および構成情報をＰ
Ｃカード、たとえば、ＰＣカード１１０に与える。ＰＲ
ＯＭ常駐ＣＩＳインタプリタは各ＰＣカード、たとえ
ば、ＰＣカード１１０に対する少なくとも１つのデバイ
ス情報ノードを備えたデバイス情報ツリーを構築する。
さらに、ＰＲＯＭ１０６はアダプタ１００の機能および
システム・リソースを定義する情報を納めている。オー
トブート・プロセスの詳細については、参照することに
よって全体が本明細書の一部を構成する、1992年2月25
日出願の"METHOD AND APPARATUS FOR BOOTING A COMPUT
ER SYSTEM"という名称の米国特許願第07/842,007号を参
照されたい。
【００７５】他の実施例において、５ボルトから１２ボ
ルトへのＤＣ−ＤＣコンバータ１０７がある種のＰＣカ
ードが作動に必要とする高電圧をもたらし、これによっ
てアダプタ１００の多用性が高められる。それ故、電力
がカード１１０に与えられた後、アダプタ１００はカー
ド１１０の属性メモリ・スペースにあるカード情報構造
体（ＣＩＳ）を読み取り、ＰＣカード１１０に関する情
報を取得し、これによってＰＣカード１１０がアダプタ
１００のサポートできるタイプのものであることを確認
する。さらに他の実施例においては、テスト・ポートが
アダプタ１００の内部診断を行う。
ルトへのＤＣ−ＤＣコンバータ１０７がある種のＰＣカ
ードが作動に必要とする高電圧をもたらし、これによっ
てアダプタ１００の多用性が高められる。それ故、電力
がカード１１０に与えられた後、アダプタ１００はカー
ド１１０の属性メモリ・スペースにあるカード情報構造
体（ＣＩＳ）を読み取り、ＰＣカード１１０に関する情
報を取得し、これによってＰＣカード１１０がアダプタ
１００のサポートできるタイプのものであることを確認
する。さらに他の実施例においては、テスト・ポートが
アダプタ１００の内部診断を行う。
【００７６】ＰＣＭＣＩＡ仕様バージョン２．１は直接
メモリ・アクセス（ＤＭＡ）タイプの作動をサポートし
ておらず、それ故、ホスト・コンピュータ１０とＰＣカ
ード１１０の間のデータ転送は本質的にプログラム式Ｉ
／Ｏタイプ作動になる。しかしながら、ＰＣＭＣＩＡ仕
様の今後のバージョンがＤＭＡをサポートするようにな
った場合、当分野の技術者はアダプタ１００にＤＭＡ機
能を追加し、ソフトウェア・ドライバ３４に適切な変更
を施して、ホスト・コンピュータ１０が初期設定後にホ
ストＣＰＵ２０に関わりなくホスト・メモリ３０とＰＣ
カード１１０の間のデータ転送を開始できるようにする
ことができよう。
メモリ・アクセス（ＤＭＡ）タイプの作動をサポートし
ておらず、それ故、ホスト・コンピュータ１０とＰＣカ
ード１１０の間のデータ転送は本質的にプログラム式Ｉ
／Ｏタイプ作動になる。しかしながら、ＰＣＭＣＩＡ仕
様の今後のバージョンがＤＭＡをサポートするようにな
った場合、当分野の技術者はアダプタ１００にＤＭＡ機
能を追加し、ソフトウェア・ドライバ３４に適切な変更
を施して、ホスト・コンピュータ１０が初期設定後にホ
ストＣＰＵ２０に関わりなくホスト・メモリ３０とＰＣ
カード１１０の間のデータ転送を開始できるようにする
ことができよう。
【００７７】本発明を特定の実施例を使用して説明して
きたが、本発明の精神および範囲から逸脱することな
く、他の実施例、代替形、および改変形が当分野の技術
者には明らかとなろう。たとえば、本発明のＰＣＭＣＩ
Ａインタフェースをハードウェアとソフトウェアの様々
な比率で実現することができる。それ故、上記の説明は
単なる例であり、限定を目的としたものではない。本発
明の真の範囲は特許請求の範囲で示されるものである。
きたが、本発明の精神および範囲から逸脱することな
く、他の実施例、代替形、および改変形が当分野の技術
者には明らかとなろう。たとえば、本発明のＰＣＭＣＩ
Ａインタフェースをハードウェアとソフトウェアの様々
な比率で実現することができる。それ故、上記の説明は
単なる例であり、限定を目的としたものではない。本発
明の真の範囲は特許請求の範囲で示されるものである。
【図１】 従来のＳＰＡＲＣホスト・コンピュータのハ
ードウェア構成要素の図である。
ードウェア構成要素の図である。
【図２】 ホスト・コンピュータのソフトウェア構成要
素の図である。
素の図である。
【図３】 ＰＣＭＣＩＡインタフェースを有する従来技
術のｘ８６ベースのホスト・コンピュータの図である。
術のｘ８６ベースのホスト・コンピュータの図である。
【図４】 本発明の１実施例による、ホスト・コンピュ
ータと結合されたＰＣＭＣＩＡインタフェースの図であ
る。
ータと結合されたＰＣＭＣＩＡインタフェースの図であ
る。
【図５】 図４ののホスト・コンピュータで稼動するＰ
ＣＭＣＩＡインタフェース・ソフトウェアの図である。
ＣＭＣＩＡインタフェース・ソフトウェアの図である。
【図６】 ＰＣＭＣＩＡインタフェース・ソフトウェア
の詳細を示すブロック図である。
の詳細を示すブロック図である。
【図７】 ホスト・コンピュータで稼動しているユーザ
・アプリケーションによるＰＣカードのアクセスを説明
するための流れ図である。
・アプリケーションによるＰＣカードのアクセスを説明
するための流れ図である。
【図８】 本発明のＰＭＣＩＡハードウェア・アダプタ
の図である。
の図である。
【図９】 ＰＣカードに割り振られたホスト・コンピュ
ータのシステム・バス・アドレス・スペースを示すアド
レス・マップである。
ータのシステム・バス・アドレス・スペースを示すアド
レス・マップである。
【図１０】 従来のＰＣＭＣＩＡの読取りおよび書込み
アクセス・サイクルを説明するための２つのタイミング
図である。
アクセス・サイクルを説明するための２つのタイミング
図である。
【図１１】 属性メモリ・スペースおよび共通メモリ・
スペースのＰＣカード読取りアクセスの図である。
スペースのＰＣカード読取りアクセスの図である。
【図１２】 ＷＡＩＴ機能による属性メモリ・スペース
および共通メモリ・スペースのＰＣカード読取りアクセ
スの図である。
および共通メモリ・スペースのＰＣカード読取りアクセ
スの図である。
【図１３】 属性メモリ・スペースおよび共通メモリ・
スペースのＰＣカード書込みアクセスの図である。
スペースのＰＣカード書込みアクセスの図である。
【図１４】 ＷＡＩＴ機能による属性メモリ・スペース
および共通メモリ・スペースのＰＣカード書込みアクセ
スの図である。
および共通メモリ・スペースのＰＣカード書込みアクセ
スの図である。
【図１５】 バイト・サイズ調整を行うが、ＷＡＩＴ機
能を使用しないＩ／ＯスペースのＰＣカード書込みアク
セスの図である。
能を使用しないＩ／ＯスペースのＰＣカード書込みアク
セスの図である。
１０ ホスト・コンピュータ ２０ ホストＣＰＵ ３０ ホスト・メモリ ３１ ＵＮＩＸ互換ユーザ・アプリケーション ３２ ＵＮＩＸカーネル ３３ デバイス・ドライバ ３４ ＰＣＭＣＩＡインタフェース・ソフトウェア・ド
ライバ ３４ａ ハードウェア非依存部分 ３４ｂ ハードウェア依存部分 ５５ システム・バス １００ ＰＣＭＣＩＡアダプタ １００ａ ＡＳＩＣ １０１ ホスト・バス・インタフェース・バッファ １０２ アダプタ・コア論理 １０３ カード・インタフェース・バッファ １０５ 電源スイッチ １０６ ＰＲＯＭ １０７、１０８ ＰＣＭＣＩＡソケット １１０、１２０ ＰＣカード １３５ ＵＮＩＸオペレーティング・システム ２１０ ＰＣＭＣＩＡネクサス・ドライバ ２２０ カード・サービス層 ２２０ａ カード情報構造体（ＣＩＳ）インタプリタ ２３０ イベント・マネージャ ２５０ ＰＣＭＣＩＡアダプタ・ドライバ ２６０、２７０ ＰＣカード・ドライバ
ライバ ３４ａ ハードウェア非依存部分 ３４ｂ ハードウェア依存部分 ５５ システム・バス １００ ＰＣＭＣＩＡアダプタ １００ａ ＡＳＩＣ １０１ ホスト・バス・インタフェース・バッファ １０２ アダプタ・コア論理 １０３ カード・インタフェース・バッファ １０５ 電源スイッチ １０６ ＰＲＯＭ １０７、１０８ ＰＣＭＣＩＡソケット １１０、１２０ ＰＣカード １３５ ＵＮＩＸオペレーティング・システム ２１０ ＰＣＭＣＩＡネクサス・ドライバ ２２０ カード・サービス層 ２２０ａ カード情報構造体（ＣＩＳ）インタプリタ ２３０ イベント・マネージャ ２５０ ＰＣＭＣＩＡアダプタ・ドライバ ２６０、２７０ ＰＣカード・ドライバ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ダグラス・マツカラム アメリカ合衆国 80027 コロラド州・ル イスヴィル・サウス ブキャナン アヴェ ニュ・197 (72)発明者 チャールズ・エフ・パットン，ジュニア アメリカ合衆国 94568 カリフォルニア 州・ダブリン・ソリード コート・11501 (72)発明者 ドュオン・ミン・ヴォ アメリカ合衆国 95035 カリフォルニア 州・ミルピタス・リッジモント ドライ ブ・1072
Claims (8)
- 【請求項１】 ホスト・コンピュータで稼動しているユ
ーザ・アプリケーションとＰＣカードの間の通信をもた
らすＰＣＭＣＩＡインタフェースにおいて、 前記ユーザ・アプリケーションからの外部ＰＣＭＣＩＡ
アクセス要求を処理して、対応する内部ＰＣＭＣＩＡア
クセス要求を生成するハードウェア非依存ネクサスと、 そのハードウェア非依存ネクサスに結合され、前記内部
ＰＣＭＣＩＡアクセス要求を処理し、対応するシステム
・バス信号をシステム・バスに発生させるハードウェア
依存ドライバと、 前記システム・バスと前記ＰＣカードの間に結合され、
前記システム・バス信号を前記ＰＣカードのためのＰＣ
カード信号に変換するＰＣＭＣＩＡアダプタとを備えて
いることを特徴とするＰＣＭＣＩＡインタフェース。 - 【請求項２】 ホスト・コンピュータで稼動しているユ
ーザ・アプリケーションとそのホスト・コンピュータの
システム・バスに結合されたＰＣカードの間の通信を行
う方法において、 外部ＰＣＭＣＩＡアクセス要求を処理し、 その外部ＰＣＭＣＩＡアクセス要求に応じて内部ＰＣＭ
ＣＩＡアクセス要求を生成し、 その内部ＰＣＭＣＩＡアクセス要求を処理し、 ＳＮＯ内部ＰＣＭＣＩＡアクセス要求に応じて前記シス
テム・バス上にシステム・バス信号を発生し、 そのシステム・バス信号をそのシステム・バス信号に応
じたＰＣカード信号に変換するコンピュータで実現され
たステップを備えていることを特徴とする方法。 - 【請求項３】 前記ユーザ・アプリケーションに対する
非送信請求レポートを生成するための通信チャネルを前
記ＰＣカードにもたらすためのコンピュータで実現され
たステップをさらに含んでいる請求項２に記載の方法。 - 【請求項４】 前記ＰＣカードからの情報タプルを解析
するためのコンピュータで実現されたステップをさらに
含んでいる請求項２に記載の方法。 - 【請求項５】 ホスト・コンピュータのシステム・バス
とＰＣカードの間をインタフェースするＰＣＭＣＩＡア
ダプタにおいて、 前記ＰＣカードに適合するためのＰＣＭＣＩＡソケット
と、 前記システム・バスと前記ＰＣＭＣＩＡカードの間で転
送される情報を格納するためのバッファと、 前記情報の転送を制御するためのコア論理とを備えてい
ることを特徴とするＰＣＭＣＩＡアダプタ。 - 【請求項６】 前記システム・バスと前記ＰＣＭＣＩＡ
ソケットの間への電力の印加および除去を行うスイッチ
をさらに含んでいる請求項５に記載のＰＣＭＣＩＡアダ
プタ。 - 【請求項７】 前記ＰＣＭＣＩＡソケットに結合された
ＤＣ−ＤＣコンバータをさらに含んでいる請求項５に記
載のＰＣＭＣＩＡアダプタ。 - 【請求項８】 前記ＰＣカードから検索されたブート・
イメージによって前記ホスト・コンピュータをブートす
るブートＰＲＯＭをさらに含んでいる請求項５に記載の
ＰＣＭＣＩＡアダプタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US213752 | 1994-03-14 | ||
| US08/213,752 US5519851A (en) | 1994-03-14 | 1994-03-14 | Portable PCMCIA interface for a host computer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0836539A true JPH0836539A (ja) | 1996-02-06 |
Family
ID=22796364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7080873A Pending JPH0836539A (ja) | 1994-03-14 | 1995-03-14 | Ｐｃｍｃｉａインタフェース及びユーザ・アプリケーションとｐｃカードの間の通信を行う方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5519851A (ja) |
| EP (1) | EP0672987B1 (ja) |
| JP (1) | JPH0836539A (ja) |
| CA (1) | CA2143492A1 (ja) |
| DE (1) | DE69535028D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6839857B2 (en) | 2000-01-13 | 2005-01-04 | Sony Computer Entertainment Inc. | Interrupt controller in an interface device or information processing system |
Families Citing this family (95)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994011802A1 (en) * | 1992-11-12 | 1994-05-26 | New Media Corporation | Reconfigureable interface between a computer and peripheral devices |
| US5991530A (en) * | 1993-02-05 | 1999-11-23 | Canon Denshi Kabushiki Kaisha | Interface device receivable in card storage device slot of host computer |
| GB2287106A (en) * | 1994-02-16 | 1995-09-06 | Ibm | Connection of adaptors for multiple bus architectures |
| US5805834A (en) * | 1994-03-30 | 1998-09-08 | Zilog, Inc. | Hot reconfigurable parallel bus bridging circuit |
| US5664231A (en) * | 1994-04-29 | 1997-09-02 | Tps Electronics | PCMCIA interface card for coupling input devices such as barcode scanning engines to personal digital assistants and palmtop computers |
| US5687387A (en) * | 1994-08-26 | 1997-11-11 | Packard Bell Nec | Enhanced active port replicator having expansion and upgrade capabilities |
| US5848247A (en) * | 1994-09-13 | 1998-12-08 | Hitachi, Ltd. | Microprocessor having PC card interface |
| US5802558A (en) * | 1994-09-30 | 1998-09-01 | Intel Corporation | Method and apparatus for upgrading reprogrammable memory contents in a PCMCIA card |
| EP0718751A3 (en) * | 1994-12-23 | 1997-02-12 | Ibm | Electronic circuit device using a small disc player with a reconfigurable interface |
| US5812827A (en) * | 1995-01-30 | 1998-09-22 | Intel Corporation | Enhanced cardbus adapter and associated buffering circuitry for interfacing multiple cardbus/16 bit PC cards |
| USRE39052E1 (en) * | 1995-03-07 | 2006-03-28 | Tao Logic Systems Llc | System and method for expansion of a computer |
| USRE44628E1 (en) | 1995-03-07 | 2013-12-03 | Intellectual Ventures I Llc | System and method for expansion of a computer |
| US5642481A (en) * | 1995-03-29 | 1997-06-24 | Microsoft Corporation | Method and system for validating a memory window in system address space |
| JPH08305814A (ja) * | 1995-04-27 | 1996-11-22 | Mitsubishi Electric Corp | Ｐｃカード |
| WO1996038784A1 (en) * | 1995-06-02 | 1996-12-05 | Systemsoft Corporation | Digital data processing method and apparatus for peripheral device control |
| WO1997005617A2 (en) * | 1995-07-27 | 1997-02-13 | Systemsoft Corporation | Systems and methods for accessing a data storage device |
| US5845282A (en) * | 1995-08-07 | 1998-12-01 | Apple Computer, Inc. | Method and apparatus for remotely accessing files from a desktop computer using a personal digital assistant |
| US6033257A (en) * | 1995-11-20 | 2000-03-07 | The Foxboro Company | I/O connector module for a field controller in a distributed control system |
| US5652832A (en) * | 1995-11-13 | 1997-07-29 | Systemsoft Corporation | Method and apparatus for diagnosis and correction of peripheral device allocation faults |
| WO1997019396A1 (en) * | 1995-11-20 | 1997-05-29 | The Foxboro Company | Expandable field controller in a distributed control system |
| US5754788A (en) * | 1995-12-28 | 1998-05-19 | Attachmate Corporation | Method and system for reconfiguring a communications stack |
| US5835772A (en) * | 1995-12-29 | 1998-11-10 | Intel Corporation | Method and apparatus for providing an interface between a system and a peripheral device |
| US5805929A (en) * | 1996-01-29 | 1998-09-08 | International Business Machines Corporation | Multiple independent I/O functions on a PCMCIA card share a single interrupt request signal using an AND gate for triggering a delayed RESET signal |
| US6058263A (en) * | 1996-06-03 | 2000-05-02 | Microsoft Corporation | Interface hardware design using internal and external interfaces |
| US6148346A (en) * | 1996-06-20 | 2000-11-14 | Peerless Systems Imaging Products, Inc. | Dynamic device driver |
| FI104920B (fi) * | 1996-10-31 | 2000-04-28 | Nokia Mobile Phones Ltd | Elektroniikkalaite, korttiliitäntä ja laajennuskortti |
| US5941963A (en) * | 1997-02-14 | 1999-08-24 | Paul Charles | System and method for interconnection of computer peripherals via multiple interfaces |
| US5790410A (en) * | 1996-12-12 | 1998-08-04 | Progressive International Electronics | Fuel dispenser controller with data packet transfer command |
| US6064660A (en) * | 1996-12-12 | 2000-05-16 | Optimay Corporation | GSM transceiver with portable protocol stack |
| US6212576B1 (en) | 1997-01-27 | 2001-04-03 | Optimay Corporation | Operating system interface for use with multitasking GSM protocol stacks |
| US5887198A (en) * | 1997-04-07 | 1999-03-23 | The United States Of America As Represented By The Secretary Of The Navy | Programmable stand-alone drive apparatus for interfacing a host computer with PCMCIA memory cards having multiple formats |
| US6269412B1 (en) | 1997-05-13 | 2001-07-31 | Micron Technology, Inc. | Apparatus for recording information system events |
| US6243773B1 (en) | 1997-05-13 | 2001-06-05 | Micron Electronics, Inc. | Configuration management system for hot adding and hot replacing devices |
| US6195717B1 (en) | 1997-05-13 | 2001-02-27 | Micron Electronics, Inc. | Method of expanding bus loading capacity |
| US6179486B1 (en) | 1997-05-13 | 2001-01-30 | Micron Electronics, Inc. | Method for hot add of a mass storage adapter on a system including a dynamically loaded adapter driver |
| US6145098A (en) | 1997-05-13 | 2000-11-07 | Micron Electronics, Inc. | System for displaying system status |
| US6192434B1 (en) | 1997-05-13 | 2001-02-20 | Micron Electronics, Inc | System for hot swapping a programmable adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals |
| US6499073B1 (en) | 1997-05-13 | 2002-12-24 | Micron Electronics, Inc. | System using programmable processor for selectively enabling or disabling power to adapter in response to respective request signals |
| US6249828B1 (en) | 1997-05-13 | 2001-06-19 | Micron Electronics, Inc. | Method for the hot swap of a mass storage adapter on a system including a statically loaded adapter driver |
| US6202160B1 (en) | 1997-05-13 | 2001-03-13 | Micron Electronics, Inc. | System for independent powering of a computer system |
| US6202111B1 (en) | 1997-05-13 | 2001-03-13 | Micron Electronics, Inc. | Method for the hot add of a network adapter on a system including a statically loaded adapter driver |
| US6292905B1 (en) | 1997-05-13 | 2001-09-18 | Micron Technology, Inc. | Method for providing a fault tolerant network using distributed server processes to remap clustered network resources to other servers during server failure |
| US6330690B1 (en) | 1997-05-13 | 2001-12-11 | Micron Electronics, Inc. | Method of resetting a server |
| US6324608B1 (en) * | 1997-05-13 | 2001-11-27 | Micron Electronics | Method for hot swapping of network components |
| US6253334B1 (en) | 1997-05-13 | 2001-06-26 | Micron Electronics, Inc. | Three bus server architecture with a legacy PCI bus and mirrored I/O PCI buses |
| US6249885B1 (en) | 1997-05-13 | 2001-06-19 | Karl S. Johnson | Method for managing environmental conditions of a distributed processor system |
| US6418492B1 (en) | 1997-05-13 | 2002-07-09 | Micron Electronics | Method for computer implemented hot-swap and hot-add |
| US6363497B1 (en) | 1997-05-13 | 2002-03-26 | Micron Technology, Inc. | System for clustering software applications |
| US6266721B1 (en) | 1997-05-13 | 2001-07-24 | Micron Electronics, Inc. | System architecture for remote access and control of environmental management |
| US6269417B1 (en) | 1997-05-13 | 2001-07-31 | Micron Technology, Inc. | Method for determining and displaying the physical slot number of an expansion bus device |
| US6304929B1 (en) | 1997-05-13 | 2001-10-16 | Micron Electronics, Inc. | Method for hot swapping a programmable adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals |
| US6247080B1 (en) | 1997-05-13 | 2001-06-12 | Micron Electronics, Inc. | Method for the hot add of devices |
| US6219734B1 (en) | 1997-05-13 | 2001-04-17 | Micron Electronics, Inc. | Method for the hot add of a mass storage adapter on a system including a statically loaded adapter driver |
| US6170028B1 (en) * | 1997-05-13 | 2001-01-02 | Micron Electronics, Inc. | Method for hot swapping a programmable network adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals |
| US5892928A (en) * | 1997-05-13 | 1999-04-06 | Micron Electronics, Inc. | Method for the hot add of a network adapter on a system including a dynamically loaded adapter driver |
| US6338150B1 (en) * | 1997-05-13 | 2002-01-08 | Micron Technology, Inc. | Diagnostic and managing distributed processor system |
| US6243838B1 (en) | 1997-05-13 | 2001-06-05 | Micron Electronics, Inc. | Method for automatically reporting a system failure in a server |
| US6173346B1 (en) | 1997-05-13 | 2001-01-09 | Micron Electronics, Inc. | Method for hot swapping a programmable storage adapter using a programmable processor for selectively enabling or disabling power to adapter slot in response to respective request signals |
| US6249834B1 (en) | 1997-05-13 | 2001-06-19 | Micron Technology, Inc. | System for expanding PCI bus loading capacity |
| US6163853A (en) | 1997-05-13 | 2000-12-19 | Micron Electronics, Inc. | Method for communicating a software-generated pulse waveform between two servers in a network |
| US6282673B1 (en) | 1997-05-13 | 2001-08-28 | Micron Technology, Inc. | Method of recording information system events |
| US6014714A (en) * | 1997-06-16 | 2000-01-11 | International Business Machines Corporation | Adapter card system including for supporting multiple configurations using mapping bit |
| US6199173B1 (en) | 1997-10-01 | 2001-03-06 | Micron Electronics, Inc. | Method for mapping environmental resources to memory for program access |
| US6212585B1 (en) * | 1997-10-01 | 2001-04-03 | Micron Electronics, Inc. | Method of automatically configuring a server after hot add of a device |
| US6175490B1 (en) | 1997-10-01 | 2001-01-16 | Micron Electronics, Inc. | Fault tolerant computer system |
| US6263387B1 (en) * | 1997-10-01 | 2001-07-17 | Micron Electronics, Inc. | System for automatically configuring a server after hot add of a device |
| KR100265704B1 (ko) * | 1997-10-17 | 2000-09-15 | 윤종용 | 케이블 매니저 시스템 및 그것을 구비하는 컴퓨터 |
| US6247081B1 (en) * | 1998-02-19 | 2001-06-12 | Nortel Networks Limited | Method and apparatus for installing drivers without requiring system re-boot |
| US6012063A (en) * | 1998-03-04 | 2000-01-04 | Starfish Software, Inc. | Block file system for minimal incremental data transfer between computing devices |
| US6205503B1 (en) | 1998-07-17 | 2001-03-20 | Mallikarjunan Mahalingam | Method for the hot swap and add of input/output platforms and devices |
| US6223234B1 (en) | 1998-07-17 | 2001-04-24 | Micron Electronics, Inc. | Apparatus for the hot swap and add of input/output platforms and devices |
| US6618767B1 (en) * | 1998-11-17 | 2003-09-09 | Sun Microsystems, Inc. | Mechanism by which devices on unforeseen platform variants may be supported without re-release of core platform kernel software |
| US6925513B1 (en) * | 1999-05-04 | 2005-08-02 | Apple Computer, Inc. | USB device notification |
| FI991167A7 (fi) | 1999-05-24 | 2000-11-25 | Nokia Corp | Menetelmä käyttöliittymäohjelmiston lataamiseksi |
| KR20010005141A (ko) * | 1999-06-30 | 2001-01-15 | 이형도 | 피.씨.아이 어댑터의 인터럽트 처리방법 |
| US6823424B2 (en) * | 2000-01-26 | 2004-11-23 | Hewlett-Packard Development Company, L.P. | Rebuild bus utilization |
| JP2002351650A (ja) * | 2001-05-22 | 2002-12-06 | Komatsu Ltd | Ｐｃカードのデータ通信装置 |
| AU2002314902A1 (en) * | 2001-06-02 | 2002-12-16 | Polycom, Inc. | System and method for point to point integration of personal computers with videoconferencing systems |
| EP1405240B1 (en) * | 2001-06-27 | 2006-12-27 | ePoint Group Limited | Multi input memory device reader |
| US7069365B2 (en) * | 2002-04-01 | 2006-06-27 | Sun Microsystems, Inc. | System and method for controlling multiple devices via general purpose input/output (GPIO) hardware |
| US20030217298A1 (en) * | 2002-05-17 | 2003-11-20 | Eric Oh-Yang | Method of a saving power mode by combining a smart card with a multi-function network card |
| US20030229743A1 (en) * | 2002-06-05 | 2003-12-11 | Brown Andrew C. | Methods and structure for improved fairness bus arbitration |
| EP1385080A1 (en) * | 2002-07-25 | 2004-01-28 | AboCom Systems, Inc. | Card reader and a network apparatus and corresponding power saving method |
| US20040034861A1 (en) * | 2002-08-19 | 2004-02-19 | Ballai Philip N. | System and method for automating firmware maintenance |
| KR100519360B1 (ko) * | 2003-09-17 | 2005-10-07 | 엘지전자 주식회사 | 디지털 케이블 수신기 |
| CN100354845C (zh) * | 2003-10-24 | 2007-12-12 | 美国凹凸微系有限公司 | Pc卡子系统、计算机系统及操作连接至其的pc卡的方法 |
| US7386648B2 (en) * | 2003-10-24 | 2008-06-10 | 02 Micro International Limited | PC card controller with reduced number of terminals |
| TWI292533B (en) * | 2003-11-20 | 2008-01-11 | Sunplus Technology Co Ltd | System for accessing a plurality of devices by using single bus and control apparatus therein |
| US7761863B2 (en) * | 2004-06-08 | 2010-07-20 | Covia Labs, Inc. | Method system and data structure for content renditioning adaptation and interoperability segmentation model |
| US7685319B2 (en) * | 2004-09-28 | 2010-03-23 | Cray Canada Corporation | Low latency communication via memory windows |
| US7383460B2 (en) * | 2005-03-25 | 2008-06-03 | Microsoft Corporation | Method and system for configuring a timer |
| US7944890B2 (en) * | 2006-05-23 | 2011-05-17 | Interdigital Technology Corporation | Using windows specified object identifiers (OIDs) for an antenna steering algorithm |
| TWI378384B (en) * | 2008-10-15 | 2012-12-01 | Phison Electronics Corp | Mother board system, storage device for booting up thereof and connector |
| CN201348781Y (zh) * | 2008-12-26 | 2009-11-18 | 鸿富锦精密工业（深圳）有限公司 | 电路板 |
| US8914498B2 (en) * | 2012-02-09 | 2014-12-16 | International Business Machines Corporation | Calculating a checksum with inactive networking components in a computing system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5283889A (en) * | 1989-12-29 | 1994-02-01 | Zenith Data Systems Corporation | Hardware based interface for mode switching to access memory above one megabyte |
| US5305436A (en) * | 1990-04-02 | 1994-04-19 | Hewlett-Packard Company | Hose bus video interface in personal computers |
| US5228084A (en) * | 1991-02-28 | 1993-07-13 | Gilbarco, Inc. | Security apparatus and system for retail environments |
| US5319751A (en) * | 1991-12-27 | 1994-06-07 | Intel Corporation | Device driver configuration in a computer system |
| US5343319A (en) * | 1993-06-14 | 1994-08-30 | Motorola, Inc. | Apparatus for adapting an electrical communications port to an optical communications port |
| US5396602A (en) * | 1993-05-28 | 1995-03-07 | International Business Machines Corp. | Arbitration logic for multiple bus computer system |
-
1994
- 1994-03-14 US US08/213,752 patent/US5519851A/en not_active Expired - Lifetime
-
1995
- 1995-02-27 CA CA002143492A patent/CA2143492A1/en not_active Abandoned
- 1995-03-10 DE DE69535028T patent/DE69535028D1/de not_active Expired - Lifetime
- 1995-03-10 EP EP95301603A patent/EP0672987B1/en not_active Expired - Lifetime
- 1995-03-14 JP JP7080873A patent/JPH0836539A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6839857B2 (en) | 2000-01-13 | 2005-01-04 | Sony Computer Entertainment Inc. | Interrupt controller in an interface device or information processing system |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69535028D1 (de) | 2006-07-20 |
| US5519851A (en) | 1996-05-21 |
| CA2143492A1 (en) | 1995-09-15 |
| EP0672987A3 (en) | 1995-11-22 |
| EP0672987A2 (en) | 1995-09-20 |
| EP0672987B1 (en) | 2006-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5519851A (en) | Portable PCMCIA interface for a host computer | |
| US6256691B1 (en) | Universal docking station | |
| CN101553783B (zh) | 用于在外围设备处接收控制命令的系统和方法 | |
| US6553432B1 (en) | Method and system for selecting IDE devices | |
| US6044215A (en) | System and method for expansion of a computer | |
| US5835784A (en) | System for booting processor from remote memory by preventing host processor from configuring an environment of processor while configuring an interface unit between processor and remote memory | |
| US7921244B2 (en) | Data sharing and transfer systems and methods | |
| US7133938B2 (en) | Hub controller with connected first and second device wherein second device contains drivers and first device in disable state before driver read from second device | |
| US5649128A (en) | Multiple bus interface adapter for connection to a plurality of computer bus architectures | |
| US20030172218A1 (en) | Systems, devices, and methods for transferring data between an intelligent docking station and a handheld personal computer | |
| US20040268359A1 (en) | Computer-readable medium, method and computer system for processing input/output requests | |
| CN1063564A (zh) | 可泊接便携式计算机的自动设备配置 | |
| US20030097503A1 (en) | PCI compatible bus model for non-PCI compatible bus architectures | |
| CN112463662B (zh) | 一种用户态控制i2c设备的方法与终端 | |
| US6990576B2 (en) | System and method for using a firmware interface table to dynamically load an ACPI SSDT | |
| WO2005081140A2 (en) | Modular presentation device for use with pda’s and smartphones | |
| US7017034B2 (en) | System and method for using a firmware interface table to dynamically load multiple ACPI SSDT tables | |
| US20100169069A1 (en) | Composite device emulation | |
| WO2024093542A1 (zh) | Usb免驱通信方法、装置、电子设备及存储介质 | |
| US7114015B2 (en) | Memory card having first modular component with host interface wherein the first modular is replaceable with a second modular component having second host interface | |
| US20010042150A1 (en) | Universal docking station | |
| US7424580B2 (en) | Data transfer control device, electronic instrument, program and method of fabricating electronic instrument | |
| US20060015662A1 (en) | Digital camera with USB storage key for storing data | |
| USRE39052E1 (en) | System and method for expansion of a computer | |
| US20040243863A1 (en) | Electronic apparatus, power controlling apparatus and power controlling method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050906 |