JPH0837140A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0837140A JPH0837140A JP6170890A JP17089094A JPH0837140A JP H0837140 A JPH0837140 A JP H0837140A JP 6170890 A JP6170890 A JP 6170890A JP 17089094 A JP17089094 A JP 17089094A JP H0837140 A JPH0837140 A JP H0837140A
- Authority
- JP
- Japan
- Prior art keywords
- antireflection film
- light
- semiconductor device
- manufacturing
- irradiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- ing And Chemical Polishing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【目的】 有機反射防止膜の光学定数の微調整がプロセ
ス上で可能で、かつこれを工程数を増やさずに、簡便に
実現できる半導体装置の製造方法を提供する。 【構成】 半導体基板１上にフォトレジストを形成して
露光・現像を行ってレジストパターン３を得る工程を備
える半導体装置の製造方法において、少なくとも露光光
を照射すべき部分に有機系の反射防止膜溶剤を塗布し、
これを加熱して有機系の反射防止膜２を得る際に、ＵＶ
光を照射することにより、得られる反射防止膜の光学特
性を調整する。
ス上で可能で、かつこれを工程数を増やさずに、簡便に
実現できる半導体装置の製造方法を提供する。 【構成】 半導体基板１上にフォトレジストを形成して
露光・現像を行ってレジストパターン３を得る工程を備
える半導体装置の製造方法において、少なくとも露光光
を照射すべき部分に有機系の反射防止膜溶剤を塗布し、
これを加熱して有機系の反射防止膜２を得る際に、ＵＶ
光を照射することにより、得られる反射防止膜の光学特
性を調整する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。特に、半導体基板上にフォトレジストを形成
して露光・現像を行ってレジストパターンを得る工程を
備える半導体装置の製造方法に関するものである。
に関する。特に、半導体基板上にフォトレジストを形成
して露光・現像を行ってレジストパターンを得る工程を
備える半導体装置の製造方法に関するものである。
【０００２】
【従来の技術及びその問題点】半導体装置製造の分野で
のフォトリソグラフィ技術の研究開発においては、現
在、解像度の良好な短波長光、例えば代表的にはＫｒＦ
エキシマレーザー光による露光方法が主流に研究開発が
なされている。
のフォトリソグラフィ技術の研究開発においては、現
在、解像度の良好な短波長光、例えば代表的にはＫｒＦ
エキシマレーザー光による露光方法が主流に研究開発が
なされている。
【０００３】しかし、このような場合、波長の狭帯域化
により定在波の問題が大きくなりつつある。このため、
反射防止技術は、重要となっている。
により定在波の問題が大きくなりつつある。このため、
反射防止技術は、重要となっている。
【０００４】いくつかある反射防止膜（Ａｎｔｉ Ｒｅ
ｆｌｅｃｔｉｖｅ Ｌａｙｅｒ、以下ＡＲＬと略記する
こともある。）のタイプで、フォトレジストの下部側に
有機反射防止膜が配置される有機ボトムレイヤー方式
は、膜質が安定しており、確実に反射防止効果が期待で
きることで優れている。
ｆｌｅｃｔｉｖｅ Ｌａｙｅｒ、以下ＡＲＬと略記する
こともある。）のタイプで、フォトレジストの下部側に
有機反射防止膜が配置される有機ボトムレイヤー方式
は、膜質が安定しており、確実に反射防止効果が期待で
きることで優れている。
【０００５】従来のプロセスを図３に示す。図３（ａ）
に示すように、ベアＳｉ等の半導体基板１上に塗布ノズ
ル４から反射防止膜溶剤を吐出してスピンコートする。
膜厚は例えば１３０ｎｍとする。塗布されたＡＲＬ膜を
符号２で示す。ホットプレート上でベーキングを行う
（図３（ｂ））。例えば２５０℃で６０秒のベーキング
を行う。次に図３（ｃ）の如く、レジストを塗布し、露
光現像してレジストパターン３を得る。露光後ベーク
（ＰＥＢ）は、例えば９５℃で６０秒間行う。例えば現
像液はＮＭＤ−Ｗ（２．３８％）を用い、パドル現像す
る。
に示すように、ベアＳｉ等の半導体基板１上に塗布ノズ
ル４から反射防止膜溶剤を吐出してスピンコートする。
膜厚は例えば１３０ｎｍとする。塗布されたＡＲＬ膜を
符号２で示す。ホットプレート上でベーキングを行う
（図３（ｂ））。例えば２５０℃で６０秒のベーキング
を行う。次に図３（ｃ）の如く、レジストを塗布し、露
光現像してレジストパターン３を得る。露光後ベーク
（ＰＥＢ）は、例えば９５℃で６０秒間行う。例えば現
像液はＮＭＤ−Ｗ（２．３８％）を用い、パドル現像す
る。
【０００６】上記工程で、安定な膜質の反射防止膜２が
得られる。ところが逆に、膜質が安定である点が欠点と
なり、完全に定在波を打ち消すような商品は存在してい
ない。このため、例えばより微細なパターンを作るとき
には、ある程度のマージンをプロセス上において調整で
きる方が望ましいということになる。つまり、光学定数
が若干調整できるような材料がよい。
得られる。ところが逆に、膜質が安定である点が欠点と
なり、完全に定在波を打ち消すような商品は存在してい
ない。このため、例えばより微細なパターンを作るとき
には、ある程度のマージンをプロセス上において調整で
きる方が望ましいということになる。つまり、光学定数
が若干調整できるような材料がよい。
【０００７】従来での技術では、ベーキング温度をパラ
メータとしてのみ光学定数の調整が可能であるが、これ
は不十分なマージンである。
メータとしてのみ光学定数の調整が可能であるが、これ
は不十分なマージンである。
【０００８】
【発明の目的】本発明は上記問題点を解決して、有機反
射防止膜の光学定数の微調整がプロセス上で可能で、か
つこれを工程数を増やすことなく、簡便な工程で実現で
きるようにした半導体装置の製造方法を提供することを
目的としている。
射防止膜の光学定数の微調整がプロセス上で可能で、か
つこれを工程数を増やすことなく、簡便な工程で実現で
きるようにした半導体装置の製造方法を提供することを
目的としている。
【０００９】
【目的を達成するための手段】本出願の請求項１の発明
は、半導体基板上にフォトレジストを形成して露光・現
像を行ってレジストパターンを得る工程を備える半導体
装置の製造方法において、少なくとも露光光を照射すべ
き部分に有機系の反射防止膜溶剤を塗布し、これを加熱
して有機系の反射防止膜を得る際に、ＵＶ光を照射する
ことにより、得られる反射防止膜の光学特性を調整する
ことを特徴とする半導体装置の製造方法であって、これ
により上記目的を達成するものである。
は、半導体基板上にフォトレジストを形成して露光・現
像を行ってレジストパターンを得る工程を備える半導体
装置の製造方法において、少なくとも露光光を照射すべ
き部分に有機系の反射防止膜溶剤を塗布し、これを加熱
して有機系の反射防止膜を得る際に、ＵＶ光を照射する
ことにより、得られる反射防止膜の光学特性を調整する
ことを特徴とする半導体装置の製造方法であって、これ
により上記目的を達成するものである。
【００１０】本出願の請求項２の発明は、前記有機系の
反射防止膜には吸収染料を添加するとともに、該吸収染
料の添加量を、前記ＵＶ光の照射量に応じて調整するこ
とを特徴とする請求項１に記載の半導体装置の製造方法
であって、これにより上記目的を達成するものである。
例えば、下地が高反射の場合ＵＶ光の照射量を小さく
し、下地が低反射の場合ＵＶ光の照射量を大きくするよ
うにして、ＡＲＬに幅をもたせるため、吸収染料を多め
に添加しておく構成にすることができる。
反射防止膜には吸収染料を添加するとともに、該吸収染
料の添加量を、前記ＵＶ光の照射量に応じて調整するこ
とを特徴とする請求項１に記載の半導体装置の製造方法
であって、これにより上記目的を達成するものである。
例えば、下地が高反射の場合ＵＶ光の照射量を小さく
し、下地が低反射の場合ＵＶ光の照射量を大きくするよ
うにして、ＡＲＬに幅をもたせるため、吸収染料を多め
に添加しておく構成にすることができる。
【００１１】本出願の請求項３の発明は、ＵＶ光の照射
を、加熱によるベーキング工程において行うことを特徴
とする請求項１または２に記載の半導体装置の製造方法
であって、これにより上記目的を達成するものである。
を、加熱によるベーキング工程において行うことを特徴
とする請求項１または２に記載の半導体装置の製造方法
であって、これにより上記目的を達成するものである。
【００１２】本出願の請求項４の発明は、ＵＶ光の照射
により、反射防止膜の表面層にレジストとの不相溶層を
形成することを特徴とする請求項１ないし３のいずれか
に記載の半導体装置の製造方法であって、これにより上
記目的を達成するものである。
により、反射防止膜の表面層にレジストとの不相溶層を
形成することを特徴とする請求項１ないし３のいずれか
に記載の半導体装置の製造方法であって、これにより上
記目的を達成するものである。
【００１３】本発明において、有機反射防止膜形成材料
としては、高分子としてポリスルホン酸系の重合体を用
い、染料としてアゾ系、または非アゾ系の染料を含有さ
せたものを好ましく用いることができる。但し勿論、そ
の他の材料を用いてもよい。一例を挙げれば、ポリケイ
皮酸ビニルを含有する材料を用いることができる。
としては、高分子としてポリスルホン酸系の重合体を用
い、染料としてアゾ系、または非アゾ系の染料を含有さ
せたものを好ましく用いることができる。但し勿論、そ
の他の材料を用いてもよい。一例を挙げれば、ポリケイ
皮酸ビニルを含有する材料を用いることができる。
【００１４】
【作用】本発明によれば、ＵＶ光照射により有機反射防
止膜の構成材料の物性を容易に変化させることができ、
例えばその屈折率をプロセス内で微調整することが可能
である。
止膜の構成材料の物性を容易に変化させることができ、
例えばその屈折率をプロセス内で微調整することが可能
である。
【００１５】また、ベーキングする際に、ＵＶ光を照射
することで、光学的に適した反射防止膜を得るばかりで
なく、このベーキング中のＵＶ光照射により、ベーキン
グ温度の低温化、処理時間の短縮を図ることもできる。
することで、光学的に適した反射防止膜を得るばかりで
なく、このベーキング中のＵＶ光照射により、ベーキン
グ温度の低温化、処理時間の短縮を図ることもできる。
【００１６】更に、添加する吸収染料の量を、プロセス
中のＵＶ光照射量で調整するようにして、微調整を更に
容易かつ確実に達成できるように構成できる。
中のＵＶ光照射量で調整するようにして、微調整を更に
容易かつ確実に達成できるように構成できる。
【００１７】また、ＵＶ光照射によりレジスト層との混
合層形成を無くすように実施することもできる。
合層形成を無くすように実施することもできる。
【００１８】
【実施例】以下本発明の実施例について、図面を参照し
て説明する。但し当然のことではあるが、本発明は以下
に述べる実施例により限定を受けるものではない。
て説明する。但し当然のことではあるが、本発明は以下
に述べる実施例により限定を受けるものではない。
【００１９】実施例１ この実施例は、微細化・集積化した超ＬＳＩ装置のパタ
ーン形成を行う場合に、ＫｒＦエキシマレーザー光を用
いたフォトリソグラフィー技術を利用する例に本発明を
具体化したものである。
ーン形成を行う場合に、ＫｒＦエキシマレーザー光を用
いたフォトリソグラフィー技術を利用する例に本発明を
具体化したものである。
【００２０】この実施例は、図１に示すように、半導体
基板１上にフォトレジストを形成して露光・現像を行っ
てレジストパターン３を得る工程を備える半導体装置の
製造方法において、少なくとも露光光を照射すべき部分
に有機系の反射防止膜溶剤を塗布し、これを加熱して有
機系の反射防止膜２を得る際に、図１（ｂ）に示す如く
ＵＶ光を照射することにより、得られる反射防止膜の光
学特性を調整するものである。
基板１上にフォトレジストを形成して露光・現像を行っ
てレジストパターン３を得る工程を備える半導体装置の
製造方法において、少なくとも露光光を照射すべき部分
に有機系の反射防止膜溶剤を塗布し、これを加熱して有
機系の反射防止膜２を得る際に、図１（ｂ）に示す如く
ＵＶ光を照射することにより、得られる反射防止膜の光
学特性を調整するものである。
【００２１】また、本実施例においては、有機系の反射
防止膜には吸収染料を添加するとともに、該吸収染料の
添加量を、ＵＶ光の照射を前提に多めにして添加し、下
地がＡｌなどの高反射下地である場合には少ないＵＶ照
射量とし、また下地が低反射の下地である場合には高い
ＵＶ照射量を加えることで、ＡＲＬに幅をもたせるよう
にした。
防止膜には吸収染料を添加するとともに、該吸収染料の
添加量を、ＵＶ光の照射を前提に多めにして添加し、下
地がＡｌなどの高反射下地である場合には少ないＵＶ照
射量とし、また下地が低反射の下地である場合には高い
ＵＶ照射量を加えることで、ＡＲＬに幅をもたせるよう
にした。
【００２２】また、本実施例においては、ＵＶ光の照射
を、加熱によるベーキング工程において行った。
を、加熱によるベーキング工程において行った。
【００２３】また、本実施例では、ＵＶ光の照射によ
り、反射防止膜の表面層にレジストとの不相溶層を形成
し、これによりレジストとの混和を防止するようにし
た。
り、反射防止膜の表面層にレジストとの不相溶層を形成
し、これによりレジストとの混和を防止するようにし
た。
【００２４】更に具体的には、本実施例では次のように
して反射防止膜を形成した。図１（ａ）に示すように、
半導体基板１であるここではベア（Ｂａｒｅ）−Ｓｉ上
に、スピンコートによりＡＲＬ溶剤を塗布する（符号４
は塗布用ノズルである）。従来は、この後、ホットプレ
ートにより、２５０℃でベーキングを行うのであるが、
本実施例では、ＵＶキュアを用い、１６０℃でベーキン
グとＵＶ光照射を行った。ＡＲＬ形成後、低吸収化学増
幅ポジ型レジスト（ポリヒドロキシスチレンＰＨＳ樹脂
を生成分とする）を用い、露光を行い、ＮＭＤ−Ｗ
（２．３８％）現像液により、パドル現像を行った。な
お、ベーキングとＵＶ照射（ＵＶキュア）の時間は、６
０秒である。
して反射防止膜を形成した。図１（ａ）に示すように、
半導体基板１であるここではベア（Ｂａｒｅ）−Ｓｉ上
に、スピンコートによりＡＲＬ溶剤を塗布する（符号４
は塗布用ノズルである）。従来は、この後、ホットプレ
ートにより、２５０℃でベーキングを行うのであるが、
本実施例では、ＵＶキュアを用い、１６０℃でベーキン
グとＵＶ光照射を行った。ＡＲＬ形成後、低吸収化学増
幅ポジ型レジスト（ポリヒドロキシスチレンＰＨＳ樹脂
を生成分とする）を用い、露光を行い、ＮＭＤ−Ｗ
（２．３８％）現像液により、パドル現像を行った。な
お、ベーキングとＵＶ照射（ＵＶキュア）の時間は、６
０秒である。
【００２５】この結果、ベア（Ｂａｒｅ）−Ｓｉ上にお
ける０．３５μｍラインアンドスペースの定在波抑制効
果は、線幅変動率で７％から３％へ低減できた。また、
０．３０μｍコンタクトホールでの変動率は、１４％か
ら７％へ低減することが認められた。図２に、定在波効
果の低減作用について示す。グラフＩは、本実施例のＵ
Ｖ照射併用で１６０℃ベークを行った場合、グラフＩＩ
は１６０℃でのベーキングのみ、グラフＩＩＩは２５０
℃でのベーキングのみ、グラフＩＶは反射防止膜を用い
ない場合である。本実施例のグラフＩが、定在波低減に
効果的であることがわかる。
ける０．３５μｍラインアンドスペースの定在波抑制効
果は、線幅変動率で７％から３％へ低減できた。また、
０．３０μｍコンタクトホールでの変動率は、１４％か
ら７％へ低減することが認められた。図２に、定在波効
果の低減作用について示す。グラフＩは、本実施例のＵ
Ｖ照射併用で１６０℃ベークを行った場合、グラフＩＩ
は１６０℃でのベーキングのみ、グラフＩＩＩは２５０
℃でのベーキングのみ、グラフＩＶは反射防止膜を用い
ない場合である。本実施例のグラフＩが、定在波低減に
効果的であることがわかる。
【００２６】なお、この実施例では、ＡＲＬ材には、Ｂ
ｒｅｗｅｒ社のＤＵＶ−ＩＩを使用した。このＡＲＬ材
は、樹脂としてポリスルホン酸系の重合体を用い、吸収
染料は非アゾ系のものである。ただしアゾ系でも全く同
様に実施可能である。
ｒｅｗｅｒ社のＤＵＶ−ＩＩを使用した。このＡＲＬ材
は、樹脂としてポリスルホン酸系の重合体を用い、吸収
染料は非アゾ系のものである。ただしアゾ系でも全く同
様に実施可能である。
【００２７】光学定数の変化は、 （ａ）１６０℃ベークのみ（従来技術）と （ｂ）１６０℃ベークとＵＶキュアの併用（本実施例）
を比較すると、 （ａ）ｎ＝１．６〜１．７ ｋ＝０．４〜０．３ （ｂ）ｎ＝１．６〜１．７ ｋ＝０．３〜０．２ となる。
を比較すると、 （ａ）ｎ＝１．６〜１．７ ｋ＝０．４〜０．３ （ｂ）ｎ＝１．６〜１．７ ｋ＝０．３〜０．２ となる。
【００２８】以上のように、本実施例では、屈折率のｋ
値の調整のみが可能となった。
値の調整のみが可能となった。
【００２９】なお図２に示すのは、定在波効果のシミュ
レーション結果である。
レーション結果である。
【００３０】本実施例によれば、次の具体的な効果を得
ることができる。 ＵＶ光の照射により、反射防止膜の光学定数を、所望
のものについて、例えばｋ値のみ変化させ、最適化が可
能となる。 添加する吸収染料の量を、プロセス中のＵＶ光照射量
で調整が可能であるため、吸収染料の種類及び量にマー
ジンを持たせることが可能である。 ＵＶ光照射により、ベーキング温度の低温化、処理時
間の短縮が可能である。 ＵＶ光照射により、反射防止膜を硬化させることがで
きるため、レジストとの混合を少なくできる。
ることができる。 ＵＶ光の照射により、反射防止膜の光学定数を、所望
のものについて、例えばｋ値のみ変化させ、最適化が可
能となる。 添加する吸収染料の量を、プロセス中のＵＶ光照射量
で調整が可能であるため、吸収染料の種類及び量にマー
ジンを持たせることが可能である。 ＵＶ光照射により、ベーキング温度の低温化、処理時
間の短縮が可能である。 ＵＶ光照射により、反射防止膜を硬化させることがで
きるため、レジストとの混合を少なくできる。
【００３１】
【発明の効果】上述のように、本発明によれば、有機反
射防止膜の光学定数の微調整がプロセス上で可能で、か
つこれを工程数を増やすことなく、簡便な工程で実現で
きるようにした半導体装置の製造方法を提供できる。
射防止膜の光学定数の微調整がプロセス上で可能で、か
つこれを工程数を増やすことなく、簡便な工程で実現で
きるようにした半導体装置の製造方法を提供できる。
【図１】実施例１の工程を示す図である。
【図２】実施例１の作用説明図である。
【図３】従来の技術を示す図である。
１ 半導体基板（Ｓｉ基板） ２ 反射防止膜（ＡＲＬ） ３ レジストパターン
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/30 ５６６ ５６９
Claims (4)
- 【請求項１】半導体基板上にフォトレジストを形成して
露光・現像を行ってレジストパターンを得る工程を備え
る半導体装置の製造方法において、 少なくとも露光光を照射すべき部分に有機系の反射防止
膜溶剤を塗布し、これを加熱して有機系の反射防止膜を
得る際に、ＵＶ光を照射することにより、得られる反射
防止膜の光学特性を調整することを特徴とする半導体装
置の製造方法。 - 【請求項２】前記有機系の反射防止膜には吸収染料を添
加するとともに、該吸収染料の添加量を、前記ＵＶ光の
照射量に応じて調整することを特徴とする請求項１に記
載の半導体装置の製造方法。 - 【請求項３】ＵＶ光の照射を、加熱によるベーキング工
程において行うことを特徴とする請求項１または２に記
載の半導体装置の製造方法。 - 【請求項４】ＵＶ光の照射により、反射防止膜の表面層
にレジストとの不相溶層を形成することを特徴とする請
求項１ないし３のいずれかに記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17089094A JP3331757B2 (ja) | 1994-07-22 | 1994-07-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17089094A JP3331757B2 (ja) | 1994-07-22 | 1994-07-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0837140A true JPH0837140A (ja) | 1996-02-06 |
| JP3331757B2 JP3331757B2 (ja) | 2002-10-07 |
Family
ID=15913222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17089094A Expired - Fee Related JP3331757B2 (ja) | 1994-07-22 | 1994-07-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3331757B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990061111A (ko) * | 1997-12-31 | 1999-07-26 | 김영환 | 반도체 소자의 제조방법 |
| US6599682B2 (en) | 2000-04-26 | 2003-07-29 | Tokyo Ohka Kogyo Co., Ltd. | Method for forming a finely patterned photoresist layer |
| US6831283B2 (en) | 1999-02-18 | 2004-12-14 | Hitachi, Ltd. | Charged particle beam drawing apparatus and pattern forming method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7919408B2 (en) | 2008-06-30 | 2011-04-05 | Intel Corporation | Methods for fabricating fine line/space (FLS) routing in high density interconnect (HDI) substrates |
-
1994
- 1994-07-22 JP JP17089094A patent/JP3331757B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990061111A (ko) * | 1997-12-31 | 1999-07-26 | 김영환 | 반도체 소자의 제조방법 |
| US6831283B2 (en) | 1999-02-18 | 2004-12-14 | Hitachi, Ltd. | Charged particle beam drawing apparatus and pattern forming method |
| US6599682B2 (en) | 2000-04-26 | 2003-07-29 | Tokyo Ohka Kogyo Co., Ltd. | Method for forming a finely patterned photoresist layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3331757B2 (ja) | 2002-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970004447B1 (ko) | 반사방지막 제조 방법 및 이를 이용한 반도체 장치의 제조 방법 | |
| EP0763781B2 (en) | Antihalation compositions | |
| US4609614A (en) | Process of using absorptive layer in optical lithography with overlying photoresist layer to form relief pattern on substrate | |
| US4745042A (en) | Water-soluble photopolymer and method of forming pattern by use of the same | |
| TWI252963B (en) | Process for producing an image using a first minimum bottom antireflective coating composition | |
| JP2951504B2 (ja) | シリル化平坦化レジスト及び平坦化方法並びに集積回路デバイスの製造方法 | |
| US5635333A (en) | Antireflective coating process | |
| JPH08503983A (ja) | フォトレジスト用底部反射防止塗料における金属イオンの低減 | |
| US5756256A (en) | Silylated photo-resist layer and planarizing method | |
| US7709177B2 (en) | Multilayered resist systems using tuned polymer films as underlayers and methods of fabrication thereof | |
| US5401613A (en) | Method of manufacturing microelectronic devices having multifunctional photolithographic layers | |
| JP4102010B2 (ja) | 有機反射防止膜用組成物とその製造方法 | |
| US5512422A (en) | Method of forming resist pattern and organic silane compound for forming anti-reflection film for use in such method | |
| JP2989064B2 (ja) | 金属蒸着膜のパターン形成方法 | |
| JP3331757B2 (ja) | 半導体装置の製造方法 | |
| US5370974A (en) | Laser exposure of photosensitive polyimide for pattern formation | |
| EP0904568B1 (en) | Metal ion reduction of aminoaromatic chromophores and their use in the synthesis of low metal bottom anti-reflective coatings for photoresists | |
| US6866986B2 (en) | Method of 193 NM photoresist stabilization by the use of ion implantation | |
| EP0449272B1 (en) | Pattern forming process | |
| JPH10507588A (ja) | 基板上の反射防止コーティングの処理方法 | |
| KR100291331B1 (ko) | 반도체소자의제조장비및이를이용한반도체소자의패턴형성방법 | |
| TW449799B (en) | Method of manufacturing a semiconductor device having a fine pattern, and semiconductor device manufactured thereby | |
| JP2560773B2 (ja) | パターン形成方法 | |
| JPH0786127A (ja) | レジストパターンの形成方法 | |
| JP2000031001A (ja) | 半導体素子の製造装備、これを利用した半導体素子のパタ―ン形成方法及びこれを適用した半導体素子製造用フォトレジスト |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |