JPH0837181A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0837181A JPH0837181A JP6169569A JP16956994A JPH0837181A JP H0837181 A JPH0837181 A JP H0837181A JP 6169569 A JP6169569 A JP 6169569A JP 16956994 A JP16956994 A JP 16956994A JP H0837181 A JPH0837181 A JP H0837181A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- insulating film
- layer
- interlayer insulating
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 重ね合わせマージンを０としても電気的に良
好なコンタクト孔を有する半導体装置及びその製造方法
を提供する。 【構成】 半導体基板１上にＳｉＮ膜からなるエッチン
グストッパー層６を上部に備えたゲート電極５を形成
し、層間絶縁膜２を形成した後層間絶縁膜２にコンタク
ト孔を開口し、コンタクト孔内壁にＳｉＯ2膜からなる
サイドウォールを形成する。 【効果】 素子の微細化を促進でき、歩留まりの向上が
はかれる。
好なコンタクト孔を有する半導体装置及びその製造方法
を提供する。 【構成】 半導体基板１上にＳｉＮ膜からなるエッチン
グストッパー層６を上部に備えたゲート電極５を形成
し、層間絶縁膜２を形成した後層間絶縁膜２にコンタク
ト孔を開口し、コンタクト孔内壁にＳｉＯ2膜からなる
サイドウォールを形成する。 【効果】 素子の微細化を促進でき、歩留まりの向上が
はかれる。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置に関し、特
にコンタクト孔およびその製造方法に関するものであ
る。
にコンタクト孔およびその製造方法に関するものであ
る。
【０００２】
【従来の技術】ＬＳＩの高集積化、高機能化に伴い、素
子の微細化が著しく進みパターンの微細化はとどまると
ころを知らない。従って、微細パターンの形成技術への
要望もとどまるところがなく、とりわけコンタクト孔部
の形成技術は半導体装置の製造歩留まりを律速する要因
の一つになりつつあり、種々の開発、改良がなされてき
た。
子の微細化が著しく進みパターンの微細化はとどまると
ころを知らない。従って、微細パターンの形成技術への
要望もとどまるところがなく、とりわけコンタクト孔部
の形成技術は半導体装置の製造歩留まりを律速する要因
の一つになりつつあり、種々の開発、改良がなされてき
た。
【０００３】図７は従来の半導体装置のコンタクト孔部
分の断面図である。図において、１は半導体基板、２は
層間絶縁膜、３はフォトレジストによるコンタクトパタ
ーン、４はゲート酸化膜、５はゲート電極、９はコンタ
クト孔である。図からわかるように、層間絶縁膜２を隔
ててその上部に形成される配線層（図示せず）と接続す
るために半導体基板１上に形成されたゲート電極５間に
開口径ａ１のコンタクト孔９が形成されている。このと
き、コンタクト孔９内の導電膜とゲート電極５との短絡
を防止するために設計上重ね合わせマージンｂ１が必要
である。
分の断面図である。図において、１は半導体基板、２は
層間絶縁膜、３はフォトレジストによるコンタクトパタ
ーン、４はゲート酸化膜、５はゲート電極、９はコンタ
クト孔である。図からわかるように、層間絶縁膜２を隔
ててその上部に形成される配線層（図示せず）と接続す
るために半導体基板１上に形成されたゲート電極５間に
開口径ａ１のコンタクト孔９が形成されている。このと
き、コンタクト孔９内の導電膜とゲート電極５との短絡
を防止するために設計上重ね合わせマージンｂ１が必要
である。
【０００４】また図８は従来の多層配線層を有する半導
体装置のコンタクト孔部分の断面図である。図７と同様
のものについては同番号を付して詳細な説明は省略す
る。図において、１９は層間絶縁膜、２０は配線層であ
る。図からわかるように、エッチング後のコンタクト孔
９の断面形状には傾きθのテーパーがついてしまうので
あるが、多層配線層を有する半導体装置では、コンタク
ト孔９のアスペクト比が大きくなり、コンタクト孔９底
部の開口径ａ２に比べてより上部に位置するコンタクト
孔９上端部の開口径ａ３の方が大きくなってしまうの
で、重ね合わせマージンｂ３は重ね合わせマージンｂ２
よりも大きく設計しなければならない。従って、配線層
が何層もあるような超ＬＳＩでは上層の配線層ほど大き
な重ね合わせマージンを必要とする。
体装置のコンタクト孔部分の断面図である。図７と同様
のものについては同番号を付して詳細な説明は省略す
る。図において、１９は層間絶縁膜、２０は配線層であ
る。図からわかるように、エッチング後のコンタクト孔
９の断面形状には傾きθのテーパーがついてしまうので
あるが、多層配線層を有する半導体装置では、コンタク
ト孔９のアスペクト比が大きくなり、コンタクト孔９底
部の開口径ａ２に比べてより上部に位置するコンタクト
孔９上端部の開口径ａ３の方が大きくなってしまうの
で、重ね合わせマージンｂ３は重ね合わせマージンｂ２
よりも大きく設計しなければならない。従って、配線層
が何層もあるような超ＬＳＩでは上層の配線層ほど大き
な重ね合わせマージンを必要とする。
【０００５】
【発明が解決しようとする課題】従来のコンタクト孔部
の構造および形成方法は以上のようであり、図７に示す
ように、コンタクト孔９部形成においてフォトレジスト
のコンタクトパターン３との重ね合わせ精度はステッパ
ー等の製造装置に寄与するところが大きく、製造装置の
精度向上に期待するところではあるが、今のところ機械
的な誤差を皆無にすることは出来ていない。従って、
０．２５μｍレベルの微細加工技術においてはこの残留
誤差、つまり重ね合わせマージンｂ１が素子の微細化の
妨げとなるという問題点があった。
の構造および形成方法は以上のようであり、図７に示す
ように、コンタクト孔９部形成においてフォトレジスト
のコンタクトパターン３との重ね合わせ精度はステッパ
ー等の製造装置に寄与するところが大きく、製造装置の
精度向上に期待するところではあるが、今のところ機械
的な誤差を皆無にすることは出来ていない。従って、
０．２５μｍレベルの微細加工技術においてはこの残留
誤差、つまり重ね合わせマージンｂ１が素子の微細化の
妨げとなるという問題点があった。
【０００６】また、図８に示すように、配線層が幾層も
あるような超ＬＳＩにおいてはコンタクト孔９部のアス
ペクト比が大きくなり、配線層が上層になるにしたがっ
て重ね合わせマージンｂ３も大きくならざるを得ず素子
の微細化にとっては更に妨げになるという問題点があっ
た。
あるような超ＬＳＩにおいてはコンタクト孔９部のアス
ペクト比が大きくなり、配線層が上層になるにしたがっ
て重ね合わせマージンｂ３も大きくならざるを得ず素子
の微細化にとっては更に妨げになるという問題点があっ
た。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、コンタクト孔形成時において重
ね合わせマージンの低減ができ、多層配線層を有する素
子においてはコンタクト孔のアスペクト比も低減でき、
素子の微細化を促進できるコンタクト孔の構造及びその
製造方法を提供することを目的としている。
ためになされたもので、コンタクト孔形成時において重
ね合わせマージンの低減ができ、多層配線層を有する素
子においてはコンタクト孔のアスペクト比も低減でき、
素子の微細化を促進できるコンタクト孔の構造及びその
製造方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】この発明の請求項１に係
る半導体装置は、配線層の直上部には層間絶縁膜と高エ
ッチング選択比を有するエッチングストッパー層を形成
するとともにコンタクト孔内壁に絶縁膜からなるサイド
ウォールを形成したものである。
る半導体装置は、配線層の直上部には層間絶縁膜と高エ
ッチング選択比を有するエッチングストッパー層を形成
するとともにコンタクト孔内壁に絶縁膜からなるサイド
ウォールを形成したものである。
【０００９】また、この発明の請求項２に係る半導体装
置は、層間絶縁膜を下層と上層の層間絶縁膜で構成し、
上下層層間絶縁膜の間に上記上層層間絶縁膜と高エッチ
ング選択比を有するエッチングストッパー層を形成する
とともに、コンタクト孔を、上記下層層間絶縁膜および
エッチングストッパー層を開口して形成された下層コン
タクト孔と、この下層コンタクト孔と連通し上記上層層
間絶縁膜を開口して形成された上層コンタクト孔とで構
成したものである。
置は、層間絶縁膜を下層と上層の層間絶縁膜で構成し、
上下層層間絶縁膜の間に上記上層層間絶縁膜と高エッチ
ング選択比を有するエッチングストッパー層を形成する
とともに、コンタクト孔を、上記下層層間絶縁膜および
エッチングストッパー層を開口して形成された下層コン
タクト孔と、この下層コンタクト孔と連通し上記上層層
間絶縁膜を開口して形成された上層コンタクト孔とで構
成したものである。
【００１０】また、この発明の請求項３に係る半導体装
置の製造方法は、半導体基板上に配線膜およびエッチン
グストッパー層を形成する工程と、上記配線膜およびエ
ッチングストッパー層に写真製版技術およびエッチング
技術を施して上記エッチングストッパー層を備えた配線
層を形成する工程と、全面に層間絶縁膜を形成する工程
と、上記層間絶縁膜をエッチングし上記配線層に近接し
て上記半導体基板に至るコンタクト孔を形成する工程
と、上記コンタクト孔内を含む全面に絶縁膜を形成する
工程と、上記絶縁膜に異方性エッチングを施し上記コン
タクト孔内壁にのみ上記絶縁膜を残留させサイドウォー
ルを形成する工程と、上記コンタクト孔に埋め込まれ上
記配線層と電気的に絶縁された導電膜を形成する工程と
を備え、上記エッチングストッパー層は上記層間絶縁膜
と高エッチング選択比を有するようにしたものである。
置の製造方法は、半導体基板上に配線膜およびエッチン
グストッパー層を形成する工程と、上記配線膜およびエ
ッチングストッパー層に写真製版技術およびエッチング
技術を施して上記エッチングストッパー層を備えた配線
層を形成する工程と、全面に層間絶縁膜を形成する工程
と、上記層間絶縁膜をエッチングし上記配線層に近接し
て上記半導体基板に至るコンタクト孔を形成する工程
と、上記コンタクト孔内を含む全面に絶縁膜を形成する
工程と、上記絶縁膜に異方性エッチングを施し上記コン
タクト孔内壁にのみ上記絶縁膜を残留させサイドウォー
ルを形成する工程と、上記コンタクト孔に埋め込まれ上
記配線層と電気的に絶縁された導電膜を形成する工程と
を備え、上記エッチングストッパー層は上記層間絶縁膜
と高エッチング選択比を有するようにしたものである。
【００１１】また、この発明の請求項４に係る半導体装
置の製造方法は、半導体基板上に配線層を形成する工程
と、全面に下層層間絶縁膜を形成する工程と、全面にエ
ッチングストッパー層を形成する工程と、上記エッチン
グストッパー層および下層層間絶縁膜をエッチングし上
記配線層と接することなく上記半導体基板に至る下層コ
ンタクト孔を開口する工程と、上記下層コンタクト孔を
含む全面に導電膜を形成する工程と、上記導電膜をエッ
チバックして上記下層コンタクト孔内に上記導電膜を埋
め込む工程と、全面に上層層間絶縁膜を形成する工程
と、上記上層層間絶縁膜をエッチングして上記下層コン
タクト孔に連通する上層コンタクト孔を開口する工程
と、上記上層コンタクト孔に埋め込まれ上記配線層と電
気的に絶縁された導電膜を形成する工程とを備え、上記
エッチングストッパー層は上記上層層間絶縁膜と高エッ
チング選択比を有するようにしたものである。
置の製造方法は、半導体基板上に配線層を形成する工程
と、全面に下層層間絶縁膜を形成する工程と、全面にエ
ッチングストッパー層を形成する工程と、上記エッチン
グストッパー層および下層層間絶縁膜をエッチングし上
記配線層と接することなく上記半導体基板に至る下層コ
ンタクト孔を開口する工程と、上記下層コンタクト孔を
含む全面に導電膜を形成する工程と、上記導電膜をエッ
チバックして上記下層コンタクト孔内に上記導電膜を埋
め込む工程と、全面に上層層間絶縁膜を形成する工程
と、上記上層層間絶縁膜をエッチングして上記下層コン
タクト孔に連通する上層コンタクト孔を開口する工程
と、上記上層コンタクト孔に埋め込まれ上記配線層と電
気的に絶縁された導電膜を形成する工程とを備え、上記
エッチングストッパー層は上記上層層間絶縁膜と高エッ
チング選択比を有するようにしたものである。
【００１２】また、この発明の請求項５に係る半導体装
置の製造方法は、半導体基板上に配線層を形成する工程
と、全面に下層層間絶縁膜を形成する工程と、上記下層
層間絶縁膜をエッチングし上記配線層と接することなく
上記半導体基板に至る下層コンタクト孔を開口する工程
と、上記下層コンタクト孔を含む全面に導電膜を形成す
る工程と、上記導電膜をエッチバックして上記下層コン
タクト孔内に上記導電膜を埋め込む工程と、全面にエッ
チングストッパー層を形成する工程と、全面に上層層間
絶縁膜を形成する工程と、上記上層層間絶縁膜およびエ
ッチングストッパー層をエッチングして上記下層コンタ
クト孔に連通する上層コンタクト孔を開口する工程と、
上記上層コンタクト孔に埋め込まれ上記配線層と電気的
に絶縁された導電膜を形成する工程とを備え、上記エッ
チングストッパー層は上記上層層間絶縁膜と高エッチン
グ選択比を有するようにしたものである。
置の製造方法は、半導体基板上に配線層を形成する工程
と、全面に下層層間絶縁膜を形成する工程と、上記下層
層間絶縁膜をエッチングし上記配線層と接することなく
上記半導体基板に至る下層コンタクト孔を開口する工程
と、上記下層コンタクト孔を含む全面に導電膜を形成す
る工程と、上記導電膜をエッチバックして上記下層コン
タクト孔内に上記導電膜を埋め込む工程と、全面にエッ
チングストッパー層を形成する工程と、全面に上層層間
絶縁膜を形成する工程と、上記上層層間絶縁膜およびエ
ッチングストッパー層をエッチングして上記下層コンタ
クト孔に連通する上層コンタクト孔を開口する工程と、
上記上層コンタクト孔に埋め込まれ上記配線層と電気的
に絶縁された導電膜を形成する工程とを備え、上記エッ
チングストッパー層は上記上層層間絶縁膜と高エッチン
グ選択比を有するようにしたものである。
【００１３】
【作用】この発明における半導体装置は、配線層の直上
部には層間絶縁膜と高エッチング選択比を有するエッチ
ングストッパー層を形成するとともにコンタクト孔内壁
に絶縁膜からなるサイドウォールを形成したので、コン
タクト孔が配線層と重なって形成されたとしてもコンタ
クト孔内に配線層が露出することがなく、重ね合わせマ
ージンを０としても電気的に良好なコンタクト孔を形成
することができる。
部には層間絶縁膜と高エッチング選択比を有するエッチ
ングストッパー層を形成するとともにコンタクト孔内壁
に絶縁膜からなるサイドウォールを形成したので、コン
タクト孔が配線層と重なって形成されたとしてもコンタ
クト孔内に配線層が露出することがなく、重ね合わせマ
ージンを０としても電気的に良好なコンタクト孔を形成
することができる。
【００１４】また、層間絶縁膜を下層と上層の層間絶縁
膜で構成し、上下層層間絶縁膜の間に上記上層層間絶縁
膜と高エッチング選択比を有するエッチングストッパー
層を形成するとともに、コンタクト孔を、上記下層層間
絶縁膜およびエッチングストッパー層を開口して形成さ
れた下層コンタクト孔と、この下層コンタクト孔と連通
し上記上層層間絶縁膜を開口して形成された上層コンタ
クト孔とで構成したので、コンタクト孔のアスペクト比
を低減できるとともに上下のコンタクト孔の重ね合わせ
マ−ジンを０とすることができる。
膜で構成し、上下層層間絶縁膜の間に上記上層層間絶縁
膜と高エッチング選択比を有するエッチングストッパー
層を形成するとともに、コンタクト孔を、上記下層層間
絶縁膜およびエッチングストッパー層を開口して形成さ
れた下層コンタクト孔と、この下層コンタクト孔と連通
し上記上層層間絶縁膜を開口して形成された上層コンタ
クト孔とで構成したので、コンタクト孔のアスペクト比
を低減できるとともに上下のコンタクト孔の重ね合わせ
マ−ジンを０とすることができる。
【００１５】更に、この発明における半導体装置の製造
方法は、半導体基板上に配線膜およびエッチングストッ
パー層を形成する工程と、上記配線膜およびエッチング
ストッパー層に写真製版技術およびエッチング技術を施
して上記エッチングストッパー層を備えた配線層を形成
する工程と、全面に層間絶縁膜を形成する工程と、上記
層間絶縁膜をエッチングし上記配線層に近接して上記半
導体基板に至るコンタクト孔を形成する工程と、上記コ
ンタクト孔内を含む全面に絶縁膜を形成する工程と、上
記絶縁膜に異方性エッチングを施し上記コンタクト孔内
壁にのみ上記絶縁膜を残留させサイドウォールを形成す
る工程と、上記コンタクト孔に埋め込まれ上記配線層と
電気的に絶縁された導電膜を形成する工程とを備え、上
記エッチングストッパー層は上記層間絶縁膜と高エッチ
ング選択比を有するようにしたので、コンタクト孔が配
線層と重なって形成されたとしてもコンタクト孔内に配
線層が露出することがなく、重ね合わせマージンを０と
することができる。
方法は、半導体基板上に配線膜およびエッチングストッ
パー層を形成する工程と、上記配線膜およびエッチング
ストッパー層に写真製版技術およびエッチング技術を施
して上記エッチングストッパー層を備えた配線層を形成
する工程と、全面に層間絶縁膜を形成する工程と、上記
層間絶縁膜をエッチングし上記配線層に近接して上記半
導体基板に至るコンタクト孔を形成する工程と、上記コ
ンタクト孔内を含む全面に絶縁膜を形成する工程と、上
記絶縁膜に異方性エッチングを施し上記コンタクト孔内
壁にのみ上記絶縁膜を残留させサイドウォールを形成す
る工程と、上記コンタクト孔に埋め込まれ上記配線層と
電気的に絶縁された導電膜を形成する工程とを備え、上
記エッチングストッパー層は上記層間絶縁膜と高エッチ
ング選択比を有するようにしたので、コンタクト孔が配
線層と重なって形成されたとしてもコンタクト孔内に配
線層が露出することがなく、重ね合わせマージンを０と
することができる。
【００１６】また、半導体基板上に配線層を形成する工
程と、全面に下層層間絶縁膜を形成する工程と、全面に
エッチングストッパー層を形成する工程と、上記エッチ
ングストッパー層および下層層間絶縁膜をエッチングし
上記配線層と接することなく上記半導体基板に至る下層
コンタクト孔を開口する工程と、上記下層コンタクト孔
を含む全面に導電膜を形成する工程と、上記導電膜をエ
ッチバックして上記下層コンタクト孔内に上記導電膜を
埋め込む工程と、全面に上層層間絶縁膜を形成する工程
と、上記上層層間絶縁膜をエッチングして上記下層コン
タクト孔に連通する上層コンタクト孔を開口する工程
と、上記上層コンタクト孔に埋め込まれ上記配線層と電
気的に絶縁された導電膜を形成する工程とを備え、上記
エッチングストッパー層は上記上層層間絶縁膜と高エッ
チング選択比を有するようにしたので、コンタクト孔の
アスペクト比を低減できるとともに上下のコンタクト孔
の重ね合わせマ−ジンを０とすることができる。
程と、全面に下層層間絶縁膜を形成する工程と、全面に
エッチングストッパー層を形成する工程と、上記エッチ
ングストッパー層および下層層間絶縁膜をエッチングし
上記配線層と接することなく上記半導体基板に至る下層
コンタクト孔を開口する工程と、上記下層コンタクト孔
を含む全面に導電膜を形成する工程と、上記導電膜をエ
ッチバックして上記下層コンタクト孔内に上記導電膜を
埋め込む工程と、全面に上層層間絶縁膜を形成する工程
と、上記上層層間絶縁膜をエッチングして上記下層コン
タクト孔に連通する上層コンタクト孔を開口する工程
と、上記上層コンタクト孔に埋め込まれ上記配線層と電
気的に絶縁された導電膜を形成する工程とを備え、上記
エッチングストッパー層は上記上層層間絶縁膜と高エッ
チング選択比を有するようにしたので、コンタクト孔の
アスペクト比を低減できるとともに上下のコンタクト孔
の重ね合わせマ−ジンを０とすることができる。
【００１７】また、半導体基板上に配線層を形成する工
程と、全面に下層層間絶縁膜を形成する工程と、上記下
層層間絶縁膜をエッチングし上記配線層と接することな
く上記半導体基板に至る下層コンタクト孔を開口する工
程と、上記下層コンタクト孔を含む全面に導電膜を形成
する工程と、上記導電膜をエッチバックして上記下層コ
ンタクト孔内に上記導電膜を埋め込む工程と、全面にエ
ッチングストッパー層を形成する工程と、全面に上層層
間絶縁膜を形成する工程と、上記上層層間絶縁膜および
エッチングストッパー層をエッチングして上記下層コン
タクト孔に連通する上層コンタクト孔を開口する工程
と、上記上層コンタクト孔に埋め込まれ上記配線層と電
気的に絶縁された導電膜を形成する工程とを備え、上記
エッチングストッパー層は上記上層層間絶縁膜と高エッ
チング選択比を有するようにしたので、導電膜の材料に
かかわらず、導電膜の全面エッチング時にエッチングス
トッパー層をもエッチング除去してしまうということは
なくなり、コンタクト孔のアスペクト比を低減できると
ともに上下のコンタクト孔の重ね合わせマ−ジンを０と
することができる。
程と、全面に下層層間絶縁膜を形成する工程と、上記下
層層間絶縁膜をエッチングし上記配線層と接することな
く上記半導体基板に至る下層コンタクト孔を開口する工
程と、上記下層コンタクト孔を含む全面に導電膜を形成
する工程と、上記導電膜をエッチバックして上記下層コ
ンタクト孔内に上記導電膜を埋め込む工程と、全面にエ
ッチングストッパー層を形成する工程と、全面に上層層
間絶縁膜を形成する工程と、上記上層層間絶縁膜および
エッチングストッパー層をエッチングして上記下層コン
タクト孔に連通する上層コンタクト孔を開口する工程
と、上記上層コンタクト孔に埋め込まれ上記配線層と電
気的に絶縁された導電膜を形成する工程とを備え、上記
エッチングストッパー層は上記上層層間絶縁膜と高エッ
チング選択比を有するようにしたので、導電膜の材料に
かかわらず、導電膜の全面エッチング時にエッチングス
トッパー層をもエッチング除去してしまうということは
なくなり、コンタクト孔のアスペクト比を低減できると
ともに上下のコンタクト孔の重ね合わせマ−ジンを０と
することができる。
【００１８】
【実施例】以下、この発明の実施例を図を用いて説明す
る。従来の技術と同様のものについては同番号を付して
詳細な説明は省略する。 実施例１．図１はこの発明の半導体装置のコンタクト孔
部の構造を示す断面図であり、図２は図１のコンタクト
孔の形成方法を示す工程断面図である。図において、６
は配線層であるゲート電極５の上に形成されたＳｉＮ膜
などからなるエッチングストッパー層、１０，１１，１
２はコンタクト孔内においてＳｉＯ2膜などからなるサ
イドウォールである。
る。従来の技術と同様のものについては同番号を付して
詳細な説明は省略する。 実施例１．図１はこの発明の半導体装置のコンタクト孔
部の構造を示す断面図であり、図２は図１のコンタクト
孔の形成方法を示す工程断面図である。図において、６
は配線層であるゲート電極５の上に形成されたＳｉＮ膜
などからなるエッチングストッパー層、１０，１１，１
２はコンタクト孔内においてＳｉＯ2膜などからなるサ
イドウォールである。
【００１９】図２（ａ）〜（ｇ）に従って順次説明を行
う。まず図２（ａ）において、半導体基板１上にゲート
酸化膜４を形成した後、配線膜である多結晶シリコン或
いはその合金からなるゲート電極材料５、さらにＳｉＮ
膜などからなるエッチングストッパー層６をＣＶＤ或い
はスパッタリングにより順次積層する。その後、写真製
版技術によりフォトレジストのゲートパターン７を形成
する。次に図２（ｂ）に示すように、フォトレジストの
ゲートパターン７をマスクとしてエッチングを行い、そ
の上層にエッチングストッパー層６を備えたゲート電極
５を形成する。次に図２（ｃ）に示すように、層間絶縁
膜２をＣＶＤ法によって積層する。
う。まず図２（ａ）において、半導体基板１上にゲート
酸化膜４を形成した後、配線膜である多結晶シリコン或
いはその合金からなるゲート電極材料５、さらにＳｉＮ
膜などからなるエッチングストッパー層６をＣＶＤ或い
はスパッタリングにより順次積層する。その後、写真製
版技術によりフォトレジストのゲートパターン７を形成
する。次に図２（ｂ）に示すように、フォトレジストの
ゲートパターン７をマスクとしてエッチングを行い、そ
の上層にエッチングストッパー層６を備えたゲート電極
５を形成する。次に図２（ｃ）に示すように、層間絶縁
膜２をＣＶＤ法によって積層する。
【００２０】次に図２（ｄ）に示すように、写真製版技
術によってフォトレジストのコンタクトパターン３を形
成する。次に図２（ｅ）に示すように、フォトレジスト
のコンタクトパターン３をマスクとしてエッチングを行
い層間絶縁膜２にコンタクト孔９を形成する。この時、
層間絶縁膜２とエッチングストッパー層６とのエッチン
グレートの違い（選択比）を利用することにより、たと
えコンタクト孔９がゲート電極５に重なって形成された
としてもゲート電極５上部のエッチングストッパー層６
によってエッチングは停止し、ゲート電極５がエッチン
グされることはない。しかしゲート電極５の側面はコン
タクト孔９内で露出した状態となっている。
術によってフォトレジストのコンタクトパターン３を形
成する。次に図２（ｅ）に示すように、フォトレジスト
のコンタクトパターン３をマスクとしてエッチングを行
い層間絶縁膜２にコンタクト孔９を形成する。この時、
層間絶縁膜２とエッチングストッパー層６とのエッチン
グレートの違い（選択比）を利用することにより、たと
えコンタクト孔９がゲート電極５に重なって形成された
としてもゲート電極５上部のエッチングストッパー層６
によってエッチングは停止し、ゲート電極５がエッチン
グされることはない。しかしゲート電極５の側面はコン
タクト孔９内で露出した状態となっている。
【００２１】次に図２（ｆ）に示すように、フォトレジ
ストのコンタクトパターン３を除去した後、コンタクト
孔９内を含む全面にＣＶＤ法によりＳｉＯ2膜などから
なる絶縁膜８を形成する。最後に図２（ｇ）に示すよう
に、ＲＩＥ等の異方性エッチングを全面に施すことによ
りコンタクト孔９内壁にのみ絶縁膜８を残しサイドウォ
ール１０，１１，１２を形成する。
ストのコンタクトパターン３を除去した後、コンタクト
孔９内を含む全面にＣＶＤ法によりＳｉＯ2膜などから
なる絶縁膜８を形成する。最後に図２（ｇ）に示すよう
に、ＲＩＥ等の異方性エッチングを全面に施すことによ
りコンタクト孔９内壁にのみ絶縁膜８を残しサイドウォ
ール１０，１１，１２を形成する。
【００２２】図１は図２（ｇ）と同等のものであり、図
からわかるように、たとえコンタクト孔９がゲート電極
５に重なって形成されたとしてもコンタクト孔９の底部
は露出し半導体基板１との接続は確保されている。しか
も、ゲート電極５の上部はＳｉＮ膜からなるエッチング
ストッパー層６で覆われ、ゲート電極５の側壁はＳｉＯ
2膜からなるサイドウォール１２で覆われておりコンタ
クト孔９内にゲート電極５が露出することはない。言い
換えれば、コンタクト孔９がゲート電極５に重なって形
成されたとしてもコンタクト孔９内の導電膜とゲート電
極５が短絡することはない。従って、重ね合わせマージ
ンを０としても良好なコンタクト孔９を形成することが
でき、素子の微細化が可能となるばかりでなく、短絡不
良が原因である歩留りの向上も期待できる。
からわかるように、たとえコンタクト孔９がゲート電極
５に重なって形成されたとしてもコンタクト孔９の底部
は露出し半導体基板１との接続は確保されている。しか
も、ゲート電極５の上部はＳｉＮ膜からなるエッチング
ストッパー層６で覆われ、ゲート電極５の側壁はＳｉＯ
2膜からなるサイドウォール１２で覆われておりコンタ
クト孔９内にゲート電極５が露出することはない。言い
換えれば、コンタクト孔９がゲート電極５に重なって形
成されたとしてもコンタクト孔９内の導電膜とゲート電
極５が短絡することはない。従って、重ね合わせマージ
ンを０としても良好なコンタクト孔９を形成することが
でき、素子の微細化が可能となるばかりでなく、短絡不
良が原因である歩留りの向上も期待できる。
【００２３】実施例２．図３はこの発明の他の半導体装
置のコンタクト孔部の構造を示す断面図であり、図４は
図３のコンタクト孔の形成方法を示す工程断面図であ
る。図において、２ａは下層層間絶縁膜、２ｂは上層層
間絶縁膜、９ａは下層コンタクト孔、９ｂは上層コンタ
クト孔、１６は下層コンタクト孔９ａ内に埋め込まれた
導電膜によるプラグであり、１８は下層層間絶縁膜２ａ
と上層層間絶縁膜２ｂとの間に形成されたＳｉＮ膜から
なるエッチングストッパー層である。
置のコンタクト孔部の構造を示す断面図であり、図４は
図３のコンタクト孔の形成方法を示す工程断面図であ
る。図において、２ａは下層層間絶縁膜、２ｂは上層層
間絶縁膜、９ａは下層コンタクト孔、９ｂは上層コンタ
クト孔、１６は下層コンタクト孔９ａ内に埋め込まれた
導電膜によるプラグであり、１８は下層層間絶縁膜２ａ
と上層層間絶縁膜２ｂとの間に形成されたＳｉＮ膜から
なるエッチングストッパー層である。
【００２４】図４（ａ）〜（ｉ）に従って順次説明を行
う。まず図４（ａ）において、半導体基板１上にゲート
酸化膜４を形成した後、配線膜である多結晶シリコン或
いはその合金からなるゲート電極材料５をＣＶＤ或いは
スパッタリングにより形成する。その後、写真製版技術
によりフォトレジストのゲートパターンを形成し、これ
をマスクとしてエッチングを行いゲート電極５を形成す
る。次に図４（ｂ）に示すように、下層層間絶縁膜２ａ
をＣＶＤ法によって積層する。このとき、下層層間絶縁
膜２ａは従来の層間絶縁膜２の半分の膜厚に形成されて
いる。
う。まず図４（ａ）において、半導体基板１上にゲート
酸化膜４を形成した後、配線膜である多結晶シリコン或
いはその合金からなるゲート電極材料５をＣＶＤ或いは
スパッタリングにより形成する。その後、写真製版技術
によりフォトレジストのゲートパターンを形成し、これ
をマスクとしてエッチングを行いゲート電極５を形成す
る。次に図４（ｂ）に示すように、下層層間絶縁膜２ａ
をＣＶＤ法によって積層する。このとき、下層層間絶縁
膜２ａは従来の層間絶縁膜２の半分の膜厚に形成されて
いる。
【００２５】次に図４（ｃ）に示すように、さらに、全
面にＳｉＮ膜からなるエッチングストッパー層１８を形
成する。このエッチングストッパー層１８は上層コンタ
クト孔９ｂを形成する際のエッチング時に上層層間絶縁
膜２ｂに対してエッチングストッパーとなるだけの選択
比を有する絶縁膜でなくてはならない。次に、写真製版
技術によってフォトレジストのコンタクトパターン３を
形成する。次に図４（ｄ）に示すように、フォトレジス
トのコンタクトパターン３をマスクとして、エッチング
ストッパー層１８及び下層層間絶縁膜２ａのエッチング
を行って下層コンタクト孔９ａを形成し、フォトレジス
トのコンタクトパターン３を除去する。
面にＳｉＮ膜からなるエッチングストッパー層１８を形
成する。このエッチングストッパー層１８は上層コンタ
クト孔９ｂを形成する際のエッチング時に上層層間絶縁
膜２ｂに対してエッチングストッパーとなるだけの選択
比を有する絶縁膜でなくてはならない。次に、写真製版
技術によってフォトレジストのコンタクトパターン３を
形成する。次に図４（ｄ）に示すように、フォトレジス
トのコンタクトパターン３をマスクとして、エッチング
ストッパー層１８及び下層層間絶縁膜２ａのエッチング
を行って下層コンタクト孔９ａを形成し、フォトレジス
トのコンタクトパターン３を除去する。
【００２６】次に図４（ｅ）に示すように、下層コンタ
クト孔９ａ内を含む全面に多結晶シリコン或いは金属な
どの導電膜１５をＣＶＤ或いはスパッタリングにより形
成する。次に図４（ｆ）に示すように、全面エッチバッ
クを行って下層コンタクト孔９ａ内にのみ導電膜１５が
残留するようにし、下層コンタクト孔９ａ内にプラグ１
６を形成する。
クト孔９ａ内を含む全面に多結晶シリコン或いは金属な
どの導電膜１５をＣＶＤ或いはスパッタリングにより形
成する。次に図４（ｆ）に示すように、全面エッチバッ
クを行って下層コンタクト孔９ａ内にのみ導電膜１５が
残留するようにし、下層コンタクト孔９ａ内にプラグ１
６を形成する。
【００２７】次に図４（ｇ）に示すように、全面に上層
層間絶縁膜２ｂをＣＶＤ法により形成し、写真製版技術
によってフォトレジストのコンタクトパターン３を形成
する。このとき、上層層間絶縁膜２ｂは上層層間絶縁膜
２ｂと下層層間絶縁膜２ａとの膜厚を合わせて従来の層
間絶縁膜２の膜厚になるように形成する。次に図４
（ｈ）に示すように、フォトレジストのコンタクトパタ
ーン３をマスクとしてエッチングを行い上層層間絶縁膜
２ｂに上層コンタクト孔９ｂを形成する。この時、上層
層間絶縁膜２ｂのエッチングはプラグ１６及びエッチン
グストッパー層１８に対して選択比を有する条件で行わ
れる。したがって、たとえ重ね合わせズレが生じたとし
ても上層コンタクト孔９ｂを形成するための上層層間絶
縁膜２ｂのエッチングはプラグ１６或いはエッチングス
トッパー層１８で止まり、下層層間絶縁膜２ａ内のゲー
ト電極５が下層コンタクト孔９ａ内に露出することはな
い。従って、上層コンタクト孔９ｂについては、重ね合
わせマージンを考慮せずに設計して、重ね合わせズレが
生じたとしてもゲート電極５と短絡することはない。
層間絶縁膜２ｂをＣＶＤ法により形成し、写真製版技術
によってフォトレジストのコンタクトパターン３を形成
する。このとき、上層層間絶縁膜２ｂは上層層間絶縁膜
２ｂと下層層間絶縁膜２ａとの膜厚を合わせて従来の層
間絶縁膜２の膜厚になるように形成する。次に図４
（ｈ）に示すように、フォトレジストのコンタクトパタ
ーン３をマスクとしてエッチングを行い上層層間絶縁膜
２ｂに上層コンタクト孔９ｂを形成する。この時、上層
層間絶縁膜２ｂのエッチングはプラグ１６及びエッチン
グストッパー層１８に対して選択比を有する条件で行わ
れる。したがって、たとえ重ね合わせズレが生じたとし
ても上層コンタクト孔９ｂを形成するための上層層間絶
縁膜２ｂのエッチングはプラグ１６或いはエッチングス
トッパー層１８で止まり、下層層間絶縁膜２ａ内のゲー
ト電極５が下層コンタクト孔９ａ内に露出することはな
い。従って、上層コンタクト孔９ｂについては、重ね合
わせマージンを考慮せずに設計して、重ね合わせズレが
生じたとしてもゲート電極５と短絡することはない。
【００２８】最後に図４（ｉ）に示すように、フォトレ
ジストのコンタクトパターン３を除去してコンタクト孔
９を形成する。図３は図４（ｉ）と同等のものであり、
図からわかるように、層間絶縁膜２を上層２ｂと下層２
ａとに分けて形成することによってコンタクト孔９も上
層９ｂと下層９ａとに分けて形成でき、コンタクト孔９
ａ，９ｂのアスペクト比を小さくできる。従って、コン
タクト孔９ａ，９ｂの断面形状におけるテーパーを小さ
くすることができ重ね合わせマージンも小さくすること
ができる。さらに、上層コンタクト孔９ｂにおいては下
層コンタクト孔９ａとの重ね合わせマージンを０とする
ことができ、微細化を促進でき、歩留まりの低下も防止
できる。
ジストのコンタクトパターン３を除去してコンタクト孔
９を形成する。図３は図４（ｉ）と同等のものであり、
図からわかるように、層間絶縁膜２を上層２ｂと下層２
ａとに分けて形成することによってコンタクト孔９も上
層９ｂと下層９ａとに分けて形成でき、コンタクト孔９
ａ，９ｂのアスペクト比を小さくできる。従って、コン
タクト孔９ａ，９ｂの断面形状におけるテーパーを小さ
くすることができ重ね合わせマージンも小さくすること
ができる。さらに、上層コンタクト孔９ｂにおいては下
層コンタクト孔９ａとの重ね合わせマージンを０とする
ことができ、微細化を促進でき、歩留まりの低下も防止
できる。
【００２９】実施例３．上記実施例２ではエッチングス
トッパー層１８を形成した後、下層コンタクト孔９ａを
開口しプラグ１６を形成していたが、図５に示すよう
に、エッチングストッパー層１８を形成する前に下層コ
ンタクト孔９ａを開口してプラグ１６を形成し、その後
にエッチングストッパー層１８を形成しても良い。この
場合、プラグ１６の材料にかかわらず、プラグ形成のた
めの導電膜１５の全面エッチング時にエッチングストッ
パー層１８をもエッチング除去してしまうということは
なくなる。その後、上層コンタクト孔９ｂの形成は、エ
ッチングストッパー層１８によってエッチングが停止す
るまで上層層間絶縁膜２ｂをエッチングした後、エッチ
ングストッパー層１８をエッチングする。しかし、上層
コンタクト孔９ｂの形成時のエッチングストッパー層１
８除去工程において、エッチングストッパー層１８とプ
ラグ１６或いはエッチングストッパー層１８と下層層間
絶縁膜２ａとの間でそれぞれの選択比が低いことを考慮
して、この除去工程は時間制御で行うことになるがエッ
チングストッパー層１８は上層層間絶縁膜２ｂに比べて
十分に薄膜であるので実用上問題はない。
トッパー層１８を形成した後、下層コンタクト孔９ａを
開口しプラグ１６を形成していたが、図５に示すよう
に、エッチングストッパー層１８を形成する前に下層コ
ンタクト孔９ａを開口してプラグ１６を形成し、その後
にエッチングストッパー層１８を形成しても良い。この
場合、プラグ１６の材料にかかわらず、プラグ形成のた
めの導電膜１５の全面エッチング時にエッチングストッ
パー層１８をもエッチング除去してしまうということは
なくなる。その後、上層コンタクト孔９ｂの形成は、エ
ッチングストッパー層１８によってエッチングが停止す
るまで上層層間絶縁膜２ｂをエッチングした後、エッチ
ングストッパー層１８をエッチングする。しかし、上層
コンタクト孔９ｂの形成時のエッチングストッパー層１
８除去工程において、エッチングストッパー層１８とプ
ラグ１６或いはエッチングストッパー層１８と下層層間
絶縁膜２ａとの間でそれぞれの選択比が低いことを考慮
して、この除去工程は時間制御で行うことになるがエッ
チングストッパー層１８は上層層間絶縁膜２ｂに比べて
十分に薄膜であるので実用上問題はない。
【００３０】実施例４．上記実施例２，３では層間絶縁
膜２を上層及び下層層間絶縁膜２ａ，２ｂの２層に分け
て形成した場合について説明したが、層間絶縁膜２はそ
の膜厚に応じて２層に限ることなく何層に分けて形成し
ても良い。この場合、プラグ１６は半導体基板１上のみ
に形成されるのではなくプラグ１６を構成している導電
膜上に順次形成されてゆくことになるが、上記実施例
２，３と同様の効果を奏する。
膜２を上層及び下層層間絶縁膜２ａ，２ｂの２層に分け
て形成した場合について説明したが、層間絶縁膜２はそ
の膜厚に応じて２層に限ることなく何層に分けて形成し
ても良い。この場合、プラグ１６は半導体基板１上のみ
に形成されるのではなくプラグ１６を構成している導電
膜上に順次形成されてゆくことになるが、上記実施例
２，３と同様の効果を奏する。
【００３１】実施例５．ここでは上記実施例１及び２を
組み合わせてコンタクト孔を形成する場合について説明
する。図６はこの発明のＣＯＢ（Ｃａｐａｃｉｔｏｒ
ｏｖｅｒ Ｂｉｔｌｉｎｅ）構造のＤＲＡＭのメモリセ
ルのストレージノードのコンタクト孔部を模式的に示し
た断面図である。図を参照して、半導体基板１上にトラ
ンスファーゲート電極５が形成されており、下層層間絶
縁膜２ａはゲート電極５とビット線１７との間に形成さ
れている。実施例１と同様にして上部にエッチングスト
ッパー層６を備えたゲート電極５を形成し、その後下層
層間絶縁膜２ａを形成し、さらに実施例２と同様にして
ＳｉＮ膜からなるエッチングストッパー層１８を形成し
た後、再び実施例１と同様にして、ゲ−ト電極５に対し
て下層コンタクト孔９ａを形成して下層コンタクト孔９
ａ内壁にサイドウォール１０，１１，１２を形成する。
組み合わせてコンタクト孔を形成する場合について説明
する。図６はこの発明のＣＯＢ（Ｃａｐａｃｉｔｏｒ
ｏｖｅｒ Ｂｉｔｌｉｎｅ）構造のＤＲＡＭのメモリセ
ルのストレージノードのコンタクト孔部を模式的に示し
た断面図である。図を参照して、半導体基板１上にトラ
ンスファーゲート電極５が形成されており、下層層間絶
縁膜２ａはゲート電極５とビット線１７との間に形成さ
れている。実施例１と同様にして上部にエッチングスト
ッパー層６を備えたゲート電極５を形成し、その後下層
層間絶縁膜２ａを形成し、さらに実施例２と同様にして
ＳｉＮ膜からなるエッチングストッパー層１８を形成し
た後、再び実施例１と同様にして、ゲ−ト電極５に対し
て下層コンタクト孔９ａを形成して下層コンタクト孔９
ａ内壁にサイドウォール１０，１１，１２を形成する。
【００３２】次に、再び実施例２と同様にして、この下
層コンタクト孔９ａ内を多結晶シリコン等で埋め込みプ
ラグ１６を形成する。その後、ゲート電極５と同様にし
て上部にエッチングストッパー層６を備えたビット線１
７を形成し、その上に上層層間絶縁膜２ｂをＣＶＤにて
形成し、やはり実施例１と同様にしてサイドウォール１
３，１４を備えた上層コンタクト孔９ｂを開口する。こ
こで、下層コンタクト孔９ａはビット線１７コンタクト
である上層コンタクト孔９ｂと同時に開口してもよく、
また、プラグ１６の埋め込みもビット線１７の形成と同
時に行っても良い。
層コンタクト孔９ａ内を多結晶シリコン等で埋め込みプ
ラグ１６を形成する。その後、ゲート電極５と同様にし
て上部にエッチングストッパー層６を備えたビット線１
７を形成し、その上に上層層間絶縁膜２ｂをＣＶＤにて
形成し、やはり実施例１と同様にしてサイドウォール１
３，１４を備えた上層コンタクト孔９ｂを開口する。こ
こで、下層コンタクト孔９ａはビット線１７コンタクト
である上層コンタクト孔９ｂと同時に開口してもよく、
また、プラグ１６の埋め込みもビット線１７の形成と同
時に行っても良い。
【００３３】ＣＯＢ構造のＤＲＡＭセルのストレージノ
ードコンタクト工程において、厳しい重ね合わせ精度が
要求されるのは対ゲート電極５と対ビット線１７との部
分であり、上記実施例１及び２を組み合わせることによ
ってゲート電極５に対しては下層コンタクト孔９ａをビ
ット線１７に対しては上層コンタクト孔９ｂを重ね合わ
せマージンを考慮せずに形成でき、また下層コンタクト
孔９ａと上層コンタクト孔９ｂとの重ね合わせについて
もエッチングストッパー層１８を形成していることから
重ね合わせマージンを考慮せずに形成できる。従って、
コンタクト孔９ａ，９ｂ内において配線層との短絡不良
が防止でき、素子の製造歩留まりが向上する。さらに、
コンタクト孔９ａ，９ｂのアスペクト比も低減されるた
め微細なコンタクト孔パターンの寸法制御が容易とな
り、素子の微細化を促進することができる。
ードコンタクト工程において、厳しい重ね合わせ精度が
要求されるのは対ゲート電極５と対ビット線１７との部
分であり、上記実施例１及び２を組み合わせることによ
ってゲート電極５に対しては下層コンタクト孔９ａをビ
ット線１７に対しては上層コンタクト孔９ｂを重ね合わ
せマージンを考慮せずに形成でき、また下層コンタクト
孔９ａと上層コンタクト孔９ｂとの重ね合わせについて
もエッチングストッパー層１８を形成していることから
重ね合わせマージンを考慮せずに形成できる。従って、
コンタクト孔９ａ，９ｂ内において配線層との短絡不良
が防止でき、素子の製造歩留まりが向上する。さらに、
コンタクト孔９ａ，９ｂのアスペクト比も低減されるた
め微細なコンタクト孔パターンの寸法制御が容易とな
り、素子の微細化を促進することができる。
【００３４】
【発明の効果】以上のようにこの発明によれば、配線層
の直上部には層間絶縁膜と高エッチング選択比を有する
エッチングストッパー層を形成するとともにコンタクト
孔内壁に絶縁膜からなるサイドウォールを形成したの
で、コンタクト孔が配線層と重なって形成されたとして
もコンタクト孔内に配線層が露出することがなく、重ね
合わせマージンを０としても電気的に良好なコンタクト
孔を形成することができ、微細化が促進できるとともに
短絡不良による歩留まりが向上する効果がある。
の直上部には層間絶縁膜と高エッチング選択比を有する
エッチングストッパー層を形成するとともにコンタクト
孔内壁に絶縁膜からなるサイドウォールを形成したの
で、コンタクト孔が配線層と重なって形成されたとして
もコンタクト孔内に配線層が露出することがなく、重ね
合わせマージンを０としても電気的に良好なコンタクト
孔を形成することができ、微細化が促進できるとともに
短絡不良による歩留まりが向上する効果がある。
【００３５】また、層間絶縁膜を下層と上層の層間絶縁
膜で構成し、上下層層間絶縁膜の間に上記上層層間絶縁
膜と高エッチング選択比を有するエッチングストッパー
層を形成するとともに、コンタクト孔を、上記下層層間
絶縁膜およびエッチングストッパー層を開口して形成さ
れた下層コンタクト孔と、この下層コンタクト孔と連通
し上記上層層間絶縁膜を開口して形成された上層コンタ
クト孔とで構成したので、コンタクト孔のアスペクト比
を低減できるとともに上下のコンタクト孔の重ね合わせ
マ−ジンを０とすることができ、コンタクト孔の断面形
状におけるテーパーを小さくすることができ、微細なコ
ンタクト孔を良好に形成することができるとともに歩留
まりが向上する効果がある。
膜で構成し、上下層層間絶縁膜の間に上記上層層間絶縁
膜と高エッチング選択比を有するエッチングストッパー
層を形成するとともに、コンタクト孔を、上記下層層間
絶縁膜およびエッチングストッパー層を開口して形成さ
れた下層コンタクト孔と、この下層コンタクト孔と連通
し上記上層層間絶縁膜を開口して形成された上層コンタ
クト孔とで構成したので、コンタクト孔のアスペクト比
を低減できるとともに上下のコンタクト孔の重ね合わせ
マ−ジンを０とすることができ、コンタクト孔の断面形
状におけるテーパーを小さくすることができ、微細なコ
ンタクト孔を良好に形成することができるとともに歩留
まりが向上する効果がある。
【００３６】更に、半導体基板上に配線膜およびエッチ
ングストッパー層を形成する工程と、上記配線膜および
エッチングストッパー層に写真製版技術およびエッチン
グ技術を施して上記エッチングストッパー層を備えた配
線層を形成する工程と、全面に層間絶縁膜を形成する工
程と、上記層間絶縁膜をエッチングし上記配線層に近接
して上記半導体基板に至るコンタクト孔を形成する工程
と、上記コンタクト孔内を含む全面に絶縁膜を形成する
工程と、上記絶縁膜に異方性エッチングを施し上記コン
タクト孔内壁にのみ上記絶縁膜を残留させサイドウォー
ルを形成する工程と、上記コンタクト孔に埋め込まれ上
記配線層と電気的に絶縁された導電膜を形成する工程と
を備え、上記エッチングストッパー層は上記層間絶縁膜
と高エッチング選択比を有するようにしたので、コンタ
クト孔が配線層と重なって形成されたとしてもコンタク
ト孔内に配線層が露出することがなく、重ね合わせマー
ジンを０としても電気的に良好なコンタクト孔を形成す
ることができ、微細化が促進できるとともに短絡不良に
よる歩留まりが向上する効果がある。
ングストッパー層を形成する工程と、上記配線膜および
エッチングストッパー層に写真製版技術およびエッチン
グ技術を施して上記エッチングストッパー層を備えた配
線層を形成する工程と、全面に層間絶縁膜を形成する工
程と、上記層間絶縁膜をエッチングし上記配線層に近接
して上記半導体基板に至るコンタクト孔を形成する工程
と、上記コンタクト孔内を含む全面に絶縁膜を形成する
工程と、上記絶縁膜に異方性エッチングを施し上記コン
タクト孔内壁にのみ上記絶縁膜を残留させサイドウォー
ルを形成する工程と、上記コンタクト孔に埋め込まれ上
記配線層と電気的に絶縁された導電膜を形成する工程と
を備え、上記エッチングストッパー層は上記層間絶縁膜
と高エッチング選択比を有するようにしたので、コンタ
クト孔が配線層と重なって形成されたとしてもコンタク
ト孔内に配線層が露出することがなく、重ね合わせマー
ジンを０としても電気的に良好なコンタクト孔を形成す
ることができ、微細化が促進できるとともに短絡不良に
よる歩留まりが向上する効果がある。
【００３７】また、半導体基板上に配線層を形成する工
程と、全面に下層層間絶縁膜を形成する工程と、全面に
エッチングストッパー層を形成する工程と、上記エッチ
ングストッパー層および下層層間絶縁膜をエッチングし
上記配線層と接することなく上記半導体基板に至る下層
コンタクト孔を開口する工程と、上記下層コンタクト孔
を含む全面に導電膜を形成する工程と、上記導電膜をエ
ッチバックして上記下層コンタクト孔内に上記導電膜を
埋め込む工程と、全面に上層層間絶縁膜を形成する工程
と、上記上層層間絶縁膜をエッチングして上記下層コン
タクト孔に連通する上層コンタクト孔を開口する工程
と、上記上層コンタクト孔に埋め込まれ上記配線層と電
気的に絶縁された導電膜を形成する工程とを備え、上記
エッチングストッパー層は上記上層層間絶縁膜と高エッ
チング選択比を有するようにしたので、コンタクト孔の
アスペクト比を低減できるとともに上下のコンタクト孔
の重ね合わせマ−ジンを０とすることができ、コンタク
ト孔の断面形状におけるテーパーを小さくすることがで
き、微細なコンタクト孔を良好に形成することができる
とともに歩留まりが向上する効果がある。
程と、全面に下層層間絶縁膜を形成する工程と、全面に
エッチングストッパー層を形成する工程と、上記エッチ
ングストッパー層および下層層間絶縁膜をエッチングし
上記配線層と接することなく上記半導体基板に至る下層
コンタクト孔を開口する工程と、上記下層コンタクト孔
を含む全面に導電膜を形成する工程と、上記導電膜をエ
ッチバックして上記下層コンタクト孔内に上記導電膜を
埋め込む工程と、全面に上層層間絶縁膜を形成する工程
と、上記上層層間絶縁膜をエッチングして上記下層コン
タクト孔に連通する上層コンタクト孔を開口する工程
と、上記上層コンタクト孔に埋め込まれ上記配線層と電
気的に絶縁された導電膜を形成する工程とを備え、上記
エッチングストッパー層は上記上層層間絶縁膜と高エッ
チング選択比を有するようにしたので、コンタクト孔の
アスペクト比を低減できるとともに上下のコンタクト孔
の重ね合わせマ−ジンを０とすることができ、コンタク
ト孔の断面形状におけるテーパーを小さくすることがで
き、微細なコンタクト孔を良好に形成することができる
とともに歩留まりが向上する効果がある。
【００３８】また、半導体基板上に配線層を形成する工
程と、全面に下層層間絶縁膜を形成する工程と、上記下
層層間絶縁膜をエッチングし上記配線層と接することな
く上記半導体基板に至る下層コンタクト孔を開口する工
程と、上記下層コンタクト孔を含む全面に導電膜を形成
する工程と、上記導電膜をエッチバックして上記下層コ
ンタクト孔内に上記導電膜を埋め込む工程と、全面にエ
ッチングストッパー層を形成する工程と、全面に上層層
間絶縁膜を形成する工程と、上記上層層間絶縁膜および
エッチングストッパー層をエッチングして上記下層コン
タクト孔に連通する上層コンタクト孔を開口する工程
と、上記上層コンタクト孔に埋め込まれ上記配線層と電
気的に絶縁された導電膜を形成する工程とを備え、上記
エッチングストッパー層は上記上層層間絶縁膜と高エッ
チング選択比を有するようにしたので、導電膜の材料に
かかわらず、導電膜の全面エッチング時にエッチングス
トッパー層をもエッチング除去してしまうということは
なくなり、コンタクト孔のアスペクト比を低減できると
ともに上下のコンタクト孔の重ね合わせマ−ジンを０と
することができ、微細なコンタクト孔を良好に形成する
ことができるとともに歩留まりが向上する効果がある。
程と、全面に下層層間絶縁膜を形成する工程と、上記下
層層間絶縁膜をエッチングし上記配線層と接することな
く上記半導体基板に至る下層コンタクト孔を開口する工
程と、上記下層コンタクト孔を含む全面に導電膜を形成
する工程と、上記導電膜をエッチバックして上記下層コ
ンタクト孔内に上記導電膜を埋め込む工程と、全面にエ
ッチングストッパー層を形成する工程と、全面に上層層
間絶縁膜を形成する工程と、上記上層層間絶縁膜および
エッチングストッパー層をエッチングして上記下層コン
タクト孔に連通する上層コンタクト孔を開口する工程
と、上記上層コンタクト孔に埋め込まれ上記配線層と電
気的に絶縁された導電膜を形成する工程とを備え、上記
エッチングストッパー層は上記上層層間絶縁膜と高エッ
チング選択比を有するようにしたので、導電膜の材料に
かかわらず、導電膜の全面エッチング時にエッチングス
トッパー層をもエッチング除去してしまうということは
なくなり、コンタクト孔のアスペクト比を低減できると
ともに上下のコンタクト孔の重ね合わせマ−ジンを０と
することができ、微細なコンタクト孔を良好に形成する
ことができるとともに歩留まりが向上する効果がある。
【図１】 この発明の実施例１によるコンタクト孔部を
示す断面図である。
示す断面図である。
【図２】 図１のコンタクト孔の形成方法を示す工程断
面図である。
面図である。
【図３】 この発明の実施例２によるコンタクト孔部を
示す断面図である。
示す断面図である。
【図４】 図３のコンタクト孔の形成方法を示す工程断
面図である。
面図である。
【図５】 この発明の実施例３によるコンタクト孔部を
示す断面図である。
示す断面図である。
【図６】 この発明の実施例４によるコンタクト孔部を
示す断面図である。
示す断面図である。
【図７】 従来のコンタクト孔部を示す断面図である。
【図８】 従来の多層配線層におけるコンタクト孔部を
示す断面図である。
示す断面図である。
１ 半導体基板、２ 層間絶縁膜、２ａ 下層層間絶縁
膜、２ｂ 上層層間絶縁膜、５ ゲート電極、６，１８
エッチングストッパー層、９ コンタクト孔、９ａ
下層コンタクト孔、９ｂ 上層コンタクト孔、１０〜１
２ サイドウォール、１５ 導電膜、１６ プラグ。
膜、２ｂ 上層層間絶縁膜、５ ゲート電極、６，１８
エッチングストッパー層、９ コンタクト孔、９ａ
下層コンタクト孔、９ｂ 上層コンタクト孔、１０〜１
２ サイドウォール、１５ 導電膜、１６ プラグ。
Claims (5)
- 【請求項１】 半導体基板上に配線層を形成し、上記配
線層上に層間絶縁膜を形成し、上記層間絶縁膜内に上記
半導体基板に至るコンタクト孔を形成し、上記コンタク
ト孔に埋め込まれ上記配線層と電気的に絶縁された導電
膜を形成する半導体装置において、 上記配線層の直上部には上記層間絶縁膜と高エッチング
選択比を有するエッチングストッパー層を形成するとと
もに上記コンタクト孔内壁に絶縁膜からなるサイドウォ
ールを形成したことを特徴とする半導体装置。 - 【請求項２】 半導体基板上に配線層を形成し、上記配
線層上に層間絶縁膜を形成し、上記層間絶縁膜内に上記
半導体基板に至るコンタクト孔を形成し、上記コンタク
ト孔に埋め込まれ上記配線層と電気的に絶縁された導電
膜を形成する半導体装置において、 上記層間絶縁膜を下層と上層の層間絶縁膜で構成し、上
記上下層層間絶縁膜の間に上記上層層間絶縁膜と高エッ
チング選択比を有するエッチングストッパー層を形成す
るとともに、上記コンタクト孔を、上記下層層間絶縁膜
およびエッチングストッパー層を開口して形成された下
層コンタクト孔とこの下層コンタクト孔と連通し上記上
層層間絶縁膜を開口して形成された上層コンタクト孔と
で構成したことを特徴とする半導体装置。 - 【請求項３】 半導体基板上に配線膜およびエッチング
ストッパー層を形成する工程と、上記配線膜およびエッ
チングストッパー層に写真製版技術およびエッチング技
術を施して上記エッチングストッパー層を備えた配線層
を形成する工程と、全面に層間絶縁膜を形成する工程
と、上記層間絶縁膜をエッチングし上記配線層に近接し
て上記半導体基板に至るコンタクト孔を形成する工程
と、上記コンタクト孔内を含む全面に絶縁膜を形成する
工程と、上記絶縁膜に異方性エッチングを施し上記コン
タクト孔内壁にのみ上記絶縁膜を残留させサイドウォー
ルを形成する工程と、上記コンタクト孔に埋め込まれ上
記配線層と電気的に絶縁された導電膜を形成する工程と
を備え、上記エッチングストッパー層は上記層間絶縁膜
と高エッチング選択比を有するようにしたものであるこ
とを特徴とする半導体装置の製造方法。 - 【請求項４】 半導体基板上に配線層を形成する工程
と、全面に下層層間絶縁膜を形成する工程と、全面にエ
ッチングストッパー層を形成する工程と、上記エッチン
グストッパー層および下層層間絶縁膜をエッチングし上
記配線層と接することなく上記半導体基板に至る下層コ
ンタクト孔を開口する工程と、上記下層コンタクト孔を
含む全面に導電膜を形成する工程と、上記導電膜をエッ
チバックして上記下層コンタクト孔内に上記導電膜を埋
め込む工程と、全面に上層層間絶縁膜を形成する工程
と、上記上層層間絶縁膜をエッチングして上記下層コン
タクト孔に連通する上層コンタクト孔を開口する工程
と、上記上層コンタクト孔に埋め込まれ上記配線層と電
気的に絶縁された導電膜を形成する工程とを備え、上記
エッチングストッパー層は上記上層層間絶縁膜と高エッ
チング選択比を有するようにしたものであることを特徴
とする半導体装置の製造方法。 - 【請求項５】 半導体基板上に配線層を形成する工程
と、全面に下層層間絶縁膜を形成する工程と、上記下層
層間絶縁膜をエッチングし上記配線層と接することなく
上記半導体基板に至る下層コンタクト孔を開口する工程
と、上記下層コンタクト孔を含む全面に導電膜を形成す
る工程と、上記導電膜をエッチバックして上記下層コン
タクト孔内に上記導電膜を埋め込む工程と、全面にエッ
チングストッパー層を形成する工程と、全面に上層層間
絶縁膜を形成する工程と、上記上層層間絶縁膜およびエ
ッチングストッパー層をエッチングして上記下層コンタ
クト孔に連通する上層コンタクト孔を開口する工程と、
上記上層コンタクト孔に埋め込まれ上記配線層と電気的
に絶縁された導電膜を形成する工程とを備え、上記エッ
チングストッパー層は上記上層層間絶縁膜と高エッチン
グ選択比を有するようにしたものであることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6169569A JPH0837181A (ja) | 1994-07-21 | 1994-07-21 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6169569A JPH0837181A (ja) | 1994-07-21 | 1994-07-21 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0837181A true JPH0837181A (ja) | 1996-02-06 |
Family
ID=15888909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6169569A Pending JPH0837181A (ja) | 1994-07-21 | 1994-07-21 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0837181A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100359250B1 (ko) * | 1999-12-31 | 2002-11-04 | 아남반도체 주식회사 | 보조박막을 이용한 오버레이 마진 확보 방법 |
| US6734561B2 (en) | 1999-12-22 | 2004-05-11 | Renesas Technology Corp. | Semiconductor device and a method of producing the same |
| KR100434962B1 (ko) * | 1997-12-27 | 2004-07-16 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성방법 |
| KR100504551B1 (ko) * | 2000-12-19 | 2005-08-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US7253525B2 (en) | 1997-10-20 | 2007-08-07 | Fujitsu Limited | Semiconductor device including contact holes between adjacent conductor patterns and method for fabricating the same |
| US12012019B2 (en) | 2019-05-31 | 2024-06-18 | Ts Tech Co., Ltd. | Rotating device for vehicle interior item, and rotating device for vehicle seat |
-
1994
- 1994-07-21 JP JP6169569A patent/JPH0837181A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253525B2 (en) | 1997-10-20 | 2007-08-07 | Fujitsu Limited | Semiconductor device including contact holes between adjacent conductor patterns and method for fabricating the same |
| KR100434962B1 (ko) * | 1997-12-27 | 2004-07-16 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성방법 |
| US6734561B2 (en) | 1999-12-22 | 2004-05-11 | Renesas Technology Corp. | Semiconductor device and a method of producing the same |
| KR100359250B1 (ko) * | 1999-12-31 | 2002-11-04 | 아남반도체 주식회사 | 보조박막을 이용한 오버레이 마진 확보 방법 |
| KR100504551B1 (ko) * | 2000-12-19 | 2005-08-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US12012019B2 (en) | 2019-05-31 | 2024-06-18 | Ts Tech Co., Ltd. | Rotating device for vehicle interior item, and rotating device for vehicle seat |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5756396A (en) | Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect | |
| KR100416591B1 (ko) | 식각 저지층이 구비된 비트 라인 스터드 상에 비트 라인랜딩 패드와 비경계 콘택을 갖는 반도체 소자 및 그형성방법 | |
| KR100385954B1 (ko) | 국부 식각 저지 물질층을 갖는 비트라인 스터드 상의 비트라인 랜딩 패드와 비경계 컨택을 갖는 반도체 소자 및 그제조방법 | |
| KR100389924B1 (ko) | 보이드 영역내에 형성된 국부 식각 저지층이 구비된 비트라인 스터드상의 비트 라인 랜딩 패드와 비경계 콘택을갖는 반도체 소자 및 그의 제조방법 | |
| JPH09116006A (ja) | 多層配線の形成方法 | |
| US6583461B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2009060074A (ja) | 半導体素子のコンタクト形成方法 | |
| KR19990062473A (ko) | 반도체장치 및 그 제조방법 | |
| JPH1092935A (ja) | 半導体デバイスの接触体とその製造法 | |
| JPH0837181A (ja) | 半導体装置及びその製造方法 | |
| JP2001185614A (ja) | 半導体装置およびその製造方法 | |
| JP2000114481A (ja) | 半導体記憶装置の製造方法 | |
| JPH11102967A (ja) | 半導体装置の製造方法 | |
| JP2001345378A (ja) | 半導体装置及びその製造方法 | |
| KR100334962B1 (ko) | 반도체소자의 금속배선 형성방법_ | |
| JP2747025B2 (ja) | 半導体装置の製造方法 | |
| JP2001024056A (ja) | 半導体装置の多層配線装置及びその製造方法 | |
| US20080233727A1 (en) | Method of manufacturing semiconductor device | |
| KR20020086100A (ko) | 다층 배선의 콘택 형성 방법 | |
| WO2002065546A1 (fr) | Procede de production de dispositifs a semi-conducteurs et dispositif a semi-conducteur | |
| JPH0997902A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3194377B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11274297A (ja) | 多層配線層の形成方法及び多層配線層 | |
| CN115116944A (zh) | 半导体结构的形成方法及半导体结构 | |
| CN113964089A (zh) | 半导体结构的形成方法及半导体结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040323 |