JPH083729B2 - Motion prediction device - Google Patents

Motion prediction device

Info

Publication number
JPH083729B2
JPH083729B2 JP63200161A JP20016188A JPH083729B2 JP H083729 B2 JPH083729 B2 JP H083729B2 JP 63200161 A JP63200161 A JP 63200161A JP 20016188 A JP20016188 A JP 20016188A JP H083729 B2 JPH083729 B2 JP H083729B2
Authority
JP
Japan
Prior art keywords
state
transition
system state
candidate
file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63200161A
Other languages
Japanese (ja)
Other versions
JPH0250204A (en
Inventor
一成 菊地
洋一 岩渕
浩康 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP63200161A priority Critical patent/JPH083729B2/en
Publication of JPH0250204A publication Critical patent/JPH0250204A/en
Priority to US08/193,645 priority patent/US5584019A/en
Publication of JPH083729B2 publication Critical patent/JPH083729B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Or Security For Electrophotography (AREA)
  • Control By Computers (AREA)
  • Programmable Controllers (AREA)
  • Dot-Matrix Printers And Others (AREA)
  • Laser Beam Printer (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、例えば複写機やレーザビームプリンタ等の
ように並行した制御が行われる装置の動作を予測する動
作予測装置に関するものである。
The present invention relates to an operation predicting apparatus for predicting the operation of an apparatus such as a copying machine or a laser beam printer in which control is performed in parallel.

[従来の技術] 複写機やレーザビームプリンタなどのようにそれぞれ
独立した処理機能を有する複数の処理部を備え、それら
を並列して制御するシステムでは、その制御を実行する
制御プログラムを検査するために、システムに起こりう
る全ての動作を予測する必要がある。このような予測の
方法は、以下に示すように3つの方法に大別される。
[Prior Art] In a system including a plurality of processing units each having an independent processing function such as a copying machine or a laser beam printer and controlling them in parallel, a control program for executing the control is inspected. First, it is necessary to predict all possible behaviors of the system. Such prediction methods are roughly classified into the following three methods.

仕様に基づく動作予測。 Behavior prediction based on specifications.

ベトリネツトによる仕様記述法による数学的な動作予
測法。
A mathematical behavior prediction method based on the specification method based on the Petri net.

プログラムコードからの動作予測。 Motion prediction from program code.

カバレツジテストと呼ばれる一連の静的構造テスト。 A series of static structural tests called the coverage test.

実際の機種を用いた動作予測。 Motion prediction using an actual model.

ICE(In Circuit Emulator)等を用いて実際にシステ
ムを制御し、実際の動作に近い状態でシステムを動作さ
せて予測する方法がある。
There is a method of actually controlling the system by using an ICE (In Circuit Emulator) or the like and operating the system in a state close to the actual operation to make a prediction.

[発明が解決しようとする課題] しかしながら、上述した従来の検査方法には、以下に
示すような問題がある。
[Problems to be Solved by the Invention] However, the above-described conventional inspection method has the following problems.

仕様に対する動作予測。 Behavior prediction against specifications.

ベトリネツトに基づく記述では、制御対象であるシス
テムを構成する各ユニツトの制御状態とそれらの順序及
び各ユニツト間の時間的な制約が、トランジシヨンとア
ークという同一の定義要素で表現されている。このた
め、制御対象であるシステム内の各ユニツトに固有の制
御手順が把握しにくい。このため、システム構造と仕様
との関係が直感的にとらえにくくなつている。また、こ
の記述法では、システムは仕様が記述しにくいだけでな
く、記述された仕様の理解や保守等の面でも多くの問題
を含んでいるため、システム動作の予測には仕様されて
いないのが現状である。
In the description based on the Petri net, the control state of each unit that constitutes the system to be controlled, their order, and the time constraint between each unit are expressed by the same definition element of transition and arc. For this reason, it is difficult to grasp the control procedure unique to each unit in the system to be controlled. For this reason, it is difficult to intuitively grasp the relationship between the system structure and the specifications. Also, with this description method, not only is it difficult to describe the specifications of the system, but there are many problems in terms of understanding and maintenance of the described specifications, so it is not specified in the prediction of system operation. Is the current situation.

また通常の実時間システムの仕様記述法としては、ま
ず個々のユニツトに対して独立した状態遷移図を記述す
ることによって、ユニツト毎の各制御状態とそれらの間
の順序の制約を示し、更にそれらがシステムとして協調
して動作できるように、ユニツト間の制御状態の前後関
係を別途タイミングチヤートや文書等により補足してい
る。しかし、これによつてもシステムの動作を予測する
ことは困難で、その方法も存在していないのが現状であ
る。
In addition, as a method for describing the specifications of ordinary real-time systems, first, by describing an independent state transition diagram for each unit, we show each control state for each unit and the order constraint between them, and In order to operate as a system in cooperation with each other, the context of the control state between units is supplemented by a separate timing chart or document. However, even with this, it is difficult to predict the operation of the system, and there is no method for it.

プログラムコードからの動作予測。 Motion prediction from program code.

従来のソースコードに対するカバレツジテストでは、
プログラムの静的な構造のほぼ全体に亙つてテストする
ことができる。しかし、システムの動作時に起りうる全
てのプログラムの実行順を追つているものではないた
め、システムの動作の予測を行うことはできない。
In the coverage test for the conventional source code,
You can test over almost the entire static structure of a program. However, it is not possible to predict the operation of the system because it does not follow the execution order of all the programs that can occur during operation of the system.

実際の機器を用いた動作予測。 Motion prediction using actual equipment.

ICE等による実際の機器を用いた動作予測では、予め
システムのおかれる環境を予測し、その環境下で発生す
ると考えられる動作を実行しながら予測することができ
る。しかしながら、システムのおかれる環境を予め全て
予測することは困難であり、またその環境下における全
ての動作を予測することも困難である。また、一般にこ
のような制御システムの開発においては、開発工程の初
期の段階ほどプログラム等の修正に要するコストが低く
て済むため、システムの仕様を作成する段階でシステム
の動作を予測することが重要と考えられている。それに
反し、このICE等による動作予測は、開発の終了工程ち
かくで行われるものであり、この点でも実際の機器によ
る測定法には問題がある。
In the operation prediction using an actual device such as ICE, it is possible to predict the environment in which the system is placed in advance and perform the operation that is considered to occur under the environment while performing the prediction. However, it is difficult to predict all the environment in which the system is placed, and it is also difficult to predict all the operations under the environment. In general, in developing such a control system, it is important to predict the operation of the system at the stage of creating the system specifications, because the cost required for modifying the program etc. is lower at the early stages of the development process. It is believed that. On the contrary, the operation prediction by ICE etc. is performed at the end of the development process, and there is a problem in the measuring method using an actual device in this respect as well.

本発明は上記従来例に鑑みてなされたもので、システ
ムの仕様情報をもとにそのシステムの取り得る状態を予
測することにより、そのシステムの取り得る状態を確認
できるようにした動作予測装置を提供することを目的と
する。
The present invention has been made in view of the above conventional example, and an operation prediction device capable of confirming the possible states of the system by predicting the possible states of the system based on the specification information of the system. The purpose is to provide.

[課題を解決するための手段] 上記目的を達成するために本発明の動作予測装置は以
下の様な構成からなる。即ち、 システムに含まれる複数の処理要素の各処理要素につ
き、取り得る状態と該状態の遷移順序とを記憶する要素
状態記憶手段と、前記各処理要素の状態の遷移につき、
該遷移の条件となる他の処理要素における状態もしくは
状態の遷移を記憶する遷移条件記憶手段と、前記各処理
要素の状態の組み合わせを前記システムのシステム状態
とし、与えられたシステムの初期状態を初期値として、
現在のシステム状態を更新記憶する現システム状態記憶
手段と、該現システム状態記憶手段に記憶された現在の
システム状態と、前記要素状態記憶手段に記憶された各
処理要素の取り得る状態と該状態の遷移順序とに基づい
て、次のシステム状態の候補を作成する候補作成手段
と、該候補作成手段により作成された次のシステム状態
の各候補へ、前記現システム状態記憶手段に記憶された
現在のシステム状態から遷移可能か否かを判定する判定
手段と、該判定手段により遷移可能と判定された次のシ
ステム状態の候補を該状態の遷移順序と共に記憶するシ
ステム状態記憶手段と、前記現システム状態記憶手段
に、前記判定手段により遷移可能と判定された次のシス
テム状態の候補を新たな現在のシステム状態として更新
記憶するとともに、前記候補作成手段による次のシステ
ム状態の候補の作成を繰り返すように制御する制御手段
と、前記システム状態記憶手段の記憶内容に基づいて、
前記システムの動作状態図を作成する状態図作成手段と
を有する。
[Means for Solving the Problem] In order to achieve the above object, the motion prediction apparatus of the present invention has the following configuration. That is, for each processing element of the plurality of processing elements included in the system, the element state storage means for storing the possible states and the transition order of the state, and the transition of the state of each processing element,
A combination of a transition condition storage unit that stores a state or a state transition in another processing element that is a condition of the transition and a state of each processing element is set as a system state of the system, and an initial state of a given system is initialized. As a value
Current system state storage means for updating and storing the current system state, current system state stored in the current system state storage means, possible states of each processing element stored in the element state storage means, and the state The candidate stored in the current system state storage means for each candidate of the next system state created by the candidate creating means based on the transition order of Determining means for determining whether or not it is possible to make a transition from the system state, system state storing means for storing a candidate for the next system state determined to be possible by the determining means together with the transition order of the state, and the current system. The state storage means updates and stores the next system state candidate determined to be transitable by the determination means as a new current system state. And control means for controlling so as to repeat the creation of candidate for the next system state by the candidate creating unit, based on the stored contents of the system state storage means,
A state diagram creating means for creating an operation state diagram of the system.

[作用] 以上の構成において、現システム状態記憶手段に記憶
された現在のシステム状態と、要素状態記憶手段に記憶
された各処理要素の取り得る状態と該状態の遷移順序と
に基づいて、候補作成手段が次のシステム状態の候補を
作成し、作成された次のシステム状態の各候補へ、現シ
ステム状態記憶手段に記憶された現在のシステム状態か
ら遷移可能か否かを判定手段により判定し、遷移可能と
判定された次のシステム状態の候補を該状態の遷移順序
と共にシステム状態記憶手段に記憶する。制御手段は、
現システム状態記憶手段に、遷移可能と判定された次の
システム状態の候補を新たな現在のシステム状態として
更新記憶するとともに、前記候補作成手段による次のシ
ステム状態の候補の作成を繰り返すように制御し、状態
図作成手段が、前記システム状態記憶手段の記憶内容に
基づいて、前記システムの動作状態図を作成する。
[Operation] In the above configuration, the candidates are based on the current system state stored in the current system state storage means, the possible states of each processing element stored in the element state storage means, and the transition order of the states. The creating unit creates a candidate for the next system state, and the determining unit determines whether or not the current system state stored in the current system state storage unit can be transitioned to each of the created next system state candidates. , The next system state candidate determined to be transitable is stored in the system state storage means together with the transition order of the state. The control means
The current system state storage means updates and stores the next system state candidate determined to be transitionable as a new current system state, and controls to repeatedly create the next system state candidate by the candidate creating means. Then, the state diagram creating means creates an operation state diagram of the system based on the stored contents of the system state storing means.

[実施例] 以下、添付図面を参照して本発明の好適な実施例を詳
細に説明する。
[Embodiment] Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

[全体構成の説明(第1図)] 第1図は本発明の一実施例を示す全体構成図である。[Description of Overall Configuration (FIG. 1)] FIG. 1 is an overall configuration diagram showing an embodiment of the present invention.

図において、10はキーボード等からなるデータ入力部
と、CRT等からなるデータ出力部とを備えた入出力装置
であり、オペレータはこの入出力装置10により会話形式
でデータの入出力が行えるようになつている。100は仕
様編集部で、入出力装置10より入力される、後述する実
時間システム記述方式に従つて表現された並列制御シス
テムの仕様を、データベース上のフアイル1000に仕様チ
ヤートとして格納する。200はフアイル1000に格納され
たシステム仕様に基づき、システム仕様記憶部120の、
後述するフアイル1110〜1130を作成するコード変換部で
ある。
In the figure, 10 is an input / output device equipped with a data input unit such as a keyboard and a data output unit such as a CRT, and an operator can use this input / output device 10 to input and output data in a conversational manner. I'm running. A specification editing unit 100 stores the specification of the parallel control system, which is input according to the real-time system description method described later and is input from the input / output device 10, in the file 1000 on the database as a specification chart. 200 is a system specification storage unit 120 based on the system specifications stored in the file 1000,
It is a code conversion unit that creates files 1110 to 1130 described later.

これらフアイル1110〜1130について説明すると、1110
はシステムにおける各ユニツト毎の制御状態と、その制
御状態間の順序関係を記憶するUSTフアイル(Unit Sequ
ence Table以下USTと呼ぶ)、1120はシステムの初期状
態を記憶しているISTフアイル(Initial State Table以
下ISTと呼ぶ)、1130は各ユニツト間に存在する時間的
制約を記憶するSRTフアイル(System Restrait table、
以下SRTと呼ぶ)である。
Explaining these files 1110-1130,
Is a UST file (Unit Sequence) that stores the control states of each unit in the system and the order relation between the control states.
ence table (hereinafter referred to as UST), 1120 is an IST file that stores the initial state of the system (hereinafter referred to as IST), and 1130 is an SRT file (System Restrait) that stores the time constraints that exist between units. table,
Hereinafter referred to as SRT).

300はUSTフアイル1110、ISTフアイル1120及びワーキ
ングメモリ20の内容に基づいて、次に取り得る次状態候
補を選出してワーキングメモリ20上に記憶する次状態候
補選出部である。400はSRTフアイル1130の遷移制限情報
を基に、次状態候補選出部300により選出されたワーキ
ングメモリ20上の次状態候補が遷移可能かどうかを判断
し、遷移可能であればシステム状態の順序関係を記憶し
ているSSTフアイル1200(System Sequence Table以下SS
Tと呼ぶ)に出力する遷移可能状態識別部である。500は
SSTフアイル1200の内容を参照して、SSTフアイル1200の
作成が終了したかを判断するSST作成終了識別部であ
る。
A next state candidate selection unit 300 selects the next possible next state candidate based on the contents of the UST file 1110, the IST file 1120 and the working memory 20 and stores it in the working memory 20. 400 determines whether or not the next state candidate on the working memory 20 selected by the next state candidate selection unit 300 can make a transition based on the transition restriction information of the SRT file 1130. SST file 1200 (System Sequence Table below SS
(Referred to as “T”). 500 is
It is an SST creation end identifying unit that refers to the contents of the SST file 1200 and determines whether the creation of the SST file 1200 is completed.

600はデータベース110のSSTフアイル1200の内容を基
に、動的状態図1300を作成する動的状態作成部である。
700は動的状態図1300をCRTなどを含む入出力部10に出力
して表現する動的状態表示部である。なお、上述した10
0〜700の各部は計算機(当然ながら演算処理部、処理用
のメモリ、後述するフローチヤートに代表される処理手
順を記憶する制御メモリ、及び情報の受渡しなどを行う
インターフエースなどを有する)で支援されるものと
し、ワーキングメモリ20は上述した100〜700の各部によ
りアクセスできるように構成されている。なお、ワーキ
ングメモリ20の詳細は後述する。
Reference numeral 600 is a dynamic state creation unit that creates a dynamic state diagram 1300 based on the contents of the SST file 1200 of the database 110.
Reference numeral 700 is a dynamic state display unit that outputs the dynamic state diagram 1300 to the input / output unit 10 including a CRT and expresses it. Note that the above 10
Each unit from 0 to 700 is supported by a computer (which naturally has a processing unit, a memory for processing, a control memory for storing a processing procedure typified by a flow chart described later, and an interface for passing information) The working memory 20 is configured to be accessible by the respective units 100 to 700 described above. The details of the working memory 20 will be described later.

[仕様記述方式の説明(第2図〜第12図)] 第1図に示したシステムの動作の説明を行う前に、こ
の実施例の実時間システムの仕様記憶部に記憶する仕様
を定義する実時間システムの仕様記述方式について説明
する。
[Description of Specification Description System (FIGS. 2 to 12)] Before describing the operation of the system shown in FIG. 1, the specifications stored in the specification storage unit of the real-time system of this embodiment are defined. The specification description method of a real-time system is explained.

第2図はこの実施例の実時間システムの仕様記述方式
を用いた図式仕様の記述例を示す図である。
FIG. 2 is a diagram showing a description example of a graphic specification using the specification description method of the real-time system of this embodiment.

図中、各ユニツトの制御順序を示すための仕様記述要
素として、1で示した円形部分は制御状態を表し、2は
制御状態から次の制御状態への遷移を示している。ま
た、各ユニツト間の時間制約を示すための仕様記述要素
として、3はフラグ、4はトリガを示している。以下、
これらの記述要素について、以下に詳しく説明する。
In the figure, as a specification description element for indicating the control sequence of each unit, a circular portion indicated by 1 indicates a control state, and 2 indicates a transition from one control state to the next control state. Further, as a specification description element for indicating a time constraint between units, 3 is a flag and 4 is a trigger. Less than,
These descriptive elements will be described in detail below.

1で示された制御状態は、システムを構成する各々の
ユニツトが実行する複数の動作のうち、ある時間に実行
する動作を示す記述要素で、動作の種類に対応してそれ
ぞれ異なる記号で示される。ここでは、制御状態をすべ
て円で記述し、更にその動作が特定できるように各制御
動作に名前を付けている。これら制御状態は、第3図の
ようにユニツトが現在の制御状態を他ユニツトに知らせ
るためのフラグ3を接続することが出来る。
The control state indicated by 1 is a descriptive element indicating an operation to be executed at a certain time among a plurality of operations executed by each unit constituting the system, and is indicated by a different symbol corresponding to the type of operation. . Here, all control states are described by circles, and each control action is named so that its action can be specified. As for these control states, as shown in FIG. 3, the unit can be connected with a flag 3 for notifying other units of the current control state.

また、2で示された遷移は、各ユニツトの動作順序を
示す記述要素で、ここではある制御状態からその次の制
御状態に向かう実線の有向アークとして記述されてい
る。これ以降、簡単のためある遷移で接続された2つの
制御状態のうち、時間的に、より以前に実行される制御
状態を前制御状態と呼び、後続する制御状態を後制御状
態と呼ぶことにする。また、ある遷移の前制御状態から
後制御状態に移ることを遷移の実行と呼び、この遷移の
実行はこの仕様記述方式で記述されたシステムの動作に
影響を及ぼさない時間内で終了するものとする。
The transition indicated by 2 is a descriptive element indicating the operation sequence of each unit, and is described here as a solid directed arc from a certain control state to the next control state. For the sake of simplicity, of the two control states connected by a certain transition, the control state that is executed earlier in time will be referred to as the front control state, and the subsequent control state will be referred to as the post control state. To do. Also, the transition from the pre-control state to the post-control state of a certain transition is called the execution of the transition, and the execution of this transition ends within the time that does not affect the operation of the system described in this specification description method. To do.

更に、遷移の実行を開始するタイミングを規定するも
のとして、遷移には第4図のようにフラグとトリガを接
続することが出来る。フラグとトリガを接続されていな
い場合は、その前制御状態の実行が終了した時で遷移の
実行が行われる。フラグ3とトリガ4が接続されている
場合の遷移については後述する。また、遷移はそれが実
行された時点を他のユニツトに知らせるため、第4図の
ように遷移から出力されたトリガ4′を接続することが
できる。
Further, a flag and a trigger can be connected to the transition as shown in FIG. 4 in order to define the timing for starting the execution of the transition. If the flag and the trigger are not connected, the transition is executed when the execution of the previous control state is completed. The transition when the flag 3 and the trigger 4 are connected will be described later. Also, the transition informs the other unit when it was executed, so that the trigger 4'output from the transition can be connected as in FIG.

次に、フラグによる状態の遷移について説明する。 Next, the state transition by the flag will be described.

フラグ3は制御状態の実行状況によつて、遷移の実行
を開始する時間を規定する記述要素であり、規定される
遷移と少なくとも1つの制御状態とを関係付る記号で表
現される。ここでは、第2図の3で示すようにある制御
状態PAから実行時点を規定したい遷移2に向かう破線の
有向アークとして記述されている。
The flag 3 is a descriptive element that defines the time to start the execution of the transition depending on the execution status of the control state, and is represented by a symbol that associates the defined transition with at least one control state. Here, as indicated by 3 in FIG. 2, it is described as a directed arc of a broken line extending from a certain control state PA to a transition 2 whose execution point is to be defined.

このときの遷移に関する時間的な制約を第5図に示
す。
FIG. 5 shows the time constraint regarding the transition at this time.

制御フラグ3は制御状態PAaが実行中の時間帯に発生
され、制御状態PA2の終了後に遷移の実行が許可されてP
A1が開始される。また、ユニツトbではPAaの実行終了
を待つてPAbが開始される。
The control flag 3 is generated during the time period during which the control state PA a is being executed, and the transition is permitted to be executed after the control state PA 2 is ended.
A 1 is started. In the unit b, PA b is started after waiting for the end of execution of PA a .

第6図にフラグによる遷移の実行条件をまとめて示
す。第6図に示すように、フラグがオンになつても制御
状態が処理中であればすぐには遷移は実行されず、主処
理の終了を待つて遷移が実行される。
FIG. 6 collectively shows the execution conditions of the transition by the flag. As shown in FIG. 6, even if the flag is turned on, if the control state is in process, the transition is not executed immediately, but the transition is executed after waiting for the end of the main process.

次に、トリガによる状態の遷移について説明する。 Next, the state transition caused by the trigger will be described.

トリガも前述したフラグと同様に、制御状態の実行の
状況によつて特定の遷移の実行タイミングを規定するた
めの記述要素であり、特定の遷移と少なくとも他の一つ
の遷移を関係付ける記号として表わされる。このトリガ
はある遷移が実行される時点で、強制的に他の特定の遷
移を実行させるもので、強制された遷移の実行は、トリ
ガの発生元の遷移の実行と同時か、またはシステムの動
作順序に影響を及ぼさない範囲の時間内で終了するもの
とする。
Like the above-mentioned flag, the trigger is also a description element for defining the execution timing of a specific transition according to the execution status of the control state, and is expressed as a symbol that associates the specific transition with at least one other transition. Be done. This trigger forces the execution of certain other transitions when a transition is executed. The execution of the forced transition is the same as the execution of the transition from which the trigger originated, or the behavior of the system. It shall be completed within the time that does not affect the order.

このトリガは、第2図のようにある遷移(PA1→PA2
から実行時点を規定したい遷移(PAa→PAb)に向かう破
線の二重矢印の有向アーク4のように記述される。この
場合の遷移タイミングを第7図に示す。ここでは、トリ
ガ4で接続されている制御状態PA1からPA2への遷移が実
行される時点で、PAaからPAbへの遷移の実行が開始され
る。第8図はトリガによる遷移の実行条件をまとめて示
した図である。第8図から明らかなように、トリガが入
力されるとその制御状態に関係なく直ちに遷移が実行さ
れる。
This trigger is a transition (PA 1 → PA 2 ) as shown in Fig. 2.
Is described as a directed arc 4 of a double arrow with a broken line that goes from the transition to the transition (PA a → PA b ) for which the execution time is desired to be defined. The transition timing in this case is shown in FIG. Here, the execution of the transition from PA a to PA b is started when the transition from the control state PA 1 connected to the trigger 4 to PA 2 is executed. FIG. 8 is a diagram collectively showing the execution condition of the transition by the trigger. As is clear from FIG. 8, when the trigger is input, the transition is immediately executed regardless of the control state.

次に、これらのフラグとトリガの混用することによつ
て、より複雑な遷移のタイミングを規定できる点につい
て説明する。
Next, the point that a more complicated transition timing can be defined by using these flags and triggers together will be described.

〈複数のフラグの積〉 第9図(A)(B)は複数のフラグを結合させて、特
定の遷移の実行時点を規定した例を示す図で、ここでは
フラグの積の結合関係を示すための記号として○を使用
している。
<Product of Multiple Flags> FIGS. 9A and 9B are diagrams showing an example in which a plurality of flags are combined to define the execution time point of a specific transition. Here, the product product relation of flags is shown. ○ is used as a symbol for

この結合関係は、これらのフラグF1〜Fnの発生元であ
る全ての制御状態が実行中においてのみ、これらのフラ
グと関係付けられている遷移の実行(PA1→PA2)が許可
されることを示しており、第6図で前述したフラグによ
る遷移の実行タイミングの規定に準じている。従つて、
この結合後フラグを合成フラグF′と呼び、前述したフ
ラグと同様に扱うものとする。
This connection relation is that execution of the transition (PA 1 → PA 2 ) associated with these flags is allowed only when all the control states from which these flags F1 to Fn are generated are in execution. , And conforms to the stipulation of the execution timing of the transition by the flag described above with reference to FIG. Therefore,
This post-combination flag is called a combination flag F ', and is treated in the same manner as the above-mentioned flag.

〈複数のトリガの積〉 第10図(A)(B)は複数のトリガ(T1〜Tn)の結合
によつて、特定の遷移の実行(PA1→PA2)時点を規定し
た例を示す図で、ここではトリガの積の結合関係を示す
ための記号として○を用いている。この結合関係は、ト
リガの発生元である全ての遷移が同時に発生した時点
で、これらのトリガが入力されている特定遷移(PA1→P
A2)の実行が強制されることを示し、第8図をもとに前
述したトリガによる遷移の実行の時間的規定に準じてい
る。従つて、この結合後のトリガT′を合成トリガと呼
び、前述したトリガと同様に扱う。
<Product of Multiple Triggers> FIGS. 10 (A) and (B) show an example in which a specific transition execution (PA 1 → PA 2 ) point is defined by combining multiple triggers (T1 to Tn). In the figure, ◯ is used as a symbol for indicating the connection relation of the product of triggers. This coupling relationship means that when all the transitions that are trigger sources occur at the same time, the specific transition (PA 1 → P
A 2 ) is forced to be executed, and it conforms to the time stipulation of the execution of the transition by the trigger described above with reference to FIG. Therefore, the combined trigger T'is called a combined trigger and is treated in the same manner as the above-mentioned trigger.

〈複数のトリガとフラグの積〉 第11図は1つのトリガTと複数のフラグF1〜Fnの結合
によつて特定の遷移(PA1→PA2)の実行時点を規定した
例を示す図で、ここではトリガとフラグの積の結合を示
す記号として○を使用している。
<Product of a plurality of triggers and flags> FIG. 11 is a diagram showing an example in which an execution point of a specific transition (PA 1 → PA 2 ) is defined by combining one trigger T and a plurality of flags F1 to Fn. , Here, ○ is used as a symbol indicating the combination of the product of the trigger and the flag.

この結合関係は、これらのフラグF1〜Fnの発生元であ
る全ての制御状態が実行中において、これらのトリガT
の発生元である遷移(PAx→PAy)が発生した時点での
み、これらのフラグと関係付けられている遷移の実行
(PA1→PA2)が許可されることを示している。
This coupling relationship is such that these triggers T are generated when all the control states that are the sources of these flags F1 to Fn are in execution.
It indicates that the execution of the transition (PA 1 → PA 2 ) associated with these flags is permitted only when the transition (PA x → PA y ) that is the generation source of the occurs.

〈任意個のフラグとトリガの和〉 第12図は特定の遷移の実行タイミングを規定するた
め、同一の遷移に任意個のフラグ・合成フラグ・トリガ
・合成トリガ等を用いた例を示す図で、ここではこれら
各条件のうち最も速く遷移の実行が行われる時点で遷移
の実行が発生する。この様な結合関係をフラグやトリガ
の和と呼ぶ。この結合関係を示すための記号として、こ
こでは時間的制約を与える遷移に、フラグ・合成フラグ
・トリガ・合成トリガを、必要なだけ並列に接続するこ
とで表現する。
<Sum of arbitrary number of flags and triggers> Figure 12 is a diagram showing an example of using arbitrary number of flags, synthesis flags, triggers, synthesis triggers, etc. for the same transition in order to define the execution timing of a specific transition. Here, the execution of the transition occurs at the time when the transition is executed fastest among these conditions. This kind of connection is called the sum of flags and triggers. As a symbol for indicating this coupling relationship, here, a flag, a synthesis flag, a trigger, and a synthesis trigger are connected in parallel as much as necessary to a transition that gives a time constraint.

第13図はこの実施例におけるシステム仕様記憶部120
のフアイル作成及びRT、URTフアイルの作成処理を示す
フローチヤートで、このフローチヤートの説明は後述す
る。
FIG. 13 shows the system specification storage unit 120 in this embodiment.
This is a flow chart showing the process of creating the file and the process of creating the RT and URT files. The description of this flow chart will be given later.

[仕様定義の具体例の説明(第13図〜第17図)] 第14図(A)は前述の実時間システムの仕様記述方式
に基づいて、システムの仕様を定義した一例を示す図
で、温度センサ、クーラ、間欠タイマの3つのユニツト
からなるサーモスタツトの仕様を定義したものである。
以下第14図(A)で定義されたサーモスタツトの動作を
説明する。
[Explanation of Specific Example of Specification Definition (FIGS. 13 to 17)] FIG. 14 (A) is a diagram showing an example in which system specifications are defined based on the specification description method of the real-time system described above. It defines the specifications of a thermostat consisting of three units: temperature sensor, cooler, and intermittent timer.
The operation of the thermostat defined in FIG. 14 (A) will be described below.

温度センサのシーケンスでは、電源投入後直ちに上限
温度待ちの状態に入り、上限温度に達すると下限温度待
ちの状態に遷移し、それをフラグ41でクーラのシーケン
スに知らせている。状態S2で下限温度に達すると、クー
ラに対してトリガ42(強制終了信号)を送出し、再び上
限温度待ちの状態S1に遷移し、以下この動作を繰り返
す。
In the sequence of the temperature sensor, the state of waiting for the upper limit temperature is entered immediately after the power is turned on, and when the upper limit temperature is reached, a transition is made to the state of waiting for the lower limit temperature, which is notified to the cooler sequence by the flag 41. When the lower limit temperature is reached in the state S2, the trigger 42 (forced end signal) is sent to the cooler, the state transitions to the upper limit temperature waiting state S1 again, and this operation is repeated.

一方、クーラのシーケンスは、電源投入後直ちにオフ
状態C1になるが、温度センサのシーケンスが下限温度待
ちの状態の間(フラグ41がオンのとき)に、タイマが動
作時間の時計を開始する(トリガ43入力)と、クーラは
オン状態C2に遷移する。その後、温度センサのシーケン
スが上限温度待ち状態に遷移するか、もしくは動作時間
の計時が終了する(トリガ44入力)により、クーラはオ
フ状態C1に戻り、以下この動作を繰り返し実行する。
On the other hand, the cooler sequence is in the off state C1 immediately after the power is turned on, but while the sequence of the temperature sensor waits for the lower limit temperature (when the flag 41 is on), the timer starts the clock of the operating time ( When the trigger 43 is input), the cooler transitions to the on state C2. After that, when the sequence of the temperature sensor transits to the upper limit temperature waiting state or the measurement of the operation time ends (trigger 44 input), the cooler returns to the off state C1, and this operation is repeatedly executed.

また、間欠タイマのシーケンスでは、電源投入後より
停止時間の計時状態T1、動作時間の計時状態T2を繰り返
して実行し、各々の終了時にクーラのシーケンスに対し
てそれぞれトリガ43あるいは44を出力している。
In addition, in the intermittent timer sequence, after the power is turned on, the stop time counting state T1 and the operating time counting state T2 are repeatedly executed, and the trigger 43 or 44 is output to the cooler sequence at the end of each. There is.

以下の説明では簡単のため、第14図(B)に示すよう
に、各シーケンスの制御状態をS1、S2、C1…のように定
義する。
For the sake of simplicity in the following description, the control state of each sequence is defined as S1, S2, C1, ... As shown in FIG. 14 (B).

次に、第14図で定義された動作をもとに第13図のフロ
ーチヤートを説明する。
Next, the flow chart of FIG. 13 will be described based on the operation defined in FIG.

まず、ステツプS1でオペレータは入出力装置10によ
り、仕様シヤート編集部100を用いて第14図のようにシ
ステムの仕様を定義する。ステツプS2では定義された仕
様を基に、コード変換部200によりUST,IST,SRTフアイル
を作成する。第15図(A),(B),(C)はそれぞれ
第14図(A)を基に作成したUST,IST,SRTフアイルの内
容例を示す図である。
First, at step S1, the operator uses the input / output device 10 to define the system specifications as shown in FIG. 14 using the specification chart editing unit 100. In step S2, the UST, IST, SRT file is created by the code conversion unit 200 based on the defined specifications. FIGS. 15 (A), (B), and (C) are diagrams showing examples of the contents of the UST, IST, and SRT files created based on FIG. 14 (A), respectively.

第15図(A)は前制御状態と後制御状態とを表したUS
Tフアイルの内容例を示す図で、第15図(B)はシーケ
ンスの制約テーブル(SRTフアイル)、そして第15図
(C)は初期状態テーブル(ISTフアイル)1120の内容
例を示す図である。
FIG. 15 (A) is a US showing the front control state and the rear control state.
FIG. 15 (B) is a diagram showing an example of contents of the T file, FIG. 15 (B) is a diagram showing an example of contents of the sequence constraint table (SRT file), and FIG. 15 (C) is a diagram showing an example of contents of the initial state table (IST file) 1120. .

第15図(B)から明らかなように、50はクーラがオフ
状態C1からオン状態C2に遷移する条件を示しており、こ
れより温度センサが下限温度待ち状態S2で、タイマがT1
から動作時間の計時T2に遷移するときのみC1からC2への
遷移が実行されることがわかる。また、51、52で示され
たように、クーラの停止(C2→C1の遷移)は下限温度待
ちS2の終了(S2→S1)あるいは動作時間の計時の終了
(T2→T1)によつて開始される。第15図(C)はISTフ
アイル1120の内容例を示しており、初期状態ではS1、C
1、T1である。
As is clear from FIG. 15 (B), 50 indicates the condition in which the cooler makes a transition from the off state C1 to the on state C2. From this, the temperature sensor is in the lower limit temperature waiting state S2, and the timer is T1.
It can be seen that the transition from C1 to C2 is executed only when the transition from the operating time to T2 occurs. Also, as indicated by 51 and 52, the cooler is stopped (C2 → C1 transition) by the end of the lower limit temperature waiting S2 (S2 → S1) or the end of the operation time measurement (T2 → T1). To be done. FIG. 15 (C) shows an example of the contents of the IST file 1120. In the initial state, S1 and C
1, T1.

次にステツプS3に進み、ワーキングメモリ20上に記憶
されている現システム状態を基に、この現システム状態
から遷移できる可能性のある次システム状態候補を、US
Tフアイル1120の情報を基に選び出す。仮に、現システ
ム状態が(S1,C1,T1)であれば、第15図(A)に示した
USTより、C1からC2、またS1からS2への遷移が可能なの
で、(S1,C2,T1)、(S2,C1,T1)等が次システム状態候
補として挙げられる。ステツプS4ではステツプS3で列挙
された次システム状態候補が、本当に現システム状態か
ら遷移可能であるかを、第15図(B)に示すSRTフアイ
ルの情報を基に判断し、遷移可能であればシステム状態
の順序関係記憶部であるSSTフアイル1200にシステム状
態の順序関係として追加する。
Next, in step S3, based on the current system state stored in the working memory 20, the next system state candidate that may possibly transit from this current system state is
Select based on the information in T-file 1120. If the current system status is (S1, C1, T1), it is shown in Fig. 15 (A).
Since the transition from C1 to C2 and from S1 to S2 is possible from UST, (S1, C2, T1), (S2, C1, T1), etc. are listed as candidates for the next system state. At step S4, it is judged whether the next system state candidates listed at step S3 can really transit from the current system state based on the information of the SRT file shown in FIG. 15 (B). An order relation of system states is added to the SST file 1200, which is an order relation storage unit of system states.

これにより上述した例に基づき(S1,C1,T1)から(S
1,C2,T1)へは、SRT1130で規定されているので遷移でき
ないが、(S1,C1,T1)から(S2,C1,T1)や(S1,C1,T2)
は特にSRT1200で規定されていないため、遷移すること
ができる。このようにして、SSTフアイル1200に、例え
ば(S1,C1,T1)と(S2,C1,T1)の組等をそれぞれ前シス
テム状態、後システム状態として登録する。
Thus, based on the above example, (S1, C1, T1) through (S
1, C2, T1) cannot be transited because it is defined by SRT1130, but from (S1, C1, T1) to (S2, C1, T1) and (S1, C1, T2)
Is not specified in SRT1200, so it can transition. In this way, for example, a set of (S1, C1, T1) and (S2, C1, T1) is registered in the SST file 1200 as the front system state and the rear system state, respectively.

第16図はこのようにして作成したSSTフアイル1200の
一例を示す図であり、第16図(A)は初期システム状態
からの到達可能なシステム状態を示している。第16図
(B)はこうして作成されたSSTフアイル1200の一部を
示す図である。
FIG. 16 is a diagram showing an example of the SST file 1200 created in this way, and FIG. 16 (A) shows a system state that can be reached from the initial system state. FIG. 16 (B) is a view showing a part of the SST file 1200 thus created.

ステツプS5ではシステムにおける到達可能なシステム
状態の全てをチエツクしたかを調べ、全てチエツクして
いればステツプS6に進むが、まだ調べていないシステム
状態があれば、それを現システム状態としてステツプS3
以降の処理を繰り返し実行する。例えば第16図(A)の
状態では、後システム状態(到達可能なシステム状態)
のうち、まだ(S1,C1,T2),(S2,C1,T1)及び(S2,C1,
T2)の次状態を調べていないことがわかるので、これら
の状態を現システム状態としてステツプS3以降の処理を
繰り返し、最終的に第16図(B)に示すSSTフアイル120
0を作成する。
In step S5, it is checked whether all reachable system states in the system are checked, and if all are checked, the process proceeds to step S6, but if there is a system state that has not been checked yet, it is set as the current system state in step S3.
Repeat the following processing. For example, in the state of FIG. 16 (A), the rear system state (reachable system state)
Of these, (S1, C1, T2), (S2, C1, T1) and (S2, C1,
Since it is understood that the next state of T2) has not been examined, these states are set as the current system state, and the processes from step S3 onward are repeated until finally the SST file 120 shown in FIG. 16 (B) is reached.
Create 0.

ステツプS6では、SSTフアイル1200の情報を基に、ス
テツプS1で定義した仕様に基づくシステムの動作状態を
表す動的状態図1300を作成する。第17図は第16図(B)
に示したSSTフアイル1200をもとに作成された、第14図
(A)のサーモスタツトの動作を表した動的状態図であ
る。
In step S6, a dynamic state diagram 1300 representing the operating state of the system based on the specifications defined in step S1 is created based on the information in SST file 1200. Figure 17 is Figure 16 (B)
FIG. 15 is a dynamic state diagram showing the operation of the thermostat of FIG. 14 (A) created based on the SST file 1200 shown in FIG.

こうして作成された動的状態図は、ステツプS7で入出
力装置10のCRT等に表示される。
The dynamic state diagram created in this way is displayed on the CRT or the like of the input / output device 10 in step S7.

[処理A〜Bの説明(第18図〜第21図)] 第18図は第13図のフローチヤートにおける処理A及び
処理Bの実行時のおけるワーキングメモリ20のメモリ構
成例を示す図で、このワーキングメモリ20には第18図
(A)に示すデータエリアと、第18図(B)に示すスタ
ツクエリアとの2つの部分に大別される。
[Explanation of Processes A to B (FIGS. 18 to 21)] FIG. 18 is a diagram showing a memory configuration example of the working memory 20 at the time of executing the processes A and B in the flow chart of FIG. The working memory 20 is roughly divided into two parts, a data area shown in FIG. 18 (A) and a stack area shown in FIG. 18 (B).

データエリアには、ポインタ格納領域A[ ]、ポイ
ンタ一時格納領域A′[ ]、ユニツト状態格納領域D
[ ]、現システム状態格納領域X[ ]、後システム
状態の候補状態を記憶する次システム状態候補格納領域
Y[ ]、カウンタi、カウンタjが設けられている。
The data area includes a pointer storage area A [], a pointer temporary storage area A '[], and a unit state storage area D.
[], A current system state storage area X [], a next system state candidate storage area Y [] for storing a candidate state of a post system state, a counter i, and a counter j are provided.

次に、第13図のフローチヤートにおける処理A、処理
Bの部分に関する詳細な説明を第14図のサーモスタツト
の場合で行う。
Next, a detailed description of processing A and processing B in the flow chart of FIG. 13 will be given in the case of the thermostat of FIG.

[処理Aの説明(第19図、第20図)] 第19図(A)(B)は処理Aの一例を示すフローチヤ
ートである。この処理Aは、現在システム状態とUSTフ
アイル1110から、次のシステム状態候補を全て抽出し、
そのうち次のシステム状態として実際に取得るものをSR
Tフアイル1130を参照して選択し、SSTフアイル1200に登
録するものである。この処理Aの実現方法としては、 (1) すべての次システム状態候補を挙げ、その後に
それらすべてについて遷移の可能性を判断する。
[Description of Process A (FIGS. 19 and 20)] FIGS. 19A and 19B are flow charts showing an example of the process A. This process A extracts all the next system state candidates from the current system state and the UST file 1110,
SR that is actually acquired as the next system state
The T file 1130 is referred to and selected and registered in the SST file 1200. As a method of realizing this processing A, (1) all the next system state candidates are listed, and then the transition possibility is judged for all of them.

(2) 次システム状態候補を1つ挙げ、それについて
の遷移の可能性を判断するという動作を次システム状態
候補がなくなるまで繰り返す方法。
(2) A method of repeating the operation of listing one next system state candidate and determining the possibility of transition for the next system state candidate until there is no next system state candidate.

の2つの方法が考えられるが、メモリの効率を考えてこ
こでは(2)の方法について詳説する。
There are two possible methods, but in consideration of memory efficiency, the method (2) will be described in detail here.

処理Aの開始時点では、ワーキングメモリ20のデータ
エリアの現システム状態X[ ]のみが初期化されてお
り、ワーキングメモリ20の各格納領域の最後には、デリ
ミタとして“EOD"が格納されている。また、SSTフアイ
ル1200の内容は、第20図(C)に示すようであつたもの
とする。
At the start of the process A, only the current system state X [] of the data area of the working memory 20 is initialized, and “EOD” is stored as a delimiter at the end of each storage area of the working memory 20. . The contents of the SST file 1200 are as shown in FIG. 20 (C).

第19図のフローチヤートを説明すると、まずステツプ
S11において、現システム状態X[ ]に格納されてい
る現在実行中のユニツトごとの各制御状態を調べる。こ
れら各制御状態のうちには、次の制御状態に遷移するこ
となく現状態に留まる場合があるため、現制御状態をユ
ニツト状態格納領域D[ ]に格納する。また、各ユニ
ツトの現制御状態が終了した時点で次の制御状態に遷移
する場合等があるため、USTフアイル1110を基に現制御
状態を前制御状態とする後制御状態をワーキングメモリ
20のユニツト状態格納領域D[ ]に格納する。その
際、各ユニツト毎にその先頭アドレスをポインタ格納領
域A[ ]に格納する。この様子を示したのが第21図で
ある。
To explain the flow chart of FIG. 19, first, the step
At S11, the control states stored in the current system state X [] for each unit currently being executed are checked. Among these control states, the current control state may be stored in the unit state storage area D [] because it may remain in the current state without transitioning to the next control state. In addition, when the current control state of each unit ends, it may transition to the next control state. Therefore, based on the UST file 1110, the current control state is set as the pre-control state.
It is stored in 20 unit state storage areas D []. At that time, the head address of each unit is stored in the pointer storage area A []. This is shown in FIG. 21.

ステツプS12ではポインタ格納領域A[ ]の内容を
ポインタ一時格納領域A′[ ]にコピーし、ステツプ
S13でカウンタiを“0"に初期化し、ステツプS14ではカ
ウンタiをインクリメントしながらポインタ一時格納領
域A′[ ]のポインタの指す値を次システム状態候補
としてY[ ]にコピーする。例えば、第20図(A)に
示すようにポインタA′[ ]={D+0,D+3,D+6}
であつたとすると、次システム状態候補格納領域Y
[ ]には(S2,C1,T2)がコピーされることになる。
In step S12, the contents of the pointer storage area A [] are copied to the pointer temporary storage area A '[], and the step is executed.
In step S13, the counter i is initialized to "0", and in step S14, the value pointed by the pointer in the pointer temporary storage area A '[] is copied to Y [] as the next system state candidate while incrementing the counter i. For example, as shown in FIG. 20 (A), pointer A '[] = {D + 0, D + 3, D + 6}
Then, the next system state candidate storage area Y
(S2, C1, T2) will be copied to [].

ステツプS15では、A′[ ]内のポインタをインク
リメントして次の次システム状態候補を指すようにし、
ステツプS16でカウンタjを“0"に初期化する。ステツ
プS17では現システム状態の格納領域X[ ]に格納さ
れている。現システム状態の全てを調べ終るまでステツ
プS17以降を繰り返し実行する。現システム状態格納領
域X[ ]より“EOD"を検出して調べ終つたことが検知
できると、X[ ],Y[ ]をそれぞれSSTの前システ
ム状態、後システム状態に書き込む。そして、次システ
ム状態Y[ ]をスタツクにPUSH(格納)してステツプ
S21に進む。
In step S15, the pointer in A '[] is incremented to point to the next next system state candidate,
At step S16, the counter j is initialized to "0". In step S17, it is stored in the storage area X [] of the current system state. Steps S17 and after are repeatedly executed until all the current system states are checked. When "EOD" is detected from the current system state storage area X [] and it can be detected that the inspection has been completed, X [] and Y [] are written in the pre-system state and the post-system state of SST, respectively. Then, push the next system state Y [] to the stack and store it.
Proceed to S21.

一方、ステツプS17でX[ ]に格納されている現シ
ステム状態があるときはステツプS18に進み、カウンタ
jを用いてX[ ],Y[ ]から対応する一対の制御状
態(PA)を選び出し、それらをそれぞれ前制御状態、後
制御状態とする遷移がSRTフアイル1130に登録されてい
るかどうか調べ、登録されていなければカウンタjをイ
ンクリメントしてステツプS17に戻る。
On the other hand, when there is the current system state stored in X [] at step S17, the process proceeds to step S18, and the counter j is used to select a corresponding pair of control states (PA) from X [] and Y []. It is checked whether or not the transitions that make them the pre-control state and the post-control state are registered in the SRT file 1130, and if they are not registered, the counter j is incremented and the process returns to step S17.

ステツプS18でSRTフアイル1130に遷移が登録されてい
るとステツプS19に進み、X[ ]に登録されている現
制御状態からY[ ]の次制御状態への制約条件が満足
しているかをみる。条件が満足されていなければjを+
1してステツプS17に戻るが、条件が満足されていれば
ステツプS20に進み、これ以外にX[ ]の現制御状態
を前制御状態とし、Y[ ]の次制御状態を後制御状態
とする遷移がSRTフアイル1130に登録されているかをみ
る。
If a transition is registered in the SRT file 1130 in step S18, the flow advances to step S19 to check if the constraint condition from the current control state registered in X [] to the next control state of Y [] is satisfied. If the condition is not satisfied, add j
Then, the process returns to step S17, but if the conditions are satisfied, the process proceeds to step S20. In addition, the current control state of X [] is set to the pre-control state, and the next control state of Y [] is set to the post-control state. See if the transition is registered in SRT file 1130.

SRTフアイル1130にあるときはステツプS19に戻るが、
なければステツプS21に進み、カウンタiを用いてX
[ ]を現システム状態とした場合の次システム状態候
補すべてを調べ終えたのかどうか判断し、調べ終えてな
ければステツプS13に戻る。
When in SRT file 1130, return to step S19,
If not, the process proceeds to step S21 and X is set using the counter i.
It is judged whether all the next system state candidates when [] is set as the current system state have been checked, and if not checked, the process returns to step S13.

[処理Bの説明(第21図)] 第21図は、第13図の処理Bの一例を示すフローチヤー
トである。この処理BではSSTフアイル1200が作成され
たかどうかを判断している。
[Explanation of Process B (FIG. 21)] FIG. 21 is a flow chart showing an example of the process B of FIG. In this processing B, it is determined whether the SST file 1200 has been created.

まずステツプS31で第21図(B)に示すスタツクエリ
アが空かどうか判断し、空であればSSTフアイル1200の
作成が終了したものと判断して処理を終える。スタツク
が空でなければステツプS32に進み、スタツクエリアの
スタツクポインタSPが指示しているスタツクから1つの
データを取り出し(POP)、現システム状態としてX
[ ]に格納する。そして、ステツプS33では現システ
ム状態X[ ]が、SSTフアイル1200の前システム状態
として既に登録されているかどうか、つまり、それ以前
に既に調べ終えているかどうか判断し、SSTフアイル120
0の前システム状態に登録されていればステツプS31に戻
る。ステツプS33でSSTフアイル1200の前システム状態と
して登録されていなければ、まだSSTフアイル1200の作
成は終了していないと判断して第13図の処理Aに戻る。
First, in step S31, it is determined whether or not the stack area shown in FIG. 21 (B) is empty. If it is empty, it is determined that the SST file 1200 has been created, and the processing is ended. If the stack is not empty, the process proceeds to step S32, one data is taken out from the stack pointed to by the stack pointer SP in the stack area (POP), and X is set as the current system state.
Store in []. Then, in step S33, it is determined whether or not the current system state X [] is already registered as the previous system state of the SST file 1200, that is, whether or not the examination has already been completed before that, and the SST file 120
If the previous system state of 0 is registered, the process returns to step S31. If it is not registered as the previous system state of the SST file 1200 in step S33, it is judged that the creation of the SST file 1200 is not completed yet, and the process returns to the process A of FIG.

以上説明したようにこの実施例によれば、システムの
取り得る全システム状態を確認することができ、 記述した仕様が意図したように定義されているかど
うかを知ることができるため、仕様の定義を効率的に行
うことができる。
As described above, according to this embodiment, it is possible to confirm all possible system states of the system, and it is possible to know whether the described specifications are defined as intended. It can be done efficiently.

システムの開発初期の仕様定義の段階で仕様の評価
ができるため、仕様の修正、しいてはソフトウエアの開
発に要するコストを低減することができる。
Since the specifications can be evaluated at the stage of specification definition in the early stage of system development, the cost required for modifying the specifications and eventually for developing the software can be reduced.

[発明の効果] 以上説明したように本発明によれば、複数の処理要素
を含むシステムにおいて、各処理要素の取り得る状態と
該状態の遷移順序と、遷移の条件となる他の処理要素に
おける状態もしくは状態の遷移とに基づいて、システム
状態の遷移が把握可能な動作状態図が作成できるという
効果がある。
[Effects of the Invention] As described above, according to the present invention, in a system including a plurality of processing elements, the possible states of each processing element, the transition order of the states, and other processing elements that are conditions for transition There is an effect that it is possible to create an operation state diagram in which transitions of system states can be grasped based on states or state transitions.

【図面の簡単な説明】[Brief description of drawings]

第1図は実施例のシステムの概略構成を示すブロツク
図、 第2図は状態とその遷移を示す図、 第3図はフラグの出力例を示す図、 第4図は状態の遷移とフラグ及びトリガの関係を示す
図、 第5図は第2図のユニツトbよりユニツトaへのフラグ
の出力例を示す図、 第6図はフラグの状態と遷移の実行との関係を示す図、 第7図はユニツトaよりユニツトbへのトリガ出力と遷
移の状態を示す図、 第8図はトリガの状態と遷移の実行との関係を示す図、 第9図(A)(B)は複数のフラグの結合を示す図、 第10図(A)(B)は複数のトリガの結合を示す図、 第11図は複数のフラグとトリガとの結合を示す図、 第12図は複数のフラグと複数のトリガとの結合を示す
図、 第13図はこの実施例におけるフアイル作成処理を示すフ
ローチヤート、 第14図(A)(B)はこの実施例における仕様定義の例
を示す図、 第15図(A)〜(C)はそれぞれUST、SRT、ISTフアイ
ル例を示す図、 第16図(A)(B)はSSTフアイルのデータ例を示す
図、 第17図はこの実施例における動的状態を示す図、 第18図(A)(B)はワーキングメモリのメモリ構成例
を示す図、 第19図は処理Aの詳細動作を示すフローチヤート、 第20図(A)(B)は処理A実行後のワーキングメモリ
のメモリ状態を示す図、 第20図(C)はSSTフアイルの内容例を示す図、そして 第21図は処理Bの詳細を示すフローチヤートである。 図中、1……制御状態、2……遷移、3……フラグ、4
……トリガ、10……入出力装置、20……ワーキングメモ
リ、100……仕様編集部、110……データベース、120…
…システム仕様記憶部、200……コード変換部、300……
次状態候補選出部、400……遷移状態識別部、500……SS
T作成終了識別部、600……動的状態図作成部、700……
動的状態図表示部、1000……仕様チヤート、1110……US
T(Unit Sequence Table)フアイル、1120……IST(Ini
tial State Table)フアイル、1130……SRT(System Re
straint Table)フアイル、1200……SST(System Seque
nce Table)フアイル、1300……動的状態図記憶部であ
る。
FIG. 1 is a block diagram showing a schematic configuration of the system of the embodiment, FIG. 2 is a diagram showing states and their transitions, FIG. 3 is a diagram showing an output example of flags, and FIG. 4 is a state transition and flags. FIG. 5 is a diagram showing a relationship of triggers, FIG. 5 is a diagram showing an example of outputting a flag from the unit b to the unit a in FIG. 2, and FIG. 6 is a diagram showing a relation between the state of the flag and execution of transition. The figure shows the trigger output from the unit a to the unit b and the state of transition, FIG. 8 shows the relationship between the trigger state and the execution of transition, and FIGS. 9 (A) and (B) show a plurality of flags. FIG. 10 (A) and (B) are diagrams showing the combination of a plurality of triggers, FIG. 11 is a diagram showing the combination of a plurality of flags and triggers, and FIG. 12 is a plurality of flags and a plurality of triggers. And FIG. 13 is a flow chart showing a file making process in this embodiment. FIGS. 14 (A) and (B) are diagrams showing an example of specification definition in this embodiment, FIGS. 15 (A) to (C) are diagrams showing UST, SRT, and IST file examples, respectively, and FIG. 16 (A). ) (B) is a diagram showing an example of SST file data, FIG. 17 is a diagram showing a dynamic state in this embodiment, and FIGS. 18 (A) and (B) are diagrams showing a memory configuration example of a working memory. 19 is a flow chart showing the detailed operation of the process A, FIGS. 20 (A) and (B) are diagrams showing the memory state of the working memory after the process A is executed, and FIG. 20 (C) is an example of the contents of the SST file. FIG. 21 and FIG. 21 are flow charts showing details of treatment B. In the figure, 1 ... Control state, 2 ... Transition, 3 ... Flag, 4
...... Trigger 10 Input / output device 20 Working memory 100 Specification editing unit 110 Database 120
… System specification storage unit, 200 …… Code conversion unit, 300 ……
Next state candidate selection unit, 400 ... Transition state identification unit, 500 ... SS
T Completion identification section, 600 ... Dynamic state diagram creation section, 700 ...
Dynamic status diagram display, 1000 …… Specification chart, 1110 …… US
T (Unit Sequence Table) file, 1120 …… IST (Ini
tial State Table) File, 1130 …… SRT (System Re
straint table) file, 1200 ...... SST (System Seque
nce Table) File, 1300 ... Dynamic state diagram storage unit.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G06F 17/50 9191−5H G06F 15/60 360 P B41J 3/00 M (56)参考文献 特開 昭60−178795(JP,A) 特開 昭61−49236(JP,A) 特開 昭62−208171(JP,A) 特開 昭63−167932(JP,A)─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Internal reference number FI Technical display location G06F 17/50 9191-5H G06F 15/60 360 P B41J 3/00 M (56) References JP-A-60-178795 (JP, A) JP-A-61-49236 (JP, A) JP-A-62-208171 (JP, A) JP-A-63-167932 (JP, A)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】システムに含まれる複数の処理要素の各処
理要素につき、取り得る状態と該状態の遷移順序とを記
憶する要素状態記憶手段と、 前記各処理要素の状態の遷移につき、該遷移の条件とな
る他の処理要素における状態もしくは状態の遷移を記憶
する遷移条件記憶手段と、 前記各処理要素の状態の組み合わせを前記システムのシ
ステム状態とし、与えられたシステムの初期状態を初期
値として、現在のシステム状態を更新記憶する現システ
ム状態記憶手段と、 該現システム状態記憶手段に記憶された現在のシステム
状態と、前記要素状態記憶手段に記憶された各処理要素
の取り得る状態と該状態の遷移順序とに基づいて、次の
システム状態の候補を作成する候補作成手段と、 該候補作成手段により作成された次のシステム状態の各
候補へ、前記現システム状態記憶手段に記憶された現在
のシステム状態から遷移可能か否かを判定する判定手段
と、 該判定手段により遷移可能と判定された次のシステム状
態の候補を該状態の遷移順序と共に記憶するシステム状
態記憶手段と、 前記現システム状態記憶手段に、前記判定手段により遷
移可能と判定された次のシステム状態の候補を新たな現
在のシステム状態として更新記憶するとともに、前記候
補作成手段による次のシステム状態の候補の作成を繰り
返すように制御する制御手段と、 前記システム状態記憶手段の記憶内容に基づいて、前記
システムの動作状態図を作成する状態図作成手段と、 を有することを特徴とする動作予測装置。
1. An element state storage means for storing a possible state and a transition order of the state for each processing element of a plurality of processing elements included in a system, and a transition for each state transition of each processing element. Transition condition storage means for storing a state or a state transition in another processing element which is a condition of, and a combination of the states of the respective processing elements as the system state of the system, and the initial state of the given system as the initial value. A current system state storage unit that updates and stores the current system state; a current system state stored in the current system state storage unit; and a possible state of each processing element stored in the element state storage unit; Candidate creating means for creating a candidate for the next system state based on the transition order of the states, and each candidate for the next system state created by the candidate creating means. In addition, the determination means for determining whether or not the current system state stored in the current system state storage means is transitionable, and the candidate for the next system state determined to be transitionable by the determination means is the state A system state storage means for storing together with a transition order; and a candidate for the next system state determined to be transitable by the determination means as a new current system state in the current system state storage means, and the candidate is also stored. Control means for controlling to repeat the creation of the next system state candidate by the creating means; and a state diagram creating means for creating an operation state diagram of the system based on the stored contents of the system state storing means. A motion prediction device characterized by the above.
JP63200161A 1988-08-12 1988-08-12 Motion prediction device Expired - Fee Related JPH083729B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63200161A JPH083729B2 (en) 1988-08-12 1988-08-12 Motion prediction device
US08/193,645 US5584019A (en) 1988-08-12 1994-02-07 Apparatus and method for predicting the operation of a system in which a plurality of individual processing elements are operated in parallel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63200161A JPH083729B2 (en) 1988-08-12 1988-08-12 Motion prediction device

Publications (2)

Publication Number Publication Date
JPH0250204A JPH0250204A (en) 1990-02-20
JPH083729B2 true JPH083729B2 (en) 1996-01-17

Family

ID=16419802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63200161A Expired - Fee Related JPH083729B2 (en) 1988-08-12 1988-08-12 Motion prediction device

Country Status (1)

Country Link
JP (1) JPH083729B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0646821B2 (en) * 1984-02-24 1994-06-15 富士通株式会社 State transition diagram creation processing method
JPS6149236A (en) * 1984-08-16 1986-03-11 Fujitsu Ltd Automatic production system for transition chart of internal state
JPS62208171A (en) * 1986-03-10 1987-09-12 Hitachi Ltd Automatic logical device design device
JPS63167932A (en) * 1986-12-29 1988-07-12 Toshiba Corp Dynamic flow chart generating and displaying system

Also Published As

Publication number Publication date
JPH0250204A (en) 1990-02-20

Similar Documents

Publication Publication Date Title
US5212635A (en) Method and apparatus for measurement of manufacturing technician efficiency
JPH05197556A (en) Expert system and explanation generating method for expert system
KR101029332B1 (en) Mobile software test device and method
JPH07105044A (en) Method and system for simulation of execution of computer program
US5940617A (en) Debugger for controlling execution of software installed in object to be controlled on the basis of state transition model, debugging method thereof, record medium thereof, and method for correlating function specifications and code addresses
JPH01270164A (en) Simulation system
US6606616B1 (en) Modified action rules
CN114090419B (en) Program testing method, system, device, electronic device and storage medium
JPH0250204A (en) motion prediction device
JPH0394331A (en) Device for controlling advancing state of software development
JPH1011116A (en) Data processor, simulation method, and recording medium
JPH0643801A (en) Processing system in simulator for training
JP3876959B2 (en) Sequence program simulation device
JP2581428B2 (en) Production simulation equipment
JP2012088933A (en) Software product line development support device, its method and its program
JP2000276224A (en) Inspection method and apparatus for control program and automatic generation method and apparatus for the inspection program
JP2005092609A (en) Sequence diagram display apparatus and sequence diagram display program
JPH09218804A (en) Software evaluation system
JPH07114485A (en) Simulation test system execution method
JPH1185252A (en) Plant simulation apparatus and method, and recording medium
JPH0281265A (en) Data maintenance method
JP2586799B2 (en) Memory buffer status check device managed by chain method
Denert Software engineering: experience and convictions
JPH06295295A (en) Simulator
JPH01255940A (en) On-line system software testing system

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees