JPH083762B2

JPH083762B2 - 抵抗式電気炉のためのサイリスタによる交流電力制御方法

Info

Publication number: JPH083762B2
Application number: JP61187853A
Authority: JP
Inventors: 宏白江; 信一白江
Original assignee: 白光電気株式会社
Priority date: 1986-08-12
Filing date: 1986-08-12
Publication date: 1996-01-17
Anticipated expiration: 2011-01-17
Also published as: JPS6344214A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、炉内抵抗発熱体の仕様に合わせて電力を供
給するための変圧器を具備する抵抗式電気炉を運用する
場合に適用される、サイリスタによる交流電力制御方法
に関するものである。

〔従来の技術〕

従来のサイリスタを用いた電力制御には、（１）点弧位相角を変える位相制御法、（２）３秒前後の制御周期で行う、電源のゼロクロス点
でスイッチングするサイクル制御法、が採用されていた。

前者の位相制御法では、交流電源系統に悪影響を及ぼ
す波形歪が生じ、また等価的な力率が悪化するなどの難
点があった。

また後者のサイクル制御法では、以下のような難点、
即ち、（１）出力精度の向上には、制御周期を大きくする必要
があるが、制御周期を大きくし、電気炉設定温度に対し
て追従温度の振れが大となる。実際的には３秒前後の比
較的長い制御周期を必要とする、（２）制御周期が３秒前後の場合では、制御周期内で制
御量を変えることができないため、アナログ制御信号に
対する応答速度が遅くなる、（３）電圧・電流・電力の実効値を検出する際に制御周
期の長さの振動分を除去するため、検出精度や検出速度
の向上が不十分である、（４）制御精度の向上のため、半波単位でオン・オフの
区切りを決めたり、制御周期の開始時期を電源の極性を
無視して制御すると、正確な正負一対の正弦波が得られ
ないので、負荷に変圧器が存在する場合、変圧器が前回
の制御サイクルの最後の励磁方向と、今回の励磁方向と
が同一となり、鉄心の磁束が飽和して過電流の発生する
事故が起きる、があることが知られている。

〔発明の課題〕

本発明の課題は、従来技術による位相制御法やサイク
ル制御法で上に述べた諸難点を解消し、特に鉄心を有す
る負荷整合変圧器を備えた抵抗式電気炉の運用に必要と
なる充分な精度を有し、かつ経済的な交流電力を制御す
る方法を提供することである。

〔課題を解決する手段〕

上記の課題は、この発明により、商用交流電源線路に
少なくとも一対の逆並列接続されたサイリスタTH₁，TH₂
と負荷整合変圧器20を介して接続されている抵抗発熱体
11を有する電気炉10を備え、炉内温度を検出する感熱体
12の検出信号と、温度設定器70で設定された目標温度に
相当する目標信号との差の値に応じて、０出力から最大
出力までの間の出力値に対応するアナログ制御信号Ａに
基づき、前記サイリスタTH₁，TH₂を制御する制御回路40
を設けた電気炉用の交流電力制御方法にあって、前記アナログ信号Ａを最大出力時に商用周波数に一致
させ、出力がより低くなると周波数も低くなり、所定制
御期間内で一様に分布する出力制御パルスB₁を発生し、商用電圧の正半波と負半波をそのゼロクロス点で立ち
上がりまたは立ち下がりエッジとなるそれぞれ正と負の
矩形波S₁，S₂に変換し、前記出力制御パルスB₁より遅く発生し、このパルスに
最も近い正半波のゼロクロス点を起点にして、隣合う正
・負半波の二つのゼロクロス点を含む期間に相当する第
一持続期間まで持続する対トリガー用のパルスＣを発生
し、前記対トリガー用のパルスＣと正半波パルスS₁の論理
積から90°より大きく180°より小さい位相差に相当す
る第二持続期間の正トリガパルスC₃，および対トリガ用
のーパルスＣと負半波パルスS₂の論理積から前記第二持
続期間負トリガパルスC₄を発生し、正負トリガパルスC₃，C₄をそれぞれ正および負方向の
サイリスタTH₁，TH₂のゲートに印加する、ことにより電気炉10を所望の温度に調整することより解
決されている。

本発明による他の有利な構成は、特許請求の範囲の従
属請求項に記載されている。

〔作用〕

本発明による上記方法では、従来のサイクル制御法の
ような特定の制御周期は設けていない。従って、与えら
れたアナログ制御信号０〜100％に対応して電圧−周波
数変換器（相隣合う２つの出力パルスの間隔がその間の
アナログ制御信号の平均値に反比例した電圧・周波数変
換回路であって、通常電圧・周波数変換器と呼ばれてい
るので、以後このように呼ぶ）により０〜50Hz（または
０〜60Hz）のパルス出力を得、その出力パルスの直後の
初期方向に定まった正負一対の１サイクル期間サイリス
タをオンして、ほぼ均等な間隔のオンオフの状態に分布
させ、アナログ制御信号の変化に応じて、任意の時点か
ら直ちに新しい均等間隔を持つオンオフ状態に移行する
ような交流電力制御が達成される。

更に、この発明の方法によれば、変圧器の鉄心中を流
れる磁束が飽和しないように、必ず同一方向から励磁
し、しかも変圧器の励磁電流の遅れに対して充分にサイ
リスタのターンオン時間を確保したサイリスタ駆動信号
を発生できる。

なお、この方法をそのまま実行すると、出力周波数が
10Hz前後において照明のちらつき（フリッカ）を生ずる
ことがあるので、電圧−周波数変換器の特性により、該
当周波数範囲の出力を除去している。

〔実施例〕

以下、実施例を示す添付図を参照して本発明を詳述す
る。

第１図は、本発明による交流電力制御方法におけるア
ナログ制御信号（目標出力を左端に％で示す）に対する
出力波形である。電源周波数は50Hzである。

第２図は、従来のサイクル制御法の場合のアナログ制
御信号（目標出力を同じように左端に％で示す）に対す
る出力波形である。横軸を時間軸とし、縦軸をアナログ
制御信号Ａの大きさに対応した出力波形を示すものであ
り、電源周波数は50Hzで制御周期が１秒の場合を示して
いる。この場合、制御周期内の平均電力を制御できる
が、前述のような難点がある。

第１図の本発明による制御法では、縦軸のアナログ制
御信号Ａの大きさに対応した出力波形を示すもので、フ
リッカ周波数帯除去の状態については図示していない。
第２図と比較して、出力波形の時間軸上の分布がはるか
に平均化されているため、電気炉内の温度が安定する。

なお、第１図のような出力波形を得る方法は、本発明
による方法以外に、例えば、第１図に示した出力パター
ンをメモリーに記憶させておき、アナログ制御信号の値
に応じて、対応する出力パターンを選択してサイリスタ
をスイッチングしも可能である。しかし、この場合、出
力精度の向上には大容量のメモリーが必要となり、また
アナログ制御信号が変化して新たなパターンに移行する
際に原理的に正確な制御が難しい。即ち、パターン移行
時における現況把握が困難であり、そのための判断機能
を付与する必要があり、前述の電圧−周波数変換に比較
して費用も高価なものになることは否めない。

第３図は、本発明による制御回路と抵抗式電気炉を運
転するための電源回路の構成の一例を示すもので、抵抗
式電気炉10は、熱源としての抵抗発熱体11,および炉内
の温度を検出する熱電対12を備えている。

負荷整合変圧器20は、抵抗式電気炉10へ電力を供給す
るための変圧器で、抵抗発熱体11の所要電力および抵抗
値から決まる適正な出力電圧を発生し、所要の電流容量
を有する。抵抗発熱体の仕様によっては、負荷整合変圧
器を介さずに逆並列接続されたサイリスタスイッチ30に
より制御される電源電圧を直接抵抗発熱体に供給するこ
とも可能である。しかし、高温の電気炉では、電気絶縁
強度が極端に低下するため、安全上の見地からも絶縁変
圧器としての負荷整合変圧器を介在させる方が望まし
い。

逆並列接続サイリスタ30は、炉内温度を所望値に制御
するために、電気炉10への供給電力を調整するための半
導体スイッチで、商用の交流電源を受けてスイッチング
した電圧・電流を負荷整合変圧器20に供給する。そのス
イッチング態様は、後述するように制御回路40で発生す
る制御信号による。

温度調節器60は、温度設定器70よりの信号SVを設定値
として、抵抗式電気炉の炉内温度θが設定値SVに追従す
るようにPID演算する。得られた制御量を０〜100％の電
気炉へ供給電力量を得るためのアナログ制御信号Ａの形
で制御回路40に出力する。

制御回路40は、温度調節器60からのアナログ制御信号
Ａに対応した電力を負荷に供給するために、逆並列接続
したサイリスタスイッチ30に対してサイリスタ駆動信号
Ｃ（G₁，G₂）を出力する。このとき負荷に供給される電
圧は、正負一対となった正弦波またはゼロ電圧で、正弦
波部分およびゼロ電圧部分は、可能な限り細分化されて
おり、時間軸上に均等に分布している。

また、第３図の接続によれば、逆並列接続サイリスタ
30と負荷整合変圧器20との間の信号を入力すると、実効
値変換回路80が接続されている。これは、後述するよう
に、電源周波数よりも低い所望出力に比例する周波数で
運転されるので、指示計器類は、指針が振動して安定な
読みが得られないことが多い。そのため、変圧器20へ供
給される電圧や電流を平滑化された実効値に変換して取
り扱う必要がある。この実効値変換回路80はこのような
機能を発揮するものである。

第４図は、制御回路40の概略ブロック図を示すもの
で、後述する第５図の詳細ブロック図に比して主たる機
能のみを記している。図において、出力演算回路41は、
アナログ制御信号Ａを入力とし、制御系の非直線性、境
界条件等を補正した出力を演算し、電圧−周波数変換回
路42は、与えられた信号から、その最大周波数が電源の
周波数（50Hzまたは60Hz）である周期パルスを発生させ
る。記憶回路としてのフリップフロップ43は、電圧−周
波数変換回路42の出力Ｂを、直後に発生する電源の正方
向へのゼロクロス点まで記憶している回路である。モノ
ステイブルマルチバイブレータM/M44は、１サイクルの
正負両方のサイリスタ駆動信号Ｃ（G₁，G₂）を発生させ
るために必要な時間にわたり信号を保持する。フリップ
フロップ43とモノステイブルマルチバイブレータM/M44
との中間のAND回路45は、電源同期パルス発生回路46を
一方の入力端子に受けて、ゼロクロス点の同期を得るも
のである。

第５図は、制御回路40の詳細ブロック図である。第４
図と同一部分には、同一参照符号が付してある。出力演
算回路41は、入力信号であるアナログ制御信号Ａに上限
電力設定値［α％］を乗算し、出力A₁をフリッカ周波数
帯除去回路49に伝達する。この回路の機能は、電気炉が
軽負荷で運転している時などに電気炉への供給電力を定
格電力まで上げることなく、制限した範囲内（０〜α
％）で制御したい時に使用される。その場合、アナログ
制御信号０〜100％は出力電圧０〜α％に対応する。フ
リッカ周波数帯域除去回路49は、入力A₁を出力A₂に変換
する回路で、大部分の入力値A₁に対して、A₁＝A₂である
が、入力A₁が除去対象周波数設定値（β）を中心とした
除去帯域幅（γ）の間にある時は、 A₂＝β±γ に固定される。また、A₁が（50Hz−β）を中心とした除
去帯域幅の間にあるきは、 A₂＝50Hz−β±γ に固定される。なお、第５図には、起動用の遅延動作継
電器50が配設され、電子部品で形成された各部の迅速な
信号伝達を、起動時に所定時間遅延させて、装置全体の
安全動作を確保している。

第６図は、第５図のフリッカ周波数帯除去回路49を拡
大したものである。この機能は、一般電力需要家の受電
容量に対して電気炉の消費電力が無視できない時に必要
となる。即ち、受電変圧器による電圧降下が電力需要家
の所内照明電源の電圧変動として現れたとき、10Hz前後
の電圧変動が人間の視覚に特に敏感に影響するのを防止
するものである。従って、βは通常10Hzに相当するA
₂（従ってA₁）の値が選定され、γは5Hz前後に選定され
る。ただし、照明電源の電圧変動が無視できる場合や、
電圧変動があっても複数台の電気炉が同時に運転される
場合等は、実用上γ＝０とできる。なお、抵抗式電気炉
の単独での容量は、通常500kVA程度であり、電力会社の
配電系統に電圧変動を与えることがないので、もし照明
電源用の受電変圧器が電気炉用の受電変圧器から分離さ
れていれば、γ＝０とできる。

電圧−周波数変換回路42は入力信号A₂の０〜100％に
対応して０〜50Hzまたは０〜60Hzの幅の狭いパルスB₁を
発生する。１つのパルスを出力してから次のパルスを出
力するまでの時間は、入力信号の積分値により定まるの
で、入力信号が変動している場合には、その間の入力信
号の平均値により出力周波数が決まると考えてよい。平
均的な電気炉の場合、熱容量が大きく、また温度検出用
の熱電対並びに熱電対出力用の増幅回路等の時間遅れの
ため、0.1秒程度では炉内温度θには殆ど影響が現れな
い。従って、電圧−周波数変換回路42の入力A₂も互いに
隣り合う２つの出力パルスの間では殆ど変動しない。こ
れにより、フリッカ周波数除去回路49の機能は出力周波
数を直接制御していないが、結果として希望周波数帯の
出力発生を禁止していることが理解できよう。電圧−周
波数変換回路42の詳細については、第７図および第８図
を参照して後述する。

なお、電圧−周波数変換回路42とフリップフロップ43
との間には、接点Ryが接続されているが、これは、第５
図に示した起動用の遅延動作継電器50のａ接点である。
通常の運転状態では、閉じている。

記憶回路としてのフリップフロップ43はＤ形フリップ
フロップで構成され、電圧−周波数変換回路42の出力B₁
の立ち上がりでオンとなり、モノステイブルマルチバイ
ブレータ44の出力信号Ｃの立ち上がりでオフとなる。

電源波形と同期をとるAND回路45は、フリップフロッ
プ43の出力B₂と、電源同期パルス発生回路46の出力の正
方向半波出力信号S₁を微分して得られるゼロクロス点S₁
^*との論理積B₃を出力する。モノステイブルマルチバイ
ブレータ44はAND回路45の出力B₃が一度オンとなると15m
sオン状態を継続する出力Ｃを発生する。この15msとい
う時間は60Hzの１サイクル時間（約16.7ms）より短く、
かつ50Hzの3/4サイクル時間（約15ms）より長い値であ
れば他の値でもよい。

電源同期パルス発生回路46は交流電源の正方向の半波
期間でオンとなる出力S₁負方向の半波期間でオンとなる
信号S₂を発生する。

第５図の最低周波数判定回路51はフリッカ周波数帯除
去回路49の出力A₂と最低周波数設定値δの値とを比較
し、A₂＞δのときに真となる信号B₀を発生する。この回
路の目的は、電圧−周波数変換回路42が積分機能を有す
ることから、入力値が非常に零に近いときにも、時間の
経過により何時かは１サイクルの出力に相当するレベル
となり、例えば0.001Hzのような実際上意味のない極低
周波数の出力が発生するので、このような出力を禁止す
るものである。

AND回路47aは、電源の正の半波を示す信号S₁とモノス
テイブルマルチバイブレータ44の出力Ｃと、そして最低
周波数判定回路51の出力B₀との３入力の論理積C₁を演算
出力する回路である。そしてこの出力C₁は、正方向に接
続されたサイリスタTH₁をオンするための信号となる。

AND回路47bは、電源の負の半波を示す信号S₂に対応す
る以外は、AND回路47aと同様である。この場合の出力C₂
は、負方向に接続されたサイリスタTH₂をオンするため
の信号となる。

モノステイブルマルチバイブレータ48aは、AND回路47
aの出力C₁が１度真の値（オン）になると、7msオン状態
を継続する出力C₃を発生する。この出力C₃は、通常オン
している遅延動作継電器50の接点Ryを通過し、信号絶縁
器52aの入力となる。この信号絶縁器52aは耐圧の低い制
御回路と、サイリスタを含む主回路との絶縁を行うもの
で、フォトカプラ等で構成できる。即ち、入力C₃と同一
波形の出力G₁を発生し、正方向に接続されているサイリ
スタTH₁を駆動する。

また、モノステイブルマルチバイブレータ48bおよび
信号絶縁器52bは負の半波に対応するもので、それぞれ
モノステイブルマルチバイブレータ48aおよび信号絶縁
器52aと同一機能を有する。なお、モノステイブルマル
チバイブレータ48aおよび48bの出力パルス幅の7msは、5
0Hzの1/4サイクル時間の5msよりも大きく、60Hzの1/2サ
イクル時間8.3msよりも小さい時間に設定される。これ
は、変圧器の励磁電流の遅れ（1/4サイクル）に対して
サイリスタのターンオフ電流が確立される時間を確保
し、サイリスタ駆動が遅れて次の半波にずれこむのを防
止するためにある。もし、サイリスタ駆動パルスが遅れ
て次の半波にずれこんでも、サイリスタが正常に接続さ
れている場合は、逆相であるため点孤しない。しかし、
第３図の電源回路の極性が、工事終了後の通電時に誤極
性接続されているような場合には、変圧器の半波励磁と
なるため過電流が流れる事故となり、危険である。

起動用の遅延動作継電器50は、前述のように機械式接
点を有する遅延動作形の継電器で制御回路用電源により
励磁され、一定時間後にオンとなる。この継電器50の接
点は、電圧−周波数変換回路42とフリップフロップ回路43
との間、モノステイブルマルチバイブレータ48aと信号絶縁
器52aとの間、モノステイブルマルチバイブレータ48bと信号絶縁
器52bとの間、の３箇所に使用されている。このような接点の使用によ
り、制御電源の確立途中にサイリスタ駆動信号が出力さ
れて負荷整合用変圧器20を半波励磁して大電流が流れる
事態を防止できる。

第７図は、電圧−周波数変換回路42の原理を示すブロ
ック図であり、第８図は、第７図各部の信号の関係を示
すタイムチャートである。入力信号A₂は、積分回路42a
で積分されて信号A₂₁となる。この信号A₂₁は、比較器42
bで周波数設定信号εと比較され、εより大きいと、信
号A₂₂は真（オン）となる。信号A₂₂が真（オン）となる
と、モノステイブルマルチバイブレータ42cはパルス幅2
0μｓのパルスB₁を発生する。このパルスB₁により積分
回路42aの積分値を０に復帰させる。従ってパルスB₁が
正の間に信号A₂₁とA₂₂は偽（オフ）にリセットされる。
上記の機能により電源周波数50Hzおよび60Hzに合わせて
εを変えて、信号A₁が100％の時に50Hzの出力が出るよ
うにも、または60Hzの出力が出るようにもできる。ま
た、出力B₁のパルス発生時点は電源のゼロクロス点と全
く無関係であり、隣り合う２つの出力B₁のパルスの間隔
はその間のA₂の平均値に正確に反比例していることが理
解できる。

第９図は、回路装置内各部の信号のタイムチャートで
ある。アナログ制御信号Ａは紙面スペースの関係上、時
間をつめて表示した。実際は、図示よりも長い時間を掛
けて変化するものである。ここに、各記号は以下のよう
に対応する。

E₁：電源電圧、S₁，S₂：電源同期パルス発生回路46の
正負出力、A:アナログ制御信号、B₀：最低周波数判定回
路51の出力、B₁：電圧−周波数変換回路42の出力、B₂：
フリップフロップ回路43の出力、B₃:AND回路45の出力、
C:モノステイブルマルチバイブレータ44の出力、C₁:AND
回路47aの出力、C₂:AND回路47bの出力、C₃（G₁）：モノ
ステイブルマルチバイブレータ48aの出力、C₄（G₂）：
モノステイブルマルチバイブレータ48bの出力、E₂：変
圧器の入力波形。

ここに示した実施例の回路装置を採用することによ
り、本発明による制御方法に有利に実施することができ
る。

【図面の簡単な説明】

第１図、本発明による交流電力制御方法の制御出力波
形、第２図、従来方法かかる交流電力制御方法の制御出力波
形、第３図、本発明による制御方法を実施するための制御回
路と抵抗式電気炉を運転するための電源回路の構成の一
例を示すブロック図、第４図、制御回路の概略ブロック図、第５図、制御回路の詳細ブロック図、第６図、フリッカ周波数除去回路のブロック図、第７図、電圧−周波数変換回路のブロック図、第８図、各部の信号波形、第９図、各部の信号波形を示すタイムチャート。図中参照符号： 10:抵抗式電気炉 20:負荷整合変圧器 30:逆並列接続サイリスタスイッチ 40:制御回路 41:出力演算回路 42:電圧−周波数変換回路 43:フリップフロップ（記憶）回路 44:モノステイブルマルチバイブレータ 45:AND回路 46:電源同期パルス発生回路 47a,47b:AND回路 48a,48b:モノステイブルマルチバイブレータ 49:フリッカ周波数帯域除去回路 50:遅延動作継電器 51:最低周波数判定回路 52a,52b:信号絶縁器 60:温度調節器 70:温度設定器 80:実効値変換回路

Claims

【特許請求の範囲】

【請求項１】商用交流電源線路に少なくとも一対の逆並
列接続されたサイリスタ（TH₁，TH₂）と負荷整合変圧器
（20）を介して接続されている抵抗発熱体（11）を有す
る電気炉（10）を備え、炉内温度を検出する感熱体（1
2）の検出信号と、温度設定器（70）で設定された目標
温度に相当する目標信号との差の値に応じて、０出力か
ら最大出力までの間の出力値に対応するアナログ制御信
号（Ａ）に基づき、前記サイリスタ（TH₁，TH₂）を制御
する制御回路（40）を設けた電気炉用の交流電力制御方
法において、前記アナログ信号（Ａ）を最大出力時に商用周波数に一
致させ、出力がより低くなると周波数も低くなり、所定
制御期間内で一様に分布する出力制御パルス（B₁）を発
生し、商用電圧の正半波と負半波をそのゼロクロス点で立ち上
がりまたは立ち下がりエッジとなるそれぞれ正と負の矩
形波（S₁，S₂）に変換し、前記出力制御パルス（B₁）より遅く発生し、このパルス
に最も近い正半波のゼロクロス点を起点にして、隣合う
正・負半波の二つのゼロクロス点を含む期間に相当する
第一持続期間まで持続する対トリガー用のパルス（Ｃ）
を発生し、前記対トリガー用のパルス（Ｃ）と正半波パルス（S₁）
の論理積から90°より大きく180°より小さい位相差に
相当する第二持続期間の正トリガパルス（C₃），および
対トリガ用の−パルス（Ｃ）と負半波パルス（S₂）の論
理積から前記第二持続期間負トリガパルス（C₄）を発生
し、正負トリガパルス（C₃，C₄）をそれぞれ正および負方向
のサイリスタ（TH₁，TH₂）のゲートに印加する、ことにより電気炉（10）を所望の温度に調整することを
特徴とする電気炉用の交流電力制御方法。
【請求項２】アナログ制御信号（Ａ）はフリッカ雑音領
域と電圧・周波数変換後に所定の最低周波数以下を除去
するように演算処理されていることを特徴とする特許請
求の範囲第１項に記載の電気炉用の交流電力制御方法。
【請求項３】前記第一持続期間は60Hzの１サイクル時間
より短く、50Hzの3/4サイクル時間より長く、前記第一
持続期間は50Hzの1/4サイクル時間より長く、60Hzの1/2
サイクル時間より短いことを特徴とする特許請求の範囲
第１項または第２項に記載の電気炉用の交流電力制御方
法。