JPH084255B2 - 種々のビットレートで時分割多重伝送ディジタル従属局によって多重伝送されるディジタルビットストリームのためのフレーム再構成インターフェース - Google Patents

種々のビットレートで時分割多重伝送ディジタル従属局によって多重伝送されるディジタルビットストリームのためのフレーム再構成インターフェース

Info

Publication number
JPH084255B2
JPH084255B2 JP3094659A JP9465991A JPH084255B2 JP H084255 B2 JPH084255 B2 JP H084255B2 JP 3094659 A JP3094659 A JP 3094659A JP 9465991 A JP9465991 A JP 9465991A JP H084255 B2 JPH084255 B2 JP H084255B2
Authority
JP
Japan
Prior art keywords
container
signal
frame
level
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3094659A
Other languages
English (en)
Other versions
JPH04227349A (ja
Inventor
ジヤツク・ギナン
ジヤン−ル・フエルラン
ジヤン−クロード・フアイ
エルベ・ルー
Original Assignee
アルカテル・セイテ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルカテル・セイテ filed Critical アルカテル・セイテ
Publication of JPH04227349A publication Critical patent/JPH04227349A/ja
Publication of JPH084255B2 publication Critical patent/JPH084255B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はディジタル通信に係わ
る。本発明は特に、伝送される多重伝送ディジタルビッ
トストリームが、ＣＣＩＴＴ勧告Ｇ．７０７、Ｇ７０８
及びＧ７０９に指定されているような同期式多重伝送階
層に従う種々のビットレートでのディジタル従属局の同
期式時分割多重伝送によって得られるディジタル通信シ
ステムに係わる。
【０００２】
【従来の技術】上記種類の多重伝送階層構造の原理の概
略を図１に示した。この階層構造を使用して多重伝送さ
れ得るビットレートは、ＣＣＩＴＴによって標準化され
ている図の右側に示したビットレート、即ち２，０４８
ｋｂｉｔ／ｓ、８，４４８ｋｂｉｔ／ｓ、３４，３６８
ｋｂｉｔ／ｓ、１，５４４ｋｂｉｔ／ｓ、６，３１２ｋ
ｂｉｔ／ｓ、４４，７３６ｋｂｉｔ／ｓ及び１３９，２
４６ｋｂｉｔ／ｓである。
【０００３】所定のアプリケーションに対して多重伝送
されるべき従属局のビットレートに従って、この多重伝
送階層に対して種々の多重伝送構造の可能性があり、ビ
ットレート１，５５４ｋｂｉｔ／ｓ、２，０４８ｋｂｉ
ｔ／ｓ、８，４４８ｋｂｉｔ／ｓ及び３４，３６８ｋｂ
ｉｔ／ｓで多重伝送される従属局に対応する図では太線
で示された多重伝送構造の各々は、図の右側から左側に
向かって、即ち種々の従属局からフレームが形成される
方向において、この例ではＮ１、Ｎ２、Ｎ３で示された
多数の階層レベルを含んでいる。
【０００４】従属局は、多重伝送構造の種々の階層レベ
ルに導入することができ、本明細書中で以降はコンテナ
（ｃｏｎｔａｉｎｅｒ）と称する部分と、同じく以降は
多重伝送単位 （ｍｕｌｔｉｐ１ｅｘｉｎｇ ｕｎｉ
ｔ）と称する部分とを含む。
【０００５】以降の説明において、コンテナ及び多重伝
送単位なる用語は総じて、構成要素のシーケンスに対し
て及びそのシーケンス内の個々のエレメントに対して使
用する。
【０００６】所与の階層レベルに構成されておりＴＵま
たはＡＵで表された多重伝送単位（この例ではレベルＮ
１においてはＴＵ１１、ＴＵ１２、ＴＵ２２、レベルＮ
２においてはＴＵ３１、レベルＮ３においてはＡＵ４）
は、同じ階層レベル信号に構成されるコンテナに、これ
ら多重伝送単位に関して指標付け及び調整するための信
号を加えることにより形成される。
【０００７】所与の階層レベルに構成されておりＶＣで
表されたコンテナ（この例ではレベルＮ１においてはＶ
Ｃ１１、ＶＣ１２、ＶＣ２２、レベルＮ２においてはＶ
Ｃ３１、レベルＮ３においてはＶＣ４）は、より低い階
層レベルで構成された“ｎ”多重伝送単位の多重伝送か
ら生じる多重信号、または当該レベルで導入されるＣで
表された従属局（この例ではレベルＮ１においてはＣ１
１、Ｃ１２、Ｃ２２、レベルＮ２においてはＣ３１）に
おいて抽出された所謂情報信号に、サービス信号を加え
ることにより形成される。
【０００８】図２は、先に例として取り上げた多重伝送
構造の場合における種々のコンテナまたは多重伝送単位
の形成を示す模式図である。レベルＮ３で構成されるコ
ンテナＶＣ４は、レベル２で構成される４つの多重伝送
単位ＴＵ３１ａ、ＴＵ３１ｂ、ＴＵ３１ｃ、ＴＵ３１ｄ
から信号を多重伝送することにより得られる。
【０００９】これら多重伝送単位のうちの２つ（ＴＵ３
１ａ及びＴＵ３１ｂ）はコンテナＶＣ３１ａ及びＶＣ３
１ｂから形成され、更にこれらのコンテナは、レベルＮ
２に導入されている３４，３５８ｋｂｉｔ／ｓ従属局Ｃ
３１ａ及びＣ３１ｂから形成される。
【００１０】他の２つの多重伝送単位（ＴＵ３１ｃ及び
ＴＵ３１ｄ）はコンテナＶＣ３１ｃ及びＶＣ３１ｄから
形成され、更にこれらのコンテナは、レベルＮ１で構成
され、且つ同じ階層レベルに既に構成されている多重伝
送単位を、指標及び調整信号を加えることなく単に多重
伝送する多重伝送単位ＴＵＧ２２から形成される。
【００１１】コンテナＶＣ３１ｃは、４つの多重伝送単
位ＴＵＧ２２ａ、ＴＵＧ２２ｂ、ＴＵＧ２２ｃ、ＴＵＧ
２２ｄから形成され、これら４つの多重伝送単位は更に
４つの多重伝送単位ＴＵ２２ａ、ＴＵ２２ｂ、ＴＵ２２
ｃ、ＴＵ２２ｄから形成され、これら４つの多重伝送単
位は４つのコンテナＶＣ２２ａ、ＶＣ２２ｂ、ＶＣ２２
ｃ、ＶＣ２２ｄから形成され、更にこれら４つのコンテ
ナは８，４４８ｋｂｉｔ／ｓ従属局Ｃ２２ａ、Ｃ２２
ｂ、Ｃ２２ｃ、Ｃ２２ｄから形成される。コンテナＶＣ
３１ｄは、４つの多重伝送単位ＴＵＧ２２ｅ、ＴＵＧ２
２ｆ、ＴＵＧ２２ｇ、ＴＵＧ２２ｈを多重伝送すること
により形成されるが、これら４つの多重伝送単位のうち
の最初の２つ（ＴＵＧ２２ｅ及びＴＵＧ２２ｆ）は、Ｔ
ＵＧ２２ａ、ＴＵＧ２２ｂ、ＴＵＧ２２ｃ、ＴＵＧ２２
ｄと同様に、８，４４８ｋｂｉｔ／ｓ従属局Ｃ２２ｅ及
びＣ２２ｆから形成される。
【００１２】３番目の多重伝送単位ＴＵＧ２２ｇは５つ
の多重伝送単位ＴＵ１１ａ、ＴＵ１１ｂ、ＴＵ１１ｃ、
ＴＵ１１ｄ、ＴＵ１１ｅから形成され、これら５つの多
重伝送単位は５つのコンテナＶＣ１１ａ、ＶＣ１１ｂ、
ＶＣ１１ｃ、ＶＣ１１ｄ、ＶＣ１１ｅからそれぞれ形成
され、更にこれら５つのコンテナは５つの１，５４４ｋ
ｂｉｔ／ｓ従属局Ｃ１１ａ、Ｃ１１ｂ、Ｃ１１ｃ、Ｃ１
１ｄ、Ｃ１１ｅからそれぞれ形成される。
【００１３】４番目の多重伝送単位ＴＵＧ２２ｈは、４
つの多重伝送単位ＴＵ１２ａ、ＴＵ１２ｂ、ＴＵ１２
ｃ、ＴＵ１２ｄから形成され、これら４つの多重伝送単
位は４つのコンテナＶＣ１２ａ、ＶＣ１２ｂ、ＶＣ１２
ｃ、ＶＣ１２ｄからそれぞれ形成され、更にこれら４つ
のコンテナは２，０４８ｋｂｉｔ／ｓ従属局Ｃ１２ａ、
Ｃ１２ｂ、Ｃ１２ｃ、Ｃ１２ｄからそれぞれ形成され
る。
【００１４】この例では多重伝送単位ＡＵ４である最高
の階層レベルで構成される多重伝送単位は、この例では
コンテナＶＣ４であるこのレベルで構成されたコンテナ
に調整信号及び指標信号を加えることにより得られる。
【００１５】最終的なＳＴＭフレームは、最高の階層レ
ベルで構成された多重伝送単位にサービス信号を加える
ことにより得られる。
【００１６】かかる同期式階層多重伝送の結果としてフ
レームを形成する従属局のビートレートの相違は、従属
局が、得られたフレーム内で従属局のビートレートに反
比例する種々の情報信号反復周期を有するということに
反映される。この反復周期は、かかる従属局について多
重伝送構造の全てにわたって出会う多重伝送ファクタ
“ｎ”を積算することにより得られる。例を挙げると、
２，０４８ｋｂｉｔ／ｓ従属局Ｃ１２における反復周期
は６４であり、１，５４４ｋｂｉｔ／ｓ従属局Ｃ１１に
おける反復周期は８０であり、８，４４８ｋｂｉｔ／ｓ
従属局Ｃ２２における反復周期は１６であり、３４，３
６８ｋｂｉｔ／ｓ従属局Ｃ３１における反復周期は４で
ある。
【００１７】多重伝送単位を構成するために所与の階層
レベルでコンテナに加えられる調整信号は、コンテナを
形成する信号のタイミングをこの階層レベルで使用され
ている局所クロックのタイミングに、コンテナ信号のタ
イミングが局所クロックのタイミングより速い場合に
は、このコンテナから形成される多重伝送単位内にこの
目的で準備されたスタッフ信号の代わりにコンテナ信号
が周期的に使用され、コンテナ信号のタイミングが局所
クロックのタイミングより遅い場合には、コンテナ信号
の代わりにスタッフ信号が周期的に使用される公知の正
−負調整方を使用して適合される。
【００１８】種々の階層レベルで生成される指標信号
は、同期式多重伝送が多重伝送階層の種々のレベルで行
われることを考慮するために、より高いレベルのコンテ
ナに適用された調整作業をより低いレベルのコンテナに
分配する役割を果たす。特に指標信号によって、特定の
階層レベルで構成された各コンテナを、そのレベルにお
いて構成される対応する多重伝送単位に対して位置さ
せ、所与のフレーム及び先行のフレームにおいてこのコ
ンテナに適用された調整作業を考慮することができる。
また指標信号は、対応する多重伝送単位内で、従って次
のより高い階層レベルにおいて構成される対応するコン
テナ内で特定の位置を有し、このことにより（従属局か
らフレームが形成される方向とは反対の方向において多
重伝送構造を通過する際に出会う種々の階層レベルで生
成される指標信号を連続的に参照することによって）フ
レーム内で当該コンテナを同定することができる。
【００１９】フレームを構成するために最高の階層レベ
ルで構成される多重伝送単位に加えらえるサービス信号
は、かかるフレーム内の反復的な位置に位置しており、
かかるフレームは実際には、番号０〜８の付いた９つの
行と番号０〜２６９の付いた２７０の列とを有するテー
ブルまたはマトリックスの形態で一般に表わされること
になり、左から右へ且つ上から下へ、即ち行ごとに読み
取られる。行と列との各交点は、実際には１バイトから
なる信号（サービス信号、調整信号、指標信号または情
報信号）を表わす。
【００２０】図３は、最高の階層レベルがレベルＮ３で
ある前述の例におけるこの種のフレームを示している。
【００２１】図３の斜線領域は、フレームを構成するた
めに多重伝送単位ＡＵ４に加えられるサービス信号ＳＯ
Ｈを含んでおり、斜線のない領域は多重伝送単位ＡＵ４
を含んでいる。
【００２２】多重伝送単位ＡＵ４は、常に存在する指標
信号Ｈ１ＶＣ４及びＨ２ＶＣ４と、そのうちの信号Ｈ３
０ＶＣ４、Ｈ３１ＶＣ４及びＨ３２Ｖは負の調整の場合
を除き常に存在し且つ他の信号（参照符号なし）は正の
調整の場合にのみ存在する調整信号とが加えられたコン
テナＶＣ４からできている。指標信号Ｈ１ＶＣ４及びＨ
２ＶＣ４と、存在するのであれば調整信号Ｈ３０ＶＣ
４、Ｈ３１ＶＣ４及びＨ３２ＶＣ４とはそれぞれ行３の
列０、３、６、７及び８を占有し、存在するならば、正
の調整信号は行３の列９、１０及び１１を占有する。
【００２３】指標信号Ｈ１ＶＣ４及びＨ２ＶＣ４は多重
伝送単位ＡＵ４、即ちフレーム内で、特に図３ではΔで
マークされたコンテナＶＣ４の最初のバイトを同定する
ことにより、コンテナＶＣ４を同定する。
【００２４】図４は、所与のフレーム“ｍ”及び次のフ
レーム“ｍ＋１”におけるコンテナＶＣ４の位置を示し
ている（コンテナＶＣ４は、指標信号の特性及びフレー
ムの行３にある指標信号のロケーションによってはみ出
している）。コンテナＶＣ４によって占有されているス
ペースには斜線が引かれている。コンテナＶＣ４の内容
は図５に９行２６１列のテーブルの形態で表されてお
り、このテーブルは左から右へ且つ上から下へと読み取
られる。多重伝送単位ＡＵ４に対するコンテナＶＣ４の
調整がないならば、このテーブルは、図４に破線で示し
たようなフレーム“ｍ”の行３〜８とフレーム“ｍ＋
１”の行０〜２の列９〜２６９にあるバイトによって形
成されるフレーム内に完全に適合する。
【００２５】実際にはコンテナＶＣ４の形状は、（フレ
ーム“ｍ”のバイトＨ１ＶＣ４及びＨ２ＶＣ４によって
示された）コンテナＶＣ４の最初のバイトのシフトによ
って表される正または負の調整が、全ての先行フレーム
及び現在のフレーム“ｍ”のコンテナに対して適用され
ているが故に、及び、フレーム“ｍ＋１”に対するコン
テナにも調整が適用されるが故に、この公称形状からは
逸脱している。図４は、フレーム“ｍ＋１”においてコ
ンテナに正の調整が適用された場合を示しており、（フ
レーム“ｍ＋１”のバイトＨ１ＶＣ４及びＨ２ＶＣ４に
よって表された）その調整は、フレーム“ｍ＋１”の行
３の列９〜１１にスタッフビットを挿入することに反映
されている。
【００２６】フレーム“ｍ＋１”に負の調整が適用され
る場合には、やはりフレーム“ｍ＋１”のバイトＨ１Ｖ
Ｃ４及びＨ２ＶＣ４によって示されるが、コンテナＶＣ
４は、図４に示したように、フレーム“ｍ＋１”の行３
において３バイトだけ引っ込んだ部分を持つのではな
く、この同じ行の列６〜８のレベルで３バイトだけ突出
する。この負の調整は、バイトＨ３０ＶＣ４、Ｈ３１Ｖ
Ｃ４及びＨ３２ＶＣ４（フレーム“ｍ＋１”の負調整機
会バイト）のロケーションにバイトＶＣ４をセットする
ことにより行われる。
【００２７】当該コンテナＶＣ４は、図５において斜線
のない領域を占有している４つの多重伝送単位ＴＵ３１
ａ、ＴＵ３１ｂ、ＴＵ３１ｃ、ＴＵ３１ｄを多重伝送し
且つ斜線領域を占有しているサービス信号ＰＯＨＶＣ
４、即ち９行２６１列のテーブルの最初のまたは左端の
列を加えることにより形成される。各多重伝送単位（例
えばＴＵ３１ａ）は更にコンテナ（この例ではＶＣ３１
ａ）に、指標信号Ｈ１ＶＣ３１ａ及びＨ２ＶＣ３１ａ
と、そのうちの１つ（Ｈ３ＶＣ３１ａ）が負の調整機会
を与えるように備えられており、従って負の調整の場合
を除き常に存在し、他のものは正の調整の場合にのみ存
在する調整信号とを加えることにより形成される。実際
にはそれぞれΔａ、Δｂ、Δｃ、Δｄで表された最初の
バイトのロケーションを同定することによりコンテナＶ
Ｃ３１が同定され得るように、４つのＶＣ３１コンテナ
の指標信号及び調整信号はコンテナＶＣ４の最初のバイ
トに対して特定の位置にあり、従って一旦コンテナＶＣ
４が同定されたならばＶＣ３１コンテナの指標信号及び
調整信号が同定され得る。
【００２８】更に図６には、例として検討中の多重伝送
構造における種々のＶＣ３１コンテナ（ＶＣ３１ａ、Ｖ
Ｃ３１ｂ、ＶＣ３１ｃ、ＶＣ３１ｄ）を示しており、各
ＶＣ３１コンテナは、サービス信号ＰＯＨＶＣ３１ａ、
ＰＯＨＶＣ３１ｂ、ＰＯＨＶＣ３１ｃ、ＰＯＨＶＣ３１
ｄを、多重伝送された多重伝送単位ＴＵＧ２２または従
属局Ｃ３１からの信号のいずれかに適宜加えることによ
り形成される。ＶＣ３１コンテナの各々は、図６に示し
たように、９行６５（＝２６０／４）列を含み左から右
へ且つ上から下へと読取られるテーブルの形態で表され
る。サービス信号を含んでいるテーブルの最初の列は不
完全であり、これを完全にするのに必要な信号の数は、
対応するＴＵ３１多重伝送単位を構成するための正及び
負の調整がない場合に各ＶＣ３１コンテナに付け足しさ
れる指標信号及び調整信号の数に等しい。
【００２９】より低い階層レベルのコンテナを同様に、
即ち９つの行と、階層レベルに従って階層レベルととも
に小さくなる数の行とを有し、幾つかの列は不完全であ
るテーブルの形態で示すことが可能である。
【００３０】指標及び調整作業が種々の階層レベルで連
続的に適用されるが故に、所与のコンテナを構成する信
号のフレーム内の位置は予め決定されていないが、差し
当たり処理が複雑になるのは無視するとして、かかるコ
ンテナ及びより高い階層レベルのコンテナの指標信号か
ら決定され得る。
【００３１】同じ理由で、また、指標、調整及びサービ
スバイトをフレーム内へ挿入するが故に、最高の階層レ
ベルのコンテナを構成する信号によって占有され得る行
ごとの基本ローケーションの数とこの最高レベルのコン
テナを形成するために多重伝送された次に低いレベルの
多重伝送単位の数との間の相関関係の故に、更に、各階
層レベルで使用される調整バイトの数とこのレベルにお
いて多重伝送され得る多重伝送単位の数との間の相関関
係の故に、所与のコンテナを構成する信号に割当てられ
た基本ローケーションは、フレームの行毎に再現するこ
とができず、このことは、このようなディジタルビット
ストリームをコンテナの形態で処理する装置においては
極めて重大な欠点である。
【００３２】本発明の目的は、かかる欠点を解消し得る
上記装置のためのフレームを再構成するインターフェー
スを提供することである。
【００３３】
【課題を解決するための手段】本発明は、従属局が種々
のレベルに導入され得る同期式多重伝送階層に従う種々
のビットレートで時分割多重伝送ディジタル従属局によ
って多重伝送されるディジタルビットストリームのため
の、本明細書中ではコンテナと称される部分と本明細書
中では多重伝送単位と称される部分とによって構成され
ているフレーム再構成インターフェースであって、多重
伝送単位が、同じ階層レベルで構成されたコンテナに調
整信号及び指標信号を加えることにより形成され、コン
テナが、より低い階層レベルの多重伝送単位を多重伝送
することによって得られる多重信号または従属局からの
信号のいずれかによって適宜形成され、フレームが、最
高の階層レベルに構成された多重伝送単位またはより低
い階層レベルの多重伝送単位の多重信号のいずれかにサ
ービス信号を加えることにより形成され、インターフェ
ースが、本明細書中では処理されるべきコンテナと称す
るコンテナによってフレームを処理する装置のためのも
のであって、処理されるべきコンテナを構成する信号を
入力フレームから抽出する手段と、処理されるべきコン
テナを構成する信号と、それらの抽出及び挿入のタイミ
ングを適合させるための指標及び調整信号とを、処理さ
れるべき所与のコンテナに対して各再構成フレームセク
ション内でこのセクションの開始点に対して規定された
順位を有するロケーションに挿入することにより、処理
されるべきコンテナをそれぞれ表わす再構成多重伝送単
位を構成し、且つそれを同じ長さのセクションに細分化
された再構成フレーム内に多重伝送する手段とを含んで
おり、順位が、フレームセクションを通して及びフレー
ムを通して不変であり、再構成フレームセクションの同
じ順位のロケーションの組の各々が、最大で１つの再構
成多重伝送単位に割当てられているインターフェースか
らなる。
【００３４】
【実施例】本発明の目的及び特徴は添付の図面を参照し
て与える実施態様の説明からより明らかとなるであろ
う。
【００３５】実施例としてまず、処理されるべきコンテ
ナが、先に例として考慮した多重伝送構造で存在し得る
ＶＣ３１コンテナである場合を考える。
【００３６】入力フレームの再構成は、コンテナＶＣ３
１ａ、ＶＣ３１ｂ、ＶＣ３１ｃ、ＶＣ３１ｄを構成する
信号またはバイトをかかるフレームから抽出することか
ら始まり、これにはまずかかるフレーム内のこれらコン
テナの最初のバイトを同定することが要求される。この
同定には、最初により高いレベルのコンテナ（ＶＣ４）
の指標信号を同定する必要があり、それによってかかる
ＶＣ４コンテナの最初のバイトを同定することができ、
更にＶＣ３１コンテナの指標信号はこのように同定され
たＶＣ４内の特定の位置にあるので、ＶＣ３１コンテナ
の指標信号が同定され、従って各ＶＣ３１コンテナの最
初のバイトが同定され得る。
【００３７】同定機能を実行する回路は多数のエレメン
トを共通に有しており、これらを図７に示す。回路は、
０から８までカウントし、入力フレームの行同期化信号
ＳＬによって増分され且つ入力フレームのフレーム同期
化信号ＳＴによって０にリセットされる行カウンタ１
と、０から２６９までカウントし、入力フレームの列同
期化信号ＳＣによって増分され且つ入力フレームの行同
期化信号ＳＬによって０にリセットされる列カウンタ２
とを含んでいる。
【００３８】カウンタ１及び２は、それらのカウント状
態をそれぞれ表示する信号ＣＭＰＬ及びＣＭＰＣを（太
線で表された）多数の並列ラインに供給する。
【００３９】信号ＳＴ、ＳＬ及びＳＣは、その入力で直
列形態の入力フレームｓｔｍを受取るタイムベース３か
ら得られる。
【００４０】連続８ビットワードまたはバイトの形態の
並列形態の入力フレームＳＴＭは、列（即ちバイト）同
期化信号ＳＣによって制御され且つその入力で直列形態
の入力フレームを受取る直列−並列変換器４の出力で得
られる。
【００４１】図７は更に、入力フレームの行０〜８を検
出し且つそれぞれ信号ＤＬ０〜ＤＬ８を供給する回路５
０〜５８と、入力フレームの列０、３、５、９及び１１
を検出し且つそれぞれ信号ＤＣ０、ＤＣ３、ＤＣ５、Ｄ
Ｃ９及びＤＣ１１を供給する回路６０〜６４を示してい
る。
【００４２】これらの回路は単にカウンタ１及び２の状
態を解読するものであり、それらの出力信号は、かかる
行または列が入力フレーム内にあるならば論理値“１”
を表わし、そうでなければ論理値“０”を表わす論理信
号である。
【００４３】ＶＣ４コンテナの指標信号Ｈ１ＶＣ４及び
Ｈ２ＶＣ４を検出する方法を図８Ａ及び図８Ｂを参照し
て以下に説明する。図８Ａは使用される回路を示してお
り、図８Ｂは該回路におけるタイミング図である。
【００４４】指標信号ＨＩＶＣ４及びＨ２ＶＣ４はそれ
ぞれ入力フレームの行３の列０及び３内にある。従って
使用される回路は、行カウンタが“３”の状態と列カウ
ンタが“０”の状態との一致を検出する“ＡＮＤ”ゲー
ト８と、行カウンタが“３”の状態と列カウンタが
“３”の状態との一致を検出する“ＡＮＤ”ゲート９と
を含んでおり、ゲート８及び９はそれぞれ信号ＤＬ３と
ＤＣ０及び信号ＤＬ３とＤＣ３を受取るように接続され
ている。
【００４５】“ＡＮＤ”ゲート８及び９の出力における
論理信号は、２つのレジスタ１０及び１１の立上がりエ
ッジトリガクロック入力にそれぞれ与えられる。レジス
タ１０及び１１はそれらのデータ入力で入力フレームＳ
ＴＭを受取り、Ｈ１ＶＣ４及びＨ２ＶＣ４バイトが入力
フレーム内に現れたときには、レジスタ１０及び１１内
にバイトＨ１ＶＣ４及びＨ２ＶＣ４が格納される。
【００４６】図８Ｂは、信号ＳＴ、ＳＬ、ＣＭＰＬ、Ｄ
Ｌ３、ＳＣ、ＣＭＰＣ、ＤＣ０及びＤＣ３に対するタイ
ミング図である。この図をより容易に理解するために時
間スケールは、カウンタ１の出力信号ＣＭＰＬが“３”
の状態を拡張してある。
【００４７】次に、ＶＣ３１ａ、ＶＣ３１ｂ、ＶＣ３１
ｃ、ＶＣ３１ｄコンテナの指標信号を検出する方法を説
明する。この方法は４つ全てのＶ３１コンテナについて
同様であり、従って１つのコンテナ（ＶＣ３１ａ）につ
いてのみ、検出回路を示す図９Ａ、図９Ｂ及び図９Ｅ
と、前述したようにそれぞれ入力フレーム内のＶＣ４コ
ンテナのロケーションとＶＣ４コンテナの構成を示す図
４及び図５と、更にタイミング図である図９Ｃと、指標
バイトＨ１ＶＣ４及びＨ２ＶＣ４の構成を示す図９Ｄ
と、ＶＣ４コンテナの最初のバイトを検出する原理を示
す図１０とを参照して説明する。
【００４８】指標バイトＨ１ＶＣ４及びＨ２ＶＣ４は、
図４の破線で示された長方形内でＶＣ４コンテナの最初
のバイトの位置を同定する。より厳密に言えば指標バイ
トＨ１ＶＣ４及びＨ２ＶＣ４は、ＶＣ４コンテナは、こ
れが負の調整であるかまたは正の調整であるかによって
３バイトだけ調整されているので、図１０において斜線
が引かれている３バイトおきに置かれた７８３の可能な
ロケーションのうちの１つを同定する。これらの指標信
号によって与えられる値はΔＶＣ４と表され、０〜７８
２の間の値である。
【００４９】ＶＣ４コンテナの最初のバイトは、図５に
示したように、ＰＯＨＶＣ４サービスバイトの最初のバ
イトＪ１である。このバイトＪ１の直後にはバイトＨ１
ＶＣ３１ａ、即ちＶＣ３１コンテナの最初の指標バイト
が続く。第２のＶＣ３１ａコンテナ指標バイトＨ２ＶＣ
３１ａはＶＣ４コンテナ内の、Ｈ１ＶＣ３１ａから固定
数のバイト、この場合には２６１バイト（これは図４に
おける破線の長方形の幅である）だけ後ろのロケーショ
ンにある。
【００５０】図９Ａに示したように、Ｈ１ＶＣ３１ａバ
イト検出回路はカウンタ２０を含んでいる。このカウン
タ２０は、入力フレームの行３列９、即ちＨ３２ＶＣ４
調整信号のために確保されたロケーションの直ぐ後にあ
る信号ＲＳＴ１によって立上がりエッジ検出器２０’を
介して０にリセットされ、各行の最初の９つの基本ロケ
ーションまたはバイト時間（ｂｙｔｅ−ｔｉｍｅ）の間
は列同期化信号の遷移をブロックし且つこのようにして
孤立させた３つの遷移のうち１つだけに作用することに
より入力フレーム列同期化信号から得られるクロック信
号ＣＬＫ１によって増分される。このカウンタがとり得
る値は図１０に示した値０〜７８２である。
【００５１】カウンタ２０の出力信号ＣＭＰ１は比較器
２１に与えられる。比較器２１は更に、値ΔＶＣ４に値
“１”を加える加算器２２から値ΔＶＣ４＋１を受取
る。カウンタ２０の値がΔＶＣ４＋１に達したならば、
これは、Ｈ１ＶＣ３１ａバイトのロケーションがフレー
ム内にあることを意味する。このバイトは、その立上が
りエッジトリガクロック入力が、当該時間に立上がりエ
ッジを有する比較器２１からの出力信号ＣＰ１を受取り
且つそのデータ入力が入力フレームＳＴＭを受取るレジ
スタ２３内に格納される。
【００５２】この時間に信号ＣＰ１は、立上がりエッジ
検出器２４’を介してカウンタ２４にカウントを命令す
る。カウンタ２４は０〜２６０をカウントし、２６０に
なったところで自動的にラッチする。カウンタ２４は、
行０、１、２、４、５、６、７、８の列０〜８と、ＶＣ
４コンテナが多重伝送単位ＡＵ４に対して負に調整され
る場合には行３の列０〜５、ＶＣ４コンテナが多重伝送
単位ＡＵ４に対して正に調整される場合には行３の列０
〜１１、またはＶＣ４コンテナが多重伝送単位ＡＵ４に
対して調整されない場合には行３の列０〜８とにおい
て、入力フレームの列同期化信号ＳＣをブロックするこ
とにより入力フレーム列同期化信号ＳＣから得られるク
ロック信号ＣＬＫ２によって増分される。
【００５３】図４に示したように、所与のフレーム
“ｍ”のＨ１ＶＣ３１ａバイトは、このフレームの行３
〜８のいずれかにおいてまたは次のフレーム“ｍ＋１”
の行０〜２のいずれかにおいて演繹的に同定され、Ｈ２
ＶＣ３１ａバイト自体は、フレーム“ｍ”の行４〜８の
いずれかまたはフレーム“ｍ＋１”の行０〜３のいずれ
かに存在し得る。従ってカウンタ２４がカウントを実行
する間にフレーム“ｍ＋１”の行３に出会ったならば、
ＶＣ４コンテナの“ｍ＋１”フレームに対する調整が考
慮される。
【００５４】カウンタ２４の状態は、その出力信号ＣＭ
Ｐ２によって示される。このカウンタが２６０の状態
は、出力信号ＣＰ２を供給する検出器２５によって検出
される。出力信号ＣＰ２はこの時間に立上がりエッジを
有し、レジスタ２６の立上がりエッジトリガクロック入
力に与えられる。レジスタ２６は、並列データ入力にお
いてＳＴＭフレームを受取り、対応するロケーション、
即ちＨ２ＶＣ３１ａバイトを占有する入力ＳＴＭフレー
ムのバイトをレジスタ２６内に格納する命令を出すこと
によりカウンタ２４が２６０の状態が到着したことに応
答する。
【００５５】ＶＣ３１ｂ、ＶＣ３１ｃ及びＶＣ３１ｄコ
ンテナ指標信号を検出するために、値ΔＶＣ４＋２、Δ
ＶＣ４＋３及びΔＶＣ４＋４が、その出力信号ＣＭＰ１
によって示されるカウンタ２０の状態と比較される。
【００５６】次に、信号ＣＬＫ１、ＲＳＴ１及びＣＬＫ
２を生成する回路を図９Ｂを参照して説明する。
【００５７】クロック信号ＣＬＫ１を生成する回路は、
列９〜２６９のみにおける列同期化信号ＳＣの転送を認
識するための“ＡＮＤ”ゲート１２を含んでいる。この
ゲートは信号ＳＣと、各行の列９〜２６９に広がるタイ
ムウィンドウを生成する回路１３からの出力信号Ｑ１と
を受取る。このタイムウィンドウは、論理信号Ｑ１によ
って論理値“１”で表される。回路１３は、その出力Ｑ
で信号Ｑ１を発信し且つその入力Ｄで相補出力信号逆Ｑ
を受信するＤ型フリップフロップを含んでいる。更にフ
リップフロップはそのクリア入力ＣＬにおいて行同期化
信号ＳＬを受取り、そのクロツク入力ＣＫにおいて、行
同期化信号ＳＬ及び入力フレーム列９検出信号ＤＣ９を
受取る“ＯＲ”ゲート１５からの出力信号Ｓ１を受取
る。回路１２の出力における信号Ｓ２は、“モジュロ
３”カウンタ１６の立上がりエッジトリガクロック入力
に与えられる。カウンタ１６は、立上がりエッジ検出器
１６’を介して信号ＤＣ９によってゼロにリセットされ
る。
【００５８】クロック信号ＣＬＫ１は、その出力信号ｃ
ｍｐ１によって示されるカウンタ１６が０の状態を検出
する回路１７の出力において得られる。
【００５９】信号ＲＳＴ１を生成する回路は、信号ＤＬ
３及び信号ＤＣ９を受取り、行３と列９との一致を検出
する“ＡＮＤ”ゲート１８を含んでいる。
【００６０】図９Ｃはこれらの回路のタイミング図であ
る。
【００６１】信号ＣＬＫ２を生成する回路は、論理信号
Ｑ６で表され、コンテナが多重伝送単位ＡＵ４に対して
負もしくは正の調整が行われるかまたは調整が行われな
いかに従って、行０〜２及び４〜８の列９〜２６９に
か、または行３の列６〜２６９もしくは列１２〜２６９
または列９〜２６９の行３に広がるタイムウィンドウ内
で列同期化信号ＳＣのパルスを認識するための“ＡＮ
Ｄ”ゲートを含んでいる。
【００６２】対応するタイムウィンドウは、論理信号Ｑ
２〜Ｑ５によって論理値“１”で表され、“ＡＮＤ”ゲ
ート１００は、列同期化信号ＳＣと、信号Ｑ２〜Ｑ５を
受取る“ＯＲ”ゲート１０１からの信号Ｑ６とを受取
る。
【００６３】信号Ｑ２は、そのＱ出力が信号Ｑ２を提供
し、その相補出力逆ＱがＤ入力にループしており、クリ
ア入力ＣＬは行同期化信号ＳＬを受取り、且つ、クロッ
ク入力ＣＫは、列９検出信号ＤＣ９及び“ＯＲ”ゲート
１０５からの出力信号を受け取る“ＡＮＤ”ゲート１０
４の出力信号を受け取るＤ型フリップフロップ１０３を
含むタイムウィンドウ生成回路１０２から得られ、“Ｏ
Ｒ”ゲート１０５は、行０〜２及び４〜８を検出する信
号ＤＬ０〜ＤＬ２及びＤＬ４〜ＤＬ８を受け取る。
【００６４】信号Ｑ３は、“ＡＮＤ”ゲート１０４が、
信号ＤＬ３及びＤＣ５とＶＣ４コンテナ負調整検出信号
ＪＮＶＣ４とを受取る“ＡＮＤ”ゲート１０７で置き換
えられていることを除き、回路１０２と同様のタイムウ
インドウ生成回路１０６から得られる。
【００６５】信号Ｑ４は、負調整検出信号ＪＮＶＣ４が
正調整検出信号ＪＰＶＣ４で置き換えられていることを
除き、回路１０６と同様のタイムウィンドウ生成回路１
０９から得られる。
【００６６】信号Ｑ５は、信号ＪＮＶＣ４及びＪＰＶＣ
４がＶＣ４コンテナ無調整検出信号ＮＪＶＣ４で置き換
えられていることを除き、回路１０６及び１０９と同様
のタイムウィンドウ生成回路１１１から得られる。
【００６７】次に、ＶＣ４コンテナ負調整信号ＪＮＶＣ
４、正調整信号ＪＰＶＣ４及び無調整信号ＮＪＶＣ４を
生成する回路を図９Ｄ及び図９Ｅを参照して説明する。
【００６８】負／正／無調整表示は、その構成を図９Ｄ
に示したバイトＨ１ＶＣ４及びＨ２ＶＣ４によって与え
られる。これら２つのバイトのビットは、Ｈ１ＶＣ４に
対しては番号０〜７が、Ｈ２ＶＣ４バイトに対しては番
号８〜１５が付けられている。
【００６９】（Ｉでマークされた）番号６、８、１０、
１２及び１４のビットは、正の調整を示すためにフレー
ムごとに反転される。
【００７０】（Ｄでマークされた）番号７、９、１１、
１３及び１５のビットは、負の調整を示すためにフレー
ムごとに反転される。
【００７１】フレームごとにＩ及びＤのビットの反転が
なければ、調整のないことを示している。
【００７２】図９Ｅは、信号ＪＮＶＣ４、ＪＰＶＣ４及
びＮＪＶＣ４を生成する回路を示す。
【００７３】これらの回路は、それらのデータ入力にお
いて、図８Ａに示したレジスタ１０及び１１からの出力
であって所与のフレーム“ｎ”に関するバイトＨ１ＶＣ
４（ｎ）及びＨ２ＶＣ４（ｎ）を受取る２つのレジスタ
２００及び２０１を共有しており、これらのレジスタの
クロック入力は、レジスタ１０及び１１と同じクロック
信号（ＣＬＫＸ及びＣＬＫＹ）を受取る。これらのレジ
スタの出力においては、先行のフレーム“ｎ−１”に関
するバイトＨ１ＶＣ４（ｎ−１）及びＨ２ＶＣ４（ｎ−
１）が得られる。
【００７４】ＪＰＶＣ４信号は以下のように生成され
る。ｅｂ６（ｎ）、ｅｂ８（ｎ）、ｅｂ１０（ｎ）、ｅ
ｂ１２（ｎ）、ｅｂ１４（ｎ）で表されたバイトＨ１Ｖ
Ｃ４（ｎ）及びＨ２ＶＣ４（ｎ）の番号６、８、１０、
１２、１４を有するビットはそれぞれ、５つの“排他的
ＯＲ”ゲート２０２０〜２０２４の第１の入力に与えら
れる。各“排他的ＯＲ”ゲートの第２の入力は、ｅｂ６
（ｎ−１）、ｅｂ８（ｎ−１）、ｅｂ１０（ｎ−１）、
ｅｂ１２（ｎ−１）、ｅｂ１４（ｎ−１）で表されたバ
イトＨ１ＶＣ４（ｎ−１）及びＨ２ＶＣ４（ｎ−１）の
番号６、８、１０、１２、１４を有するビットを受取
る。正調整制御信号ＪＰＶＣ４は、多数決論理回路２０
４の出力で得られる。
【００７５】ＪＮＶＣ４信号は以下のように生成され
る。ｅｂ７（ｎ）、ｅｂ９（ｎ）、ｅｂ１１（ｎ）、ｅ
ｂ１３（ｎ）、ｅｂ１５（ｎ）で表されたバイトＨ１Ｖ
Ｃ４（ｎ）及びＨ２ＶＣ４（ｎ）の番号７、９、１１、
１３、１５を有するビットはそれぞれ、５つの“排他的
ＯＲ”ゲート２０５０〜２０５４の第１の入力に与えら
れる。各“排他的ＯＲ”ゲートの第２の入力は、ｅｂ７
（ｎ−１）、ｅｂ９（ｎ−１）、ｅｂ１１（ｎ−１）、
ｅｂ１３（ｎ−１）、ｅｂ１５（ｎ−１）で表されたバ
イトＨ１ＶＣ４（ｎ−１）及びＨ２ＶＣ４（ｎ−１）の
番号７、９、１１、１３、１５を有するビットを受取
る。負調整制御信号ＪＮＶＣ４は、多数決論理回路２０
６の出力で得られる。
【００７６】無調整制御信号ＮＪＶＣ４は、信号ＪＮＶ
Ｃ４及び信号ＪＰＶＣ４を受取る“ＮＯＲ”ゲート２０
７の出力において得られる。
【００７７】ＶＣ３１ａの最初のバイトを検出する方法
を、使用される回路を示す図１１と、このバイトを同定
する原理を示す図１２と、後に説明されるように、順位
“ｍ”及び“ｍ＋１”の２つの連続コンテナＶＣ３４内
のＶＣ３１コンテナによって占有されるスペースを示す
図１３を参照して説明する。
【００７８】指標バイトＨ１ＶＣ３１ａ及びＨ２ＶＣ３
１ａは、図１３に破線で示したスペース内のＶＣ３１ａ
コンテナの最初のバイトの位置Δａを同定する。この図
はいかなる調整もない場合のＶＣ３１ａコンテナの形状
を表わしており、図に示すのは難しいので他のコンテナ
ＶＣ３１ｂ、ＶＣ３１ｃ、ＶＣ３１ｄを含む多重伝送フ
ァクタ４を無視している。実際のスペース、即ち調整を
考慮したスペースは異なっており、連続する２つのＶＣ
４コンテナ“ｍ”及び“ｍ＋１”内のＶＣ３１コンテナ
によって占有されているスペースの例を斜線を用いて示
してある。この例では負の調整が適用されている。指標
バイトＨ１ＶＣ３１ａ及びＨ２ＶＣ３１ａは、４つのＶ
Ｃ３１コンテナを多重伝送すること及びＶＣ３１コンテ
ナを単一バイトだけ調整することを考慮するために、図
１２では斜線が引かれている４バイトおきに置かれた５
８２の可能なロケーションの１つを同定する。ΔＶＣ３
１ａは、これら指標信号によって示される値（０〜５８
１）を表わす。
【００７９】バイトＨ１ＶＣ３１ａ及びＨ２ＶＣ３１ａ
が検出されたならば、ＶＣ３１ａコンテナ調整バイトＨ
３ＶＣ３１ａは、カウンタ２４と同一であり同様に動作
するカウンタ３０を使用して検出される。但し、カウン
タ３０は、バイトＨ２ＶＣ３１ａが検出されたときに０
から２６０までのカウントを開始し、所与方向遷移検出
器３０’を介して検出回路２５からの出力信号ＣＰ２に
よって制御される。バイトＨ３ＶＣ３１ａは、バイトＨ
２ＶＣ３１ａの２６１バイト後ろに位置しており、この
カウンタの２６０の状態を検出する回路３１はカウンタ
３０が２６０の状態に達すると、その出力信号ＣＰ３に
よって、入力フレームＳＴＭの対応するバイトＨ３ＶＣ
３１ａを、その並列データ入力でＳＴＭフレームを受取
り且つそのクロック入力で信号ＣＰ３を受取るレジスタ
３２内に格納する命令を出す。
【００８０】バイトＨ１ＶＣ３１ａ、Ｈ２ＶＣ３１ａ及
びＨ３ＶＣ３１ａが同定されたときには、ＶＣ３１ａコ
ンテナの最初のバイトがカウンタ４０を使用して検出さ
れる。カウンタ４０は、所与方向遷移検出器４０’を介
してバイトＨ３ＶＣ３１ａの検出の４バイト時間後に信
号ＲＳＴ２によってリセットされ、行０〜２及び４〜８
の列０〜８と、ＶＣ４コンテナが多重伝送単位ＡＵ４に
対して負調整されるならば行３の列０〜５、ＶＣ４コン
テナが多重伝送単位ＡＵ４に対して正調整されるならば
行３の列０〜１１、ＶＣ４コンテナが多重伝送単位ＡＵ
４に対して調整されないならば行３の列０〜９とにおい
て、入力フレームの列同期化信号ＳＣの遷移をブロック
し、且つこのように孤立された４つの遷移の内の３つを
無視することにより入力フレーム列同期化信号ＳＣから
得られるクロック信号ＣＬＫ４によって増分される。こ
のカウンタがとり得る値は図１２に示した値０〜５８１
である。
【００８１】カウンタ４０の出力信号ＣＭＰ４は比較器
４１に与えられる。比較器４１は更に値ＶＣ３１ａも受
取る。その出力信号ＣＭＰ４によって示されるカウンタ
４０の状態がこの値に達すると、これは、対応するロケ
ーションがＶＣ３１ａコンテナの最初のバイトによって
占有されたものであることを意味する。比較器４１の出
力信号ＣＰ４はこの時間に遷移を有する。
【００８２】次に、クロック信号ＣＬＫ４及び信号ＲＳ
Ｔ２を生成する回路を説明する。
【００８３】信号ＣＬＫ２は、カウンタ１２０のクロッ
ク入力に与えられる。カウンタ１２０は４で除算し、所
与方向遷移検出器１２０’を介して信号ＲＳＴ２によっ
てリセットされる。カウンタ１２０の出力信号ｃｍｐ２
は、このカウンタがゼロの状態を検出する回路１２１に
与えられる。クロック信号ＣＬＫ４は、回路１２１の出
力において得られる。
【００８４】信号ＲＳＴ２は、カウンタ１２３が３の状
態を検出する回路１２２の出力で得られる。カウンタ１
２３は３で自動的にラッチし、このカウンタのカウント
状態はその出力信号ｃｍｐ３で示される。このカウンタ
は、列同期化信号ＳＣによって増分され、所与方向遷移
検出器１２３’を介して信号ＣＰ３によってクリアされ
る。
【００８５】ＶＣ３１ａコンテナの最初のバイトが同定
されたなら、このコンテナの次のバイトは、図１５に示
したようにカウンタ５０を使用して同定される。カウン
タ５０は、ＶＣ３１ａコンテナの最初のバイトの検出に
際して所与方向遷移検出器５０’を介して信号ＣＰ４に
よってクリアされ、ＶＣ３１ａコンテナを構成するバイ
ト以外のバイトを無視するために、入力フレームの行０
〜２及び４〜８の列０〜８の間と、ＶＣ４コンテナが多
重伝送単位ＡＵ４に対して負調整されるならば入力フレ
ームの行３の列０〜５の間と、ＶＣ４コンテナが多重伝
送単位ＡＵ４に対して正調整されるならば入力フレーム
の行３の列０〜１１の間と、ＶＣ４コンテナが多重伝送
単位ＡＵ４に対して調整されないならば入力フレームの
行３の列０〜８の間と、ＰＯＨＶＣ４サービス信号を構
成するバイトの間と、４つのＶＣ３１コンテナの指標バ
イトＨＩＶＣ３１及びＨ２ＶＣ３１の間とに入力フレー
ム列同期化信号ＳＣをブロックすることにより、入力フ
レーム列同期化信号ＳＣから得られるクロック信号ＣＬ
Ｋ５のタイミングレートで“モジュロ４”のカウントを
行なう。ＶＣ３１ａコンテナの次なるバイトは、カウン
タ５０が“ゼロ”状態へ変化するのを検出して信号Ｃ
Ｐ’６を供給する回路５０”によって検出される。カウ
ンタ５０の状態はその出力信号ｃｍｐ６で示される。
【００８６】バイトＨＩＶＣ３１及びＨ２ＶＣ３１は、
ＶＣ３１ａコンテナについて前記したのと同様に検出さ
れる。
【００８７】ＰＯＨＶＣ４サービス信号を構成するバイ
トは、図１４に示したように、クロック信号ＣＬＫ２の
タイミングレートで０から２６０（ＶＣ４コンテナにお
いて連続する２つのＰＯＨＶＣ４バイトを分割するバイ
トの数）までカウントするカウンタ５１が８回０となる
のを検出する検出器５１’によって、図９Ａに関して記
載したのと同様にＶＣ４コンテナの最初のバイトＪ１を
検出し、比較器５２を使用してカウンタ２０のカウント
状態ＣＭＰ１と値ＶＣ４との一致を検出し、比較器５２
はこの一致を検出すると、所与の方向の遷移を有する出
力信号ＣＰ５を提供し、この信号ＣＰ５が、かかる検出
に際してカウンタ５１にカウントの命令を出すためにカ
ウンタ５１のゼロリセット入力に、所与方向遷移検出器
５２’を介して与えられる。
【００８８】次に、クロック信号ＣＬＫ５を生成する回
路を説明する。
【００８９】この回路は、以下の条件が同時に満たされ
るならば列同期化信号ＳＣのパルスを通す“ＡＮＤ”ゲ
ート１３０を含んでいる（この同時性は“ＡＮＤ”ゲー
ト１３１によって検出される）。即ち、信号Ｑ２〜Ｑ５
によって表されるタイムウィンドウの１つが存在するこ
と（“ＯＲ”ゲート１０１の出力信号Ｑ６（図９Ｂ）が
“ＡＮＤ”ゲート１３１の入力に与えられるため）、Ｐ
ＯＨＶＣ４バイトが検出されないこと（信号ＣＰ７がイ
ンバータ１３２によって反転されて“ＡＮＤ”ゲート１
３１に与えられるため）、及び４つのＶＣ３１コンテナ
のいずれにもＨ１ＶＣ３１またはＨ２ＶＣ３１指標バイ
トが検出されないこと（ＶＣ３１ａコンテナに対しては
指標ａ、ＶＣ３１ｂコンテナに対しては指標ｂ、ＶＣ３
１ｃコンテナに対しては指標ｃ及びＶＣ３１ｄコンテナ
に対しては指標ｄが割当てられた４つのコンテナに関す
る信号ＣＰ１及びＣＰ２をその入力において受取る“Ｏ
Ｒ”ゲート１３４からの信号が、インバータ１３３によ
って反転されて“ＡＮＤ”ゲート１３１の入カに与えら
れるため）。
【００９０】このように検出されかかる時間にＳＴＭ入
力フレームから抽出されたＶＣ３１ａを形成するバイト
は、検出されたが故にその時にバッファ６０内にに格納
される（図１６参照）。バッファ６０内の１つまたは２
つの書込み、即ち検出器５０”のＣＰ’６出力信号の１
つまたは２つのパルスは、ＶＣ３１ａコンテナが調整さ
れないかまたは正調整されるかに従って除去される（下
記参照）。
【００９１】ＶＣ３１ａコンテナの無調整または正調整
は、ＶＣ３４コンテナについて前記したのと同様に、今
度は、Ｈ１ＶＣ４及びＨ２ＶＣ４指標信号と同様に構成
されている指標信号Ｈ１ＶＣ３１ａ及びＨ２ＶＣ３１ａ
に基づいて検出される。
【００９２】ＣＰ６信号は、ＶＣ３１ａコンテナの無調
整を示す論理信号ＮＪＶ３１ａ及び正調整を示す論理信
号ＪＰＶＣ３１ａの状態に従って、ＣＰ３信号（図１
１）によって合図されたＨ３ＶＣ３１ａのロケーション
とこのロケーションから４バイト時間後のロケーション
とに、またはこのロケーションの４バイト時間後のロケ
ーションに、ＣＰ’６信号パルスをブロックするための
回路５３’の出力において得られる。
【００９３】同じ処理が他の３つのコンテナＶＣ３１
ｂ、ＶＣ３１ｃ、ＶＣ３１ｄに対しても適用され、これ
らのバイトは３つのバッファ６１、６２、６３内にそれ
ぞれ格納される（図１６）。
【００９４】３つのバッファ内に格納されたＶＣ３１コ
ンテナの各バイトには、コンテナＶＣ３１ａ、ＶＣ３１
ｂ、ＶＣ３１ｃ、ＶＣ３１ｄに対して、このバイトがコ
ンテナの最初のバイトであるか否かを示すマークビット
δａ、δｂ、δｃ、δｄが添えられる。
【００９５】このマークビットの書込みは、例えばＶＣ
３１ａの場合であれば、ＶＣ３１コンテナの最初のバイ
トを検出する回路によって与えられる信号ＣＰ４によっ
て命令される。この例においては、このバイトが最初の
バイトであるならば、ビットδａは論理値“１”であ
る。この信号は、第１の入力で論理値“１”の信号を、
第２の入力で信号ＣＰ４を受け取る“ＡＮＤ”ゲート６
０’の出力において得られる。
【００９６】ＨＥは、かかるコンテナを構成するバイト
を入力フレームから抽出するためのタイミングレートで
あり、ＶＣ３１ａコンテナの場合には例えば、比較器４
１の出力信号ＣＰ４（図１１）の遷移と検出器５０”の
出力信号ＣＰ６（図１５）の遷移とを組み合わせるため
の論理ゲート５３を使用することにより得られる。
【００９７】再構成された出力フレームのこれらのバイ
トに対するバイト時間の割当ては、それ自体は、処理さ
れるべき各コンテナに対してこのコンテナを構成するバ
イトが再構成フレーム内の列ごとに割当てられるように
再構成された出力フレームのフレーム同期化信号ＳＴ
＊、行同期化信号ＳＬ＊及び列同期化信号ＳＣ＊からタ
イムベース８０において決定されるクロックＨＬ’（例
えばＶＣ３１ａコンテナの場合にはＨＬ’ａ）によって
固定される。
【００９８】図１７は、ＶＣ３１コンテナの場合の列ご
との割当てを示す図である。
【００９９】この割当ては以下のように実施される。即
ち、 行２〜８の列１４、１８、・・・・・・・・・・２６６
及び列１０がＶ３１ａコンテナに割当てられ、 行２〜８の列１５、１９、・・・・・・・・・・２６７
及び列１１がＶ３１ｂコンテナに割当てられ、 行２〜８の列１６、２０、・・・・・・・・・・２６８
及び列１２がＶ３１ｃコンテナに割当てられ、 行２〜８の列１７、２１、・・・・・・・・・・２６９
及び列１３がＶ３１ｄコンテナに割当てられる。
【０１００】行０〜８の列０〜９のバイトはスタッフバ
イト及び／またはサービスバイトである。
【０１０１】行０〜１の列１０〜１３には、処理される
べきコンテナの指標バイトＨ１ＶＣ３１＊及びＨ２ＶＣ
３１＊が、それらがコンテナＶＣ３１ａ、ＶＣ３１ｂ、
ＶＣ３１ｃまたはＶＣ３１ｄのどれに関係するかに従っ
て指標ａ、ｂ、ｃまたはｄが添えられて挿入される。
【０１０２】再構成フレームにおいて処理されるべきコ
ンテナの調整バイトにより、バッファの読取りクロック
ＨＬのタイミングレートが書込みクロックＨＥのタイミ
ングレートと整合され得る。例えば、バッッファ６０の
場合であれば読取りクロックＨＬａのタイミングレート
が書込みクロックＨＥａのタイミングレートと整合され
る。このタイミング整合は、調整／無調整要求を生成す
る装置（ＶＣ３１ａコンテナの場合には６４）及びクロ
ックＨＬ’をブロックするための回路（ＶＣ３１ａコン
テナの場合には６４’）によって通常に実施される。調
整／無調整要求生成装置は、クロックＨＥの位相とクロ
ックＨＬ’をブロックするための回路からのクロックＨ
Ｌの位相とを比較する。所与のフレームにおいてこの比
較結果が、所与の符号の第１のしきい値もしくは反対の
符号の第２のしきい値を越えるかまたはこれら２つのし
きい値の間にあるかに従って、正の調整要求もしくは負
の調整要求または無調整要求がこのフレームに対して生
成される。無調整、正の調整または負の調整の要求は次
のフレームにおいて作用し、無調整の場合には、このフ
レーム内で固定された対応する調整バイトＨ３ＶＣ３１
＊のロケーション、例えばＶＣ３１ａコンテナの場合に
は行２の列１０にスタッフバイトが挿入される。正の調
整の場合には、このロケーションと４バイト時間後ろの
ロケーションとにスタッフバイトが挿入され、負の調整
の場合には、かかるコンテナに割当てられた列１０〜２
６９のロケーションへのスタッフバイトの挿入はない。
【０１０３】当該フレームに対して装置６４によって生
成された調整または無調整要求は、次のフレームまでこ
の装置によって記憶され、それが記憶されたメモリは、
それぞれコンテナＶＣ３１ａ、ＶＣ３１ｂ、ＶＣ３１
ｃ、ＶＣ３１ｄに対して行２の列１４〜１７にあるロケ
ーションにおいてタイムベース８０からのコマンドにお
いてリセットされる。
【０１０４】バッファ読取りクロックＨＬは、先行のフ
レーム用のＶＣ３１コンテナに対する調整／無調整要求
状態に従ってクロックＨＬ’をブロックしたりしなかっ
たりすることによって、クロックＨＬ’から誘導される
（クロックＨＬ’自体は、タイムベース８０に由来して
おり、当該ＶＣ３１コンテナに割当てられていない前述
のバイトのロケーションにおいて再構成フレーム列同期
化信号ＳＣ＊を系統的にブロックすることによりこの列
同期化信号ＳＣ＊から得られる）。
【０１０５】ＨＬａ読取りクロックは、再構成フレーム
においてＶＣ３１ａコンテナが正調整される場合には行
２の列１０及び１４において、もしくは再構成フレーム
においてＶＣ３１ａコンテナが調整されない場合には行
２の列１０において、ＨＬ’ａクロックをブロックする
ことにより、または再構成フレームにおいてＶＣ３１ａ
コンテナに負調整を行なう場合にはクロックをブロック
しないことにより、ＨＬ’ａクロックから得られる。
【０１０６】ブロック回路６４’は、タイムベース８０
から、クロックＨＬ’ａに加えて、前述のロケーション
を同定する同期化信号ＳＹａも受取り、且つ調整／無調
整要求生成回路６４から、再構成フレームにおけるＶＣ
３１ａコンテナに対する調整／無調整要求を示す制御信
号Ｃを受取る。
【０１０７】本明細書中では“計算”値と称する、所与
の再構成フレームを形成する際にそのフレームの行０及
び１の列１０〜１３内に挿入されるべき指標バイトＨ１
ＶＣ３１＊，Ｈ２ＶＣ３１＊は、例えばＶＣ３１ａコン
テナに対しては回路６５によって計算される。回路６５
は、例えば、正または負の調整要求または無調整要求が
実行されたかどうかに従って装置６４から制御信号Ｃを
受取る加算器６６を使用し、（前述のごとく）先行フレ
ームの再構成の際に決定された先行フレームに対するこ
れら指標バイトの“実測”値に、値“１”、“−１”ま
たは“０”を加えることにより、このコンテナ対する指
標信号の値を計算する。
【０１０８】指標バイトの“実測”値は、ＶＣ３１ａコ
ンテナのＨ１ＶＣ３１ａ＊及びＨ２ＶＣ３１ａ＊バイト
を例にとると、次のように得られる。
【０１０９】（再構成された出力フレームのフレーム同
期化信号ＳＴ＊，行同期化信号ＳＬ＊及び列同期化信号
ＳＣ＊から検出された）行２の列１４にある信号ＲＳＴ
によってゼロにリセットされたカウンタ６７は、行３〜
８の列０〜９及び行０〜２の列０〜１３にあるバイト４
つのうち１つをとりそれをブロックすることにより、再
構成された出力フレームの列同期化信号ＳＣ＊から誘導
されるクロック信号ＣＬＫによって増分される。ＶＣ３
１ａコンテナの最初のバイトは、対応するマークピット
δａによってバッファ６０の出力時に検出される。要求
される値を表わすこのカウンタのカウント状態は、レジ
スタ６８内に格納される。レジスタ６８のクロック入力
は、バッファ６０内で読み取られたδａビットを受取
り、このレジスタのデータ入力はカウンタ６７の出力に
接続されている。
【０１１０】再構成フレームＳＴＭ＊は、マルチプレク
サ７４の出力において得られる。マルチプレクサ７４の
データ入力は、コンテナＶＣ３１ａ、ＶＣ３１ｂ、ＶＣ
３１ｃ、ＶＣ３１ｄのための指標信号Ｈ１ＶＣ３１＊及
びＨ２ＶＣ３１＊の値を計算するための回路６５、６
９、７０及び７１と、４つのバッファ６０〜６３の出力
（ＶＣ３１ａ、ＶＣ３１ｂ、ＶＣ３１ｃ、ＶＣ３１ｄコ
ンテナを構成する信号）と、スタッフ及び／またはサー
ビス信号ソース７５の出力とにそれぞれ接続されてい
る。
【０１１１】マルチプレクサ７４の制御入力は、前述の
ごときタイムベース８０からの信号ＳＹを受取り、行０
及び１の列１０〜１３への指標信号の挿入と、行０〜８
の列０〜９へのスタッフ及び／またはサービス信号の挿
入と、前述のごとき処理されるべきコンテナを構成する
信号の挿入とが可能となる。
【０１１２】例えばＶＣ３１ａコンテナにおいては、こ
のコンテナに正の調整を行なう場合には行２の列１０及
び１４へ、またこのコンテナを調整しない場合には行２
の列１０に、これらのロケーションにおいてこのバッフ
ァの読取りクロックをブロックし、バッファ６０内に格
納されているバイトを読取ることにより、スタッフ信号
の挿入が単純に行われ得る。
【０１１３】図１８は、種々の再構成多重伝送単位ＴＵ
３１＊に対する再構成フレームの列の割当てを示す。Ａ
ＢＣＤはそれぞれ、再構成多重伝送単位ＴＵ３１＊ａ、
ＴＵ３１＊ｂ、ＴＵ３１＊ｃ、ＴＵ３１＊ｄに割当てら
れた列である。
【０１１４】列Ａは、列１０、１４、・・・・・・・２
６６である。
【０１１５】列Ｂは、列１１、１５、・・・・・・・２
６７である。
【０１１６】列Ｃは、列１２、１６、・・・・・・・２
６８である。
【０１１７】列Ｄは、列１３、１７、・・・・・・・２
６９である。
【０１１８】各再構成多重伝送単位ＴＵ３１＊に割当て
られるフレーム当たりの列の数は、無調整フレーム内で
対応する多重伝送単位に割当てられるバイト数を行の数
で除算した数（即ち５８５／９＝６５）に等しい。
【０１１９】入力フレームのＶＣ４コンテナが例えば１
６のＶＣ２２（ＶＣ４コンテナは１６のＴＵＧ２２を多
重伝送するか、または、ＶＣ２２を各々が含む４つのＴ
ＵＧ２２を多重伝送することにより得られるＶＣ３１を
各々が含む４つのＴＵ３１を多重伝送することにより得
られる）を含み且つ処理されるべきコンテナが全てＶＣ
２２コンテナであったならば、各再構成多重伝送単位Ｔ
ＵＧ２２＊に割当てられるフレーム当たりの再構成フレ
ームの（図１９に示した）列ＡＢＣＤ・・・Ｐの数は、
１４４／９＝１６に等しく、最高２６０までの残りの４
つの列は（この例では列１０〜１３）にはスタッフバイ
トが充填される。
【０１２０】また処理されるべきコンテナは、代わり
に、多重伝送階層の種々のレベルで構成されたコンテナ
とすることができる。
【０１２１】図２０は、図２を参照して説明した多重伝
送構造において処理されるべきコンテナが、コンテナＶ
Ｃ３１ａ、ＶＣ３１ｂ、ＶＣ２２ａ〜ＶＣ２２ｆ、ＶＣ
１１ａ〜ＶＣ１１ｅ及びＶＣ１２ａ〜ＶＣ１２ｄである
場合の、再構成多重伝送単位ＴＵ３１ａ＊、ＴＵ３１ｂ
＊、ＴＵ２２ａ＊〜ＴＵ２２ｆ＊，ＴＵ１１ａ＊〜ＴＵ
１１ｅ＊及びＴＵ１２ａ＊〜ＴＵ１２ｄ＊に対する再構
成フレームの列の割当てを示す。
【０１２２】列ＡＢＣＤ・・・Ｑはそれぞれ、これらの
再構成多重伝送単位に割当てられた列である。列１０及
び１１はそれぞれ、再構成多重伝送単位ＴＵ３１ａ＊及
びＴＵ３１ｂ＊に割当てられた列Ａ及びＢであり、例え
ば行０及び１内に指標バイトＨ１ＶＣ３１ａ＊、Ｈ１Ｖ
Ｃ３１ｂ＊、Ｈ２ＶＣ３１ａ＊及びＨ２ＶＣ３１ｂ＊を
含み、且つ行２内には調整バイトＨ３ＶＣ３１ａ＊及び
Ｈ３ＶＣ３１ｂ＊を含んでいる。その他の多重伝送単位
は、階層内のより低いレベルのものであるので、列１２
及び１３はスタッフバイトを含んでいる。
【０１２３】列１４〜７７の列内の編成は、ＡＢＣＧ
ＡＢＤＨ ＡＢＥＩ ＡＢＦＮ ＡＢＣＧ ＡＢＤＨ
ＡＢＥＪ ＡＢＦＯ ＡＢＣＧ ＡＢＤＨ ＡＢＥＫ
ＡＢＦＰ ＡＢＣＧ ＡＢＤＨ ＡＢＥＬ ＡＢＦＱで
ある。列７８〜１４１と、列１４２〜２０５と、列２０
６〜２６９にはこの編成が繰り返されているが、但し、
列８９、１０５、１２１、１３７と、列１５３、１６
９、１８５、２０１と、列２１７、２３３、２４９、２
６５とはそれぞれ、列２５、４１、５７、７３のような
列Ｉ、Ｊ、Ｋ、Ｌに代えて、列Ｍ、Ｉ、Ｊ、Ｋ、列Ｌ、
Ｍ、Ｉ、Ｊ及び列Ｋ、Ｌ、Ｍ、スタッフとなっている。
【０１２４】前述の例以外の多重伝送構造における種々
の再構成多重伝送単位に対する再構成フィルムの列の割
当ては、前述した一般原理及び各ケースに特有の数値に
基づいて行われる。
【０１２５】この列ごとの割当てによって、処理される
べきコンテナを構成する信号及び、再構成されないフレ
ームの抽出に対するタイミングレートを整合させるため
の指標及び調整信号を再構成フレーム内に挿入するこ
と、処理されるべき同じコンテナにおいて、再構成フレ
ームの各行またはセクション内にセクションの開始に対
して規定される順位を有する基本ロケーションに再構成
フレームを挿入することが可能となる。かかる順位は、
フレームセクション毎に変化することなく、再構成フレ
ームセクションの同じ順位の各ロケーションセットは、
最大で１つの再構成多重伝送単位に割当てられる。
【図面の簡単な説明】
【図１】多重伝送階層構造の原理の概略図である。
【図２】図１の多重伝送構造における種々のコンテナま
たは多重伝送単位の形成を示す図である。
【図３】図１の多重伝送構造の最高階層レベルＮ３のフ
レームを示す図である。
【図４】所与のフレーム“ｍ”及び“ｍ＋１”における
コンテナＶＣ４の位置を示す図である。
【図５】コンテナＶＣ４の内容を示す９行２６１列のテ
ーブルの図である。
【図６】コンテナＶ３１の内容を示すテーブルの図であ
る。
【図７】本発明のインターフェースに使用される種々の
回路に共通な多数の素子を示す。
【図８Ａ】ＶＣ４コンテナの指標信号検出器回路を示
す。
【図８Ｂ】図８Ａの回路のタイミング図である。
【図９Ａ】ＶＣ３１コンテナ指標信号検出回路を示す。
【図９Ｂ】ＶＣ３１コンテナ指標信号検出回路を示す。
【図９Ｃ】図９Ａの回路のタイミング図である。
【図９Ｄ】指標バイトＨ１ＶＣ４及びＨ２ＶＣ４の構成
を示す。
【図９Ｅ】ＶＣ３１コンテナ指標信号検出回路を示す。
【図１０】ＶＣ４コンテナの最初のバイトを同定する原
理を示す。
【図１１】ＶＣ３１コンテナの最初のバイトの検出回路
を示す。
【図１２】ＶＣ３１コンテナの最初のバイトを同定する
原理を示す。
【図１３】より高いレベルの連続する２つのＶＣ４コン
テナ内のＶＣ３１コンテナによって占有されているスペ
ースを示す。
【図１４】ＰＯＨＶＣ４サービス信号バイト検出回路の
図である。
【図１５】図１１のように検出されるバイトの最初の以
外の、処理されるべきＶＣ３１コンテナのバイトを検出
する回路の図である。
【図１６】入力フレームから抽出される、処理されるべ
きコンテナのバイトから再構成フレームを構成するため
の手段を示す図である。
【図１７】処理されるべきコンテナがＶ３１コンテナで
ある場合の再構成フレームの構造を示す図である。
【図１８】処理されるベきコンテナなＶＣ３１コンテナ
である場合の、種々の再構成多重伝送単位に対する再構
成フレームの列の割り当てを示す。
【図１９】処理されるべきコンテナの他の例における再
構成フレームの列の割り当てを示す図である。
【図２０】処理されるべきコンテナの他の例における再
構成フレームの列の割り当てを示す図である。
【符号の説明】
ＡＵ４，ＴＵ３１，ＴＵ２２ 多重伝送単位 ＶＣ４，ＶＣ３１ コンテナ Ｈ１ＶＣ４．Ｈ２ＶＣ４ 指標バイト ＪＮＶＣ４ 負の調整信号 ＪＰＮＣ４ 正の調整信号 ＮＪＶＣ４ 無調整信号 ＣＬＫ１，ＣＬＫ２ クロック信号
フロントページの続き (72)発明者 ジヤン−クロード・フアイ フランス国、91190・ジフ・スユール・イ ベツト、インパス・ドウ・ラ・クロア・ド ウ・フエール・７ (72)発明者 エルベ・ルー フランス国、91300・マツスイ、リユ・キ ヤルノ、49 (56)参考文献 欧州特許出願公開320856（ＥＰ，Ａ)

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 従属局がその種々のレベルに導入され得
    る同期式多重伝送階層に従う種々のビットレートで時分
    割多重伝送ディジタル従属局によって多重伝送されるデ
    ィジタルビットストリームのための、コンテナと称され
    る部分と多重伝送単位と称される部分とによって構成さ
    れているフレーム再構成インターフェースであって、前
    記多重伝送単位が、同じ階層レベルに構成されたコンテ
    ナに調整信号及び指標信号を加えることにより形成さ
    れ、前記コンテナが、より低い階層レベルの多重伝送単
    位を多重伝送することにより得られる多重信号または従
    属局からの信号のいずれかによって適宜形成され、フレ
    ームが、最高の階層レベルに構成された多重伝送単位ま
    たはより低い階層レベルの多重伝送単位の多重信号のい
    ずれかにサービス信号を加えることにより形成され、該
    インターフェースが、処理されるべきコンテナと称され
    るコンテナによってフレームを処理する装置のためのも
    のであって、処理されるべきコンテナを構成する信号を
    入力フレームから抽出する手段と、前記処理されるべき
    コンテナを構成する信号と、それらの抽出及び挿入のタ
    イミングレートを適合させるための指標及び調整信号と
    を、処理されるべき所与のコンテナにおける各再構成フ
    レームセクション内でこのセクションの開始点に対して
    規定された順位を有するロケーションに挿入することに
    より、それぞれ前記処理されるべきコンテナを表わす再
    構成多重伝送単位を構成し、且つそれを同じ長さのセク
    ションに細分化された再構成フレーム内に多重伝送する
    手段とを含んでおり、前記順位が、フレームセクション
    を通して及びフレームを通して不変であり、再構成フレ
    ームセクションの同じ順位のロケーションの組の各々
    が、最大で１つの再構成多重伝送単位に割当てられるイ
    ンターフェース。
  2. 【請求項２】 再構成フレームセクション毎の同じ再構
    成多重伝送装置に割当てられたロケーションの数が、非
    再構成フレーム内の対応する多重伝送装置に割当てられ
    たロケーションの数を再構成フレームセクションの数で
    除算した数に等しい請求項１に記載のインターフェー
    ス。
  3. 【請求項３】 所与の階層レベルの処理されるべきコン
    テナを構成する信号を入力フレームから抽出する手段
    が、該コンテナを構成する信号によって占有されている
    入力フレームのロケーションを検出する手段を含んでお
    り、前記検出手段がモジュロｎのカウンタ（ここでｎ
    は、より高い階層レベルのコンテナにおいて多重伝送さ
    れたかまたは該レベルが最高の階層レベルであるならば
    このレベルに多重伝送された所与のレベルのコンテナの
    数を示す）の０からｎの間の同じ値のカウント状態を検
    出する手段を含んでおり、前記カウンタが、当該コンテ
    ナによって占有される入力フレームの最初のロケーショ
    ンを検出する手段によってゼロにリセットされ、当該レ
    ベルが最高の階層レベルでないならばより高いレベルの
    コンテナによって占有されている最初のロケーションに
    対して特定の位置に、またはそうであるならばフレーム
    内で特定の位置にある当該レベルの１つまたは複数のコ
    ンテナの指標信号によって占有されているロケーション
    を除き、当該レベルが最高の階層レベルでないならばよ
    り高いレベルのコンテナを構成する信号によって、また
    はそうであるならばフレームを構成するがサービス信号
    に割当てられていない信号によって占有されている入力
    フレームのロケーションを検出する手段によって増分さ
    れ、前記調整信号が、当該より高いレベルのコンテナが
    正調整されるかまたは調整されないかに従って、正及び
    負の調整信号にまたは正の調整信号に割当てられたもの
    を除き、正の調整信号及び負の調整信号を含んでおり、
    前記コンテナが正調整されるかまたは調整されないかに
    従って、該コンテナの正及び負の調整信号に、またはコ
    ンテナの正の調整信号に割り当てられたロケーションに
    おいて同じ値のカウント状態を検出する手段からのクロ
    ック信号をブロックする手段とを含む請求項１に記載の
    インターフェース。
  4. 【請求項４】 最高レベルのコンテナを構成する信号に
    よって占有されている入力フレームのロケーションを検
    出する手段が、対応するより高いレベルのコンテナを構
    成する信号を検出する手段と、最高レベルと当該より高
    いレベルとの間の種々のレベルの対応するコンテナを構
    成する信号を検出する手段とを含んでおり、それぞれよ
    り高いレベルのコンテナにおいて前記各手段が、より高
    いレベルのコンテナ内のコンテナを構成する信号によっ
    て占有されているロケーションを検出する手段を含んで
    おり、前記検出手段が、モジュロｎのカウンタ（ここで
    ｎは、より高い階層レベルのコンテナ内に多重伝送され
    たかまたは該レベルが最高の階層レベルであるならば当
    該レベルで多重伝送された所与のレベルのコンテナの数
    を示す）の０からｎの間の同じ値のカウント状態を検出
    する手段を含んでおり、前記カウンタが、当該コンテナ
    によって占有される入力フレームの最初のロケーション
    を検出する手段によってゼロにリセットされ、当該レベ
    ルが最高の階層レベルでないならばより高いレベルのコ
    ンテナによって占有されている最初のロケーションに対
    して特定の位置に、またはそうであるならばフレーム内
    で特定の位置にある当該レベルの１つまたは複数のコン
    テナの指標信号によって占有されるロケーションを除
    き、当該レベルが最高の階層レベルでないならばより高
    いレベルのコンテナを構成する信号によって、またはそ
    うであるならばフレームを構成するがサービス信号に割
    当てられていない信号によって占有されている入力フレ
    ームのロケーションを検出する手段によって増分され、
    前記調整信号が、当該より高いレベルのコンテナが正調
    整されるかまたは調整されないかに従って、正及び負の
    調整信号にまたは正の調整信号に割当てられたものを除
    き、正の調整信号及び負の調整信号を含んでおり、前記
    コンテナが正調整されるかまたは調整されないかに従っ
    て、該コンテナの正及び負の調整信号に、またはコンテ
    ナの正の調整信号に割当てられたロケーションにおいて
    同じ値のカウント状態を検出する手段からのクロック信
    号をブロックする手段とを含む請求項３に記載のインタ
    ーフェース。
  5. 【請求項５】 任意のレベルＮｉのコンテナによって占
    有されている最初のロケーションが、もしレベルＮｉが
    最高の階層レベルでないならばより高いレベルＮｉ＋１
    のコンテナによって占有されている前記最初のロケーシ
    ョンに対する特定の位置に、またはそうであるならばフ
    レーム内の特定の位置にある前記コンテナの指標信号に
    よって示され、前記特定の位置が、レベルＮｉが最高の
    階層レベルでないならばレベルＮｉ＋１のコンテナによ
    って占有されている最初の位置に対して特定の位置に、
    またはそうであるならばフレーム内にある基準位置に対
    するずれによって規定されており、レベルＮｉのコンテ
    ナによって占有されている最初のロケーションを検出す
    る手段が、前記基準位置の検出の際にゼロにリセットさ
    れ且つ、もしレベルＮｉが最高の階層レベルでないなら
    ばレベルＮｉ＋１のコンテナを構成する信号によって占
    有されているロケーションｎ個毎に、またはそうである
    ならば入力フレーム内のサービス信号に割当てられてい
    ない全てのロケーションに対して増分されるカウンタ
    と、前記カウンタからの連続値を当該コンテナの指標信
    号の値と比較し、一致した場合には検出が有効となる比
    較器とを含む請求項３に記載のインターフェース。
  6. 【請求項６】 入力フレームから抽出されるタイミング
    レートで既に書込まれている処理されるべきコンテナを
    構成する信号が、それらが再構成フレーム内に挿入され
    るタイミングレートで読取られるバッファと、処理され
    るべき各コンテナに対して、前記フレームを形成する際
    に前記コンテナに割当てられたバッファの読取り及び書
    込みのタイミングレートを比較し、次の再構成フレーム
    のための処理されるべきコンテナの調整信号を決定する
    ことにより再構成フレームのための調整／無調整要求を
    生成する手段とを含む請求項１に記載のインターフェー
    ス。
  7. 【請求項７】 所与の再構成フレーム内に挿入されるべ
    き指標信号の値が、前記先行フレームを形成する際に正
    もしくは負の調整要求または無調整要求が検出されたか
    に従って、先行の再構成フレームを形成する際に実測さ
    れた指標値に値“１”または値“０”を加えるかまたは
    前記指標値から値“１”または“０”を減算することに
    より得られる請求項６に記載のインターフェース。
  8. 【請求項８】 先行の再構成フレームにおいて実測され
    た指標の値が、バッファ内に格納されている処理される
    べきコンテナを構成する各信号に、該信号に対して前記
    コンテナの最初の信号かどうかを示すマーク信号を加
    え、前記コンテナを構成する信号を再構成フレームに挿
    入するタイミングレートで増分されるカウンタを使用
    し、前記カウンタが、対応するバッファの出力において
    マーク信号を検出したときに停止され、次いで前記カウ
    ンタが達した値が、要求される指標値を構成することに
    より得られる請求項７に記載のインターフェース。
JP3094659A 1990-01-29 1991-01-29 種々のビットレートで時分割多重伝送ディジタル従属局によって多重伝送されるディジタルビットストリームのためのフレーム再構成インターフェース Expired - Fee Related JPH084255B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9000991A FR2657741B1 (fr) 1990-01-29 1990-01-29 Interface de restructuration de trames pour trains numeriques multiplexes par multiplexage temporel d'affluents numeriques a differents debits.
FR9000991 1990-01-29

Publications (2)

Publication Number Publication Date
JPH04227349A JPH04227349A (ja) 1992-08-17
JPH084255B2 true JPH084255B2 (ja) 1996-01-17

Family

ID=9393177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3094659A Expired - Fee Related JPH084255B2 (ja) 1990-01-29 1991-01-29 種々のビットレートで時分割多重伝送ディジタル従属局によって多重伝送されるディジタルビットストリームのためのフレーム再構成インターフェース

Country Status (11)

Country Link
US (1) US5210745A (ja)
EP (1) EP0440128B1 (ja)
JP (1) JPH084255B2 (ja)
CN (1) CN1030743C (ja)
AT (1) ATE120060T1 (ja)
AU (1) AU641719B2 (ja)
CA (1) CA2035112C (ja)
DE (1) DE69108068T2 (ja)
ES (1) ES2071130T3 (ja)
FR (1) FR2657741B1 (ja)
RU (1) RU2112320C1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4104238A1 (de) * 1991-02-12 1992-08-13 Siemens Ag Verfahren zum empfang und zur abgabe von rahmenkoepfen von und fuer stm-1-signale in einem rahmenkopf-server eines netzknotens
JPH05160825A (ja) * 1991-12-03 1993-06-25 Fujitsu Ltd 同期回路
DE4205238C1 (ja) * 1992-02-21 1993-01-07 Wandel & Goltermann Gmbh & Co, 7412 Eningen, De
US5365518A (en) * 1992-03-02 1994-11-15 Alcatel Network Systems, Inc. Sonet overhead server
US5315594A (en) * 1992-03-02 1994-05-24 Alcatel Network Systems, Inc. Inter-network transport element of sonet overhead
US5872780A (en) * 1992-05-21 1999-02-16 Alcatel Network Systems, Inc. Sonet data transfer protocol between facility interfaces and cross-connect
US5461618A (en) * 1992-06-30 1995-10-24 Industrial Technology Research Institute Adapter for transmission lines using HDLC frames
EP0578315A1 (de) * 1992-07-09 1994-01-12 Philips Patentverwaltung GmbH Synchrones Übertragungssystem
US5784377A (en) * 1993-03-09 1998-07-21 Hubbell Incorporated Integrated digital loop carrier system with virtual tributary mapper circuit
JP2810617B2 (ja) * 1993-06-23 1998-10-15 株式会社三協精機製作所 多重シリアル信号の伝送方法
US5457691A (en) * 1993-12-16 1995-10-10 At&T Corp. Method and apparatus for intrasystem communication links in a transmission system using synchronous data hierarchy
DE4415225C2 (de) * 1994-04-27 2001-10-11 Uwe Doelzer Digitales Übertragungssystem für Basisanschlüsse
DE69529565T2 (de) * 1994-06-03 2003-11-20 Transwitch Corp., Shelton Vorrichtung und verfahren zur jitterbegrenzung in einem nachrichtenübertragungssignal
US5528598A (en) * 1994-06-03 1996-06-18 Transwitch Corporation Apparatus and method for limiting jitter in a telecommunications signal
US5473611A (en) * 1994-06-03 1995-12-05 Transwitch Corporation Apparatus and method for limiting jitter caused by pointer movement while mapping one telecommunications signal into another such signal
US5535218A (en) * 1994-06-03 1996-07-09 Transwitch Corporation Apparatus and method for limiting jitter in a telecommunications signal which is being mapped in another such signal by temporarily suspending measurement of available data
US5872645A (en) * 1994-07-07 1999-02-16 Gpt Limited Telecommunications network
US5579323A (en) * 1994-07-22 1996-11-26 Alcatel Network Systems, Inc. Virtual tributary/tributary unit transport method and apparatus
US5687095A (en) * 1994-11-01 1997-11-11 Lucent Technologies Inc. Video transmission rate matching for multimedia communication systems
DE19627728A1 (de) * 1996-07-10 1998-01-15 Sel Alcatel Ag Netzelement und Ein-/Ausgabeeinheit für ein synchrones Übertragungssystem
US6891862B1 (en) * 1999-04-26 2005-05-10 Nortel Networks Limited Multiplex hierarchy for high capacity transport systems
ATE329423T1 (de) * 1999-07-08 2006-06-15 Samsung Electronics Co Ltd Vorrichtung und verfahren zur steuerung einem demultiplexeur und demultiplexeur für ratenanpassung in einem mobilen übertragungssystem
SE517859C2 (sv) * 1999-10-21 2002-07-23 Ericsson Telefon Ab L M Dynamisk allokering av dataströmmar i ramar representerad av rambeskrivande index
US6870860B1 (en) * 2000-04-19 2005-03-22 Ciena Corporation Semi-transparent time division multiplexer/demultiplexer
US6829717B1 (en) * 2000-08-24 2004-12-07 Nortel Networks Limited Method and apparatus for generating timing information
US6813284B2 (en) * 2001-01-17 2004-11-02 Qualcomm Incorporated Method and apparatus for allocating data streams given transmission time interval (TTI) constraints
US7016378B1 (en) 2001-01-26 2006-03-21 Ciena Corporation Method and system for automatically provisioning an overhead byte
ITMI20020163A1 (it) * 2002-01-31 2003-07-31 Marconi Comm Spa Struttura di informazione per il trasporto di dati in particolare di tipo sdh soner e otn ed informazioni di lavoro entro un elemento di ret
ITMI20020337A1 (it) * 2002-02-20 2003-08-20 Guido Porta Metodo di trasporto ferroviario ed apparecchiatura per il carico e loscarico dei convogli

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3961139A (en) * 1975-05-14 1976-06-01 International Business Machines Corporation Time division multiplexed loop communication system with dynamic allocation of channels
CA1161972A (en) * 1979-09-27 1984-02-07 Brady Warner Tim bus struture and data reorganization apparatus
US4435803A (en) * 1980-03-31 1984-03-06 International Telephone And Telegraph Corporation Analog subscriber/trunk module with shared ringing source and ring-trip
IT1151019B (it) * 1980-06-30 1986-12-17 Sits Soc It Telecom Siemens Circuito di temporizzazione per la ricezione di segnali pcm
US4397017A (en) * 1981-03-02 1983-08-02 Nippon Electric Co., Ltd. Stuff synchronization device with reduced sampling jitter
DE3267481D1 (en) * 1982-02-09 1986-01-02 Ibm Method for multi-speed digital transmission and apparatus for carrying out said method
US4608684A (en) * 1984-03-26 1986-08-26 Itt Corporation Digital switching systems employing multi-channel frame association apparatus
CA1232693A (en) * 1985-09-05 1988-02-09 Alan F. Graves Network multiplex structure
ATE63413T1 (de) * 1986-04-14 1991-05-15 Siemens Ag Demultiplexstufe eines digitalsignal¨bertragungsger|tes.
SU1439604A1 (ru) * 1987-02-16 1988-11-23 Предприятие П/Я В-2655 Устройство дл сопр жени вычислительной машины с аппаратурой передачи данных
SU1439612A1 (ru) * 1987-04-01 1988-11-23 Предприятие П/Я М-5308 Устройство дл сопр жени ЭВМ с каналом св зи
SU1439609A1 (ru) * 1987-04-22 1988-11-23 Московский Инженерно-Физический Институт Устройство дл сопр жени ЭВМ с абонентом
US4910731A (en) * 1987-07-15 1990-03-20 Hitachi, Ltd. Switching system and method of construction thereof
US4893306A (en) * 1987-11-10 1990-01-09 Bell Communications Research, Inc. Method and apparatus for multiplexing circuit and packet traffic
US4975908A (en) * 1987-12-15 1990-12-04 Siemens Aktiengesellschaft Basic pulse frame and method for a digital signal multiplex hierarchy
US5018142A (en) * 1988-03-04 1991-05-21 Digital Equipment Corporation Technique for organizing and coding serial binary data from a plurality of data lines for transmission over a single transmission line
EP0331858B1 (en) * 1988-03-08 1993-08-25 International Business Machines Corporation Multi-rate voice encoding method and device

Also Published As

Publication number Publication date
FR2657741B1 (fr) 1992-04-03
US5210745A (en) 1993-05-11
CA2035112C (fr) 1994-08-16
EP0440128A1 (fr) 1991-08-07
CN1030743C (zh) 1996-01-17
EP0440128B1 (fr) 1995-03-15
AU641719B2 (en) 1993-09-30
CN1053871A (zh) 1991-08-14
ES2071130T3 (es) 1995-06-16
FR2657741A1 (fr) 1991-08-02
DE69108068D1 (de) 1995-04-20
CA2035112A1 (fr) 1991-07-30
ATE120060T1 (de) 1995-04-15
DE69108068T2 (de) 1995-07-20
AU6998891A (en) 1991-08-01
RU2112320C1 (ru) 1998-05-27
JPH04227349A (ja) 1992-08-17

Similar Documents

Publication Publication Date Title
JPH084255B2 (ja) 種々のビットレートで時分割多重伝送ディジタル従属局によって多重伝送されるディジタルビットストリームのためのフレーム再構成インターフェース
EP0436293B1 (en) Inverse multiplexer and demultiplexer techniques
US5265090A (en) Switching element for cross-connect equipment for digital bit streams multiplexed by time-division multiplexing digital tributaries with different bit rates
US5001711A (en) Complex multiplexer/demultiplexer apparatus
US5978377A (en) STM-based ATM cell physical layer processing circuit
EP0529012A1 (en) DATA SYNCHRONIZATION METHOD AND CIRCUIT.
US5202904A (en) Pulse stuffing apparatus and method
US5715248A (en) Derivation of VT group clock from SONET STS-1 payload clock and VT group bus definition
EP0525770B1 (en) Method and apparatus for renewing AU-4 and TU-3 pointers of synchronous digital hierarchy
CA1331639C (en) Process for coupling and uncoupling signals into and out of the sub-areas of supplementary signals of transport modules of a synchronous digital signal hierarchy
US5267236A (en) Asynchronous parallel data formatter
US4669080A (en) Synchronizing circuit in a plesiochronous digital signal multiplexer
DE3230943C2 (ja)
JPS6087539A (ja) 周波数変換同期伝送方式
EP0548649B1 (en) Parallel DS3 AIS/Idle code generator
US20020026568A1 (en) Serial data mapping apparatus for synchronous digital hierarchy
US5541931A (en) Data optical transmission apparatus utilizing multiplexer/demultiplexer mode
US5781587A (en) Clock extraction circuit
JP2002508127A (ja) データストリームの適応および通過接続のための方法および回路装置
US5933432A (en) Mapping apparatus for use in a synchronous multiplexer
KR100289574B1 (ko) 동기식 전송장치에서 ds-３ 신호와 관리단위신호 사이의 다중화 및 역다중화장치
JP2952935B2 (ja) 非同期データ伝送システム
JP2002118530A (ja) 伝送システム、伝送方法
KR100201329B1 (ko) 동기식 다중화장치에서 위치맞춤에 따른 vc유료부하추출 클럭발생회로
KR0152724B1 (ko) E1-ds3 다중/역다중 장치

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080117

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090117

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100117

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110117

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees