JPH0844593A - 暴走検出装置 - Google Patents

Abstract

(57)【要約】 【目的】リセットＩＣを用いることなくＣＰＵのみで暴
走を検出し且つ暴走の発生を外部に報知する暴走検出装
置を提供する。 【構成】ＣＰＵ１は時間を計時するための時計機構の
他、ＲＯＭやＲＡＭ２等を内蔵する通常の中央演算処理
装置である。ＣＰＵ１には出力ポート３と電源間に抵抗
４を介してＬＥＤ５が接続されている。ＣＰＵ１は時計
機構の時計割込タイマを、そのタイマに設定されるタイ
マ時間よりも早い一定周期でクリアする。ＣＰＵ１が暴
走すると時計割込タイマがタイムアップする。このタイ
ムアップによるベクタ割込先に、ＲＡＭ２に定数を書き
込む命令を用意し、この命令を実行した後リセットが行
なわれるように設定する。ＣＰＵ１は電源投入後又はリ
セット後の処理の初めでＲＡＭ２を参照し、定数が記憶
されていないときＬＥＤ５を連続点灯させ、定数が記憶
されているときＬＥＤを点滅させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、リセットＩＣを用いる
ことなくＣＰＵのみで暴走を検出できる暴走検出装置に
関する。

【０００２】

【従来の技術】従来より、ＣＰＵの暴走を検出する専用
の集積回路としてリセットＩＣがある。このリセットＩ
Ｃは、ＣＰＵに接続され、そのＣＰＵが暴走すると、そ
の暴走を検出してＣＰＵをリセットするようになってお
り、これによって、ＣＰＵの暴走が継続することを防止
している。

【０００３】

【発明が解決しようとする課題】しかしながら、上記の
リセットＩＣはＣＰＵの暴走を検出すると単にＣＰＵを
リセットするだけである。このため、リセット後に一定
時間経過してＣＰＵが再び先頭アドレスからプログラム
の実行を自動的に開始したときは、外部にはＣＰＵが暴
走したことが分からなくなってしまうという問題があっ
た。また、リセットＩＣは、単にＣＰＵの暴走を検出す
るだけの回路であるのに比較して高価であるという問題
もあった。

【０００４】本発明の課題は、上記従来の実情に鑑み、
リセットＩＣを用いることなくＣＰＵのみで暴走を検出
し且つ暴走の発生を外部に報知する暴走検出装置を提供
することである。

【０００５】

【課題を解決するための手段】先ず、請求項１記載に発
明の暴走検出装置は、ＣＰＵに内蔵される時計機構の時
計割込タイマと、該時計割込タイマによりベクタ割込が
行われる前に該時計割込タイマを一定周期でクリアする
クリア手段と、該クリア手段が一定周期で上記時計割込
タイマをクリアしなかったことにより上記時計割込タイ
マがベクタ割込を行ったとき、その割込の発生を暴走の
発生として外部に報知する報知手段とを備えて構成され
る。

【０００６】次に、請求項２記載の発明の暴走検出装置
は、上記時計割込タイマ、クリア手段、及び報知手段
に、上記時計割込タイマがベクタ割込を行ったとき所定
の定数を記憶する記憶手段を更に備えて、上記報知手段
は、上記記憶手段から定数が読み出されたとき上記時計
割込タイマによる割込の発生を外部に報知するように構
成される。

【０００７】上記報知手段は、例えば請求項３記載によ
うに、上記ＣＰＵと電源との間に接続されるＬＥＤで構
成される。

【０００８】

【作用】請求項１記載の発明は、クリア手段がＣＰＵに
内蔵される時計機構の時計割込タイマを、該時計割込タ
イマによりベクタ割込が行われる前に一定周期でクリア
する。時計割込タイマはクリア手段が一定周期でクリア
しなかったときベクタ割込を行う。報知手段はその割込
を暴走の発生として外部に報知する。

【０００９】請求項２記載の発明は、上記各手段の作用
に加えて、記憶手段が時計割込タイマがベクタ割込を行
ったとき所定の定数を記憶し、その定数が記憶手段から
読み出されたとき報知手段は暴走が発生したと外部に報
知する。

【００１０】これにより、リセットＩＣを用いることな
くＣＰＵのみで暴走を検出し且つ暴走の発生を外部に報
知することができる。

【００１１】

【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は、一実施例の構成図であ
る。同図において、ＣＰＵ１は、特には図示しないが、
システムクロックの他に、時間を計時するための時計機
構を有し、その他、読み出し専用メモリであるＲＯＭ(R
ead Only Memory)や加算器、減算器、比較器、各種のレ
ジスタ等を備えた通常の中央演算処理装置である。この
ＣＰＵ１は、読み出し書き込み自在なメモリであるＲＡ
Ｍ(Random Access Memory)２を内蔵しており、出力ポー
ト３と電源間に抵抗４を介してＬＥＤ５が接続されてい
る。

【００１２】上記内蔵のＲＯＭには、システムプログラ
ムが格納されており、ＣＰＵ１は、このシステムプログ
ラムに基づいて上記の各構成部分を制御しながら、ユー
ザにより不図示の外部メモリに格納されるアプリケーシ
ョン・プログラム等を実行する。

【００１３】上記出力ポート３は、ＣＰＵ１が通常に動
作している場合は、出力が“Ｌ”レベルに維持される。
したがって、ＬＥＤ５には順方向に電圧が印加されるた
め、ＬＥＤ５が常時点灯する。

【００１４】そして、上記時計機構は、時刻データを生
成するために時計割込タイマにより一定周期でベクタ割
込を発生させる。各種の割込のうち、本来であれば、上
記時計割込タイマによる割り込みが発生したベクタアド
レスでは、例えば上記時間割込タイマの設定が１／１０
秒であれば１／１０秒毎に、或いは時間割込タイマの設
定が１／１００秒であれば１／１００毎に、時間を記憶
するメモリの時刻データが逐次更新されるべく構成され
ている。しかし本実施例では、上記時計機構の時計割込
タイマにより行われるベクタ割込のアドレスには、他の
命令が組み込まれており、この時計機構を利用すること
によって暴走を検出しようとしてる。

【００１５】次に、図２に示すフローチャートを用い
て、上記構成の実施例における暴走検出の処理動作を説
明する。尚、この処理では、例えばシーケンス制御を行
なうアプリケーション・プログラム（シーケンスプログ
ラム）を実行する場合を例にとって説明する。一般に、
このシーケンス制御の実行（シーケンスプログラムの実
行）では、センサ、スイッチ、計器、演算結果等のデー
タの読み込みを、一定周期で行なっており、この周期に
基づいて、リレー、モータ等の様々な出力を時間的に制
御している。図２のフローチャートにおいて、「繰り返
し」とあるのは、特には図示していないが、上記のシー
ケンスプログラムのメインルーチンの部分をループ化し
て示したものである。本実施例では、上記メインルーチ
ンの先頭で時計割込タイマに所定の値を設定し、その時
計割込タイマによりベクタ割込が行われる以前のタイミ
ングとなる一定周期でその時計割込タイマをクリアする
ようにしている。

【００１６】同図に示すフローチャートにおいて、先ず
ＣＰＵ１は、ＲＡＭ２の所定領域を参照し、その所定領
域に所定の定数が記憶されているか否かを判別する（ス
テップＳ１）。この処理は、後述する暴走によるリセッ
トが行われているか否かを判別する処理である。

【００１７】上記の判別で定数が記憶されていない場合
は（Ｓ１がＮｏ）、暴走は起きていないと判別し、出力
ポート３の出力を“Ｌ”に維持する。これによってＬＥ
Ｄ５が点灯し続ける（ステップＳ２）。

【００１８】続いて、ＲＡＭ２をクリアする（ステップ
Ｓ４）。この処理は、ＲＡＭ５の初期設定であり、後に
続くシーケンス制御の処理の中で使用するために、ＲＡ
Ｍ５の領域を全てクリアする処理である。

【００１９】そのシーケンス処理では、先ず時計機構の
時計割込タイマに所定の時間データを設定する（ステッ
プＳ５）。この設定される時間データは、シーケンスプ
ログラムの処理周期等を勘案して適宜の周期となるよう
に設定する。

【００２０】次に、通常のシーケンスプログラム（不図
示）を実行し、上記時計割込タイマに設定した時間デー
タよりも短い周期となる所定の一定周期で、時計割込タ
イマの値を「０」クリアする（ステップＳ６）。

【００２１】続いて、上記シーケンスプログラムの実行
と、一定周期毎の時計割込タイマに対するクリアとを順
次繰り返す（ステップＳ７・・・Ｓ８）。そして、シー
ケンスプログラムが一巡すれば、再び上記ステップＳ５
〜Ｓ８を行う。

【００２２】これにより、シーケンスプログラムが正常
に実行されている間は、時計割込タイマが、設定された
タイマ値をカウントアップする前に「０」クリアされる
ため、時計割込は発生しない。

【００２３】上記処理で、もしＣＰＵ１が暴走すると、
ＣＰＵ１は正常のシーケンスプログラムの処理の場合と
は異なるアドレス順で処理を実行していくことになる。
或いは同一の複数アドレスをループして処理を繰り返す
等のことを行うようになる。したがって、時計割込タイ
マに対する一定周期毎のクリアが行われず、このため、
時計割込タイマがカウントアップし、この時計割込タイ
マによるベクタ割込が発生する。ベクタ割込が発生する
と、そのベクタ割込に対応するベクタアドレスにアドレ
スポインタのアドレス値が強制的に書き替えられるか
ら、暴走中であったＣＰＵ１の処理は、上記アドレスポ
インタで示されるベクタアドレスに移行する。

【００２４】本実施例においては、このベクタアドレス
で、先ず、ＲＡＭ２の所定領域に所定の定数、例えば
「１」を書き込む処理を実行し（ステップＳ９）、続い
て、リセット処理を行う（ステップＳ１０）。尚、ＣＰ
Ｕにはリセット命令を有しないものもあるが、本実施例
はリセット命令を有するＣＰＵの場合を例として説明し
ている。このリセット命令では、フラグ、スタック、プ
ログラムカウンタ等が初期設定される。そして、これら
のリセット処理に要する一定時間経過後には、自動的に
プログラムの先頭から処理が再開される。この処理再開
は、電源が初めて入力されることにより開始される処理
の場合と全く同一である。したがって、このままでは、
上記の暴走があったか否かを外部から知ることはできな
い。

【００２５】しかし、本実施例では、上記暴走により、
時計割込タイマによるベクタ割込によって、ＲＡＭ２の
所定領域に定数「１」が書き込まれている。上記ステッ
プＳ２の判別では、このＲＡＭ２の定数「１」が判別さ
れるので（Ｓ１がＹｅｓ）、この判別に基づいてＣＰＵ
１は、出力ポート３から“Ｌ”と“Ｈ”を交互に出力す
る（ステップＳ３）。上述したように出力ポート３の出
力が“Ｌ”であるとＬＥＤ５は点灯するが、出力ポート
３の出力が“Ｈ”であると、ＬＥＤ５への印加電圧の方
向が逆方向になってＬＥＤ５は消灯する。したがって、
上記のように出力ポート３から“Ｌ”と“Ｈ”が交互に
出力されることによってＬＥＤ５は点滅する。このＬＥ
Ｄ５の点滅は、以降、ＣＰＵが正常に動作している間も
継続する。これによって、ユーザは、ＣＰＵ１が暴走し
たことを知ることができる。

【００２６】上記実施例においては、ＣＰＵ１がリセッ
ト命令を有している場合について説明したが、リセット
命令が無いＣＰＵの場合についても同様に時計機構を用
いて暴走の検出ができる。これを他の実施例として以下
に説明する。

【００２７】この、他の実施例においてもハードウエア
構成は、図１に示した構成と同一である。ただ、この他
の実施例においては、ＣＰＵ１にリセット命令が無いこ
とのみが図１の場合と異なる。

【００２８】この他の実施例における暴走検出の処理動
作を、図３に示すフローチャートを用いて説明する。
尚、この処理も、シーケンス制御を行なうシーケンスプ
ログラムを実行する場合を例にとって説明する。この場
合も、図３のフローチャートにおいて「繰り返し」とあ
るのは、特には図示していないが、上記シーケンスプロ
グラムのメインルーチンの部分をループ化して示したも
のである。この場合も、上記メインルーチンの先頭で時
計割込タイマに所定の値を設定し、その時計割込タイマ
によりベクタ割込が行われる以前のタイミングとなる一
定周期でその時計割込タイマをクリアするようにしてい
る。

【００２９】同図のフローチャートにおいて、ＣＰＵ１
は、先ず、出力ポート３の出力を“Ｌ”にする。これに
よりＬＥＤ５が点灯する（ステップＳ１１）。続いて、
ＲＡＭ２をクリアする（ステップＳ１２）。この処理
も、先の実施例と同様にＲＡＭ５の初期設定であり、後
に続くシーケンス制御の処理の中で使用するために、Ｒ
ＡＭ５の領域を全てクリアする処理である。

【００３０】そのシーケンス処理では、ステップＳ１３
〜Ｓ１６に示す処理は、図２のステップＳ５〜Ｓ８に示
した処理と同様である。すなわち、適宜の周期となるよ
う時計割込タイマに時間データを設定した後、通常のシ
ーケンスプログラムを実行しながら、その設定した時間
データよりも短い周期となる所定の一定周期で時計割込
タイマの値を「０」クリアするということを繰り返す。
したがって、この場合も、シーケンスプログラムが正常
に実行されている間は、時計割込タイマによる時計割込
は発生しない。

【００３１】そして、もしＣＰＵ１が暴走すると、上記
の時計割込（ベクタ割込）が発生する。この場合は、そ
のベクタ割込に対応するベクタアドレスにおける処理で
は、ＣＰＵ１は、出力ポート３から“Ｌ”と“Ｈ”を交
互に出力する処理を行う。これによってＬＥＤ５が点滅
する（ステップＳ１７）。このように、本実施例では暴
走により時計割込タイマによるベクタ割込が発生する
と、すぐにＬＥＤ５を点滅させる処理を行う。

【００３２】そして、この後、上記ステップＳ１２に移
行して、ステップＳ１２〜Ｓ１６を行うが、上記のよう
にＬＥＤ５が点滅しているので、外部ではＣＰＵ１が暴
走したことが直ちに判明する。

【００３３】

【発明の効果】以上、詳細に説明したように、本発明に
よれば、ＣＰＵに通常に内蔵されている時計機構を用い
て暴走を検出してリセットできるので、高価なリセット
ＩＣが不要となり、したがって製品コストが低減する。
また、暴走検出によりＬＥＤを点滅させているので、リ
セット後にＣＰＵが再び動作していても外部からは暴走
のあったことを必ずら知ることができる。したがって、
暴走に気づかぬまま時間が経過するという危険を回避で
き、また、暴走に対して早めの処置を講ずることができ
るため、例えばシーケンス制御等の作業環境の早期向上
に貢献する。

【図面の簡単な説明】

【図１】一実施例の構成図である。

【図２】一実施例における暴走検出の処理動作を説明す
るフローチャートである。

【図３】他の実施例における暴走検出の処理動作を説明
するフローチャートである。

【符号の説明】

１ ＣＰＵ ２ ＲＡＭ ３ 出力ポート ４ 抵抗 ５ ＬＥＤ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵ（中央演算処理装置）に内蔵され
   る時計機構の時計割込タイマと、 該時計割込タイマによりベクタ割込が行われる前に該時
   計割込タイマを一定周期でクリアするクリア手段と、 該クリア手段が一定周期で前記時計割込タイマをクリア
   しなかったことにより前記時計割込タイマがベクタ割込
   を行ったとき、その割込の発生を暴走の発生として外部
   に報知する報知手段と、 を有することを特徴とする暴走検出装置。
2. 【請求項２】 前記時計割込タイマがベクタ割込を行っ
   たとき所定の定数を記憶する記憶手段を更に備えて、前
   記報知手段は、前記記憶手段から前記定数が読み出され
   たとき前記時計割込タイマによる割込の発生を外部に報
   知することを特徴とする請求項１記載の暴走検出装置。
3. 【請求項３】 前記報知手段は、前記ＣＰＵと電源間に
   接続されるＬＥＤ（発行ダイオード）であることを特徴
   とする請求項１又は２記載の暴走検出装置。