JPH0845830A - 露光装置 - Google Patents
露光装置Info
- Publication number
- JPH0845830A JPH0845830A JP19742294A JP19742294A JPH0845830A JP H0845830 A JPH0845830 A JP H0845830A JP 19742294 A JP19742294 A JP 19742294A JP 19742294 A JP19742294 A JP 19742294A JP H0845830 A JPH0845830 A JP H0845830A
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- semiconductor wafer
- chip
- alignment
- exposure apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
- H10W46/603—Formed on wafers or substrates before dicing and remaining on chips after dicing
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】本発明は、チップ領域を占有せずに、アライメ
ントマークを備えるようにした、露光装置を提供するこ
とを目的とする。 【構成】フォトマスク１３ならびに半導体ウェハ１２上
に配設されるアライメントマークを備えた露光装置１０
において、少なくとも一対のアライメントマーク２３，
１３ａが備えられていると共に、各アライメントマーク
が、それぞれフォトマスク及び半導体ウェハの各チップ
の空き領域２２に備えられているように、露光装置１０
を構成する。
ントマークを備えるようにした、露光装置を提供するこ
とを目的とする。 【構成】フォトマスク１３ならびに半導体ウェハ１２上
に配設されるアライメントマークを備えた露光装置１０
において、少なくとも一対のアライメントマーク２３，
１３ａが備えられていると共に、各アライメントマーク
が、それぞれフォトマスク及び半導体ウェハの各チップ
の空き領域２２に備えられているように、露光装置１０
を構成する。
Description
【０００１】
【産業上の利用分野】本発明は、フォトマスクのチップ
パターンが半導体ウェハに等倍一括投影露光等で焼付け
られる際のアライメントを行う露光装置に関するもので
ある。
パターンが半導体ウェハに等倍一括投影露光等で焼付け
られる際のアライメントを行う露光装置に関するもので
ある。
【０００２】
【従来の技術】従来、等倍一括投影露光等を採用する露
光装置（プロキシティマスクアライナー）において、フ
ォトマスクのチップパターンがシリコンウェハ等に等倍
一括投影露光で焼付けられる際のアライメントマーク
は、例えば図８に示すように、半導体ウェハ１（または
フォトマスク）上に縦横に並んで配設された多数のチッ
プ２のうち、複数（図示の場合、６個）のチップ２ａ
（斜線図示）に対して備えられている。各チップ２ａに
おける個々のアライメントマーク３は、例えば図９に示
すように形成されており、それぞれ互いに誤アライメン
トを避けるために、図９にて矢印Ｐで示すように、２０
μｍ以上スライドさせるレーザスキャンのアライメント
が採用されている。
光装置（プロキシティマスクアライナー）において、フ
ォトマスクのチップパターンがシリコンウェハ等に等倍
一括投影露光で焼付けられる際のアライメントマーク
は、例えば図８に示すように、半導体ウェハ１（または
フォトマスク）上に縦横に並んで配設された多数のチッ
プ２のうち、複数（図示の場合、６個）のチップ２ａ
（斜線図示）に対して備えられている。各チップ２ａに
おける個々のアライメントマーク３は、例えば図９に示
すように形成されており、それぞれ互いに誤アライメン
トを避けるために、図９にて矢印Ｐで示すように、２０
μｍ以上スライドさせるレーザスキャンのアライメント
が採用されている。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来例の露光装置のアライメントマークを利用した
オートアライメントが行われる際には、半導体ウェハ１
上に画成された多数のチップ２のうち、複数個のチップ
２ａに対して上記アライメントマークを形成しているこ
とから、この複数個のチップ２ａの領域については、半
導体チップを構成するためには利用され得なくなってし
まい、全体の歩留まりが低下してしまうという問題があ
った。
うな従来例の露光装置のアライメントマークを利用した
オートアライメントが行われる際には、半導体ウェハ１
上に画成された多数のチップ２のうち、複数個のチップ
２ａに対して上記アライメントマークを形成しているこ
とから、この複数個のチップ２ａの領域については、半
導体チップを構成するためには利用され得なくなってし
まい、全体の歩留まりが低下してしまうという問題があ
った。
【０００４】本発明は、上記の課題に鑑み、チップ領域
を占有せずに、アライメントマークを備えるようにし
た、露光装置を提供することを目的とする。
を占有せずに、アライメントマークを備えるようにし
た、露光装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記課題は、本発明によ
れば、フォトマスクならびに半導体ウェハ上に配設され
るアライメントマークを備えた露光装置において、少な
くとも一対のアライメントマークが備えられていると共
に、各アライメントマークが、それぞれフォトマスク及
び半導体ウェハの各チップの空き領域に備えられている
ことを特徴とする、露光装置により、解決される。
れば、フォトマスクならびに半導体ウェハ上に配設され
るアライメントマークを備えた露光装置において、少な
くとも一対のアライメントマークが備えられていると共
に、各アライメントマークが、それぞれフォトマスク及
び半導体ウェハの各チップの空き領域に備えられている
ことを特徴とする、露光装置により、解決される。
【０００６】本発明による露光装置は、好ましくは、上
記アライメントマークが、レーザスキャンによって検出
される。
記アライメントマークが、レーザスキャンによって検出
される。
【０００７】本発明による露光装置は、好ましくは、上
記アライメントマークが、１０μｍ程度の大きさであ
る。
記アライメントマークが、１０μｍ程度の大きさであ
る。
【０００８】
【作用】上記構成によれば、フォトマスク及び半導体ウ
ェハの縦横に並んで配設された多数のチップ領域のう
ち、複数個のチップ領域にて、チップ本体以外の空き領
域に、アライメントマークが設けられているので、半導
体ウェハ上にてアライメントマークがチップ領域を占有
しないので、一つの半導体ウェハからより多くのチップ
が製造され得ることになり、製造効率が向上せしめられ
得ることになる。
ェハの縦横に並んで配設された多数のチップ領域のう
ち、複数個のチップ領域にて、チップ本体以外の空き領
域に、アライメントマークが設けられているので、半導
体ウェハ上にてアライメントマークがチップ領域を占有
しないので、一つの半導体ウェハからより多くのチップ
が製造され得ることになり、製造効率が向上せしめられ
得ることになる。
【０００９】上記アライメントマークが、レーザスキャ
ンによって検出される場合には、アライメントマーク自
体が小さくても、確実に検出され得ることになる。
ンによって検出される場合には、アライメントマーク自
体が小さくても、確実に検出され得ることになる。
【００１０】上記アライメントマークが、１０μｍ程度
の大きさである場合には、さらに、半導体ウェハの表面
に形成されるマークの専有面積が最低限まで排除され得
ることになる。
の大きさである場合には、さらに、半導体ウェハの表面
に形成されるマークの専有面積が最低限まで排除され得
ることになる。
【００１１】
【実施例】以下、図面に示した実施例に基づいて、本発
明を詳細に説明する。図１は、本発明によるアライメン
トマークを備えたチップ領域を示す平面図、図２は、本
発明による露光装置の一実施例の概略構成を示す斜視図
である。
明を詳細に説明する。図１は、本発明によるアライメン
トマークを備えたチップ領域を示す平面図、図２は、本
発明による露光装置の一実施例の概略構成を示す斜視図
である。
【００１２】図２において、露光装置１０は、フォトマ
スクと半導体ウェハのコンタクト部を中心に示されてお
り、ウェハ台１１上に、半導体ウェハ１２，フォトマス
ク１３、そしてバックプレート１４が順次に載置される
ようになっている。尚、レーザスキャンのオートアライ
メント部、パターン認識信号処理部等は省略した。
スクと半導体ウェハのコンタクト部を中心に示されてお
り、ウェハ台１１上に、半導体ウェハ１２，フォトマス
ク１３、そしてバックプレート１４が順次に載置される
ようになっている。尚、レーザスキャンのオートアライ
メント部、パターン認識信号処理部等は省略した。
【００１３】ウエハー台１１は、その上面に、半導体ウ
ェハ１２との位置合わせ用マーキング１１ａを備えてい
る。
ェハ１２との位置合わせ用マーキング１１ａを備えてい
る。
【００１４】フォトマスク１３は、予め露光する多数の
チップ領域のそれぞれのパターンが区分されて形成され
ている。
チップ領域のそれぞれのパターンが区分されて形成され
ている。
【００１５】これに対して、半導体ウェハ１２は、前記
露光する多数のチップ領域のそれぞれに、パターンが区
分されて露光される。
露光する多数のチップ領域のそれぞれに、パターンが区
分されて露光される。
【００１６】ここで、フォトマスク１３及び半導体ウェ
ハ１２は、上記多数のチップ領域のうち、任意のチップ
領域、例えば図２にてＡ及びＢで示す４つのチップ領域
にて、各チップ領域は、図１に示すように、構成されて
いる。即ち、図１において、チップ領域２０は、本来の
チップ部分２１と、該チップ部分の周囲の空き領域２２
とから構成されている。そして、空き領域２２に関し
て、図示の場合、６個のアライメントマーク２３が予め
半導体ウェハ１２上に形成されている。
ハ１２は、上記多数のチップ領域のうち、任意のチップ
領域、例えば図２にてＡ及びＢで示す４つのチップ領域
にて、各チップ領域は、図１に示すように、構成されて
いる。即ち、図１において、チップ領域２０は、本来の
チップ部分２１と、該チップ部分の周囲の空き領域２２
とから構成されている。そして、空き領域２２に関し
て、図示の場合、６個のアライメントマーク２３が予め
半導体ウェハ１２上に形成されている。
【００１７】他方、フォトマスク１３には、上記アライ
メントマーク２３に対向する領域にて、その下面に、遮
光部１３ａ（図３参照）から成るアライメントマークを
備えている。
メントマーク２３に対向する領域にて、その下面に、遮
光部１３ａ（図３参照）から成るアライメントマークを
備えている。
【００１８】このようなアライメントマーク２３及び遮
光部１３ａに対して、先づアライメントマーク２３及び
遮光部１３ａに対して、図４に示すように、横方向（即
ちｘ方向）及び縦方向（即ちｙ方向）のレーザスキャン
が行なわれる。これにより、図５に示すように、レーザ
ビームの反射率を検出することにより、アライメントマ
ーク２３及び遮光部１３ａの境界が検出される。
光部１３ａに対して、先づアライメントマーク２３及び
遮光部１３ａに対して、図４に示すように、横方向（即
ちｘ方向）及び縦方向（即ちｙ方向）のレーザスキャン
が行なわれる。これにより、図５に示すように、レーザ
ビームの反射率を検出することにより、アライメントマ
ーク２３及び遮光部１３ａの境界が検出される。
【００１９】かくして、アライメントを行なう場合に
は、図６に示すフローチャートにより、作業が行なわれ
る。即ち、図６のフローチャートによれば、先づｘ方向
及びｙ方向のレーザスキャンが行なわれる。これによ
り、図４におけるｘ方向のデータａ，ｂ及びｙ方向のデ
ータｃ，ｄが読み取られる。
は、図６に示すフローチャートにより、作業が行なわれ
る。即ち、図６のフローチャートによれば、先づｘ方向
及びｙ方向のレーザスキャンが行なわれる。これによ
り、図４におけるｘ方向のデータａ，ｂ及びｙ方向のデ
ータｃ，ｄが読み取られる。
【００２０】ここで、ｘ方向のデータａ，ｂとｙ方向の
データｃ，ｄをそれぞれ比較し、ａ＝ｂ，ｃ＝ｄでない
場合には、ｘ方向に関しては（ａ−ｂ）が正の場合に
は、＋ｘ方向に、また（ａ−ｂ）が負の場合には、−ｘ
方向にウェハ台１１を（（ａ−ｂ）／２）だけ駆動する
ことにより、半導体ウェハ１２を移動させる。また、ｙ
方向に関しては（ｃ−ｄ）が正の場合には、＋ｙ方向
に、また（ｃ−ｄ）が負の場合には、−ｙ方向にウェハ
台１１を（（ｃ−ｄ）／２）だけ駆動することにより、
半導体ウェハ１２を移動させる。
データｃ，ｄをそれぞれ比較し、ａ＝ｂ，ｃ＝ｄでない
場合には、ｘ方向に関しては（ａ−ｂ）が正の場合に
は、＋ｘ方向に、また（ａ−ｂ）が負の場合には、−ｘ
方向にウェハ台１１を（（ａ−ｂ）／２）だけ駆動する
ことにより、半導体ウェハ１２を移動させる。また、ｙ
方向に関しては（ｃ−ｄ）が正の場合には、＋ｙ方向
に、また（ｃ−ｄ）が負の場合には、−ｙ方向にウェハ
台１１を（（ｃ−ｄ）／２）だけ駆動することにより、
半導体ウェハ１２を移動させる。
【００２１】その後、再びｘ方向及びｙ方向のレーザス
キャンが行なわれ、ｘ方向のデータａ，ｂ及びｙ方向の
データｃ，ｄが読み取られる。そして、再び、ｘ方向の
データａ，ｂとｙ方向のデータｃ，ｄをそれぞれ比較す
る。
キャンが行なわれ、ｘ方向のデータａ，ｂ及びｙ方向の
データｃ，ｄが読み取られる。そして、再び、ｘ方向の
データａ，ｂとｙ方向のデータｃ，ｄをそれぞれ比較す
る。
【００２２】上記動作を繰り返すことにより、読み取ら
れたｘ方向及びｙ方向のデータについて、ａ＝ｂ，ｃ＝
ｄになったとき、アライメントが完了する。その後、半
導体ウェハ１２及びフォトマスク１３をロックして、露
光が行なわれ、フォトマスク１３に備えられたパターン
が、半導体ウェハ１２に対して焼き付けられることにな
る。
れたｘ方向及びｙ方向のデータについて、ａ＝ｂ，ｃ＝
ｄになったとき、アライメントが完了する。その後、半
導体ウェハ１２及びフォトマスク１３をロックして、露
光が行なわれ、フォトマスク１３に備えられたパターン
が、半導体ウェハ１２に対して焼き付けられることにな
る。
【００２３】ここで、半導体ウェハ１２のアライメント
マーク２３と、フォトマスク１３の遮光部１３ａは、例
えば図７（Ａ）乃至（Ｅ）に示すように、個数を適宜に
選定する、即ち図７の場合には、１個から５個の間で選
定することにより、複数種類の半導体装置の製造の場合
に、各半導体装置を判別するために、あるいは出荷検査
マークとしても利用することが可能である。
マーク２３と、フォトマスク１３の遮光部１３ａは、例
えば図７（Ａ）乃至（Ｅ）に示すように、個数を適宜に
選定する、即ち図７の場合には、１個から５個の間で選
定することにより、複数種類の半導体装置の製造の場合
に、各半導体装置を判別するために、あるいは出荷検査
マークとしても利用することが可能である。
【００２４】さらに、上記アライメントマーク２３は、
レーザスキャンの精度に基づいて、例えば１０μｍ程度
の寸法に形成され得る。従って、半導体ウェハの各チッ
プ領域における空き領域に容易に収められ得ることにな
る。
レーザスキャンの精度に基づいて、例えば１０μｍ程度
の寸法に形成され得る。従って、半導体ウェハの各チッ
プ領域における空き領域に容易に収められ得ることにな
る。
【００２５】尚、上記の実施例ではオートアライメント
について説明したが、これに限らずマニュアルアライメ
ントにおいても同様の作用効果がある。
について説明したが、これに限らずマニュアルアライメ
ントにおいても同様の作用効果がある。
【００２６】
【発明の効果】以上のように、本発明によれば、フォト
マスク及び半導体ウェハの縦横に並んで配設された多数
のチップ領域のうち、複数個のチップ領域にて、チップ
本体以外の空き領域に、アライメントマークが設けられ
ているので、半導体ウェハ上にて、アライメントマーク
がチップ領域を占有しないので、一つの半導体ウェハか
らより多くのチップが製造され得ることになり、製造効
率が向上せしめられ得ることになる。
マスク及び半導体ウェハの縦横に並んで配設された多数
のチップ領域のうち、複数個のチップ領域にて、チップ
本体以外の空き領域に、アライメントマークが設けられ
ているので、半導体ウェハ上にて、アライメントマーク
がチップ領域を占有しないので、一つの半導体ウェハか
らより多くのチップが製造され得ることになり、製造効
率が向上せしめられ得ることになる。
【００２７】さらに、各チップ領域がすべてチップ製造
に使用され得るので、各チップ領域のピッチずれ等の誤
差が生ずるようなことはない。
に使用され得るので、各チップ領域のピッチずれ等の誤
差が生ずるようなことはない。
【００２８】上記アライメントマークが、レーザスキャ
ンによって検出される場合には、アライメントマーク自
体が小さくても、確実に検出され得ることになる。
ンによって検出される場合には、アライメントマーク自
体が小さくても、確実に検出され得ることになる。
【００２９】上記アライメントマークが、１０μｍ程度
の大きさである場合には、アライメントマークを出荷マ
ークとしても利用することができ、半導体ウェハの表面
に形成されるマークが最低限まで排除され得ることにな
る。
の大きさである場合には、アライメントマークを出荷マ
ークとしても利用することができ、半導体ウェハの表面
に形成されるマークが最低限まで排除され得ることにな
る。
【００３０】かくして、本発明によれば、チップ領域を
占有せずに、アライメントマークを備えるようにした、
極めて優れた露光装置が提供され得ることになる。
占有せずに、アライメントマークを備えるようにした、
極めて優れた露光装置が提供され得ることになる。
【図１】本発明の露光装置の一実施例における半導体ウ
ェハの一つのチップ領域を示す平面図である。
ェハの一つのチップ領域を示す平面図である。
【図２】本発明の露光装置の一実施例における概略構成
を示す斜視図である。
を示す斜視図である。
【図３】図１の半導体ウェハのアライメントマーク付近
の断面図である。
の断面図である。
【図４】図３のアライメントマークのレーザスキャンに
よる検出方法を示す概略図である。
よる検出方法を示す概略図である。
【図５】図４のレーザスキャンによる検出器からの出力
信号を示すグラフである。
信号を示すグラフである。
【図６】図２の露光装置によるオートアライメント及び
露光の際のフローチャートである。
露光の際のフローチャートである。
【図７】図１のチップ領域に形成されるアライメントマ
ークの種々の形成例を示す概略図である。
ークの種々の形成例を示す概略図である。
【図８】従来の露光装置の一例におけるアライメントマ
ークを備えた半導体ウェハを示す概略平面図である。
ークを備えた半導体ウェハを示す概略平面図である。
【図９】図８におけるアライメントマークの一例を示す
概略図である。
概略図である。
１０ 露光装置 １１ ウェハ台 １１ａ 位置合わせ用マーキング １２ 半導体ウェハ １３ フォトマスク １３ａ 遮光部（アライメントマーク） １４ バックプレート ２０ チップ領域 ２１ チップ部分 ２２ 空き領域 ２３ アライメントマーク
Claims (3)
- 【請求項１】 フォトマスクならびに半導体ウェハ上に
配設されるアライメントマークを備えた露光装置におい
て、 少なくとも一対のアライメントマークが備えられている
と共に、各アライメントマークが、それぞれフォトマス
ク及び半導体ウェハの各チップの空き領域に備えられて
いることを特徴とする、露光装置。 - 【請求項２】 上記アライメントマークが、レーザスキ
ャンによって検出されることを特徴とする、請求項１に
記載の露光装置。 - 【請求項３】 上記アライメントマークが、１０μｍ程
度の大きさであることを特徴とする、請求項１に記載の
露光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19742294A JPH0845830A (ja) | 1994-07-30 | 1994-07-30 | 露光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19742294A JPH0845830A (ja) | 1994-07-30 | 1994-07-30 | 露光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0845830A true JPH0845830A (ja) | 1996-02-16 |
Family
ID=16374262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19742294A Pending JPH0845830A (ja) | 1994-07-30 | 1994-07-30 | 露光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0845830A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997024768A1 (en) * | 1995-12-29 | 1997-07-10 | Pacific Solar Pty. Limited | Improved laser grooving and doping method |
-
1994
- 1994-07-30 JP JP19742294A patent/JPH0845830A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997024768A1 (en) * | 1995-12-29 | 1997-07-10 | Pacific Solar Pty. Limited | Improved laser grooving and doping method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7466414B2 (en) | Position detection apparatus and method | |
| JP3073776B2 (ja) | ２個の物体を互いに心合せするための心合せマーク | |
| JP4594280B2 (ja) | 偏向リソグラフィーのためのアライメントマークおよびその検出方法 | |
| KR102633183B1 (ko) | 포토리소그래피 마스크의 정렬 방법 및 반도체 재료의 웨이퍼에서 집적 회로를 제조하기 위한 대응 공정 방법 | |
| US20070069400A1 (en) | Alignment mark, alignment apparatus and method, exposure apparatus, and device manufacturing method | |
| JPH02143544A (ja) | 目合せ用バーニヤパターンを備えた半導体装置 | |
| US7336352B2 (en) | Position detection apparatus | |
| KR960011563A (ko) | 투영 노광 시스템 | |
| DE112004000395T5 (de) | Halbleiterwafer mit nichtrechteckig geformten Chips | |
| JPS61174717A (ja) | 位置合わせ装置 | |
| US5770337A (en) | Method of inspection to determine reticle pitch | |
| US6436595B1 (en) | Method of aligning lithographically printed product layers using non-zero overlay targets | |
| JP5414921B2 (ja) | 検出装置及び方法、露光装置、デバイス製造方法 | |
| US6097102A (en) | Reticle, semiconductor wafer, and semiconductor chip | |
| JPH0845830A (ja) | 露光装置 | |
| JPH07111952B2 (ja) | ホトリソグラフィー工程におけるガラスマスク | |
| JP3104802B2 (ja) | 検査用規準ウェーハ | |
| JPH104044A (ja) | パターン検出方法ならびにアライメントマーク検出方法およびそれを用いた光学装置 | |
| US20060274935A1 (en) | Method for measuring registration of overlapping material layers of an integrated circuit | |
| JPH08203808A (ja) | 投影露光装置及び半導体製造方法 | |
| JP3684707B2 (ja) | レチクルパターン検査方法 | |
| JPH0387013A (ja) | 半導体装置の製造方法 | |
| JPS6252849B2 (ja) | ||
| KR100611069B1 (ko) | 얼라인 마크를 이용하여 오버레이 보정 및 정렬 보정을수행하는 방법 | |
| JPS60110117A (ja) | アラインメントマ−クを備えた薄板状物体およびこの物体を使用するアラインメント装置 |