JPH0846821A - デジタル同期分離回路 - Google Patents
デジタル同期分離回路Info
- Publication number
- JPH0846821A JPH0846821A JP6180349A JP18034994A JPH0846821A JP H0846821 A JPH0846821 A JP H0846821A JP 6180349 A JP6180349 A JP 6180349A JP 18034994 A JP18034994 A JP 18034994A JP H0846821 A JPH0846821 A JP H0846821A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- video signal
- output
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】デジタル同期分離回路において、チューナーか
ら入力されたビデオ信号とビデオ入力端子から入力され
たビデオ信号とよって、最適なるスライスレベルが得ら
れるようにし、同期分離精度の劣化を抑える。 【構成】アナログスイッチ１０はチューナーで検波され
てベースバンド信号となった第１のビデオ信号とビデオ
入力端子から入力される第２のビデオ信号との双方を切
換えて出力し、クランプ回路１１は入力されたビデオ信
号に適切なＤＣバイアスをあたえ、ＡＤ変換器１２はア
ナログ信号からデジタル信号に変換し、低域通過フィル
ター１３はノイズ成分やクロマ成分を除去する。同期分
離回路１４は低域通過フィルター１３の出力とスライス
レベルを比較して２値なる信号を出力し、この信号を入
力されて水平ＰＬＬ回路１５は水平同期パルスを再生す
る。マイクロプロセッサー１６は入力切換え信号と入力
切換え信号に応じて変化するスライスレベルを出力す
る。
ら入力されたビデオ信号とビデオ入力端子から入力され
たビデオ信号とよって、最適なるスライスレベルが得ら
れるようにし、同期分離精度の劣化を抑える。 【構成】アナログスイッチ１０はチューナーで検波され
てベースバンド信号となった第１のビデオ信号とビデオ
入力端子から入力される第２のビデオ信号との双方を切
換えて出力し、クランプ回路１１は入力されたビデオ信
号に適切なＤＣバイアスをあたえ、ＡＤ変換器１２はア
ナログ信号からデジタル信号に変換し、低域通過フィル
ター１３はノイズ成分やクロマ成分を除去する。同期分
離回路１４は低域通過フィルター１３の出力とスライス
レベルを比較して２値なる信号を出力し、この信号を入
力されて水平ＰＬＬ回路１５は水平同期パルスを再生す
る。マイクロプロセッサー１６は入力切換え信号と入力
切換え信号に応じて変化するスライスレベルを出力す
る。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタルカラーテレ
ビジョン受信機のデジタル同期分離回路に関するもので
ある。
ビジョン受信機のデジタル同期分離回路に関するもので
ある。
【０００２】
【従来の技術】近年、テレビ受像器の高画質化や大画面
化にともない、テレビの信号処理におけるディジタル化
の傾向が強まっており、ビデオ信号から同期信号を分離
するためのデジタル同期分離回路が重要視されている。
化にともない、テレビの信号処理におけるディジタル化
の傾向が強まっており、ビデオ信号から同期信号を分離
するためのデジタル同期分離回路が重要視されている。
【０００３】以下に、図２を用いて従来のデジタル同期
分離回路を説明する。図２は従来のデジタル同期分離回
路の構成を示すブロック図である。図２において、２０
はチューナーで検波されてベースバンド信号となった第
１のビデオ信号と、ビデオ入力端子から入力される第２
のビデオ信号との双方を入力し、入力切換え信号により
第１のビデオ信号と第２のビデオ信号とを切換えて出力
できるアナログスイッチである。２１はアナログスイッ
チ２０の出力を入力し、ＡＣ結合によって失われたＤＣ
成分を再生し、後段の回路にたいして適切なＤＣバイア
スをあたえるクランプ回路である。２２はクランプ回路
２１の出力を入力し、サンプリングクロックによりアナ
ログ信号からデジタル信号に変換するＡＤ変換器であ
る。２３はＡＤ変換器２２の出力を入力し、ビデオ信号
に重畳するノイズ成分やクロマ成分を除去する低域通過
フィルターである。２４は低域通過フィルター２３の出
力とスライスレベルを入力し、低域通過フィルター２３
の出力とスライスレベルとを比較し、そのレベルの大小
によってＨｉまたはＬｏｗの２値なる信号を出力する同
期分離回路である。２５は同期分離回路２４の出力を入
力し、水平同期パルスを再生する水平ＰＬＬ回路であ
る。２６はアナログスイッチ２０の入力切換え信号を出
力するマイクロプロセッサーである。
分離回路を説明する。図２は従来のデジタル同期分離回
路の構成を示すブロック図である。図２において、２０
はチューナーで検波されてベースバンド信号となった第
１のビデオ信号と、ビデオ入力端子から入力される第２
のビデオ信号との双方を入力し、入力切換え信号により
第１のビデオ信号と第２のビデオ信号とを切換えて出力
できるアナログスイッチである。２１はアナログスイッ
チ２０の出力を入力し、ＡＣ結合によって失われたＤＣ
成分を再生し、後段の回路にたいして適切なＤＣバイア
スをあたえるクランプ回路である。２２はクランプ回路
２１の出力を入力し、サンプリングクロックによりアナ
ログ信号からデジタル信号に変換するＡＤ変換器であ
る。２３はＡＤ変換器２２の出力を入力し、ビデオ信号
に重畳するノイズ成分やクロマ成分を除去する低域通過
フィルターである。２４は低域通過フィルター２３の出
力とスライスレベルを入力し、低域通過フィルター２３
の出力とスライスレベルとを比較し、そのレベルの大小
によってＨｉまたはＬｏｗの２値なる信号を出力する同
期分離回路である。２５は同期分離回路２４の出力を入
力し、水平同期パルスを再生する水平ＰＬＬ回路であ
る。２６はアナログスイッチ２０の入力切換え信号を出
力するマイクロプロセッサーである。
【０００４】以上のように構成されたデジタル同期分離
回路について、以下図２を用いてその動作説明する。ま
ず、チューナーからの第１のビデオ信号とビデオ入力端
子からの第２のビデオ信号はマイクロプロセッサー２６
からの入力切換え信号によりアナログスイッチ２０で切
換え出力される。アナログスイッチ２０から出力された
ビデオ信号をクランプ回路２１に入力することによって
適切なＤＣバイアスが加えられ、後段のＡＤ変換器２２
に入力される。ＡＤ変換器２２でデジタル化されたビデ
オ信号はこのＤＣバイアスによりそのペデスタルレベル
が一定となるように調整される。ＡＤ変換器２２の出力
はつぎに低域通過フィルター２３に入力され、ビデオ信
号に重畳するノイズ成分やクロマ成分が除去される。低
域通過フィルター２３の出力は同期分離回路２４に入力
されて、設定された固定のレベルまたはシンクチップレ
ベルとペデスタルレベルの中点となるレベルを有するス
ライスレベルと比較され、両者のレベルの大小によって
ＨｉまたはＬｏｗの２値を有する同期信号となる。同期
分離回路２４から出力される同期信号は水平ＰＬＬ回路
２５に入力され、水平同期パルスが再生される。マイク
ロプロセッサー２６は、ビデオ信号がチューナーまたは
ビデオ入力端子のどちらから入力されるかに応じて、入
力切換え信号を変化させる。
回路について、以下図２を用いてその動作説明する。ま
ず、チューナーからの第１のビデオ信号とビデオ入力端
子からの第２のビデオ信号はマイクロプロセッサー２６
からの入力切換え信号によりアナログスイッチ２０で切
換え出力される。アナログスイッチ２０から出力された
ビデオ信号をクランプ回路２１に入力することによって
適切なＤＣバイアスが加えられ、後段のＡＤ変換器２２
に入力される。ＡＤ変換器２２でデジタル化されたビデ
オ信号はこのＤＣバイアスによりそのペデスタルレベル
が一定となるように調整される。ＡＤ変換器２２の出力
はつぎに低域通過フィルター２３に入力され、ビデオ信
号に重畳するノイズ成分やクロマ成分が除去される。低
域通過フィルター２３の出力は同期分離回路２４に入力
されて、設定された固定のレベルまたはシンクチップレ
ベルとペデスタルレベルの中点となるレベルを有するス
ライスレベルと比較され、両者のレベルの大小によって
ＨｉまたはＬｏｗの２値を有する同期信号となる。同期
分離回路２４から出力される同期信号は水平ＰＬＬ回路
２５に入力され、水平同期パルスが再生される。マイク
ロプロセッサー２６は、ビデオ信号がチューナーまたは
ビデオ入力端子のどちらから入力されるかに応じて、入
力切換え信号を変化させる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
構成では、同期分離時にビデオ入力端子から入力される
であろうＶＴＲなどからの非標準なビデオ信号に対して
も、チューナーからの標準信号と同じスライスレベルを
用いているため、ＶＴＲなどから出力されるビデオ信号
で品質の劣化したものに見られるビデオ信号の同期信号
付近に生じる映像信号成分によるアンダーシュート成分
を同期信号として誤って判別してしまう場合があり、低
域通過フィルターの特性やスライスレベルを、劣化した
ビデオ信号と標準信号など劣化のない信号との間で妥協
点をとるなどして決定し対処してきた。しかし、標準信
号時の同期分離はペデスタルレベルとシンクチップレベ
ルの中点でおこなわれることが理想であり、また過度の
フィルタリングは、同期分離精度に影響しジッター増大
の要因となり問題となっていた。
構成では、同期分離時にビデオ入力端子から入力される
であろうＶＴＲなどからの非標準なビデオ信号に対して
も、チューナーからの標準信号と同じスライスレベルを
用いているため、ＶＴＲなどから出力されるビデオ信号
で品質の劣化したものに見られるビデオ信号の同期信号
付近に生じる映像信号成分によるアンダーシュート成分
を同期信号として誤って判別してしまう場合があり、低
域通過フィルターの特性やスライスレベルを、劣化した
ビデオ信号と標準信号など劣化のない信号との間で妥協
点をとるなどして決定し対処してきた。しかし、標準信
号時の同期分離はペデスタルレベルとシンクチップレベ
ルの中点でおこなわれることが理想であり、また過度の
フィルタリングは、同期分離精度に影響しジッター増大
の要因となり問題となっていた。
【０００６】本発明は上記のような問題点を考慮してな
されたもので、チューナーから入力されたビデオ信号と
ビデオ入力端子から入力されたビデオ信号によって、同
期分離を行うときのスライスレベルを変化させように
し、互いに最適なるスライスレベルが得られるようにし
て、ＶＴＲなどから出力されるビデオ信号で品質の劣化
したものに見られるビデオ信号の同期信号付近に生じる
映像信号成分によるアンダーシュート成分を同期信号と
して誤って判別することなく、かつ同期分離精度の劣化
を抑えるようにしたデジタル同期分離回路を提供しよう
とするものである。
されたもので、チューナーから入力されたビデオ信号と
ビデオ入力端子から入力されたビデオ信号によって、同
期分離を行うときのスライスレベルを変化させように
し、互いに最適なるスライスレベルが得られるようにし
て、ＶＴＲなどから出力されるビデオ信号で品質の劣化
したものに見られるビデオ信号の同期信号付近に生じる
映像信号成分によるアンダーシュート成分を同期信号と
して誤って判別することなく、かつ同期分離精度の劣化
を抑えるようにしたデジタル同期分離回路を提供しよう
とするものである。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明のデジタル同期分離回路は、チューナーで
検波されてベースバンド信号となった第１のビデオ信号
と、ビデオ入力端子から入力される第２のビデオ信号と
の双方を入力し、入力切換え信号により第１のビデオ信
号と第２のビデオ信号とを切換えて出力するアナログス
イッチと、アナログスイッチの出力を入力し、ＤＣ成分
を再生して後段の回路にたいして適切なＤＣバイアスを
あたえるクランプ回路と、クランプ回路の出力を入力
し、サンプリングクロックによりアナログ信号からデジ
タル信号に変換するＡＤ変換器と、ＡＤ変換器の出力を
入力し、ビデオ信号に重畳するノイズ成分やクロマ成分
を除去する低域通過フィルターと、低域通過フィルター
の出力とスライスレベルを入力し、低域通過フィルター
の出力とスライスレベルとを比較してそのレベルの大小
によってＨｉまたはＬｏｗの２値なる信号を出力する同
期分離回路と、同期分離回路の出力を入力し、水平同期
パルスを再生する水平ＰＬＬ回路と、アナログスイッチ
の入力切換え信号とこの入力切換え信号に応じて同期分
離回路に入力するスライスレベルを変化させて出力する
マイクロプロセッサーとを備えたものである。
めに、本発明のデジタル同期分離回路は、チューナーで
検波されてベースバンド信号となった第１のビデオ信号
と、ビデオ入力端子から入力される第２のビデオ信号と
の双方を入力し、入力切換え信号により第１のビデオ信
号と第２のビデオ信号とを切換えて出力するアナログス
イッチと、アナログスイッチの出力を入力し、ＤＣ成分
を再生して後段の回路にたいして適切なＤＣバイアスを
あたえるクランプ回路と、クランプ回路の出力を入力
し、サンプリングクロックによりアナログ信号からデジ
タル信号に変換するＡＤ変換器と、ＡＤ変換器の出力を
入力し、ビデオ信号に重畳するノイズ成分やクロマ成分
を除去する低域通過フィルターと、低域通過フィルター
の出力とスライスレベルを入力し、低域通過フィルター
の出力とスライスレベルとを比較してそのレベルの大小
によってＨｉまたはＬｏｗの２値なる信号を出力する同
期分離回路と、同期分離回路の出力を入力し、水平同期
パルスを再生する水平ＰＬＬ回路と、アナログスイッチ
の入力切換え信号とこの入力切換え信号に応じて同期分
離回路に入力するスライスレベルを変化させて出力する
マイクロプロセッサーとを備えたものである。
【０００８】
【作用】本発明は上記した構成によって、チューナーか
ら入力されたビデオ信号とビデオ入力端子から入力され
たビデオ信号によって、同期分離を行うときのスライス
レベルを変化させようにし、互いに最適なるスライスレ
ベルが得られるようにして、ＶＴＲなどから出力される
ビデオ信号で品質の劣化したものに見られるビデオ信号
の同期信号付近に生じる映像信号成分によるアンダーシ
ュート成分を同期信号として誤って判別することなく、
かつ同期分離精度の劣化を抑えることが可能となる。
ら入力されたビデオ信号とビデオ入力端子から入力され
たビデオ信号によって、同期分離を行うときのスライス
レベルを変化させようにし、互いに最適なるスライスレ
ベルが得られるようにして、ＶＴＲなどから出力される
ビデオ信号で品質の劣化したものに見られるビデオ信号
の同期信号付近に生じる映像信号成分によるアンダーシ
ュート成分を同期信号として誤って判別することなく、
かつ同期分離精度の劣化を抑えることが可能となる。
【０００９】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１は本発明の一実施例におけるデジタル同期
分離回路の構成を示すブロック図である。図１におい
て、１０はチューナーで検波されてベースバンド信号と
なった第１のビデオ信号と、ビデオ入力端子から入力さ
れる第２のビデオ信号との双方を入力し、入力切換え信
号により第１のビデオ信号と第２のビデオ信号とを切換
えて出力できるアナログスイッチである。１１はアナロ
グスイッチ１０の出力を入力し、ＡＣ結合によって失わ
れたＤＣ成分を再生し、後段の回路にたいして適切なＤ
Ｃバイアスをあたえるクランプ回路である。１２はクラ
ンプ回路２１の出力を入力し、サンプリングクロックに
よりアナログ信号からデジタル信号に変換するＡＤ変換
器である。１３はＡＤ変換器１２の出力を入力し、ビデ
オ信号に重畳するノイズ成分やクロマ成分を除去する低
域通過フィルターである。１４は低域通過フィルター１
３の出力とスライスレベルを入力し、低域通過フィルタ
ー１３の出力とスライスレベルとを比較し、そのレベル
の大小によってＨｉまたはＬｏｗの２値なる信号を出力
する同期分離回路である。１５は同期分離回路１４の出
力を入力し、水平同期パルスを再生する水平ＰＬＬ回路
である。１６はアナログスイッチ１０の入力切換え信号
とこの入力切換え信号に応じて同期分離回路１４に入力
するスライスレベルを変化させて出力するマイクロプロ
セッサーである。
明する。図１は本発明の一実施例におけるデジタル同期
分離回路の構成を示すブロック図である。図１におい
て、１０はチューナーで検波されてベースバンド信号と
なった第１のビデオ信号と、ビデオ入力端子から入力さ
れる第２のビデオ信号との双方を入力し、入力切換え信
号により第１のビデオ信号と第２のビデオ信号とを切換
えて出力できるアナログスイッチである。１１はアナロ
グスイッチ１０の出力を入力し、ＡＣ結合によって失わ
れたＤＣ成分を再生し、後段の回路にたいして適切なＤ
Ｃバイアスをあたえるクランプ回路である。１２はクラ
ンプ回路２１の出力を入力し、サンプリングクロックに
よりアナログ信号からデジタル信号に変換するＡＤ変換
器である。１３はＡＤ変換器１２の出力を入力し、ビデ
オ信号に重畳するノイズ成分やクロマ成分を除去する低
域通過フィルターである。１４は低域通過フィルター１
３の出力とスライスレベルを入力し、低域通過フィルタ
ー１３の出力とスライスレベルとを比較し、そのレベル
の大小によってＨｉまたはＬｏｗの２値なる信号を出力
する同期分離回路である。１５は同期分離回路１４の出
力を入力し、水平同期パルスを再生する水平ＰＬＬ回路
である。１６はアナログスイッチ１０の入力切換え信号
とこの入力切換え信号に応じて同期分離回路１４に入力
するスライスレベルを変化させて出力するマイクロプロ
セッサーである。
【００１０】以上のように構成されたデジタル同期分離
回路について、以下図１を用いてその動作を説明する。
まず、チューナーから第１のビデオ信号とビデオ入力端
子からの第２のビデオ信号はマイクロプロセッサー１６
からの入力切換え信号によりアナログスイッチ１０で切
換えて出力される。アナログスイッチ１０から出力され
たビデオ信号をクランプ回路１１に入力することによっ
て適切なＤＣバイアスが加えられ、後段のＡＤ変換器１
２に入力される。ＡＤ変換器１２でデジタル化されたビ
デオ信号はこのＤＣバイアスによりそのペデスタルレベ
ルが一定となるように調整される。ＡＤ変換器１２の出
力はつぎに低域通過フィルター１３に入力され、ビデオ
信号に重畳するノイズ成分やクロマ成分が除去される。
低域通過フィルター１３の出力は同期分離回路１４に入
力されて、マイクロプロセッサー２６から出力されるス
ライスレベルと比較され、両者のレベルの大小によって
ＨｉまたはＬｏｗの２値を有する同期信号となる。同期
分離回路１４から出力される同期信号は水平ＰＬＬ回路
１５に入力され、水平同期パルスが再生される。このと
きマイクロプロセッサー１６は入力切換え信号に応じ
て、すなわちチューナーからの第１のビデオ信号を選択
する場合はスライスレベルをペデスタルレベルとシンク
チップレベルの中点になるレベルに、ビデオ入力端子か
らの第２のビデオ信号を選択する場合はペデスタルレベ
ルとシンクチップレベルの中点になるレベルよりも若干
シンクチップ側に変化させたレベルを出力する。
回路について、以下図１を用いてその動作を説明する。
まず、チューナーから第１のビデオ信号とビデオ入力端
子からの第２のビデオ信号はマイクロプロセッサー１６
からの入力切換え信号によりアナログスイッチ１０で切
換えて出力される。アナログスイッチ１０から出力され
たビデオ信号をクランプ回路１１に入力することによっ
て適切なＤＣバイアスが加えられ、後段のＡＤ変換器１
２に入力される。ＡＤ変換器１２でデジタル化されたビ
デオ信号はこのＤＣバイアスによりそのペデスタルレベ
ルが一定となるように調整される。ＡＤ変換器１２の出
力はつぎに低域通過フィルター１３に入力され、ビデオ
信号に重畳するノイズ成分やクロマ成分が除去される。
低域通過フィルター１３の出力は同期分離回路１４に入
力されて、マイクロプロセッサー２６から出力されるス
ライスレベルと比較され、両者のレベルの大小によって
ＨｉまたはＬｏｗの２値を有する同期信号となる。同期
分離回路１４から出力される同期信号は水平ＰＬＬ回路
１５に入力され、水平同期パルスが再生される。このと
きマイクロプロセッサー１６は入力切換え信号に応じ
て、すなわちチューナーからの第１のビデオ信号を選択
する場合はスライスレベルをペデスタルレベルとシンク
チップレベルの中点になるレベルに、ビデオ入力端子か
らの第２のビデオ信号を選択する場合はペデスタルレベ
ルとシンクチップレベルの中点になるレベルよりも若干
シンクチップ側に変化させたレベルを出力する。
【００１１】本実施例は上記した構成によって、チュー
ナーから入力されたビデオ信号とビデオ入力端子から入
力されたビデオ信号によって、同期分離を行うときのス
ライスレベルを変化させようにし、互いに最適なるスラ
イスレベルが得られるようにして、ＶＴＲなどから出力
されるビデオ信号で品質の劣化したものに見られるビデ
オ信号の同期信号付近に生じる映像信号成分によるアン
ダーシュート成分を同期信号として誤って判別すること
なく、かつ同期分離精度の劣化を抑えることが可能とな
る。
ナーから入力されたビデオ信号とビデオ入力端子から入
力されたビデオ信号によって、同期分離を行うときのス
ライスレベルを変化させようにし、互いに最適なるスラ
イスレベルが得られるようにして、ＶＴＲなどから出力
されるビデオ信号で品質の劣化したものに見られるビデ
オ信号の同期信号付近に生じる映像信号成分によるアン
ダーシュート成分を同期信号として誤って判別すること
なく、かつ同期分離精度の劣化を抑えることが可能とな
る。
【００１２】
【発明の効果】以上のように、本発明によれば、チュー
ナーから入力されたビデオ信号とビデオ入力端子から入
力されたビデオ信号によって、同期分離を行うときのス
ライスレベルを変化させようにし、互いに最適なるスラ
イスレベルが得られるようすることによって、ＶＴＲな
どから出力されるビデオ信号で品質の劣化したものに見
られるビデオ信号の同期信号付近に生じる映像信号成分
によるアンダーシュート成分を同期信号として誤って判
別することなく、かつ同期分離精度の劣化を抑えること
を可能とする。
ナーから入力されたビデオ信号とビデオ入力端子から入
力されたビデオ信号によって、同期分離を行うときのス
ライスレベルを変化させようにし、互いに最適なるスラ
イスレベルが得られるようすることによって、ＶＴＲな
どから出力されるビデオ信号で品質の劣化したものに見
られるビデオ信号の同期信号付近に生じる映像信号成分
によるアンダーシュート成分を同期信号として誤って判
別することなく、かつ同期分離精度の劣化を抑えること
を可能とする。
【図面の簡単な説明】
【図１】本発明の一実施例におけるデジタル同期分離回
路を示すブロック図
路を示すブロック図
【図２】従来のデジタル同期分離回路を示すブロック図
１０ アナログスイッチ １１ クランプ回路 １２ ＡＤ変換器 １３ 低域通過フィルター １４ 同期分離回路 １５ 水平ＰＬＬ回路 １６ マイクロプロセッサー
Claims (1)
- 【請求項１】 チューナーで検波されてベースバンド信
号となった第１のビデオ信号と、ビデオ入力端子から入
力される第２のビデオ信号との双方を入力し、入力切換
え信号により第１のビデオ信号と第２のビデオ信号とを
切換えて出力するアナログスイッチと、前記アナログス
イッチの出力を入力し、ＤＣ成分を再生して後段の回路
にたいして適切なＤＣバイアスをあたえるクランプ回路
と、前記クランプ回路の出力を入力し、サンプリングク
ロックによりアナログ信号からデジタル信号に変換する
ＡＤ変換器と、前記ＡＤ変換器の出力を入力し、ビデオ
信号に重畳するノイズ成分やクロマ成分を除去する低域
通過フィルターと、前記低域通過フィルターの出力とス
ライスレベルを入力し、前記低域通過フィルターの出力
とスライスレベルとを比較してそのレベルの大小によっ
てＨｉまたはＬｏｗの２値なる信号を出力する同期分離
回路と、前記同期分離回路の出力を入力し、水平同期パ
ルスを再生する水平ＰＬＬ回路と、前記アナログスイッ
チの入力切換え信号とこの入力切換え信号に応じて前記
同期分離回路に入力するスライスレベルを変化させて出
力するマイクロプロセッサーとを備えたデジタル同期分
離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6180349A JPH0846821A (ja) | 1994-08-02 | 1994-08-02 | デジタル同期分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6180349A JPH0846821A (ja) | 1994-08-02 | 1994-08-02 | デジタル同期分離回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0846821A true JPH0846821A (ja) | 1996-02-16 |
Family
ID=16081683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6180349A Pending JPH0846821A (ja) | 1994-08-02 | 1994-08-02 | デジタル同期分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0846821A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100429931C (zh) * | 2004-04-19 | 2008-10-29 | 罗姆股份有限公司 | 影像信号判断电路 |
| KR20210063886A (ko) * | 2019-11-25 | 2021-06-02 | 엘지전자 주식회사 | 동기 신호 분리 장치, 이를 구비하는 신호 처리 장치 및 영상표시장치 |
-
1994
- 1994-08-02 JP JP6180349A patent/JPH0846821A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100429931C (zh) * | 2004-04-19 | 2008-10-29 | 罗姆股份有限公司 | 影像信号判断电路 |
| KR20210063886A (ko) * | 2019-11-25 | 2021-06-02 | 엘지전자 주식회사 | 동기 신호 분리 장치, 이를 구비하는 신호 처리 장치 및 영상표시장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5333054A (en) | Apparatus for reducing noise in a video signal by processing a luminance and chrominance component | |
| JPH06165212A (ja) | ビデオ信号処理用集積回路 | |
| US4855812A (en) | Picture synthesizing apparatus with gain control system | |
| KR930003178B1 (ko) | 상관적응형 휘도신호와 색신호 분리회로 | |
| JPH1198422A (ja) | 映像信号判別回路 | |
| KR0136232B1 (ko) | 휘도 신호/컬러 신호 분리 회로 | |
| US6483550B1 (en) | Video signal level converting device and video signal analog-to-digital converter | |
| EP0334351B1 (en) | Video signal processing circuit and an insertion circuit utilized therein | |
| JPH0779456B2 (ja) | 磁気記録再生装置 | |
| KR100234238B1 (ko) | 디지탈 잡음 저감장치 | |
| JP4552093B2 (ja) | 映像信号のノイズ低減装置 | |
| JP2609657B2 (ja) | テレビジョン受信機 | |
| KR0138328B1 (ko) | 자기기록재생장치에 있어서 다기능공유방법 및 회로 | |
| KR940006624B1 (ko) | 디지탈 영상신호의 y/c분리회로 | |
| JP2563402B2 (ja) | 非標準信号検出回路 | |
| JPH0846825A (ja) | デジタルクランプ回路 | |
| JP3128331B2 (ja) | 再生色信号処理回路 | |
| JP2766080B2 (ja) | 同期分離回路 | |
| KR0132501B1 (ko) | 트윈헤드에 의한 화질보상장치 | |
| JPH08275026A (ja) | 適応型同期分離回路 | |
| KR940000581B1 (ko) | 휘도 및 색신호 분리 회로 | |
| KR0141679B1 (ko) | 디지탈 콤필터의 고역 보상회로 | |
| KR19990075856A (ko) | 티브이 영상 신호 디코딩 장치 | |
| KR0149179B1 (ko) | 영상 처리 시스템의 노이즈 제거회로 및 방법 | |
| KR100227307B1 (ko) | 복합 화상신호를 휘도(y)신호와 색도(c)신호로 분리하는 장치 |