JPH0846891A - 直交振幅変調／残留側波帯のモード選択のための虚数サンプル有無検出器を有するディジタル高解像度テレビジョン信号受信機 - Google Patents
直交振幅変調／残留側波帯のモード選択のための虚数サンプル有無検出器を有するディジタル高解像度テレビジョン信号受信機Info
- Publication number
- JPH0846891A JPH0846891A JP7156379A JP15637995A JPH0846891A JP H0846891 A JPH0846891 A JP H0846891A JP 7156379 A JP7156379 A JP 7156379A JP 15637995 A JP15637995 A JP 15637995A JP H0846891 A JPH0846891 A JP H0846891A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- sample
- data
- vsb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
- H04N21/2383—Channel coding or modulation of digital bit-stream, e.g. QPSK modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/455—Demodulation-circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Circuits Of Receivers In General (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 同一なチューナーを利用する選択されたディ
ジタルＨＤＴＶ信号が直交振幅変調（ＱＡＭ）信号か残
留側波帯（ＶＳＢ）信号かに関係なく、選択されたディ
ジタルＨＤＴＶ信号を受信するための無線受信機を提供
する。 【構成】 チューナーからの最終ＩＦ信号は、同相及び
直交位相ＱＡＭ同期検波器及び同相及び直交位相ＶＳＢ
同期検波器に印加するためにディジタル化される。ＱＡ
Ｍ及びＶＳＢ最終ＩＦ信号の搬送波周波数は、ディジタ
ル回路でデベロープされた自動周波数位相制御信号をチ
ューナーの局部発振器に印加することにより、シンボル
周波数の約数になるように調節される。平均エネルギー
が閾レベル以下であるとき、ＶＳＢ ＨＤＴＶ信号受信
モードで動作し、平均エネルギーが閾レベル以下ではな
いときＱＡＭ ＨＤＴＶ信号受信モードで動作するため
に、直交ＶＳＢ同期検波器の出力サンプルの平均エネル
ギーは、無線受信機受信モードを自動的にスイッチング
するために探知される。
ジタルＨＤＴＶ信号が直交振幅変調（ＱＡＭ）信号か残
留側波帯（ＶＳＢ）信号かに関係なく、選択されたディ
ジタルＨＤＴＶ信号を受信するための無線受信機を提供
する。 【構成】 チューナーからの最終ＩＦ信号は、同相及び
直交位相ＱＡＭ同期検波器及び同相及び直交位相ＶＳＢ
同期検波器に印加するためにディジタル化される。ＱＡ
Ｍ及びＶＳＢ最終ＩＦ信号の搬送波周波数は、ディジタ
ル回路でデベロープされた自動周波数位相制御信号をチ
ューナーの局部発振器に印加することにより、シンボル
周波数の約数になるように調節される。平均エネルギー
が閾レベル以下であるとき、ＶＳＢ ＨＤＴＶ信号受信
モードで動作し、平均エネルギーが閾レベル以下ではな
いときＱＡＭ ＨＤＴＶ信号受信モードで動作するため
に、直交ＶＳＢ同期検波器の出力サンプルの平均エネル
ギーは、無線受信機受信モードを自動的にスイッチング
するために探知される。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル高解像度テ
レビジョン（ｈｉｇｈ−ｄｅｆｉｎｉｔｉｏｎ ｔｅｌ
ｅｖｉｓｉｏｎ：ＨＤＴＶ）信号が主搬送波の直交振幅
変調（ＱＡＭ）を利用して伝送されるか、あるいは主搬
送波の残留側波帯（ＶＳＢ）振幅変調を利用して伝送さ
れるかに関係なく、ディジタル高解像度テレビジョン
（ＨＤＴＶ）信号を受信できる無線受信機に関する。
レビジョン（ｈｉｇｈ−ｄｅｆｉｎｉｔｉｏｎ ｔｅｌ
ｅｖｉｓｉｏｎ：ＨＤＴＶ）信号が主搬送波の直交振幅
変調（ＱＡＭ）を利用して伝送されるか、あるいは主搬
送波の残留側波帯（ＶＳＢ）振幅変調を利用して伝送さ
れるかに関係なく、ディジタル高解像度テレビジョン
（ＨＤＴＶ）信号を受信できる無線受信機に関する。
【０００２】
【従来の技術】ＨＤＴＶ信号の伝送に利用される残留側
波帯（ＶＳＢ）信号は変調率に従って振幅が変化し、所
定の変調率に相応する一定な振幅を有するパイロット搬
送波により置き替えられる、それらの固有搬送波を有す
る。このような変調率は、シンボルコードレベルの最小
変化と関連している変調率と同一となりうる。８−レベ
ルシンボルコーディングを利用するそのＶＳＢ信号は、
米国内の無線放送で利用されるのであろうし、例えば、
無線限定地域放送システムまたは有線放送システムでも
利用されることができる。
波帯（ＶＳＢ）信号は変調率に従って振幅が変化し、所
定の変調率に相応する一定な振幅を有するパイロット搬
送波により置き替えられる、それらの固有搬送波を有す
る。このような変調率は、シンボルコードレベルの最小
変化と関連している変調率と同一となりうる。８−レベ
ルシンボルコーディングを利用するそのＶＳＢ信号は、
米国内の無線放送で利用されるのであろうし、例えば、
無線限定地域放送システムまたは有線放送システムでも
利用されることができる。
【０００３】しかしながら、ある有線放送はＶＳＢ信号
ではない抑圧搬送波の直交振幅変調（ＱＡＭ）信号が利
用される。これは、テレビジョン受信機の設計者が二つ
の送信形態を受信でき、受信される送信形態に適合した
受信装置を自動的に選択できる受信機を設計することを
意味する。シンボルコーディング化のために提供された
データ形態は、ＶＳＢ ＨＤＴＶ信号のための送信機及
びＱＡＭ ＨＤＴＶ信号のための送信機で同一であるの
で、その技術分野における通常な技術を有するテレビジ
ョン受信機の設計者は、シンボルコーディング化以後の
過程がＶＳＢ ＨＤＴＶ信号のための受信機及びＱＡＭ
ＨＤＴＶ信号のための受信機における過程と類似して
いることが容易に分ろう。シンボルコーディング化によ
り再生されたデータは、入力信号としてデータデインタ
ーリーバに印加され、デインターリーブされたデータ
は、リード・ソロモンデコーダに印加される。エラー訂
正データは、パケットデコーダのためのデータパケット
を再生するデータデランダマイザーに印加される。選択
されたパケットは、ＨＤＴＶプログラムの音声受信領域
を再生するために利用され、他の選択されたパケット
は、ＨＤＴＶプログラムの映像領域を再生するために利
用される。当該技術分野における通常な知識を有するテ
レビジョン受信機の設計者は、また、チューナーがＶＳ
Ｂ ＨＤＴＶ信号及びＱＡＭ ＨＤＴＶ信号に対する受
信機において相当に類似していることが容易に分ろう。
受信機における差異点は、最終ＩＦ信号を基底帯域に移
動させるために利用されるシンクロダイン過程及びシン
ボルコーディング過程にある。当該技術分野における通
常な知識を有するテレビジョン受信機の設計者は、もし
も、受信機が基底帯域にシンクロダインする前に類似し
ているチューナー回路及びシンボルコーディング回路に
続いて使用される類似している受信機素子を重複させな
いと、ＶＳＢ乃至ＱＡＭ ＨＤＴＶ信号中の一つの受信
できる受信機が設計においてより経済的であることが容
易に分ろう。要求されている事項は、基底帯域にシンク
ロダインするための回路及び二つのＨＤＴＶ伝送標準を
調節するためのシンボルデコーディングのための回路を
最適に構成すること、及び受信されるＨＤＴＶ伝送に適
合した受信モードの自動選択のための配列にある。
ではない抑圧搬送波の直交振幅変調（ＱＡＭ）信号が利
用される。これは、テレビジョン受信機の設計者が二つ
の送信形態を受信でき、受信される送信形態に適合した
受信装置を自動的に選択できる受信機を設計することを
意味する。シンボルコーディング化のために提供された
データ形態は、ＶＳＢ ＨＤＴＶ信号のための送信機及
びＱＡＭ ＨＤＴＶ信号のための送信機で同一であるの
で、その技術分野における通常な技術を有するテレビジ
ョン受信機の設計者は、シンボルコーディング化以後の
過程がＶＳＢ ＨＤＴＶ信号のための受信機及びＱＡＭ
ＨＤＴＶ信号のための受信機における過程と類似して
いることが容易に分ろう。シンボルコーディング化によ
り再生されたデータは、入力信号としてデータデインタ
ーリーバに印加され、デインターリーブされたデータ
は、リード・ソロモンデコーダに印加される。エラー訂
正データは、パケットデコーダのためのデータパケット
を再生するデータデランダマイザーに印加される。選択
されたパケットは、ＨＤＴＶプログラムの音声受信領域
を再生するために利用され、他の選択されたパケット
は、ＨＤＴＶプログラムの映像領域を再生するために利
用される。当該技術分野における通常な知識を有するテ
レビジョン受信機の設計者は、また、チューナーがＶＳ
Ｂ ＨＤＴＶ信号及びＱＡＭ ＨＤＴＶ信号に対する受
信機において相当に類似していることが容易に分ろう。
受信機における差異点は、最終ＩＦ信号を基底帯域に移
動させるために利用されるシンクロダイン過程及びシン
ボルコーディング過程にある。当該技術分野における通
常な知識を有するテレビジョン受信機の設計者は、もし
も、受信機が基底帯域にシンクロダインする前に類似し
ているチューナー回路及びシンボルコーディング回路に
続いて使用される類似している受信機素子を重複させな
いと、ＶＳＢ乃至ＱＡＭ ＨＤＴＶ信号中の一つの受信
できる受信機が設計においてより経済的であることが容
易に分ろう。要求されている事項は、基底帯域にシンク
ロダインするための回路及び二つのＨＤＴＶ伝送標準を
調節するためのシンボルデコーディングのための回路を
最適に構成すること、及び受信されるＨＤＴＶ伝送に適
合した受信モードの自動選択のための配列にある。
【０００４】同期検出に続くチューナーで二重変換を利
用する型のディジタルＨＤＴＶ信号の無線受信機が知ら
れている。周波数シンセサイザは、第１中間周波数（９
２０ＭＨｚ搬送波）を発生するために受信されたテレビ
ジョン信号とヘテロダインされる第１局部発振を発生す
る。受動ＬＣ帯域フィルタは、第１中間周波数増幅器に
より増幅するためのそれらの映像周波数からこの第１中
間周波数を選択し、増幅された第１中間周波数は、隣接
チャンネル応答を除去する弾性表面波（ｓｕｒｆａｃｅ
−ａｃｏｕｓｔｉｃ−ｆｉｌｔｅｒ：ＳＡＷ）フィルタ
によりフィルタされる。第１中間周波数は、第２中間周
波数（例えば、４１ＭＨｚ搬送波）を発生するための第
２局部発振とヘテロダインされ、第２ＳＡＷフィルタ
は、第２中間周波増幅器により増幅されるためのそれら
の映像周波数及び残余隣接チャンネルの応答からこの第
２中間周波数を選択する。第２中間周波増幅器の応答
は、第３ミクサーに提供されて一定な周波数を有する第
３局部発振と基底帯域にシンクロダインされる。一定な
周波数を有する第３局部発振は０°及び９０°位相に印
加されることができ、それに従って、シンクロダイニン
グ中に独立した同相及び直交位相同期検波過程を遂行す
る。シンクロダイニングは、変調信号の搬送波と同一な
基本周波数を有し、それに周波数及び位相をロックされ
る波と変調された信号とを乗算的に混合する過程であ
り、低域通過フィルタリングは、変調信号においてゼロ
周波数から最高周波数までに及ぼす基底帯域に変調信号
を再生するための乗算的な混合の結果である。アナログ
領域において発生する同相及び直交位相同期検波結果を
それぞれディジタル化することは、ディジタル化以後に
相互を十分に追跡（トラッキング）する同期検波結果に
おいて問題点を提示し、量子化雑音はフェーザーとして
現れる複素信号で著しい位相エラーを招く。このような
問題点は、ディジタル領域で同相及び直交位相同期検波
過程を遂行する型のＨＤＴＶ信号の無線受信機では現れ
ない。例えば、第２中間周波増幅器の応答は、シンボル
コーディングの２倍のナイキストレートにディジタル化
される。連続的なサンプルはそれらの発生手順に従って
連続的にナンバーリングされ、奇数サンプル及び偶数サ
ンプルは、それぞれの同相（または実数）及び直交位相
（または虚数）同期検波結果を発生するように相互分離
される。直交位相（または虚数）同期検波は、適合な有
限インパルス応答（ＦＩＲ）ディジタルフィルタリング
を利用した一連のサンプルのヒルベルト変換以後に発生
し、また他の一連のサンプルの同相（実数）同期検波
は、ヒルベルト変換の待機時間に相応する時間の間サン
プルを遅延させた後に遂行される。同期検波の周波数と
位相を固定する方法及びシンボルデコーディングの周波
数と位相を固定する方法は、ＶＳＢ及びＱＡＭＨＤＴＶ
受信機において差異がある。
用する型のディジタルＨＤＴＶ信号の無線受信機が知ら
れている。周波数シンセサイザは、第１中間周波数（９
２０ＭＨｚ搬送波）を発生するために受信されたテレビ
ジョン信号とヘテロダインされる第１局部発振を発生す
る。受動ＬＣ帯域フィルタは、第１中間周波数増幅器に
より増幅するためのそれらの映像周波数からこの第１中
間周波数を選択し、増幅された第１中間周波数は、隣接
チャンネル応答を除去する弾性表面波（ｓｕｒｆａｃｅ
−ａｃｏｕｓｔｉｃ−ｆｉｌｔｅｒ：ＳＡＷ）フィルタ
によりフィルタされる。第１中間周波数は、第２中間周
波数（例えば、４１ＭＨｚ搬送波）を発生するための第
２局部発振とヘテロダインされ、第２ＳＡＷフィルタ
は、第２中間周波増幅器により増幅されるためのそれら
の映像周波数及び残余隣接チャンネルの応答からこの第
２中間周波数を選択する。第２中間周波増幅器の応答
は、第３ミクサーに提供されて一定な周波数を有する第
３局部発振と基底帯域にシンクロダインされる。一定な
周波数を有する第３局部発振は０°及び９０°位相に印
加されることができ、それに従って、シンクロダイニン
グ中に独立した同相及び直交位相同期検波過程を遂行す
る。シンクロダイニングは、変調信号の搬送波と同一な
基本周波数を有し、それに周波数及び位相をロックされ
る波と変調された信号とを乗算的に混合する過程であ
り、低域通過フィルタリングは、変調信号においてゼロ
周波数から最高周波数までに及ぼす基底帯域に変調信号
を再生するための乗算的な混合の結果である。アナログ
領域において発生する同相及び直交位相同期検波結果を
それぞれディジタル化することは、ディジタル化以後に
相互を十分に追跡（トラッキング）する同期検波結果に
おいて問題点を提示し、量子化雑音はフェーザーとして
現れる複素信号で著しい位相エラーを招く。このような
問題点は、ディジタル領域で同相及び直交位相同期検波
過程を遂行する型のＨＤＴＶ信号の無線受信機では現れ
ない。例えば、第２中間周波増幅器の応答は、シンボル
コーディングの２倍のナイキストレートにディジタル化
される。連続的なサンプルはそれらの発生手順に従って
連続的にナンバーリングされ、奇数サンプル及び偶数サ
ンプルは、それぞれの同相（または実数）及び直交位相
（または虚数）同期検波結果を発生するように相互分離
される。直交位相（または虚数）同期検波は、適合な有
限インパルス応答（ＦＩＲ）ディジタルフィルタリング
を利用した一連のサンプルのヒルベルト変換以後に発生
し、また他の一連のサンプルの同相（実数）同期検波
は、ヒルベルト変換の待機時間に相応する時間の間サン
プルを遅延させた後に遂行される。同期検波の周波数と
位相を固定する方法及びシンボルデコーディングの周波
数と位相を固定する方法は、ＶＳＢ及びＱＡＭＨＤＴＶ
受信機において差異がある。
【０００５】
【発明が解決しようとする課題】発明者は、このような
型のディジタルＨＤＴＶ信号の無線受信機において、Ｖ
ＳＢ ＨＤＴＶ信号及びＱＡＭ ＨＤＴＶ信号のそれぞ
れの搬送波周波数が相互同一ではないので、受信機のチ
ューナー部分の設計においてある問題点を提示すると指
摘する。ＱＡＭ ＨＤＴＶ信号の搬送波周波数は、伝送
周波数の中間チャンネルにある。ＶＳＢ ＨＤＴＶ信号
の搬送波周波数は、中間チャンネル周波数以下の２．３
７５ＭＨｚである。従って、基底帯域にシンクロダイン
するために利用される一定な周波数を有する第３局部発
振は、ＱＡＭ ＨＤＴＶ信号を基底帯域にシンクロダイ
ンするときよりＶＳＢ ＨＤＴＶ信号で基底帯域にシン
クロダインするときの差周波数でなければならない。周
波数で２．３７５ＭＨｚの差異は、自動周波数及び位相
制御を第３局部発振器に印加することにより容易に調節
され得る差異より大きい。二つの周波数の安定水晶間で
切り換可能に選択できる第３局部発振器が実際は必要で
ある。そのような配列及びチューナー回路上における交
代は、受信されたＨＤＴＶ伝送のための適合した受信モ
ードの自動選択のための配列に含まれる。必需的に遂行
される無線周波数の切換は、チューナーの信頼度を減少
させる。ＲＦ切換及び第３局部発振器のための付加周波
数の安定水晶は、多少チューナーの価格を上昇させる。
型のディジタルＨＤＴＶ信号の無線受信機において、Ｖ
ＳＢ ＨＤＴＶ信号及びＱＡＭ ＨＤＴＶ信号のそれぞ
れの搬送波周波数が相互同一ではないので、受信機のチ
ューナー部分の設計においてある問題点を提示すると指
摘する。ＱＡＭ ＨＤＴＶ信号の搬送波周波数は、伝送
周波数の中間チャンネルにある。ＶＳＢ ＨＤＴＶ信号
の搬送波周波数は、中間チャンネル周波数以下の２．３
７５ＭＨｚである。従って、基底帯域にシンクロダイン
するために利用される一定な周波数を有する第３局部発
振は、ＱＡＭ ＨＤＴＶ信号を基底帯域にシンクロダイ
ンするときよりＶＳＢ ＨＤＴＶ信号で基底帯域にシン
クロダインするときの差周波数でなければならない。周
波数で２．３７５ＭＨｚの差異は、自動周波数及び位相
制御を第３局部発振器に印加することにより容易に調節
され得る差異より大きい。二つの周波数の安定水晶間で
切り換可能に選択できる第３局部発振器が実際は必要で
ある。そのような配列及びチューナー回路上における交
代は、受信されたＨＤＴＶ伝送のための適合した受信モ
ードの自動選択のための配列に含まれる。必需的に遂行
される無線周波数の切換は、チューナーの信頼度を減少
させる。ＲＦ切換及び第３局部発振器のための付加周波
数の安定水晶は、多少チューナーの価格を上昇させる。
【０００６】受信機内での第３ミクサーの出力信号が基
底帯域ではない１−８ＭＨｚ周波数範囲内の最終中間周
波数信号であるＶＳＢ ＨＤＴＶ信号を受信するための
無線受信機は、下記の如く本願明細書で参考として挙げ
る出願人が本願と同じ“ＤＩＧＩＴＡＬ ＶＳＢ ＤＥ
ＴＥＣＴＯＲ ＷＩＴＨ ＢＡＮＤＰＡＳＳ ＰＨＡＳ
Ｅ ＴＲＡＣＫＥＲ，ＡＳ ＦＯＲ ＩＮＣＬＵＳＩＯ
Ｎ ＩＮ ＡＮ ＨＤＴＶ ＲＥＣＥＩＶＥＲ”という
名称で１９９４年５月４日付で米国出願された第０８／
２３７，８９６号、“ＤＩＧＩＴＡＬ ＶＳＢ ＤＥＴ
ＥＣＴＯＲ ＷＩＴＨ ＢＡＮＤＰＡＳＳ ＰＨＡＳＥ
ＴＲＡＣＫＥＲ ＵＳＩＮＧ ＲＡＤＥＲ ＦＩＬＴ
ＥＲＳ，ＡＳ ＦＯＲ ＵＳＥ ＩＮ ＡＮ ＨＤＴＶ
ＲＥＣＥＩＶＥＲ”という名称で１９９４年５月２３
日付で米国出願された第０８／２４３，４８０号、“Ｄ
ＩＧＩＴＡＬ ＶＳＢ ＤＥＴＥＣＴＯＲ ＷＩＴＨ
ＦＩＮＡＬ Ｉ−Ｆ ＣＡＲＲＩＥＲ ＡＴ ＳＵＢＭ
ＵＬＴＩＰＬＥ ＯＦ ＳＹＭＢＯＬ ＲＡＴＥ，ＡＳ
ＦＯＲ ＨＤＴＶ ＲＥＣＥＩＶＥＲ”という名称で
１９９４年５月２３日付で米国出願された第０８／２４
７，７５３号、及び“ＲＡＤＩＯ ＲＥＣＥＩＶＥＲ
ＦＯＲ ＲＥＣＥＩＶＩＮＧ ＢＯＴＨ ＶＳＢ ＡＮ
Ｄ ＱＡＭ ＤＩＧＩＴＡＬ ＨＤＴＶ ＳＩＧＮＡＬ
Ｓ”という名称で本出願と同時に米国出願された第Ａｔ
ｔｙ．Ｄｏｃｋｅｔ Ｎｏ．Ａ６４５７．に記述されて
いる。最終ＩＦ信号はディジタル化され、シンクロダイ
ン過程はディジタル領域で遂行される。ＱＡＭ信号を受
信し、ＱＡＭ信号を基底帯域の真上の最終ＩＦ信号に変
換し、ディジタル領域の最終ＩＦ信号をシンクロダイン
する無線受信機が知られており、そのような受信機がＨ
ＤＴＶ信号を受信するに適合することは、当該技術分野
における通常の知識を有するテレビジョン受信機の設計
者には明らかである。ディジタルＨＤＴＶ信号がＶＳＢ
を利用して伝送されるか、あるいはＱＡＭを利用して伝
送されるかに関係なく、ディジタルＨＤＴＶ信号が受信
できる無線受信機において、発明者が信号を基底帯域の
真上の最終ＩＦ信号に変換することは、ＶＳＢ送信が受
信されるかあるいはＱＡＭ送信が受信されるかに関係な
く、第３局部発振器の発振周波数が同一に維持されるこ
とを可能にすると指摘する。チャンネル内の搬送波周波
数の位置における差異は、ディジタル領域で遂行された
シンクロダイニング過程で調節されることができる。
底帯域ではない１−８ＭＨｚ周波数範囲内の最終中間周
波数信号であるＶＳＢ ＨＤＴＶ信号を受信するための
無線受信機は、下記の如く本願明細書で参考として挙げ
る出願人が本願と同じ“ＤＩＧＩＴＡＬ ＶＳＢ ＤＥ
ＴＥＣＴＯＲ ＷＩＴＨ ＢＡＮＤＰＡＳＳ ＰＨＡＳ
Ｅ ＴＲＡＣＫＥＲ，ＡＳ ＦＯＲ ＩＮＣＬＵＳＩＯ
Ｎ ＩＮ ＡＮ ＨＤＴＶ ＲＥＣＥＩＶＥＲ”という
名称で１９９４年５月４日付で米国出願された第０８／
２３７，８９６号、“ＤＩＧＩＴＡＬ ＶＳＢ ＤＥＴ
ＥＣＴＯＲ ＷＩＴＨ ＢＡＮＤＰＡＳＳ ＰＨＡＳＥ
ＴＲＡＣＫＥＲ ＵＳＩＮＧ ＲＡＤＥＲ ＦＩＬＴ
ＥＲＳ，ＡＳ ＦＯＲ ＵＳＥ ＩＮ ＡＮ ＨＤＴＶ
ＲＥＣＥＩＶＥＲ”という名称で１９９４年５月２３
日付で米国出願された第０８／２４３，４８０号、“Ｄ
ＩＧＩＴＡＬ ＶＳＢ ＤＥＴＥＣＴＯＲ ＷＩＴＨ
ＦＩＮＡＬ Ｉ−Ｆ ＣＡＲＲＩＥＲ ＡＴ ＳＵＢＭ
ＵＬＴＩＰＬＥ ＯＦ ＳＹＭＢＯＬ ＲＡＴＥ，ＡＳ
ＦＯＲ ＨＤＴＶ ＲＥＣＥＩＶＥＲ”という名称で
１９９４年５月２３日付で米国出願された第０８／２４
７，７５３号、及び“ＲＡＤＩＯ ＲＥＣＥＩＶＥＲ
ＦＯＲ ＲＥＣＥＩＶＩＮＧ ＢＯＴＨ ＶＳＢ ＡＮ
Ｄ ＱＡＭ ＤＩＧＩＴＡＬ ＨＤＴＶ ＳＩＧＮＡＬ
Ｓ”という名称で本出願と同時に米国出願された第Ａｔ
ｔｙ．Ｄｏｃｋｅｔ Ｎｏ．Ａ６４５７．に記述されて
いる。最終ＩＦ信号はディジタル化され、シンクロダイ
ン過程はディジタル領域で遂行される。ＱＡＭ信号を受
信し、ＱＡＭ信号を基底帯域の真上の最終ＩＦ信号に変
換し、ディジタル領域の最終ＩＦ信号をシンクロダイン
する無線受信機が知られており、そのような受信機がＨ
ＤＴＶ信号を受信するに適合することは、当該技術分野
における通常の知識を有するテレビジョン受信機の設計
者には明らかである。ディジタルＨＤＴＶ信号がＶＳＢ
を利用して伝送されるか、あるいはＱＡＭを利用して伝
送されるかに関係なく、ディジタルＨＤＴＶ信号が受信
できる無線受信機において、発明者が信号を基底帯域の
真上の最終ＩＦ信号に変換することは、ＶＳＢ送信が受
信されるかあるいはＱＡＭ送信が受信されるかに関係な
く、第３局部発振器の発振周波数が同一に維持されるこ
とを可能にすると指摘する。チャンネル内の搬送波周波
数の位置における差異は、ディジタル領域で遂行された
シンクロダイニング過程で調節されることができる。
【０００７】発明者の同時出願した出願は、受信のため
に選択されたＨＤＴＶ信号に伴うパイロット搬送波の存
在または不在を検出して最終ＩＦ信号がＱＡＭ信号であ
るとき第１条件にあり、最終ＩＦ信号がＶＳＢ信号であ
るとき第２条件にある制御信号を発生するためのパイロ
ット搬送波有無検出器の利用を記述してクレームする。
その第１条件にある制御信号に応答し、無線受信機は、
ＱＡＭ信号の受信モードで作動するために自動的にスイ
ッチングされ、第２条件にある制御信号に応答し、無線
受信機は、ＶＳＢ信号の受信モードで作動するために自
動的にスイッチングされる。発明者の同時出願した出願
は、ＱＡＭ信号の受信モードとＶＳＢ信号の受信モード
との間で自動的にスイッチングするために利用される制
御信号を発生するためのまた他の装置を記述している
が、クレームしない。このまた他の装置は、本願明細書
で記述されてクレームされる。
に選択されたＨＤＴＶ信号に伴うパイロット搬送波の存
在または不在を検出して最終ＩＦ信号がＱＡＭ信号であ
るとき第１条件にあり、最終ＩＦ信号がＶＳＢ信号であ
るとき第２条件にある制御信号を発生するためのパイロ
ット搬送波有無検出器の利用を記述してクレームする。
その第１条件にある制御信号に応答し、無線受信機は、
ＱＡＭ信号の受信モードで作動するために自動的にスイ
ッチングされ、第２条件にある制御信号に応答し、無線
受信機は、ＶＳＢ信号の受信モードで作動するために自
動的にスイッチングされる。発明者の同時出願した出願
は、ＱＡＭ信号の受信モードとＶＳＢ信号の受信モード
との間で自動的にスイッチングするために利用される制
御信号を発生するためのまた他の装置を記述している
が、クレームしない。このまた他の装置は、本願明細書
で記述されてクレームされる。
【０００８】
【課題を解決するための手段】前記選択されたＨＤＴＶ
信号が直交振幅変調（ＱＡＭ）信号、またはＶＳＢ信号
に対する前記シンボルコードでの信号レベルに関係した
振幅を有するパイロット搬送波を含む残留側波帯（ＶＳ
Ｂ）信号かに関係なく、本発明は、ディジタル信号を現
すシンボルコードを含むディジタルＨＤＴＶ信号のうち
に選択された一つを受信するための無線受信機により具
体的に実現される。受信機内におけるチューナーは、Ｈ
ＤＴＶ信号を伝送するために利用される周波数帯域での
異なる位置にあるチャンネル中の一つを選択するための
素子、選択されたチャンネルで受信された信号の最終中
間周波数（ＩＦ）信号への複数変換を遂行するための一
連のミクサー、一連のミクサーにおいて、以前の各ミク
サーとその次の各ミクサーとの間にそれぞれの周波数選
択性増幅器、及び局部発振を各ミクサーに提供するため
のそれぞれの局部発振器を含む。このそれぞれの局部発
振器は、選択されたＨＤＴＶ信号がＱＡＭ信号かあるい
はＶＳＢ信号かに関係なく、実質的に同一な周波数を有
するそれぞれの発振を提供する。最終ＩＦ信号はディジ
タル化され、選択されたＨＤＴＶ信号がＱＡＭ信号であ
るかあるいはＶＳＢ信号であるかに関係した信号処理に
おける差異は、ＱＡＭシンクロダイニング回路及びＶＳ
Ｂシンクロダイニング回路を含むディジタル回路で主に
調節されることができる。ディジタル化された最終ＩＦ
信号がＱＡＭ信号であればディジタル化された最終ＩＦ
信号を基底帯域にシンクロダインし、そうでなければ、
ディジタル化されたＩＦ信号がＱＡＭ信号のようにディ
ジタル化された最終ＩＦ信号を処理して基底帯域にシン
クロダインされるようにすることにより、ＱＡＭシンク
ロダイン回路は、インターリーブされたＱＡＭ信号コー
ドの実数及び虚数サンプルストリームを発生する。ディ
ジタル化された最終ＩＦ信号がＶＳＢ信号であればディ
ジタル化された最終ＩＦ信号を基底帯域にシンクロダイ
ンし、そうでなければ、ディジタル化されたＩＦ信号が
ＶＳＢ信号のようにディジタル化された最終ＩＦ信号を
処理して基底帯域にシンクロダインされるようにするこ
とにより、ＶＳＢシンクロダイン回路は、インターリー
ブされたＶＳＢシンボルコードの実数及び虚数サンプル
ストリームを発生する。
信号が直交振幅変調（ＱＡＭ）信号、またはＶＳＢ信号
に対する前記シンボルコードでの信号レベルに関係した
振幅を有するパイロット搬送波を含む残留側波帯（ＶＳ
Ｂ）信号かに関係なく、本発明は、ディジタル信号を現
すシンボルコードを含むディジタルＨＤＴＶ信号のうち
に選択された一つを受信するための無線受信機により具
体的に実現される。受信機内におけるチューナーは、Ｈ
ＤＴＶ信号を伝送するために利用される周波数帯域での
異なる位置にあるチャンネル中の一つを選択するための
素子、選択されたチャンネルで受信された信号の最終中
間周波数（ＩＦ）信号への複数変換を遂行するための一
連のミクサー、一連のミクサーにおいて、以前の各ミク
サーとその次の各ミクサーとの間にそれぞれの周波数選
択性増幅器、及び局部発振を各ミクサーに提供するため
のそれぞれの局部発振器を含む。このそれぞれの局部発
振器は、選択されたＨＤＴＶ信号がＱＡＭ信号かあるい
はＶＳＢ信号かに関係なく、実質的に同一な周波数を有
するそれぞれの発振を提供する。最終ＩＦ信号はディジ
タル化され、選択されたＨＤＴＶ信号がＱＡＭ信号であ
るかあるいはＶＳＢ信号であるかに関係した信号処理に
おける差異は、ＱＡＭシンクロダイニング回路及びＶＳ
Ｂシンクロダイニング回路を含むディジタル回路で主に
調節されることができる。ディジタル化された最終ＩＦ
信号がＱＡＭ信号であればディジタル化された最終ＩＦ
信号を基底帯域にシンクロダインし、そうでなければ、
ディジタル化されたＩＦ信号がＱＡＭ信号のようにディ
ジタル化された最終ＩＦ信号を処理して基底帯域にシン
クロダインされるようにすることにより、ＱＡＭシンク
ロダイン回路は、インターリーブされたＱＡＭ信号コー
ドの実数及び虚数サンプルストリームを発生する。ディ
ジタル化された最終ＩＦ信号がＶＳＢ信号であればディ
ジタル化された最終ＩＦ信号を基底帯域にシンクロダイ
ンし、そうでなければ、ディジタル化されたＩＦ信号が
ＶＳＢ信号のようにディジタル化された最終ＩＦ信号を
処理して基底帯域にシンクロダインされるようにするこ
とにより、ＶＳＢシンクロダイン回路は、インターリー
ブされたＶＳＢシンボルコードの実数及び虚数サンプル
ストリームを発生する。
【０００９】ＶＳＢシンクロダイニング回路からの虚数
サンプルストリームにおけるそれぞれのサンプルは、デ
ィジタル低域フィルタに入力信号として印加するための
スクエアされたサンプル信号を発生するためにスクエア
される。閾検出器は、制御信号を発生するためのディジ
タル低域フィルタの応答に応答し、この制御信号は、デ
ィジタル低域フィルタの応答が閾値を超過するとき第１
条件にあり、ディジタル低域フィルタの応答がその閾値
を超過しないとき第２条件にある。第１条件の制御信号
に応答し、無線受信機はＱＡＭ信号の受信モードで作動
するために自動的にスイッチングされ、第２条件の制御
信号に応答し、無線受信機はＶＳＢ信号の受信モードで
作動するために自動的にスイッチされる。
サンプルストリームにおけるそれぞれのサンプルは、デ
ィジタル低域フィルタに入力信号として印加するための
スクエアされたサンプル信号を発生するためにスクエア
される。閾検出器は、制御信号を発生するためのディジ
タル低域フィルタの応答に応答し、この制御信号は、デ
ィジタル低域フィルタの応答が閾値を超過するとき第１
条件にあり、ディジタル低域フィルタの応答がその閾値
を超過しないとき第２条件にある。第１条件の制御信号
に応答し、無線受信機はＱＡＭ信号の受信モードで作動
するために自動的にスイッチングされ、第２条件の制御
信号に応答し、無線受信機はＶＳＢ信号の受信モードで
作動するために自動的にスイッチされる。
【００１０】
【実施例】図１は、ディジタルＨＤＴＶ信号のための周
波数帯域での異なる位置のチャンネル中の一つが選択さ
れ、選択されたチャンネルの最終中間周波数帯域で最終
中間周波数信号への複数周波数変換を遂行する素子１１
〜２１で構成されるチューナー５を示す。同図は、チュ
ーナー５のためのディジタルＨＤＴＶ信号を取るために
配置された放送受信アンテナ６を示す。またチューナー
５は、有線放送受信アンテナまたは有線伝送システムか
らディジタルＨＤＴＶ信号を受信するよう接続されう
る。
波数帯域での異なる位置のチャンネル中の一つが選択さ
れ、選択されたチャンネルの最終中間周波数帯域で最終
中間周波数信号への複数周波数変換を遂行する素子１１
〜２１で構成されるチューナー５を示す。同図は、チュ
ーナー５のためのディジタルＨＤＴＶ信号を取るために
配置された放送受信アンテナ６を示す。またチューナー
５は、有線放送受信アンテナまたは有線伝送システムか
らディジタルＨＤＴＶ信号を受信するよう接続されう
る。
【００１１】同図に示すチューナー５において、人間が
作動するように設計されたチャンネルセレクター１０
は、第１局部発振器として機能を行う周波数シンセサイ
ザー１１がアンテナ６、またはそのような信号の代替ソ
ースから受信されたディジタルＨＤＴＶ信号とヘテロダ
インするための第１ミクサー１２に供給する第１局部発
振の周波数を決定する。第１ミクサー１２は、選択され
たチャンネルに受信された信号を前記第１中間周波数
（９２０ＭＨｚ搬送波）にアップコンバートし、ＬＣフ
ィルタ１３は、第１ミクサー１２から供給されたアップ
コンバーションに伴う不要な高調波周波数を除去するた
めに利用される。フィルタ１３の応答として印加された
アップコンバーションによる第１中間周波数信号は、入
力信号として表面弾性波（ＳＡＷ）フィルタ１５を駆動
するための増幅された第１ＩＦ信号を提供する第１中間
周波数増幅器１４に印加される。比較的高周波第１中間
周波数へのアップコンバーションは、ＳＡＷフィルタ１
５が多い極と零点とを有するのを容易にする。第２中間
周波数（４１ＭＨｚ搬送波）を発生するために、第２局
部発振器１６からの第２局部発振は第１ＳＡＷフィルタ
１５の応答にヘテロダインするための第２ミクサー１７
に印加される。第２ＳＡＷフィルタ１８は、第２ミクサ
ー１７から供給されたダウンコンバーション結果に伴わ
れる不要な高調波周波数を除去するために利用される。
ＮＴＳＣテレビジョン伝送からディジタルテレビジョン
伝送への変換の間、第２ＳＡＷフィルタ１８は、通常は
隣接チャンネルＮＴＳＣテレビジョン伝送の音響及び映
像搬送波のためのトラップを含む。第２ＳＡＷフィルタ
１８の応答として供給された第２ＩＦ信号は、入力信号
として第２中間周波数増幅器１９に印加され、増幅器１
９は、その入力信号に対する増幅された第２ＩＦ信号応
答を発生する。第３局部発振器２０からの発振は第３ミ
クサー２１において増幅された第２ＩＦ信号の応答にヘ
テロダインされる。いままで記述された複数変換チュー
ナー５は、第３ミクサー２１が第３中間周波数の信号応
答を供給するよう第３局部発振器２０からの発振の周波
数が選択されることを除いて、他の発明者により先に提
案されたチューナーと類似している。
作動するように設計されたチャンネルセレクター１０
は、第１局部発振器として機能を行う周波数シンセサイ
ザー１１がアンテナ６、またはそのような信号の代替ソ
ースから受信されたディジタルＨＤＴＶ信号とヘテロダ
インするための第１ミクサー１２に供給する第１局部発
振の周波数を決定する。第１ミクサー１２は、選択され
たチャンネルに受信された信号を前記第１中間周波数
（９２０ＭＨｚ搬送波）にアップコンバートし、ＬＣフ
ィルタ１３は、第１ミクサー１２から供給されたアップ
コンバーションに伴う不要な高調波周波数を除去するた
めに利用される。フィルタ１３の応答として印加された
アップコンバーションによる第１中間周波数信号は、入
力信号として表面弾性波（ＳＡＷ）フィルタ１５を駆動
するための増幅された第１ＩＦ信号を提供する第１中間
周波数増幅器１４に印加される。比較的高周波第１中間
周波数へのアップコンバーションは、ＳＡＷフィルタ１
５が多い極と零点とを有するのを容易にする。第２中間
周波数（４１ＭＨｚ搬送波）を発生するために、第２局
部発振器１６からの第２局部発振は第１ＳＡＷフィルタ
１５の応答にヘテロダインするための第２ミクサー１７
に印加される。第２ＳＡＷフィルタ１８は、第２ミクサ
ー１７から供給されたダウンコンバーション結果に伴わ
れる不要な高調波周波数を除去するために利用される。
ＮＴＳＣテレビジョン伝送からディジタルテレビジョン
伝送への変換の間、第２ＳＡＷフィルタ１８は、通常は
隣接チャンネルＮＴＳＣテレビジョン伝送の音響及び映
像搬送波のためのトラップを含む。第２ＳＡＷフィルタ
１８の応答として供給された第２ＩＦ信号は、入力信号
として第２中間周波数増幅器１９に印加され、増幅器１
９は、その入力信号に対する増幅された第２ＩＦ信号応
答を発生する。第３局部発振器２０からの発振は第３ミ
クサー２１において増幅された第２ＩＦ信号の応答にヘ
テロダインされる。いままで記述された複数変換チュー
ナー５は、第３ミクサー２１が第３中間周波数の信号応
答を供給するよう第３局部発振器２０からの発振の周波
数が選択されることを除いて、他の発明者により先に提
案されたチューナーと類似している。
【００１２】この第３ＩＦ信号の応答はチューナー５の
最終中間周波数の出力信号であり、この最終中間周波数
の出力信号は、ディジタル化のための次のアナログ−デ
ィジタル変換器（ＡＤＣ）２２に印加される。この最終
ＩＦ信号は６ＭＨｚ範囲の周波数帯域を占め、その周波
数帯域の最低周波数はゼロ周波数以上である。アナログ
−ディジタル変換での初期段階としてＡＤＣ２２で遂行
された第３ミクサー２１応答の低域通過アナログフィル
タリングは、第３中間周波数の高調波周波数を抑圧し、
第２ＳＡＷフィルタ１８は、ディジタル化されるように
ＡＤＣ２２に供給された第３中間周波数の信号を制限
し、従って、ＡＤＣ２２は帯域通過アナログ−ディジタ
ル変換器として機能を行う。アナログ−ディジタル変換
での次の段階としてＡＤＣ２２で低域アナログフィルタ
応答のサンプリングは、サンプルクロック発生器２３か
ら供給された第１クロック信号でのパルスに応答して遂
行される。
最終中間周波数の出力信号であり、この最終中間周波数
の出力信号は、ディジタル化のための次のアナログ−デ
ィジタル変換器（ＡＤＣ）２２に印加される。この最終
ＩＦ信号は６ＭＨｚ範囲の周波数帯域を占め、その周波
数帯域の最低周波数はゼロ周波数以上である。アナログ
−ディジタル変換での初期段階としてＡＤＣ２２で遂行
された第３ミクサー２１応答の低域通過アナログフィル
タリングは、第３中間周波数の高調波周波数を抑圧し、
第２ＳＡＷフィルタ１８は、ディジタル化されるように
ＡＤＣ２２に供給された第３中間周波数の信号を制限
し、従って、ＡＤＣ２２は帯域通過アナログ−ディジタ
ル変換器として機能を行う。アナログ−ディジタル変換
での次の段階としてＡＤＣ２２で低域アナログフィルタ
応答のサンプリングは、サンプルクロック発生器２３か
ら供給された第１クロック信号でのパルスに応答して遂
行される。
【００１３】サンプルクロック発生器２３は、シンボル
レートの倍数でシソイダル（ｃｉｓｓｏｉｄａｌ）発振
を発生するための比較的狭い範囲にわたって周波数を制
御できる水晶発振器を含む。対象的なクリッパまたはリ
ミッタは、第１クロック信号を発生するためのこのシソ
イダル発振に対する方形波応答を発生し、ＡＤＣ２２
は、帯域幅を制限するためのフィルタリング以後に最終
ＩＦ信号のサンプリングをタイミングするために第１ク
ロック信号を利用する。サンプルクロック発生器２３で
の水晶発振器により発生するシソイダルの周波数は、例
えば、本明細書でより詳細に記述されるように、受信さ
れたＨＤＴＶ信号のシンボル周波数成分に応答してデベ
ロープされた自動周波数及び位相制御（ＡＦＰＣ）信号
により決定されうる。第１クロック信号でのパルスは、
ＶＳＢ信号のための１０．７６メガシンボルパーセカン
ド（ｍｅｇａｓｙｍｂｏｌｅｓ−ｐｅｒ−ｓｅｃｏｎ
ｄ）レートの２倍及びＱＡＭ信号のための５．３８メガ
シンボルパーセカンドレートの４倍である、２１．５２
メガサンプルパーセカンドレートで発生する。ＡＤＣ２
２は、１０ビットの実数ディジタル応答またはその程度
の分解能を帯域制限最終ＩＦ信号のサンプルに印加し、
このディジタル応答は、回路２４により複素ディジタル
サンプルに変換される。回路２４を構成するための多様
な方法が図６，図７，図８、及び図９を参照して本明細
書でも記述される。最終ＩＦ信号の占める６ＭＨｚ範囲
の周波数帯域が、少なくとも１ＭＨｚ乃至その程度の最
低周波数を有すると、回路２４内におけるヒルベルト変
換フィルタのタップ数を相当に減少させることができ、
従って、フィルタの待機時間も相当に短くなる。最終Ｉ
Ｆ信号の中間周波数が５．３８ＭＨｚ以上になるように
最終ＩＦ信号を配置すると、ＱＡＭ搬送波での２１．５
２メガサンプルパーセカンドレートのサンプル数は４個
以下に減少し、これは、シンボルデコーディングのため
に提供されたシンクロダイン応答の均一性を減少させ
る。
レートの倍数でシソイダル（ｃｉｓｓｏｉｄａｌ）発振
を発生するための比較的狭い範囲にわたって周波数を制
御できる水晶発振器を含む。対象的なクリッパまたはリ
ミッタは、第１クロック信号を発生するためのこのシソ
イダル発振に対する方形波応答を発生し、ＡＤＣ２２
は、帯域幅を制限するためのフィルタリング以後に最終
ＩＦ信号のサンプリングをタイミングするために第１ク
ロック信号を利用する。サンプルクロック発生器２３で
の水晶発振器により発生するシソイダルの周波数は、例
えば、本明細書でより詳細に記述されるように、受信さ
れたＨＤＴＶ信号のシンボル周波数成分に応答してデベ
ロープされた自動周波数及び位相制御（ＡＦＰＣ）信号
により決定されうる。第１クロック信号でのパルスは、
ＶＳＢ信号のための１０．７６メガシンボルパーセカン
ド（ｍｅｇａｓｙｍｂｏｌｅｓ−ｐｅｒ−ｓｅｃｏｎ
ｄ）レートの２倍及びＱＡＭ信号のための５．３８メガ
シンボルパーセカンドレートの４倍である、２１．５２
メガサンプルパーセカンドレートで発生する。ＡＤＣ２
２は、１０ビットの実数ディジタル応答またはその程度
の分解能を帯域制限最終ＩＦ信号のサンプルに印加し、
このディジタル応答は、回路２４により複素ディジタル
サンプルに変換される。回路２４を構成するための多様
な方法が図６，図７，図８、及び図９を参照して本明細
書でも記述される。最終ＩＦ信号の占める６ＭＨｚ範囲
の周波数帯域が、少なくとも１ＭＨｚ乃至その程度の最
低周波数を有すると、回路２４内におけるヒルベルト変
換フィルタのタップ数を相当に減少させることができ、
従って、フィルタの待機時間も相当に短くなる。最終Ｉ
Ｆ信号の中間周波数が５．３８ＭＨｚ以上になるように
最終ＩＦ信号を配置すると、ＱＡＭ搬送波での２１．５
２メガサンプルパーセカンドレートのサンプル数は４個
以下に減少し、これは、シンボルデコーディングのため
に提供されたシンクロダイン応答の均一性を減少させ
る。
【００１４】図１に示す受信機回路において、回路２４
から印加された最終ＩＦ信号の複素ディジタルサンプル
は、ＱＡＭ信号を基底帯域にシンクロダインするための
回路２５に印加されてシンボルデインタリーバ２６に信
号を変調する複素振幅変調信号を現す実数サンプルスト
リーム及び虚数サンプルストリームを並列に印加する。
ＱＡＭシンクロダイン回路２５は最終中間周波数に移動
され、相互直交関係のＱＡＭ搬送波の２個の位相同期の
複素数ディジタル表示値を読出専用メモリ２７から受信
する。ＱＡＭ搬送波周波数のためのサイン及びコサイン
ルックアップテーブルで構成されるＲＯＭ２７は、第１
アドレス発生器２８によりアドレスされる。第１アドレ
ス発生器２８は、サンプルクロック発生器２３により発
生した第１クロック信号において、再生クロックパルス
をカウンティングするためのアドレスカウンタ（図１に
正確に図示せず）を含む。伴われたアドレスカウント
は、シンボル位相訂正回路により発生したシンボル位相
訂正項だけ増加することにより、ＲＯＭ２７のためのア
ドレッシングを発生する。ＱＡＭシンクロダイン回路２
５、第１アドレス発生器２８及びそれぞれの動作は本明
細書でより詳細に説明する。
から印加された最終ＩＦ信号の複素ディジタルサンプル
は、ＱＡＭ信号を基底帯域にシンクロダインするための
回路２５に印加されてシンボルデインタリーバ２６に信
号を変調する複素振幅変調信号を現す実数サンプルスト
リーム及び虚数サンプルストリームを並列に印加する。
ＱＡＭシンクロダイン回路２５は最終中間周波数に移動
され、相互直交関係のＱＡＭ搬送波の２個の位相同期の
複素数ディジタル表示値を読出専用メモリ２７から受信
する。ＱＡＭ搬送波周波数のためのサイン及びコサイン
ルックアップテーブルで構成されるＲＯＭ２７は、第１
アドレス発生器２８によりアドレスされる。第１アドレ
ス発生器２８は、サンプルクロック発生器２３により発
生した第１クロック信号において、再生クロックパルス
をカウンティングするためのアドレスカウンタ（図１に
正確に図示せず）を含む。伴われたアドレスカウント
は、シンボル位相訂正回路により発生したシンボル位相
訂正項だけ増加することにより、ＲＯＭ２７のためのア
ドレッシングを発生する。ＱＡＭシンクロダイン回路２
５、第１アドレス発生器２８及びそれぞれの動作は本明
細書でより詳細に説明する。
【００１５】同図に示す受信機回路において、回路２４
から提供された最終ＩＦ信号の複素ディジタルサンプル
は、ＶＳＢ信号を基底帯域にシンクロダインするための
回路２９に印加されて、ＶＳＢ信号のためのシンボルデ
インタリーバとして機能を行うＮＴＳＣ除去フィルタ３
０での信号を変調する残留側波帯変調信号を現す実数サ
ンプルストリームを提供する。ＶＳＢシンクロダイン回
路２９は、最終中間周波数に変換され、相互直交関係の
ＶＳＢ搬送波の２個の位相同期の複素数ディジタル表示
値を読出専用メモリ３１から受信する。ＶＳＢ搬送波周
波数のためのサイン及びコサインルックアップテーブル
で構成されるＲＯＭ３１は、第２アドレス発生器３２に
よりアドレスされる。第２アドレス発生器３２は、サン
プルクロック発生器２３により発生した第１クロック信
号での再生クロックパルスをカウンティングするための
アドレスカウンタ（図１に正確に図示せず）を含み、本
発明の好適な実施例において、このアドレスカウンタ
は、第１アドレス発生器２８に利用される同一なアドレ
スカウンタである。結果的なアドレスカウントは、ＱＡ
Ｍデロテーター回路により発生したシンボル位相訂正項
だけ増加することによりＲＯＭ３１のためのアドレッシ
ングを発生する。ＶＳＢシンクロダイン回路２９、第２
アドレス発生器３２及びそれぞれの動作は本明細書でよ
り詳細に説明する。
から提供された最終ＩＦ信号の複素ディジタルサンプル
は、ＶＳＢ信号を基底帯域にシンクロダインするための
回路２９に印加されて、ＶＳＢ信号のためのシンボルデ
インタリーバとして機能を行うＮＴＳＣ除去フィルタ３
０での信号を変調する残留側波帯変調信号を現す実数サ
ンプルストリームを提供する。ＶＳＢシンクロダイン回
路２９は、最終中間周波数に変換され、相互直交関係の
ＶＳＢ搬送波の２個の位相同期の複素数ディジタル表示
値を読出専用メモリ３１から受信する。ＶＳＢ搬送波周
波数のためのサイン及びコサインルックアップテーブル
で構成されるＲＯＭ３１は、第２アドレス発生器３２に
よりアドレスされる。第２アドレス発生器３２は、サン
プルクロック発生器２３により発生した第１クロック信
号での再生クロックパルスをカウンティングするための
アドレスカウンタ（図１に正確に図示せず）を含み、本
発明の好適な実施例において、このアドレスカウンタ
は、第１アドレス発生器２８に利用される同一なアドレ
スカウンタである。結果的なアドレスカウントは、ＱＡ
Ｍデロテーター回路により発生したシンボル位相訂正項
だけ増加することによりＲＯＭ３１のためのアドレッシ
ングを発生する。ＶＳＢシンクロダイン回路２９、第２
アドレス発生器３２及びそれぞれの動作は本明細書でよ
り詳細に説明する。
【００１６】ＶＳＢシンクロダイン回路２９の基底帯域
の応答は、ＮＴＳＣ信号から同チャンネル干渉を抑圧す
るためのＮＴＳＣ除去フィルタ３０に印加され、このフ
ィルタ３０における応答は入力信号としてクロックされ
た遅延ライン３０１に印加され、第１被加算数（ｓｕｍ
ｍａｎｄ）入力信号として２−入力ディジタル加算器３
０２に印加される。クロックされた遅延ライン３０１
は、１２シンボルエポックス（ｅｐｏｃｈｓ）に相当す
る遅延以後にその入力信号に対する応答を提供し、この
遅延した応答は、その第２被加算数入力信号としてディ
ジタル加算器３０２に印加される。ＮＴＳＣ除去フィル
タにおいてクロックされた遅延ライン３０１及びディジ
タル加算器３０２は、ＮＴＳＣ信号からの同一チャンネ
ル干渉を抑圧するように共同動作する。コームフィルタ
のＮＴＳＣ除去フィルタ３０は、ＨＤＴＶ信号がディジ
タルＮＴＳＣ信号として同一なチャンネル配分にわたっ
て伝送される間必要である。フィルタ３０は、ＮＴＳＣ
輝度搬送波及びシンクロダイニング情報を含む低周波側
波帯を抑圧し、カラー副搬送波を除去し、色側波帯を抑
圧してＦＭ音響搬送波を抑圧する。フィルタ３０は、フ
ィルタ３０がＶＳＢシンクロダイン回路２９から受信し
た８コーディングレベル信号に応答して１５コーディン
グレベル信号を提供する。
の応答は、ＮＴＳＣ信号から同チャンネル干渉を抑圧す
るためのＮＴＳＣ除去フィルタ３０に印加され、このフ
ィルタ３０における応答は入力信号としてクロックされ
た遅延ライン３０１に印加され、第１被加算数（ｓｕｍ
ｍａｎｄ）入力信号として２−入力ディジタル加算器３
０２に印加される。クロックされた遅延ライン３０１
は、１２シンボルエポックス（ｅｐｏｃｈｓ）に相当す
る遅延以後にその入力信号に対する応答を提供し、この
遅延した応答は、その第２被加算数入力信号としてディ
ジタル加算器３０２に印加される。ＮＴＳＣ除去フィル
タにおいてクロックされた遅延ライン３０１及びディジ
タル加算器３０２は、ＮＴＳＣ信号からの同一チャンネ
ル干渉を抑圧するように共同動作する。コームフィルタ
のＮＴＳＣ除去フィルタ３０は、ＨＤＴＶ信号がディジ
タルＮＴＳＣ信号として同一なチャンネル配分にわたっ
て伝送される間必要である。フィルタ３０は、ＮＴＳＣ
輝度搬送波及びシンクロダイニング情報を含む低周波側
波帯を抑圧し、カラー副搬送波を除去し、色側波帯を抑
圧してＦＭ音響搬送波を抑圧する。フィルタ３０は、フ
ィルタ３０がＶＳＢシンクロダイン回路２９から受信し
た８コーディングレベル信号に応答して１５コーディン
グレベル信号を提供する。
【００１７】ディジタル信号マルチプレクサー３３は、
セレクターに対する２個の複素ディジタル入力信号中の
第１または第２信号中の１個をその応答として選択する
シンクロダイン結果セレクターとして機能を行い、その
選択は、ＶＳＢシンクロダイン回路２９からの虚数サン
プルの平均スクエア値を検出するための虚数サンプル有
無検出器３４から供給された制御信号により制御され
る。平均スクエア値が実質的にゼロより大きいとき、こ
れは、ＶＳＢシンクロダイン回路２９が若干のエネルギ
ーを有する虚数サンプルを発生するためのＱＡＭ型のＨ
ＤＴＶ信号を非同期的に検出しているとの表示である。
そのような表示に応答して、検出器３４は制御信号の第
１条件をマルチプレクサー３３に供給し、マルチプレク
サー３３は、デインターリーバ２６から供給されたデイ
ンターリーブされたＱＡＭシンクロダイン基底帯域結果
の第１複素ディジタル入力信号に応答することを条件と
する。ＶＳＢシンクロダイン回路２９からの虚数サンプ
ルの平均スクエア値がゼロであったりあるいはゼロに近
いとき、これは、受信されるＨＤＴＶ信号がＶＳＢ型で
あるとの表示である。そのような表示に応答して、検出
器３４は制御信号の第２条件をマルチプレクサー３３に
供給し、マルチプレクサー３３は、その実数項がＮＴＳ
Ｃ除去フィルタ３０から供給され、その虚数項がすべて
ワイヤーされた算術ゼロの第２複素ディジタル信号に応
答することを条件とする。
セレクターに対する２個の複素ディジタル入力信号中の
第１または第２信号中の１個をその応答として選択する
シンクロダイン結果セレクターとして機能を行い、その
選択は、ＶＳＢシンクロダイン回路２９からの虚数サン
プルの平均スクエア値を検出するための虚数サンプル有
無検出器３４から供給された制御信号により制御され
る。平均スクエア値が実質的にゼロより大きいとき、こ
れは、ＶＳＢシンクロダイン回路２９が若干のエネルギ
ーを有する虚数サンプルを発生するためのＱＡＭ型のＨ
ＤＴＶ信号を非同期的に検出しているとの表示である。
そのような表示に応答して、検出器３４は制御信号の第
１条件をマルチプレクサー３３に供給し、マルチプレク
サー３３は、デインターリーバ２６から供給されたデイ
ンターリーブされたＱＡＭシンクロダイン基底帯域結果
の第１複素ディジタル入力信号に応答することを条件と
する。ＶＳＢシンクロダイン回路２９からの虚数サンプ
ルの平均スクエア値がゼロであったりあるいはゼロに近
いとき、これは、受信されるＨＤＴＶ信号がＶＳＢ型で
あるとの表示である。そのような表示に応答して、検出
器３４は制御信号の第２条件をマルチプレクサー３３に
供給し、マルチプレクサー３３は、その実数項がＮＴＳ
Ｃ除去フィルタ３０から供給され、その虚数項がすべて
ワイヤーされた算術ゼロの第２複素ディジタル信号に応
答することを条件とする。
【００１８】複素基底帯域応答のサンプルレートを５．
３８ＭＨｚのＱＡＭシンボルレートの２倍である１０．
７６ＭＨｚのＶＳＢシンボルレート以下に減少させるた
めに、シンクロダイン結果検出マルチプレクサー３３の
応答は、２：１デシメーション（ｄｅｃｉｍａｔｉｏ
ｎ）回路３５でサンプルクロック発生器２３からの第２
クロック信号に応答して再びサンプル化される。入力信
号として振幅−群遅延等化器３６に印加される前にマル
チプレクサー３３応答の２：１デシメーションは、等化
器上にハードウェアの必要条件を減少させる。また、
２：１デシメーション回路３５がシンクロダイン結果選
択マルチプレクサー３３以後に利用されるよりは、ＱＡ
Ｍシンクロダイン回路２５及びＶＳＢシンクロダイン回
路２９の基底帯域応答は、サンプルクロック発生器２３
からの第２クロック信号に応答して再びサンプル化さ
れ、シンクロダイン結果選択マルチプレクサー３３の以
前に２：１デシメーションを遂行するようになる。
３８ＭＨｚのＱＡＭシンボルレートの２倍である１０．
７６ＭＨｚのＶＳＢシンボルレート以下に減少させるた
めに、シンクロダイン結果検出マルチプレクサー３３の
応答は、２：１デシメーション（ｄｅｃｉｍａｔｉｏ
ｎ）回路３５でサンプルクロック発生器２３からの第２
クロック信号に応答して再びサンプル化される。入力信
号として振幅−群遅延等化器３６に印加される前にマル
チプレクサー３３応答の２：１デシメーションは、等化
器上にハードウェアの必要条件を減少させる。また、
２：１デシメーション回路３５がシンクロダイン結果選
択マルチプレクサー３３以後に利用されるよりは、ＱＡ
Ｍシンクロダイン回路２５及びＶＳＢシンクロダイン回
路２９の基底帯域応答は、サンプルクロック発生器２３
からの第２クロック信号に応答して再びサンプル化さ
れ、シンクロダイン結果選択マルチプレクサー３３の以
前に２：１デシメーションを遂行するようになる。
【００１９】図２は、振幅−群−遅延等化器３６を示
し、振幅−群遅延等化器３６は、インターシンボルエラ
ーを発生する振幅−対−周波数特性を有する基底帯域応
答を、線形位相であり、インターシンボルエラーの発生
を最小化するより最適な振幅−対−周波数特性に変換す
る。等化器３６は、等化器に利用可能なモノリシックＩ
Ｃｓ中に適合な一つでありうる。そのようなＩＣは、フ
ィルタのタップ重みがプログラム可能な振幅等化に利用
される多重タップディジタルフィルタ、トレーニング信
号を選択的に累算し、一時的に累算結果を格納するため
の回路、及び一時的に累算された結果を知られたプライ
オリ（ｐｒｉｏｒｉ）としての理想的なトレーニング信
号と比較し、振幅等化に利用される多重タップディジタ
ルフィルタの更新したタップ重みを計算するためのマイ
クロコンピュータを含む。このような計算は、また受信
されたデータ及びインターシンボルエラーを減少させる
ための最小平均平方（ｌｅａｓｔ−ｍｅａｎ−ｓｑｕａ
ｒｅｓ：ＬＭＳ）アルゴリズムに基とした判定帰還を利
用する。等化器３６の応答は、入力信号としてＱＡＭ元
信号からディジタルデータストリームを再生するシンボ
ルデコーディングを遂行する２次元トレリスデコーダ３
７に印加される。等化器３６の応答は、入力信号として
ＶＳＢ源信号からディジタルデータストリームを再生す
るシンボルデコーディングを遂行する１次元トレリスデ
コーダ３８に印加される。ディジタルマルチプレクサー
３９は、セレクターに対する２個のディジタル入力信号
の第１または第２入力信号中の１個をその応答として選
択するデータソースセレクターとして機能を行い、その
選択は、ＶＳＢシンクロダイン回路２９からの虚数サン
プルの平均スクエア値を検出するための検出器３４によ
り発生した制御信号により制御される。受信されるＨＤ
ＴＶ信号がＱＡＭ信号であることを現す制御信号の第１
条件に応答し、そのディジタルデータ出力のソースとし
てＱＡＭ信号で受信されたシンボルをデコードする２次
元トレリスデコーダ３７を選択するマルチプレクサー３
９は、それの第１ディジタル入力信号に選択的に応答す
る。受信されるＨＤＴＶ信号がＶＳＢ信号であることを
現す制御信号の第２条件に応答し、そのディジタルデー
タ出力のソースとしてＶＳＢ信号で受信されたシンボル
をデコードする１次元トレリスデコーダ３８を選択する
マルチプレクサー３９は、選択的にそれの第２ディジタ
ル入力信号に応答する。
し、振幅−群遅延等化器３６は、インターシンボルエラ
ーを発生する振幅−対−周波数特性を有する基底帯域応
答を、線形位相であり、インターシンボルエラーの発生
を最小化するより最適な振幅−対−周波数特性に変換す
る。等化器３６は、等化器に利用可能なモノリシックＩ
Ｃｓ中に適合な一つでありうる。そのようなＩＣは、フ
ィルタのタップ重みがプログラム可能な振幅等化に利用
される多重タップディジタルフィルタ、トレーニング信
号を選択的に累算し、一時的に累算結果を格納するため
の回路、及び一時的に累算された結果を知られたプライ
オリ（ｐｒｉｏｒｉ）としての理想的なトレーニング信
号と比較し、振幅等化に利用される多重タップディジタ
ルフィルタの更新したタップ重みを計算するためのマイ
クロコンピュータを含む。このような計算は、また受信
されたデータ及びインターシンボルエラーを減少させる
ための最小平均平方（ｌｅａｓｔ−ｍｅａｎ−ｓｑｕａ
ｒｅｓ：ＬＭＳ）アルゴリズムに基とした判定帰還を利
用する。等化器３６の応答は、入力信号としてＱＡＭ元
信号からディジタルデータストリームを再生するシンボ
ルデコーディングを遂行する２次元トレリスデコーダ３
７に印加される。等化器３６の応答は、入力信号として
ＶＳＢ源信号からディジタルデータストリームを再生す
るシンボルデコーディングを遂行する１次元トレリスデ
コーダ３８に印加される。ディジタルマルチプレクサー
３９は、セレクターに対する２個のディジタル入力信号
の第１または第２入力信号中の１個をその応答として選
択するデータソースセレクターとして機能を行い、その
選択は、ＶＳＢシンクロダイン回路２９からの虚数サン
プルの平均スクエア値を検出するための検出器３４によ
り発生した制御信号により制御される。受信されるＨＤ
ＴＶ信号がＱＡＭ信号であることを現す制御信号の第１
条件に応答し、そのディジタルデータ出力のソースとし
てＱＡＭ信号で受信されたシンボルをデコードする２次
元トレリスデコーダ３７を選択するマルチプレクサー３
９は、それの第１ディジタル入力信号に選択的に応答す
る。受信されるＨＤＴＶ信号がＶＳＢ信号であることを
現す制御信号の第２条件に応答し、そのディジタルデー
タ出力のソースとしてＶＳＢ信号で受信されたシンボル
をデコードする１次元トレリスデコーダ３８を選択する
マルチプレクサー３９は、選択的にそれの第２ディジタ
ル入力信号に応答する。
【００２０】データソース選択マルチプレクサー３９に
より選択されたデータは、データデインタリーバ４０に
それの入力信号として印加され、データデインターリー
バ４０から供給されたデインターリーブされたデータ
は、リード・ソロモン（Ｒｅｅｄ−Ｓｏｌｏｍｏｎ）デ
コーダ４１に印加される。設計上の単なる問題として、
データデインターリーバ４０はそれ自体のモノリシック
ＩＣ内でしばしば構成され、受信されているＨＤＴＶ信
号がＱＡＭ型かＶＳＢ型かに関係なく、受信されている
ＨＤＴＶ信号に適合なデインターリービングアルゴリズ
ムを選択するための虚数サンプル有無検出器３４からの
制御信号に応答できるようになされる。設計上の単なる
問題として、リード・ソロモンデコーダ４１はそれ自体
のモノリシックＩＣ内でしばしば構成され、受信されて
いるＨＤＴＶ信号がＱＡＭ型かＶＳＢ型かに関係なく、
受信されているＨＤＴＶ信号に対する適合なリード・ソ
ロモンデコーディングアルゴリズムを選択するための虚
数サンプル有無検出器３４からの制御信号に応答できる
ようになされる。エラー訂正データは、リード・ソロモ
ンデコーダ４１からパケット分類器４３に対するデータ
パケットを再び発生するデータデランダマイザー４２に
提供される。また、設計上の単なる問題として、受信さ
れているＨＤＴＶ信号がＱＡＭ型かＶＳＢ型かに関係な
く、データデランダマイザーは、受信されるＨＤＴＶ信
号に対する適合なデランダマイジングアルゴリズムを選
択するための虚数サンプル有無検出器３４からの制御信
号に応答するようになされる。
より選択されたデータは、データデインタリーバ４０に
それの入力信号として印加され、データデインターリー
バ４０から供給されたデインターリーブされたデータ
は、リード・ソロモン（Ｒｅｅｄ−Ｓｏｌｏｍｏｎ）デ
コーダ４１に印加される。設計上の単なる問題として、
データデインターリーバ４０はそれ自体のモノリシック
ＩＣ内でしばしば構成され、受信されているＨＤＴＶ信
号がＱＡＭ型かＶＳＢ型かに関係なく、受信されている
ＨＤＴＶ信号に適合なデインターリービングアルゴリズ
ムを選択するための虚数サンプル有無検出器３４からの
制御信号に応答できるようになされる。設計上の単なる
問題として、リード・ソロモンデコーダ４１はそれ自体
のモノリシックＩＣ内でしばしば構成され、受信されて
いるＨＤＴＶ信号がＱＡＭ型かＶＳＢ型かに関係なく、
受信されているＨＤＴＶ信号に対する適合なリード・ソ
ロモンデコーディングアルゴリズムを選択するための虚
数サンプル有無検出器３４からの制御信号に応答できる
ようになされる。エラー訂正データは、リード・ソロモ
ンデコーダ４１からパケット分類器４３に対するデータ
パケットを再び発生するデータデランダマイザー４２に
提供される。また、設計上の単なる問題として、受信さ
れているＨＤＴＶ信号がＱＡＭ型かＶＳＢ型かに関係な
く、データデランダマイザーは、受信されるＨＤＴＶ信
号に対する適合なデランダマイジングアルゴリズムを選
択するための虚数サンプル有無検出器３４からの制御信
号に応答するようになされる。
【００２１】第１データ同期再生回路４４は、２次元ト
レリスデコーダ３７のデータ出力に含まれたデータ同期
化情報を再生し、第２データ同期再生回路４５は、１次
元トレリスデコーダ３８のデータ出力に含まれたデータ
同期化情報を再生する。データ同期セレクター４６は、
データ同期再生回路４４により供給されるデータ同期化
情報及びデータ同期再生回路４５により供給されるデー
タ同期化情報中の一つが選択され、その選択は虚数サン
プル検出器３４により制御される。虚数サンプルの受信
されるＨＤＴＶ信号がＶＳＢ信号ではないことを現す確
実な平均アベレージエネルギーを有するとき、データ同
期セレクター４６は、その出力信号としてデータ同期再
生回路４４により供給されるデータ同期化情報を選択す
る。受信されるＨＤＴＶ信号がほぼＶＳＢ信号であるこ
とを現すゼロエネルギーを平均アベレージ項が有すると
き、データ同期セレクター４６は、その出力信号として
データ同期再生回路４５により供給されたデータ同期化
情報を選択する。
レリスデコーダ３７のデータ出力に含まれたデータ同期
化情報を再生し、第２データ同期再生回路４５は、１次
元トレリスデコーダ３８のデータ出力に含まれたデータ
同期化情報を再生する。データ同期セレクター４６は、
データ同期再生回路４４により供給されるデータ同期化
情報及びデータ同期再生回路４５により供給されるデー
タ同期化情報中の一つが選択され、その選択は虚数サン
プル検出器３４により制御される。虚数サンプルの受信
されるＨＤＴＶ信号がＶＳＢ信号ではないことを現す確
実な平均アベレージエネルギーを有するとき、データ同
期セレクター４６は、その出力信号としてデータ同期再
生回路４４により供給されるデータ同期化情報を選択す
る。受信されるＨＤＴＶ信号がほぼＶＳＢ信号であるこ
とを現すゼロエネルギーを平均アベレージ項が有すると
き、データ同期セレクター４６は、その出力信号として
データ同期再生回路４５により供給されたデータ同期化
情報を選択する。
【００２２】ＶＳＢ ＨＤＴＶ信号は、３１４連続入力
時間（ｃｏｎｓｅｃｕｔｉｖｅ−ｉｎ−ｔｉｍｅ）デー
タラインをそれぞれ含む一連の連続入力時間のデータフ
ィールドで構成される。それぞれのデータラインは、＋
Ｓ，−Ｓ，−Ｓ及び＋Ｓの連続的な値を有する４個のシ
ンボルを有するライン同期コード群と共に始まる。＋Ｓ
値は、最大の正のデータ振幅（ｅｘｃｕｒｓｉｏｎ）以
下の１レベルであり、−Ｓ値は、最大の負のデータ振幅
以上の１レベルである。データラインは、それぞれ７
７．７マイクロセカンドの持続時間を有し、約１０メガ
ビット／セカンドのシンボルレートに対してデータライ
ン当り８３２シンボルがある。各データフィールドの初
期ラインは、チャンネル等化及びマルチパス抑圧過程の
ためのトレーニング信号をコード化するフィールド同期
コード群である。トレーニング信号は、３個の６３−サ
ンプルＰＲ順列が続く５１１−サンプル擬似ランダム順
列（あるいはＰＲ順列）である。このトレーニング信号
は、それぞれの奇数データフィールドの第１ラインにあ
る第１論理部に従って伝送され、それぞれの偶数データ
フィールドの第１ラインにある第２論理部に従って伝送
され、第１及び第２論理部は相補的である。データ同期
セレクター４６がそれの出力信号としてデータ同期再生
回路４５により供給されたデータ同期化情報を選択する
とき、各データフィールドの初期データラインは、トレ
ーニング信号として等化器３６に印加するために選択さ
れる。２個の連続的な２５５−サンプルＰＲ順列の発生
は、データフィールドインデッキシング情報をデータ同
期セレクター４６に供給するためのデータ同期再生回路
４５内から検出される。
時間（ｃｏｎｓｅｃｕｔｉｖｅ−ｉｎ−ｔｉｍｅ）デー
タラインをそれぞれ含む一連の連続入力時間のデータフ
ィールドで構成される。それぞれのデータラインは、＋
Ｓ，−Ｓ，−Ｓ及び＋Ｓの連続的な値を有する４個のシ
ンボルを有するライン同期コード群と共に始まる。＋Ｓ
値は、最大の正のデータ振幅（ｅｘｃｕｒｓｉｏｎ）以
下の１レベルであり、−Ｓ値は、最大の負のデータ振幅
以上の１レベルである。データラインは、それぞれ７
７．７マイクロセカンドの持続時間を有し、約１０メガ
ビット／セカンドのシンボルレートに対してデータライ
ン当り８３２シンボルがある。各データフィールドの初
期ラインは、チャンネル等化及びマルチパス抑圧過程の
ためのトレーニング信号をコード化するフィールド同期
コード群である。トレーニング信号は、３個の６３−サ
ンプルＰＲ順列が続く５１１−サンプル擬似ランダム順
列（あるいはＰＲ順列）である。このトレーニング信号
は、それぞれの奇数データフィールドの第１ラインにあ
る第１論理部に従って伝送され、それぞれの偶数データ
フィールドの第１ラインにある第２論理部に従って伝送
され、第１及び第２論理部は相補的である。データ同期
セレクター４６がそれの出力信号としてデータ同期再生
回路４５により供給されたデータ同期化情報を選択する
とき、各データフィールドの初期データラインは、トレ
ーニング信号として等化器３６に印加するために選択さ
れる。２個の連続的な２５５−サンプルＰＲ順列の発生
は、データフィールドインデッキシング情報をデータ同
期セレクター４６に供給するためのデータ同期再生回路
４５内から検出される。
【００２３】ＱＡＭ ＨＤＴＶ信号のための基準は、Ｖ
ＳＢ ＨＤＴＶ信号のための基準のようにうまく定義さ
れない。３２−ステート（ｓｔａｔｅ）ＱＡＭ信号は、
ＭＰＥＧ基準以外の圧縮技術に依存せず、単一なＨＤＴ
Ｖに対する十分な容量を提供するが、通常ＭＰＥＧ基準
以外の圧縮技術は１６−ステートＱＡＭ信号として単一
なＨＤＴＶ信号を符号化するために利用される。所定の
２４−ビットワードの発生は、データ同期セレクター４
６に印加するためのデータフィールドインダクション情
報を発生するためにデータ同期再生回路４４により検出
される。データ同期セレクター４６内のマルチプレクサ
ーは、データ同期再生回路４４により供給されたデータ
フィールドインデッキシング情報、及びデータ同期再生
回路４５により供給されたデータフィールドインデッキ
シング情報中の一個を選択し、選択されたデータフィー
ルドインデッキシング情報は、データデインターリーバ
４０、リード・ソロモンデコーダ４１及びデータデラン
ダマイザー４２に供給される。本明細書が作成される当
時、ＱＡＭ ＨＤＴＶ信号に含まれたトレーニング信号
はなかった。従って、振幅−群遅延等化等３６は、パイ
ロット搬送波の不在を現すＶＳＢ虚数サンプルエネルギ
ー検出器３４に応答して、フラット（ｆｌａｔ）振幅対
周波数特性を提供するように配列され、データ同期再生
回路４５により選択されたＶＳＢトレーニング信号は、
マルチプレクサーを利用せずデータ同期セレクター４６
によってワイヤーされる。また、基準として選択された
ＱＡＭＨＤＴＶ伝送のためのデータライン同期信号はな
い。データ同期再生回路４４は、イントラデータフィー
ルド（ｉｎｔｒａ−ｄａｔａ−ｆｉｅｌｄ）同期化情報
を発生するために、各データフィールドのサンプルをカ
ウンティングするためのカウンティング回路を含む。必
要に応じて、データデインターリーバ４０、リード・ソ
ロモンデコーダ４１及びデータデランダマイザー４２に
印加するために、データ同期再生回路４４により発生し
たこのイントラデータフィールド同期化情報、及びデー
タ同期再生回路４５により発生した（データラインカウ
ントのような）イントラデータフィールド同期化情報中
の１個が、データ同期セレクター４６での適合なマルチ
プレクサーにより選択される。
ＳＢ ＨＤＴＶ信号のための基準のようにうまく定義さ
れない。３２−ステート（ｓｔａｔｅ）ＱＡＭ信号は、
ＭＰＥＧ基準以外の圧縮技術に依存せず、単一なＨＤＴ
Ｖに対する十分な容量を提供するが、通常ＭＰＥＧ基準
以外の圧縮技術は１６−ステートＱＡＭ信号として単一
なＨＤＴＶ信号を符号化するために利用される。所定の
２４−ビットワードの発生は、データ同期セレクター４
６に印加するためのデータフィールドインダクション情
報を発生するためにデータ同期再生回路４４により検出
される。データ同期セレクター４６内のマルチプレクサ
ーは、データ同期再生回路４４により供給されたデータ
フィールドインデッキシング情報、及びデータ同期再生
回路４５により供給されたデータフィールドインデッキ
シング情報中の一個を選択し、選択されたデータフィー
ルドインデッキシング情報は、データデインターリーバ
４０、リード・ソロモンデコーダ４１及びデータデラン
ダマイザー４２に供給される。本明細書が作成される当
時、ＱＡＭ ＨＤＴＶ信号に含まれたトレーニング信号
はなかった。従って、振幅−群遅延等化等３６は、パイ
ロット搬送波の不在を現すＶＳＢ虚数サンプルエネルギ
ー検出器３４に応答して、フラット（ｆｌａｔ）振幅対
周波数特性を提供するように配列され、データ同期再生
回路４５により選択されたＶＳＢトレーニング信号は、
マルチプレクサーを利用せずデータ同期セレクター４６
によってワイヤーされる。また、基準として選択された
ＱＡＭＨＤＴＶ伝送のためのデータライン同期信号はな
い。データ同期再生回路４４は、イントラデータフィー
ルド（ｉｎｔｒａ−ｄａｔａ−ｆｉｅｌｄ）同期化情報
を発生するために、各データフィールドのサンプルをカ
ウンティングするためのカウンティング回路を含む。必
要に応じて、データデインターリーバ４０、リード・ソ
ロモンデコーダ４１及びデータデランダマイザー４２に
印加するために、データ同期再生回路４４により発生し
たこのイントラデータフィールド同期化情報、及びデー
タ同期再生回路４５により発生した（データラインカウ
ントのような）イントラデータフィールド同期化情報中
の１個が、データ同期セレクター４６での適合なマルチ
プレクサーにより選択される。
【００２４】連続的なデータパケットのヘッダ−コード
に応答し、パケット分類器４３は異なる適用に対してデ
ータパケットを分類する。ＨＤＴＶプログラムの音声受
信領域を現すデータパケットは、パケット分類器４３に
よりディジタル音響デコーダ４７に印加される。ディジ
タル音響デコーダ４７は、左チャンネル及び右チャンネ
ル立体音信号を多数の拡声器４９及び５０を駆動する複
数チャンネル音響増幅器４８に印加する。ＨＤＴＶプロ
グラムの映像領域を現すデータパケットは、パケット分
類器４３によりＭＰＥＧ映像デコーダ５１に印加され
る。ＭＰＥＧデコーダ５１は、水平（Ｈ）及び垂直
（Ｖ）同期化信号をキネスコープ５３の視聴スクリーン
のラスター走査を提供するネキスコープ偏向回路５２に
供給する。ＭＰＥＧデコーダ５１は、キネスコープ５３
により増幅されたレッド（Ｒ）、グリーン（Ｇ）及びブ
ルー（Ｂ）の駆動信号を印加するためのキネスコープ駆
動増幅器５４に信号を供給する。図１及び図２に示した
ようなＨＤＴＶ受信機の変形において、異なるディスプ
レイ装置がキネスコープ５３の代りにまたは付加して利
用され、音響再生システムは専ら単一な音響チャンネル
で構成されたり、あるいは簡単な立体音響再生システム
より精巧な点において相異である。
に応答し、パケット分類器４３は異なる適用に対してデ
ータパケットを分類する。ＨＤＴＶプログラムの音声受
信領域を現すデータパケットは、パケット分類器４３に
よりディジタル音響デコーダ４７に印加される。ディジ
タル音響デコーダ４７は、左チャンネル及び右チャンネ
ル立体音信号を多数の拡声器４９及び５０を駆動する複
数チャンネル音響増幅器４８に印加する。ＨＤＴＶプロ
グラムの映像領域を現すデータパケットは、パケット分
類器４３によりＭＰＥＧ映像デコーダ５１に印加され
る。ＭＰＥＧデコーダ５１は、水平（Ｈ）及び垂直
（Ｖ）同期化信号をキネスコープ５３の視聴スクリーン
のラスター走査を提供するネキスコープ偏向回路５２に
供給する。ＭＰＥＧデコーダ５１は、キネスコープ５３
により増幅されたレッド（Ｒ）、グリーン（Ｇ）及びブ
ルー（Ｂ）の駆動信号を印加するためのキネスコープ駆
動増幅器５４に信号を供給する。図１及び図２に示した
ようなＨＤＴＶ受信機の変形において、異なるディスプ
レイ装置がキネスコープ５３の代りにまたは付加して利
用され、音響再生システムは専ら単一な音響チャンネル
で構成されたり、あるいは簡単な立体音響再生システム
より精巧な点において相異である。
【００２５】図１に戻って、第１クロック信号をカウン
ティングすることにより発生したアドレスに応答して、
ＲＯＭｓ２７及び３１が最終中間周波数に変換されたＱ
ＡＭ及びＶＳＢ信号搬送波のディジタル複素数の表示値
を発生するように利用され得るようにするために、受信
されたＨＤＴＶ信号の搬送波のその最終中間周波数中の
１個を、第１クロック信号周波数の倍数の約数に固定す
るための用意が行わねばならない。すなわち、その最終
中間周波数は、第１クロック信号周波数と整数比であ
る。自動位相及び周波数制御（ＡＦＰＣ）信号は、アナ
ログ−ディジタル変換器２２の次のディジタル回路でデ
ベロープされ、チューナーでの局部発振器１１，１６及
び２０中の１個の周波数及び位相を制御するために利用
される。固定周波数第３局部発振器２０を利用し、第２
局部発振器１６の供給する発振の周波数及び位相を制御
することは、第２ＳＡＷフィルタ１８及び第２ＩＦ信号
のアライメントが容易に確認されるという点で望まし
い。第２ＳＡＷフィルタは通常隣接チャンネルの信号成
分のためのタップを含み、この場合、このタップ間の第
２ＩＦ信号の適合なアラインメントはその統合性を維持
するために重要である。シンボルクロッキングは、高度
な周波数安定度を現すために行われる。シンボルクロッ
ク周波数の倍数の約数に、周波数と位相において最終中
間周波数（ＩＦ）信号の搬送波を同期させることによ
り、最終中間周波数に変換される搬送波における周波数
及び位相エラーを補正するためのＡＦＰＣは、ダイナミ
ックシンボル位相エラーを補正するための独立した位相
トラッカーを利用せず、また、ダイナミックシンボル位
相エラーを補正するために一定に作動する。
ティングすることにより発生したアドレスに応答して、
ＲＯＭｓ２７及び３１が最終中間周波数に変換されたＱ
ＡＭ及びＶＳＢ信号搬送波のディジタル複素数の表示値
を発生するように利用され得るようにするために、受信
されたＨＤＴＶ信号の搬送波のその最終中間周波数中の
１個を、第１クロック信号周波数の倍数の約数に固定す
るための用意が行わねばならない。すなわち、その最終
中間周波数は、第１クロック信号周波数と整数比であ
る。自動位相及び周波数制御（ＡＦＰＣ）信号は、アナ
ログ−ディジタル変換器２２の次のディジタル回路でデ
ベロープされ、チューナーでの局部発振器１１，１６及
び２０中の１個の周波数及び位相を制御するために利用
される。固定周波数第３局部発振器２０を利用し、第２
局部発振器１６の供給する発振の周波数及び位相を制御
することは、第２ＳＡＷフィルタ１８及び第２ＩＦ信号
のアライメントが容易に確認されるという点で望まし
い。第２ＳＡＷフィルタは通常隣接チャンネルの信号成
分のためのタップを含み、この場合、このタップ間の第
２ＩＦ信号の適合なアラインメントはその統合性を維持
するために重要である。シンボルクロッキングは、高度
な周波数安定度を現すために行われる。シンボルクロッ
ク周波数の倍数の約数に、周波数と位相において最終中
間周波数（ＩＦ）信号の搬送波を同期させることによ
り、最終中間周波数に変換される搬送波における周波数
及び位相エラーを補正するためのＡＦＰＣは、ダイナミ
ックシンボル位相エラーを補正するための独立した位相
トラッカーを利用せず、また、ダイナミックシンボル位
相エラーを補正するために一定に作動する。
【００２６】図１に示すディジタルマルチプレクサー５
５は、“ＡＦＰＣセレクター”として説明される。ディ
ジタル低域フィルタ５６に対する入力信号として、ＶＳ
Ｂシンクロダイン回路２９からの虚数出力信号を選択す
るために、受信されたＨＤＴＶ信号がＶＳＢ型である場
合、ディジタルマルチプレクサー５５は、ＶＳＢ直交位
相シンクロダイン回路２９５の応答が十分なエネルギー
を有しないことを現す、制御信号の第２条件を提供する
虚数サンプル有無検出器３４に応答する。低域フィルタ
５６の応答は、入力信号としてディジタル−アナログ変
換器（ＤＡＣ）５７に提供されるディジタルＡＦＰＣ信
号である。ＤＡＣ５７からの出力信号は、アナログ低域
フィルタ５８で低域通過フィルタリングされるアナログ
ＡＦＰＣ信号であり、そのフィルタ５８の応答は、第２
局部発振器１６の供給する発振の周波数及び位相を制御
するために利用される。アナログ低域通過フィルタリン
グは、ディジタル低域通過フィルタリングに比べて能動
素子に対する必要性が少なくなるから、長い時定数の低
域通過フィルタリングを実現するのに有利である。抵抗
容量低域フィルタ部のシャントキャパシタは、チューナ
ー５１Ｃ及びディジタルシンクロダイニング回路を含む
ＩＣ間にインタフェースでありうるから、アナログ低域
通過フィルタリングは、ＩＣピンアウトを利用しないで
遂行されることができる。ディジタル低域通過フィルタ
リングを遂行することが有利であるが、ディジタル低域
通過フィルタ応答は、ＤＡＣ５７に副サンプル化されう
ることから、ディジタル−アナログ変換における減速は
ＤＡＣ５７のコストを減少させる。このような過程は、
図１２を参照として、本明細書の後半部に記述されたＡ
ＧＣ回路で利用される過程と類似しており、ＡＧＣ回路
のためにデベロープされた第３クロック信号はＡＤＣ５
７により利用されることができ、ディジタル低域フィル
タ５６が、フィルタ入力信号のサンプルを平均するため
に含む累算器をリセットするために利用されうる。
５は、“ＡＦＰＣセレクター”として説明される。ディ
ジタル低域フィルタ５６に対する入力信号として、ＶＳ
Ｂシンクロダイン回路２９からの虚数出力信号を選択す
るために、受信されたＨＤＴＶ信号がＶＳＢ型である場
合、ディジタルマルチプレクサー５５は、ＶＳＢ直交位
相シンクロダイン回路２９５の応答が十分なエネルギー
を有しないことを現す、制御信号の第２条件を提供する
虚数サンプル有無検出器３４に応答する。低域フィルタ
５６の応答は、入力信号としてディジタル−アナログ変
換器（ＤＡＣ）５７に提供されるディジタルＡＦＰＣ信
号である。ＤＡＣ５７からの出力信号は、アナログ低域
フィルタ５８で低域通過フィルタリングされるアナログ
ＡＦＰＣ信号であり、そのフィルタ５８の応答は、第２
局部発振器１６の供給する発振の周波数及び位相を制御
するために利用される。アナログ低域通過フィルタリン
グは、ディジタル低域通過フィルタリングに比べて能動
素子に対する必要性が少なくなるから、長い時定数の低
域通過フィルタリングを実現するのに有利である。抵抗
容量低域フィルタ部のシャントキャパシタは、チューナ
ー５１Ｃ及びディジタルシンクロダイニング回路を含む
ＩＣ間にインタフェースでありうるから、アナログ低域
通過フィルタリングは、ＩＣピンアウトを利用しないで
遂行されることができる。ディジタル低域通過フィルタ
リングを遂行することが有利であるが、ディジタル低域
通過フィルタ応答は、ＤＡＣ５７に副サンプル化されう
ることから、ディジタル−アナログ変換における減速は
ＤＡＣ５７のコストを減少させる。このような過程は、
図１２を参照として、本明細書の後半部に記述されたＡ
ＧＣ回路で利用される過程と類似しており、ＡＧＣ回路
のためにデベロープされた第３クロック信号はＡＤＣ５
７により利用されることができ、ディジタル低域フィル
タ５６が、フィルタ入力信号のサンプルを平均するため
に含む累算器をリセットするために利用されうる。
【００２７】ＱＡＭ ＨＤＴＶ信号を処理するための回
路からのディジタル低域フィルタ５６のための入力信号
を選択するために、受信されるＨＤＴＶ信号がＱＡＭ型
である場合におて、ディジタルマルチプレクサー５５
は、ＶＳＢ直交位相同期回路２９５の応答が十分なエネ
ルギーを有することを現す虚数サンプル有無検出器３４
に応答する。図１は、そのような選択のために供給され
るディジタル乗算器５９の積出力信号を示す。ディジタ
ル乗算器５９は、フィルタされないディジタルＡＦＰＣ
信号を発生するために、ＱＡＭシンクロダイン回路２５
の実数及び虚数出力信号を乗算する。フィルタされない
ディジタルＡＦＰＣ信号の発生は、よく知られたコスタ
スループでの信号と類似している。コスタスループにお
いて、ＡＦＰＣ信号は、受信された信号を基底帯域にシ
ンクロダインするために利用されるディジタル局部発振
の周波数及び位相を制御するために利用される。図１に
示す配列はこのような過程から始まり、その代りに、Ａ
ＦＰＣ信号は、第２局部発振器１６により発生するアナ
ログ発振の周波数及び位相を制御するために利用され
る。これは、ディジタル化して続いてディジタル領域に
ある基底帯域にシンクロダインするためのＡＤＣ２２に
供給された最終ＩＦ信号の周波数及び位相を調節する。
コスタスループの場合のように、乗算器５９は、実数信
号が虚数信号を乗算するための３進（ｔｅｒｎａｒｔ）
信号に変換される特別な設計が望ましく、これは、ディ
ジタル乗算器を単純化してＡＦＰＣループのプル−イン
特性を改善する。
路からのディジタル低域フィルタ５６のための入力信号
を選択するために、受信されるＨＤＴＶ信号がＱＡＭ型
である場合におて、ディジタルマルチプレクサー５５
は、ＶＳＢ直交位相同期回路２９５の応答が十分なエネ
ルギーを有することを現す虚数サンプル有無検出器３４
に応答する。図１は、そのような選択のために供給され
るディジタル乗算器５９の積出力信号を示す。ディジタ
ル乗算器５９は、フィルタされないディジタルＡＦＰＣ
信号を発生するために、ＱＡＭシンクロダイン回路２５
の実数及び虚数出力信号を乗算する。フィルタされない
ディジタルＡＦＰＣ信号の発生は、よく知られたコスタ
スループでの信号と類似している。コスタスループにお
いて、ＡＦＰＣ信号は、受信された信号を基底帯域にシ
ンクロダインするために利用されるディジタル局部発振
の周波数及び位相を制御するために利用される。図１に
示す配列はこのような過程から始まり、その代りに、Ａ
ＦＰＣ信号は、第２局部発振器１６により発生するアナ
ログ発振の周波数及び位相を制御するために利用され
る。これは、ディジタル化して続いてディジタル領域に
ある基底帯域にシンクロダインするためのＡＤＣ２２に
供給された最終ＩＦ信号の周波数及び位相を調節する。
コスタスループの場合のように、乗算器５９は、実数信
号が虚数信号を乗算するための３進（ｔｅｒｎａｒｔ）
信号に変換される特別な設計が望ましく、これは、ディ
ジタル乗算器を単純化してＡＦＰＣループのプル−イン
特性を改善する。
【００２８】図１及び図２に正確に示されなかったが、
ＮＴＳＣ信号から同一チャンネル干渉が感知されないと
きフィルタ３０をバイパスし、予想されるコーディング
レベルに従って１次元トレリスデコーダ３８のシンボル
デコーディング範囲を調整するために、好適な回路は、
ＮＴＳＣ信号から同一チャンネル干渉があるときを感知
するために提供される。１５コーディングレベルが認知
されるときより８コーディングレベルが認知されると
き、シンボル同一性においてエラー判定の発生可能性が
少なくなる。
ＮＴＳＣ信号から同一チャンネル干渉が感知されないと
きフィルタ３０をバイパスし、予想されるコーディング
レベルに従って１次元トレリスデコーダ３８のシンボル
デコーディング範囲を調整するために、好適な回路は、
ＮＴＳＣ信号から同一チャンネル干渉があるときを感知
するために提供される。１５コーディングレベルが認知
されるときより８コーディングレベルが認知されると
き、シンボル同一性においてエラー判定の発生可能性が
少なくなる。
【００２９】第２中間周波数増幅器１９、第３局部発振
器２０（それの外部水晶及び他の周波数選択成分を除外
して）及び第３ミクサー２１は、モノリシックＩＣの範
囲内で有利に構成され、第３ミクサー２１の出力信号は
第２ＩＦ増幅器１９の出力信号と異なる周波数にあるか
ら、第２ＩＦ増幅器１９は伴われる不要な再生の危険な
く高利得を有することができる。第１ＩＦ増幅器１４、
第２局部発振器１６（それの外部水晶及び他の周波数選
択成分を除外して）及び第２ミクサー１７は、同一ＩＣ
の範囲内で構成されることができ、また他の方法で、例
えば他の集積回路内で構成されうる。通常アナログ−デ
ィジタル変換器（ＡＤＣ）は、少なくとも１０ビット分
解能を有するフラッシュ型であり、ＩＦ増幅器１９と比
較して異なるモノリシックＩＣの範囲内で構成されるこ
とが望ましい。変換器の入力におけるアナログ低域フィ
ルタは、対応スイッチング過度電流でサンプリング回路
を、高利得第２ＩＦ１９が設置されている（ある場合に
おいては、第１ＩＦ増幅器１４も設置されている。）Ｉ
Ｃから分離させる。これは、チューナー５に不要な再生
可能性を減少させる。相当なダイ領域は、量子化レベル
を形成するにおいて利用される抵抗ラダー及びフラッシ
ュ型のＡＤＣ回路に含まれた多数のアナログ比較器を必
要とし、しばしばそのようなＡＤＣは、他の素子とまっ
たくモノリシックＩＣを共有しない。
器２０（それの外部水晶及び他の周波数選択成分を除外
して）及び第３ミクサー２１は、モノリシックＩＣの範
囲内で有利に構成され、第３ミクサー２１の出力信号は
第２ＩＦ増幅器１９の出力信号と異なる周波数にあるか
ら、第２ＩＦ増幅器１９は伴われる不要な再生の危険な
く高利得を有することができる。第１ＩＦ増幅器１４、
第２局部発振器１６（それの外部水晶及び他の周波数選
択成分を除外して）及び第２ミクサー１７は、同一ＩＣ
の範囲内で構成されることができ、また他の方法で、例
えば他の集積回路内で構成されうる。通常アナログ−デ
ィジタル変換器（ＡＤＣ）は、少なくとも１０ビット分
解能を有するフラッシュ型であり、ＩＦ増幅器１９と比
較して異なるモノリシックＩＣの範囲内で構成されるこ
とが望ましい。変換器の入力におけるアナログ低域フィ
ルタは、対応スイッチング過度電流でサンプリング回路
を、高利得第２ＩＦ１９が設置されている（ある場合に
おいては、第１ＩＦ増幅器１４も設置されている。）Ｉ
Ｃから分離させる。これは、チューナー５に不要な再生
可能性を減少させる。相当なダイ領域は、量子化レベル
を形成するにおいて利用される抵抗ラダー及びフラッシ
ュ型のＡＤＣ回路に含まれた多数のアナログ比較器を必
要とし、しばしばそのようなＡＤＣは、他の素子とまっ
たくモノリシックＩＣを共有しない。
【００３０】発明者の指摘する本発明の好適な実施例に
おいて、アドレス発生器２８及び３２の領域としてサン
プルクロック発生器２３及びＡＤＣ２２から供給された
ディジタル化された最終ＩＦ信号を最終ＩＦ信号の複素
ディジタルサンプルに変換するための回路２４は、ＶＳ
Ｂ ＨＤＴＶ信号を基底帯域にシンクロダインするため
の回路、及びＱＡＭ ＨＤＴＶ信号を基底帯域にシンク
ロダインするための回路により共有される。従って、Ｖ
ＳＢ ＨＤＴＶ信号を基底帯域にシンクロダインするた
めの回路、及びＱＡＭ ＨＤＴＶ信号を基底帯域にシン
クロダインするための回路は、単一なモノリシック回路
の範囲内で構成される。発明者は、またこの単一なモノ
リシックＩＣ及び後続する回路は、受信されているＨＤ
ＴＶ伝送に対する適合な受信モードを自動的に選択する
ための回路のすべてを含むことが望ましいと指摘する。
そのような例において、ＨＤＴＶ信号がＱＡＭ型の信号
かあるいはＶＳＢ型の信号かに従う著しく異なる２個の
周波数で第３局部発振器を作動する必要がない。著しく
異なる２個の周波数における第３局部発振器の動作は、
通常その周波数をセッティングするための異なる２個の
水晶の利用と関係する。ＨＤＴＶ信号がＱＡＭ型の信号
かあるいはＶＳＢ型の信号かに関係なく、第３局部発振
器が必需的に同一な周波数で動作することにより、付加
的な水晶のコスト及び２個の水晶の利用に伴われた電子
スイッチング回路のコストが減少する。また、チューナ
ー５の信頼性はモノリシック集積回路の外部に設置され
る回路の量を減少させることにより改善される。ＡＤＣ
により最終ＩＦ信号のサンプリングをクロッキングする
ための信号がそのＩＣ内で発生するから、もしもＡＤＣ
がＩＣ内で構成されない場合は、ＶＳＢＨＤＴＶ信号を
基底帯域にシンクロダインするための回路及びＱＡＭ
ＨＤＴＶ信号を基底帯域にシンクロダインするための回
路を含むＩＣにＡＤＣを含ませることが望ましい。ま
た、変換器の入力におけるアナログ低域フィルタは、そ
の対応スイッチ過度電流でサンプリング回路を、高利得
ＩＦ増幅が遂行されるＩＣから隔離させる。
おいて、アドレス発生器２８及び３２の領域としてサン
プルクロック発生器２３及びＡＤＣ２２から供給された
ディジタル化された最終ＩＦ信号を最終ＩＦ信号の複素
ディジタルサンプルに変換するための回路２４は、ＶＳ
Ｂ ＨＤＴＶ信号を基底帯域にシンクロダインするため
の回路、及びＱＡＭ ＨＤＴＶ信号を基底帯域にシンク
ロダインするための回路により共有される。従って、Ｖ
ＳＢ ＨＤＴＶ信号を基底帯域にシンクロダインするた
めの回路、及びＱＡＭ ＨＤＴＶ信号を基底帯域にシン
クロダインするための回路は、単一なモノリシック回路
の範囲内で構成される。発明者は、またこの単一なモノ
リシックＩＣ及び後続する回路は、受信されているＨＤ
ＴＶ伝送に対する適合な受信モードを自動的に選択する
ための回路のすべてを含むことが望ましいと指摘する。
そのような例において、ＨＤＴＶ信号がＱＡＭ型の信号
かあるいはＶＳＢ型の信号かに従う著しく異なる２個の
周波数で第３局部発振器を作動する必要がない。著しく
異なる２個の周波数における第３局部発振器の動作は、
通常その周波数をセッティングするための異なる２個の
水晶の利用と関係する。ＨＤＴＶ信号がＱＡＭ型の信号
かあるいはＶＳＢ型の信号かに関係なく、第３局部発振
器が必需的に同一な周波数で動作することにより、付加
的な水晶のコスト及び２個の水晶の利用に伴われた電子
スイッチング回路のコストが減少する。また、チューナ
ー５の信頼性はモノリシック集積回路の外部に設置され
る回路の量を減少させることにより改善される。ＡＤＣ
により最終ＩＦ信号のサンプリングをクロッキングする
ための信号がそのＩＣ内で発生するから、もしもＡＤＣ
がＩＣ内で構成されない場合は、ＶＳＢＨＤＴＶ信号を
基底帯域にシンクロダインするための回路及びＱＡＭ
ＨＤＴＶ信号を基底帯域にシンクロダインするための回
路を含むＩＣにＡＤＣを含ませることが望ましい。ま
た、変換器の入力におけるアナログ低域フィルタは、そ
の対応スイッチ過度電流でサンプリング回路を、高利得
ＩＦ増幅が遂行されるＩＣから隔離させる。
【００３１】図３は、サンプルクロック発生器の代表的
な構造を詳細に示す。この構造は、通常に２１．５２Ｍ
Ｈｚ周波数のシソイダル発振を発生する電圧制御発振器
２３０を含む。発振器２３０は電圧制御発振器であり、
その発振の周波数及び位相は自動周波数位相制御（ＡＦ
ＰＣ）信号により制御される。このＡＦＰＣ信号は、発
振器２３０の発振とディジタル−アナログ変換器（ＡＤ
Ｃ）２３２から供給された２１．５２ＭＨｚ基準搬送波
と比較する自動周波数位相制御（ＡＦＰＣ）検出器２３
１により発生する。発振器２３０は、その発振の固有周
波数及び位相を安定させるための水晶を利用する型が望
ましい。対称的なクリッパまたはリミッタ２３３は、Ａ
ＤＣ２２での最終ＩＦ信号のサンプリングをタイミング
するための第１クロック信号として利用されるこのシソ
イダル発振に対する方形波応答を発生する。分周器フリ
ップフロップ２３４は、アンド回路２３５が図１に示し
た２：１デシメータ３５により利用される第２クロック
信号を発生するための第１クロック信号と論理積しまた
他の方形波を発生するための第１クロック信号の遷移に
応答する。
な構造を詳細に示す。この構造は、通常に２１．５２Ｍ
Ｈｚ周波数のシソイダル発振を発生する電圧制御発振器
２３０を含む。発振器２３０は電圧制御発振器であり、
その発振の周波数及び位相は自動周波数位相制御（ＡＦ
ＰＣ）信号により制御される。このＡＦＰＣ信号は、発
振器２３０の発振とディジタル−アナログ変換器（ＡＤ
Ｃ）２３２から供給された２１．５２ＭＨｚ基準搬送波
と比較する自動周波数位相制御（ＡＦＰＣ）検出器２３
１により発生する。発振器２３０は、その発振の固有周
波数及び位相を安定させるための水晶を利用する型が望
ましい。対称的なクリッパまたはリミッタ２３３は、Ａ
ＤＣ２２での最終ＩＦ信号のサンプリングをタイミング
するための第１クロック信号として利用されるこのシソ
イダル発振に対する方形波応答を発生する。分周器フリ
ップフロップ２３４は、アンド回路２３５が図１に示し
た２：１デシメータ３５により利用される第２クロック
信号を発生するための第１クロック信号と論理積しまた
他の方形波を発生するための第１クロック信号の遷移に
応答する。
【００３２】ディジタル−アナログ変換器２３２から供
給された２１．５２ＭＨｚ基準搬送波は、基底帯域にシ
ンクロダインされる受信されたＨＤＴＶ信号の高いシン
ボル周波数成分を検出し、適正倍にスクエアリングして
適正係数だけシンボル周波数を乗算することにより発生
する。まず受信されたＨＤＴＶ信号が２１．５２ＭＨｚ
基準搬送波を発生するために、一度スクエアされる１
０．７６ＭＨｚシンボル搬送波を有するＶＳＢ信号と仮
定し、その次に受信されたＨＤＴＶ信号が２１．５２Ｍ
Ｈｚ基準搬送波を発生するために二度スクエアされる
５．３８ＭＨｚシンボル搬送波を有するＱＡＭ信号と仮
定し、このような過程は次のように記述される。
給された２１．５２ＭＨｚ基準搬送波は、基底帯域にシ
ンクロダインされる受信されたＨＤＴＶ信号の高いシン
ボル周波数成分を検出し、適正倍にスクエアリングして
適正係数だけシンボル周波数を乗算することにより発生
する。まず受信されたＨＤＴＶ信号が２１．５２ＭＨｚ
基準搬送波を発生するために、一度スクエアされる１
０．７６ＭＨｚシンボル搬送波を有するＶＳＢ信号と仮
定し、その次に受信されたＨＤＴＶ信号が２１．５２Ｍ
Ｈｚ基準搬送波を発生するために二度スクエアされる
５．３８ＭＨｚシンボル搬送波を有するＱＡＭ信号と仮
定し、このような過程は次のように記述される。
【００３３】ＶＳＢ信号の１０．７６ＭＨｚシンボル周
波数を選択する１０．７６ＭＨｚに集中した選択性応答
を提供する帯域ＦＩＲディジタルフィルタ２３７に印加
するためのＶＳＢ同相同期検出器２９０から供給された
この信号の実数サンプルを選択するために、ディジタル
マルチプレクサー２３６は、受信されたＨＤＴＶ信号が
ＶＳＢ信号であることを現す第１条件の虚数サンプル有
無検出器３４により提供された制御信号に応答する。フ
ィルタ２３７の応答はディジタル乗算器２３８によりス
クエアされ、このディジタル乗算器２３８は論理ゲート
で構成されたり、スクエアのルックアップテーブルを格
納するＲＯＭにより提供されることができる。スクエア
サンプルとして動作されるディジタル乗算器２３８から
の積出力信号は、フィルタ２３７の応答の１０．７６Ｍ
Ｈｚ成分の第２高調波において高い成分を有し、２１．
５２ＭＨｚに集中した選択性応答を提供する帯域ＦＩＲ
ディジタルフィルタ２３９は、それの２１．５２ＭＨｚ
基準搬送波アナログ出力信号を現すそれのディジタル入
力信号としてＤＡＣ２３２に印加するためのこの第２高
調波を選択する。
波数を選択する１０．７６ＭＨｚに集中した選択性応答
を提供する帯域ＦＩＲディジタルフィルタ２３７に印加
するためのＶＳＢ同相同期検出器２９０から供給された
この信号の実数サンプルを選択するために、ディジタル
マルチプレクサー２３６は、受信されたＨＤＴＶ信号が
ＶＳＢ信号であることを現す第１条件の虚数サンプル有
無検出器３４により提供された制御信号に応答する。フ
ィルタ２３７の応答はディジタル乗算器２３８によりス
クエアされ、このディジタル乗算器２３８は論理ゲート
で構成されたり、スクエアのルックアップテーブルを格
納するＲＯＭにより提供されることができる。スクエア
サンプルとして動作されるディジタル乗算器２３８から
の積出力信号は、フィルタ２３７の応答の１０．７６Ｍ
Ｈｚ成分の第２高調波において高い成分を有し、２１．
５２ＭＨｚに集中した選択性応答を提供する帯域ＦＩＲ
ディジタルフィルタ２３９は、それの２１．５２ＭＨｚ
基準搬送波アナログ出力信号を現すそれのディジタル入
力信号としてＤＡＣ２３２に印加するためのこの第２高
調波を選択する。
【００３４】１０．７６ＭＨｚに集中した選択性応答を
提供する帯域フィルタ２３７に印加するためのディジタ
ル乗算器２３Ａの積出力信号を選択するために、ディジ
タルマルチプレクサー２３６は、受信されたＨＤＴＶ信
号がＱＡＭ信号であることを現す第１条件の虚数サンプ
ル有無検出器３４により提供された制御信号に応答す
る。論理ゲートで構成されたりスクエアのルックアップ
テーブルを格納するＲＯＭにより提供されるディジタル
乗算器２３Ａは、基底帯域ＱＡＭ信号の５．３８ＭＨｚ
シンボル周波数を選択する５．３８ＭＨｚに集中した選
択性応答を供給する帯域ＦＩＲディジタルフィルタ２３
Ｂから供給されたサンプルをスクエアする。この基底帯
域ＱＡＭ信号は、図３に示すようなＱＡＭ同相同期検波
器２５０、または図５に示すようなＱＡＭ直交位相同期
検出器から提供されることができる。
提供する帯域フィルタ２３７に印加するためのディジタ
ル乗算器２３Ａの積出力信号を選択するために、ディジ
タルマルチプレクサー２３６は、受信されたＨＤＴＶ信
号がＱＡＭ信号であることを現す第１条件の虚数サンプ
ル有無検出器３４により提供された制御信号に応答す
る。論理ゲートで構成されたりスクエアのルックアップ
テーブルを格納するＲＯＭにより提供されるディジタル
乗算器２３Ａは、基底帯域ＱＡＭ信号の５．３８ＭＨｚ
シンボル周波数を選択する５．３８ＭＨｚに集中した選
択性応答を供給する帯域ＦＩＲディジタルフィルタ２３
Ｂから供給されたサンプルをスクエアする。この基底帯
域ＱＡＭ信号は、図３に示すようなＱＡＭ同相同期検波
器２５０、または図５に示すようなＱＡＭ直交位相同期
検出器から提供されることができる。
【００３５】図３は第１アドレス発生器２８の代表的な
構成をより詳細に示し、このアドレス発生器２８は最終
中間周波数に変換され、相互直交関係にあるＱＡＭ搬送
波の２個の位相同期の複素数ディジタル表示値を提供す
るＲＯＭ２７のコサインルックアップテーブル領域２７
１及びサインルックアップテーブル領域２７２にアドレ
スを供給する。第１クロック信号の遷移は、基本第１ア
ドレス信号を発生するための第１アドレス発生器２８に
ある第１アドレスカウンタ２８１によりカウントされる
ことができる。この基本第１アドレス信号は、第１被加
算数としてディジタル加算器２８２に印加する。第２被
加算数として加算器２８２に印加される第１アドレス訂
正信号は、ＲＯＭ２７のコサインルックアップテーブル
領域２７１及びサインルックアップテーブル領域２７２
をアドレスするための訂正された第１アドレス信号を和
出力信号として発生するための加算器２８２における基
本第１アドレス信号に加算される。シンボル−クロック
−循環検出器２８３は、ＱＡＭ同相同期検波器２５０に
より基底帯域にシンクロダインされるＱＡＭ信号の一連
の実数サンプル及びＱＡＭ直交位相同期検波器２５５に
より基底帯域にシンクロダインされるＱＡＭ信号の一連
の虚数サンプルに応答する。シンボル−クロック−循環
検出器２８３は、第１クロック信号に従って受信機で遂
行されるシンボルクロッキングと送信機で遂行されるシ
ンボルクロッキングとの間において、そのシンボル周波
数の約数である最終中間周波数にヘテロダインされる受
信されたＱＡＭ信号に現れるミスフェージングを検出す
る。多様な型のシンボル−クロック−循環検出器２８３
が記述されており、その中にあることを記述する基礎論
文が本願明細書に参考として挙げる“ＭＥＴＨＯＤ Ａ
ＮＤ ＡＰＰＡＲＡＴＵＳ ＦＯＲ ＣＡＲＲＩＥＲ
ＳＹＮＣＨＲＯＮＩＺＡＴＩＯＮ ＡＮＤ ＤＡＴＡ
ＤＥＴＥＣＴＩＯＮ”という名称で、Ａ．Ｄ．Ｋｕｃａ
ｒにより１９９２年５月１９日付で発行された米国特許
第５，１１５，４５４号に記載されている。ディジタル
低域フィルタ２８４は、基本第１アドレスを訂正するた
めの加算器２８２に供給された第１アドレス信号を発生
するためのシンボル−クロック−循環検出器２８３によ
り検出される受信機で遂行されたシンボルクロッキング
のミスフェージングを多いサンプル（例えば、数百万）
に対して平均する。そのような多いサンプルに対して平
均することはより少ない数のサンプルを累算し、また他
の累算のための減少したサンプルレートでサンプルをダ
ンプする過程により遂行され、累算及び副サンプリング
は、漸進的に低いサンプリングレートで数回反復され
る。
構成をより詳細に示し、このアドレス発生器２８は最終
中間周波数に変換され、相互直交関係にあるＱＡＭ搬送
波の２個の位相同期の複素数ディジタル表示値を提供す
るＲＯＭ２７のコサインルックアップテーブル領域２７
１及びサインルックアップテーブル領域２７２にアドレ
スを供給する。第１クロック信号の遷移は、基本第１ア
ドレス信号を発生するための第１アドレス発生器２８に
ある第１アドレスカウンタ２８１によりカウントされる
ことができる。この基本第１アドレス信号は、第１被加
算数としてディジタル加算器２８２に印加する。第２被
加算数として加算器２８２に印加される第１アドレス訂
正信号は、ＲＯＭ２７のコサインルックアップテーブル
領域２７１及びサインルックアップテーブル領域２７２
をアドレスするための訂正された第１アドレス信号を和
出力信号として発生するための加算器２８２における基
本第１アドレス信号に加算される。シンボル−クロック
−循環検出器２８３は、ＱＡＭ同相同期検波器２５０に
より基底帯域にシンクロダインされるＱＡＭ信号の一連
の実数サンプル及びＱＡＭ直交位相同期検波器２５５に
より基底帯域にシンクロダインされるＱＡＭ信号の一連
の虚数サンプルに応答する。シンボル−クロック−循環
検出器２８３は、第１クロック信号に従って受信機で遂
行されるシンボルクロッキングと送信機で遂行されるシ
ンボルクロッキングとの間において、そのシンボル周波
数の約数である最終中間周波数にヘテロダインされる受
信されたＱＡＭ信号に現れるミスフェージングを検出す
る。多様な型のシンボル−クロック−循環検出器２８３
が記述されており、その中にあることを記述する基礎論
文が本願明細書に参考として挙げる“ＭＥＴＨＯＤ Ａ
ＮＤ ＡＰＰＡＲＡＴＵＳ ＦＯＲ ＣＡＲＲＩＥＲ
ＳＹＮＣＨＲＯＮＩＺＡＴＩＯＮ ＡＮＤ ＤＡＴＡ
ＤＥＴＥＣＴＩＯＮ”という名称で、Ａ．Ｄ．Ｋｕｃａ
ｒにより１９９２年５月１９日付で発行された米国特許
第５，１１５，４５４号に記載されている。ディジタル
低域フィルタ２８４は、基本第１アドレスを訂正するた
めの加算器２８２に供給された第１アドレス信号を発生
するためのシンボル−クロック−循環検出器２８３によ
り検出される受信機で遂行されたシンボルクロッキング
のミスフェージングを多いサンプル（例えば、数百万）
に対して平均する。そのような多いサンプルに対して平
均することはより少ない数のサンプルを累算し、また他
の累算のための減少したサンプルレートでサンプルをダ
ンプする過程により遂行され、累算及び副サンプリング
は、漸進的に低いサンプリングレートで数回反復され
る。
【００３６】図３は第２アドレス発生器３２の代表的な
構成をより詳細に示し、この第２アドレス発生器３２は
また最終中間周波数に変換され、相互直交関係にあるＶ
ＳＢ搬送波の２個の位相同期の複素数ディジタル表示値
を提供するＲＯＭ３１のコサインルックアップテーブル
領域３１１及びサインルックアップテーブル領域３１２
にアドレスを供給する。第１クロック信号の遷移は、基
本第２アドレス信号を発生するための第２アドレス発生
器３２にある第２アドレスカウンタ３２１によりカウン
トされる。この基本第２アドレス信号は、第１被加算数
としてディジタル加算器３２２に印加される。第２被加
算数として加算器３２２に印加される第２アドレス訂正
信号は、ＲＯＭ３１のコサインルックアップテーブル領
域３１１及びサインルックアップテーブル領域３１２を
アドレスするための訂正された第２アドレス信号を和出
力信号として発生するための加算器３２２において基本
第２アドレス信号に加算する。
構成をより詳細に示し、この第２アドレス発生器３２は
また最終中間周波数に変換され、相互直交関係にあるＶ
ＳＢ搬送波の２個の位相同期の複素数ディジタル表示値
を提供するＲＯＭ３１のコサインルックアップテーブル
領域３１１及びサインルックアップテーブル領域３１２
にアドレスを供給する。第１クロック信号の遷移は、基
本第２アドレス信号を発生するための第２アドレス発生
器３２にある第２アドレスカウンタ３２１によりカウン
トされる。この基本第２アドレス信号は、第１被加算数
としてディジタル加算器３２２に印加される。第２被加
算数として加算器３２２に印加される第２アドレス訂正
信号は、ＲＯＭ３１のコサインルックアップテーブル領
域３１１及びサインルックアップテーブル領域３１２を
アドレスするための訂正された第２アドレス信号を和出
力信号として発生するための加算器３２２において基本
第２アドレス信号に加算する。
【００３７】図３は、量子化器３２４に入力信号として
印加される前に、所定数のサンプル周期だけ同相同期検
波器２９０からのサンプルを遅延するためのクロックさ
れたディジタル遅延ライン３２３を示し、この量子化器
３２４は、入力信号として量子化器３２４により受信さ
れたサンプルにより一番近接して推算される量子化レベ
ルを供給する。量子化レベルは、ＶＳＢ信号に伴うパイ
ロット搬送波のエネルギーから推算されたり、あるいは
ＶＳＢ信号のデベロープ検出結果から推算されうる。そ
の出力信号として量子化器３２４により選択された一番
近接した量子化レベルは、その出力にクロックされたラ
ッチを含むことにより、クロックされた素子として動作
されるディジタル加／減算器３２５により減算された対
応する量子化器３２４の入力信号を有する。加／減算器
３２５からの差出力信号は、再生されるべきシンボルレ
ベルから実際に再生されたシンボルレベルの退去を現
し、退去の極性の誘導されるシンボルミスフェージング
によることか、あるいは遅延したミスフェージングによ
ることかを解決しなければならない。
印加される前に、所定数のサンプル周期だけ同相同期検
波器２９０からのサンプルを遅延するためのクロックさ
れたディジタル遅延ライン３２３を示し、この量子化器
３２４は、入力信号として量子化器３２４により受信さ
れたサンプルにより一番近接して推算される量子化レベ
ルを供給する。量子化レベルは、ＶＳＢ信号に伴うパイ
ロット搬送波のエネルギーから推算されたり、あるいは
ＶＳＢ信号のデベロープ検出結果から推算されうる。そ
の出力信号として量子化器３２４により選択された一番
近接した量子化レベルは、その出力にクロックされたラ
ッチを含むことにより、クロックされた素子として動作
されるディジタル加／減算器３２５により減算された対
応する量子化器３２４の入力信号を有する。加／減算器
３２５からの差出力信号は、再生されるべきシンボルレ
ベルから実際に再生されたシンボルレベルの退去を現
し、退去の極性の誘導されるシンボルミスフェージング
によることか、あるいは遅延したミスフェージングによ
ることかを解決しなければならない。
【００３８】入力信号としてクロックされたディジタル
遅延ライン３２３に印加された同相同期検波器２９０か
らのサンプルは、遅延なく入力信号として平均−方形−
エラー−エラー−グラジアント検出フィルタ３２６に印
加される。フィルタ３２６は、（−１／２），１，０、
及び（−１），（＋１／２）カーネルを有する有限イン
パルスディジタル応答フィルタであり、その動作は、第
１サンプリングクロックによりクロックされる。クロッ
クされたディジタル遅延ライン３２３により供給された
遅延した所定数のサンプル周期によるフィルタ３２６の
応答は、加／減算器３２５からの差信号と一時的なアラ
インメントにある。ディジタル乗算器３２７は、この問
題を解決するためにフィルタ３２６の応答だけ加／減算
器３２５からの差信号を乗算する。２の補数フィルタ３
２６の応答の符号ビット及び次の最上位ビットは、ディ
ジタル乗算器３２７の構造を単純化できる乗算に十分で
ある。ディジタル乗算器３２７からの積信号のサンプル
は、基本第２アドレスを訂正するために加算器３２に供
給される第２アドレス訂正信号を発生するためのディジ
タル低域フィルタ３２８により多いサンプル（例えば、
数百万）に対して平均される受信機で遂行されたシンボ
ルクロッキングのミスフェージングを現す。
遅延ライン３２３に印加された同相同期検波器２９０か
らのサンプルは、遅延なく入力信号として平均−方形−
エラー−エラー−グラジアント検出フィルタ３２６に印
加される。フィルタ３２６は、（−１／２），１，０、
及び（−１），（＋１／２）カーネルを有する有限イン
パルスディジタル応答フィルタであり、その動作は、第
１サンプリングクロックによりクロックされる。クロッ
クされたディジタル遅延ライン３２３により供給された
遅延した所定数のサンプル周期によるフィルタ３２６の
応答は、加／減算器３２５からの差信号と一時的なアラ
インメントにある。ディジタル乗算器３２７は、この問
題を解決するためにフィルタ３２６の応答だけ加／減算
器３２５からの差信号を乗算する。２の補数フィルタ３
２６の応答の符号ビット及び次の最上位ビットは、ディ
ジタル乗算器３２７の構造を単純化できる乗算に十分で
ある。ディジタル乗算器３２７からの積信号のサンプル
は、基本第２アドレスを訂正するために加算器３２に供
給される第２アドレス訂正信号を発生するためのディジ
タル低域フィルタ３２８により多いサンプル（例えば、
数百万）に対して平均される受信機で遂行されたシンボ
ルクロッキングのミスフェージングを現す。
【００３９】図３（及び図５）に示した第２アドレス発
生器３２に利用されたシンボル同期化の技術は、Ｓ．
Ｕ．Ｈ．Ｑｕｒｅｓｈｉが１９７６年１２月版“Ｔｉｍ
ｉｎｇＲｅｃｏｖｅｒｙ ｆｏｒ Ｅｑｕａｌｉｚｅｄ
Ｐａｒｔｉａｌ−Ｒｅｓｐｏｎｓｅ Ｓｙｓｔｅｍ
ｓ，“ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃ
ｏｍｍｕｎｉｃａｔｉｏｎｓという彼の論文１３２６−
１３３０ページで、パルス振幅変調（ＱＡＭ）信号の利
用を記述したことと同一の一般的な型である。ＶＳＢ信
号に対するシンボル同期化と関連して利用されるこのシ
ンボル同期化の技術は、本明細書で参照された先出願さ
れた出願において発明者により特別に記述された。図３
及び図５に示した通常の型の第２アドレス発生器３２の
好適な実施例において、クロックされたディジタルライ
ン３２３は独立した素子として存在せずに、代りにフィ
ルタ３２６の応答と一時的にアラインされる加／減算器
３２５からの差信号のための遅延した必要な数のサンプ
ル周期により量子化器３２４に対する入力信号は、フィ
ルタ３２６の応答を発生するために加算される前に（−
１／２），１，０，（−１）、及び（＋１／２）カーネ
ルだけ加重されるように相異的に遅延したサンプルを供
給するためのフィルタ３２６に含まれたタップされた
（ｔａｐｐｅｄ）ディジタル遅延ラインから取り出され
る。
生器３２に利用されたシンボル同期化の技術は、Ｓ．
Ｕ．Ｈ．Ｑｕｒｅｓｈｉが１９７６年１２月版“Ｔｉｍ
ｉｎｇＲｅｃｏｖｅｒｙ ｆｏｒ Ｅｑｕａｌｉｚｅｄ
Ｐａｒｔｉａｌ−Ｒｅｓｐｏｎｓｅ Ｓｙｓｔｅｍ
ｓ，“ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃ
ｏｍｍｕｎｉｃａｔｉｏｎｓという彼の論文１３２６−
１３３０ページで、パルス振幅変調（ＱＡＭ）信号の利
用を記述したことと同一の一般的な型である。ＶＳＢ信
号に対するシンボル同期化と関連して利用されるこのシ
ンボル同期化の技術は、本明細書で参照された先出願さ
れた出願において発明者により特別に記述された。図３
及び図５に示した通常の型の第２アドレス発生器３２の
好適な実施例において、クロックされたディジタルライ
ン３２３は独立した素子として存在せずに、代りにフィ
ルタ３２６の応答と一時的にアラインされる加／減算器
３２５からの差信号のための遅延した必要な数のサンプ
ル周期により量子化器３２４に対する入力信号は、フィ
ルタ３２６の応答を発生するために加算される前に（−
１／２），１，０，（−１）、及び（＋１／２）カーネ
ルだけ加重されるように相異的に遅延したサンプルを供
給するためのフィルタ３２６に含まれたタップされた
（ｔａｐｐｅｄ）ディジタル遅延ラインから取り出され
る。
【００４０】ＱＡＭ ＨＤＴＶ信号の搬送波及びＶＳＢ
ＨＤＴＶ信号の搬送波は、それぞれの中間周波数に変
換され、それぞれの中間周波数は、ＱＡＭ ＨＤＴＶ信
号の５．３８ＭＨｚシンボル周波数を有する第４高調波
及びＶＳＢ ＨＤＴＶ信号の１０．７６ＭＨｚシンボル
周波数を有する第２高調波の２１．５２ＭＨｚサンプル
レートの倍数の約数である。ＱＡＭ ＨＤＴＶ信号の搬
送波が６ＭＨｚ範囲のＴＶチャンネルの中心にあるか
ら、このそれぞれの中間周波数は相互に２．３７５ＭＨ
ｚの間隔をおいているが、ＶＳＢ ＨＤＴＶ信号の搬送
波は、６ＭＨｚ範囲のＴＶチャンネルの最低周波数以上
の６２５ＭＨｚである。チューナー５での局部発振器１
１，１６及び２０の周波数は、ＶＳＢ ＨＤＴＶ信号の
搬送波の変換される中間周波数がＱＡＭ ＨＤＴＶ信号
の搬送波の変換される中間周波数より低くなるように選
択されることが望ましい。これは、ＶＳＢ ＨＤＴＶ信
号が受信されるときシンボル同期化を容易にするからか
なり望ましい。ＱＡＭ ＨＤＴＶ信号の搬送波の変換さ
れる中間周波数は、少なくとも２１．５２ＭＨｚサンプ
ルクロックに従ってサイクル当り４回サンプル化される
ことができるように、５．３８ＭＨｚを越えないことが
望ましく、それは、最終ＩＦ信号において最低周波数が
２．３８ＭＨｚより高めないようにする。最終ＩＦ信号
の最低周波数は、それに対する最高周波数の比を実質的
に８：１に維持して実数−複素数−サンプル変換器２４
に対するフィルタリングを容易にするために、１ＭＨｚ
以下のものが望ましく、従って、ＶＳＢ ＨＤＴＶ信号
の搬送波の変換される中間周波数は、１．６２５ＭＨｚ
以上のものが望ましい。
ＨＤＴＶ信号の搬送波は、それぞれの中間周波数に変
換され、それぞれの中間周波数は、ＱＡＭ ＨＤＴＶ信
号の５．３８ＭＨｚシンボル周波数を有する第４高調波
及びＶＳＢ ＨＤＴＶ信号の１０．７６ＭＨｚシンボル
周波数を有する第２高調波の２１．５２ＭＨｚサンプル
レートの倍数の約数である。ＱＡＭ ＨＤＴＶ信号の搬
送波が６ＭＨｚ範囲のＴＶチャンネルの中心にあるか
ら、このそれぞれの中間周波数は相互に２．３７５ＭＨ
ｚの間隔をおいているが、ＶＳＢ ＨＤＴＶ信号の搬送
波は、６ＭＨｚ範囲のＴＶチャンネルの最低周波数以上
の６２５ＭＨｚである。チューナー５での局部発振器１
１，１６及び２０の周波数は、ＶＳＢ ＨＤＴＶ信号の
搬送波の変換される中間周波数がＱＡＭ ＨＤＴＶ信号
の搬送波の変換される中間周波数より低くなるように選
択されることが望ましい。これは、ＶＳＢ ＨＤＴＶ信
号が受信されるときシンボル同期化を容易にするからか
なり望ましい。ＱＡＭ ＨＤＴＶ信号の搬送波の変換さ
れる中間周波数は、少なくとも２１．５２ＭＨｚサンプ
ルクロックに従ってサイクル当り４回サンプル化される
ことができるように、５．３８ＭＨｚを越えないことが
望ましく、それは、最終ＩＦ信号において最低周波数が
２．３８ＭＨｚより高めないようにする。最終ＩＦ信号
の最低周波数は、それに対する最高周波数の比を実質的
に８：１に維持して実数−複素数−サンプル変換器２４
に対するフィルタリングを容易にするために、１ＭＨｚ
以下のものが望ましく、従って、ＶＳＢ ＨＤＴＶ信号
の搬送波の変換される中間周波数は、１．６２５ＭＨｚ
以上のものが望ましい。
【００４１】図４は、２１．５２ＭＨｚサンプリング周
波数及び注目する周波数範囲をオーバーラップする、２
１．５２ＭＨｚサンプリング周波数の第２高調波、４
３．０４ＭＨｚの低調波の図表である（２１．５２ＭＨ
ｚサンプリング周波数の低調波中の低調波（ｓｕｂｈａ
ｒｍｏｎｉｃｓ）のより完全な図表が構成されることが
できるが、ＲＯＭｓ２７及び３１に対するアドレスの数
は、２１．５２ＭＨｚサンプリング周波数の高調波が図
表に付加され、そのような高調波中の低調波が最終ＩＦ
信号にＱＡＭ及びＶＳＢ搬送波周波数に近接するように
実質的に選択されるだけ拡大しなければならない。）。
人間は、ＱＡＭ ＨＤＴＶ信号及びＶＳＢＨＤＴＶ信号
の変換されるそれぞれの中間周波数の以前パラグラフの
基準と付合する図４の図表からの周波数中の２個の周波
数を選択することが望ましい。図４の図表は右側上端に
２．３７５ＭＨｚだけ増分した４３．０４ＭＨｚのより
高い低調波の列を含み、その周波数値は、低調波の間に
所望の２．３７５ＭＨｚオフセットに近い低調波を選択
するにおいて、補助として４３．０４ＭＨｚのより低い
低調波と比較されることができる。４３．０４ＭＨｚの
９番目及び１８番目の低調波は所望のオフセットと関係
して１６ＫＨｚまたは０．６７％エラーを表し、４３．
０４ＭＨｚの１０番目及び２２番目低調波は、所望のオ
フセットと関係して２７ＫＨｚまたは１．１４％エラー
を表す。４３．０４ＭＨｚの１１番目及び２８番目の低
調波は、所望のオフセットと関係して１ＫＨｚまたは
０．０４％エラーを表し、４３．０４ＭＨｚの１２番目
及び３６番目の低調波は、所望のオフセットと関係して
１６ＫＨｚまたは０．６７％エラーを表す。最終ＩＦ信
号にあるＱＡＭ及びＶＳＢ搬送波のそれぞれを所望の約
数周波数に固定するために必要なノミナル第２局部発振
器１６の周波数の補正は、その発振の９６０ＭＨｚ周波
数のかなり少ない比率であり、従って、その発振の安定
度はＡＦＰＣされるにほぼ影響を受けない。第２中間周
波数の遷移は、周波数がＳＡＷフィルタ１８のトラップ
にある限り上位状態である。この遷移の結果は、一つの
受信モードの間スイッチされたキャパシタンスに水晶タ
ンク回路を分路して第３局部発振器２０の周波数を数Ｋ
Ｈｚ変化させることにより反対になることができる。過
去のＮＴＳＣ ＴＶ受信機のための通常の設計におい
て、３０ＫＨｚまでのミスチューニングは、周波数選択
性素子としてインダクター及びキャパシタを有する個別
的な段階で構成されたＩＦ増幅器で許容され、多少大き
いミスチューニングは、ＳＡＷフィルタを利用するモノ
リシックＩＦ増幅器で許容される。
波数及び注目する周波数範囲をオーバーラップする、２
１．５２ＭＨｚサンプリング周波数の第２高調波、４
３．０４ＭＨｚの低調波の図表である（２１．５２ＭＨ
ｚサンプリング周波数の低調波中の低調波（ｓｕｂｈａ
ｒｍｏｎｉｃｓ）のより完全な図表が構成されることが
できるが、ＲＯＭｓ２７及び３１に対するアドレスの数
は、２１．５２ＭＨｚサンプリング周波数の高調波が図
表に付加され、そのような高調波中の低調波が最終ＩＦ
信号にＱＡＭ及びＶＳＢ搬送波周波数に近接するように
実質的に選択されるだけ拡大しなければならない。）。
人間は、ＱＡＭ ＨＤＴＶ信号及びＶＳＢＨＤＴＶ信号
の変換されるそれぞれの中間周波数の以前パラグラフの
基準と付合する図４の図表からの周波数中の２個の周波
数を選択することが望ましい。図４の図表は右側上端に
２．３７５ＭＨｚだけ増分した４３．０４ＭＨｚのより
高い低調波の列を含み、その周波数値は、低調波の間に
所望の２．３７５ＭＨｚオフセットに近い低調波を選択
するにおいて、補助として４３．０４ＭＨｚのより低い
低調波と比較されることができる。４３．０４ＭＨｚの
９番目及び１８番目の低調波は所望のオフセットと関係
して１６ＫＨｚまたは０．６７％エラーを表し、４３．
０４ＭＨｚの１０番目及び２２番目低調波は、所望のオ
フセットと関係して２７ＫＨｚまたは１．１４％エラー
を表す。４３．０４ＭＨｚの１１番目及び２８番目の低
調波は、所望のオフセットと関係して１ＫＨｚまたは
０．０４％エラーを表し、４３．０４ＭＨｚの１２番目
及び３６番目の低調波は、所望のオフセットと関係して
１６ＫＨｚまたは０．６７％エラーを表す。最終ＩＦ信
号にあるＱＡＭ及びＶＳＢ搬送波のそれぞれを所望の約
数周波数に固定するために必要なノミナル第２局部発振
器１６の周波数の補正は、その発振の９６０ＭＨｚ周波
数のかなり少ない比率であり、従って、その発振の安定
度はＡＦＰＣされるにほぼ影響を受けない。第２中間周
波数の遷移は、周波数がＳＡＷフィルタ１８のトラップ
にある限り上位状態である。この遷移の結果は、一つの
受信モードの間スイッチされたキャパシタンスに水晶タ
ンク回路を分路して第３局部発振器２０の周波数を数Ｋ
Ｈｚ変化させることにより反対になることができる。過
去のＮＴＳＣ ＴＶ受信機のための通常の設計におい
て、３０ＫＨｚまでのミスチューニングは、周波数選択
性素子としてインダクター及びキャパシタを有する個別
的な段階で構成されたＩＦ増幅器で許容され、多少大き
いミスチューニングは、ＳＡＷフィルタを利用するモノ
リシックＩＦ増幅器で許容される。
【００４２】図３に戻って、４３．０４ＭＨｚの１０番
目及び２２番目の低調波、ＱＡＭ及びＶＳＢ ＨＤＴＶ
搬送波のそれぞれが変換される最終中間周波数として利
用され、従って、変換されたＶＳＢ搬送波が１．６２５
ＭＨｚより多少高いと仮定すると、第１アドレスカウン
タ２８１は、モジュロ１０カウントを行うように配列さ
れて一つのサイクルのＲＯＭ２７のアドレッシングを発
生し、第２カウンタ３２２は、モジュロ２２カウントを
行うように配列されて一つのサイクルのＲＯＭ３１のア
ドレッシングを発生する。４３．０４ＭＨｚの１１番目
及び２８番目の低調波は、ＱＡＭ及びＶＳＢ ＨＤＴＶ
搬送波のそれぞれが変換される最終中間周波数として利
用されると、第１アドレスカウンタ２８１は、モジュロ
１１カウントを行うように配列されて一つのサイクルの
ＲＯＭ２７のアドレッシングを発生し、第２カウンタ３
２２は、モジュロ２８をカウントを行うように配列され
て一つのサイクルのＲＯＭ３１のアドレッシングを発生
する。４３．０４ＭＨｚの１２番目及び３６番目の低調
波は、ＱＡＭ及びＶＳＢ ＨＤＴＶ搬送波のそれぞれが
変換される最終中間周波数として利用されると、第１ア
ドレスカウンタ２８１は、モジュロ１２カウントを行う
ように配列されて一つのサイクルのＲＯＭ２７のアドレ
ッシングを発生し、第２カウンタ３２２は、モジュロ３
７をカウントを行うように配列されて一つのサイクルの
ＲＯＭ３１のアドレッシングを発生する。
目及び２２番目の低調波、ＱＡＭ及びＶＳＢ ＨＤＴＶ
搬送波のそれぞれが変換される最終中間周波数として利
用され、従って、変換されたＶＳＢ搬送波が１．６２５
ＭＨｚより多少高いと仮定すると、第１アドレスカウン
タ２８１は、モジュロ１０カウントを行うように配列さ
れて一つのサイクルのＲＯＭ２７のアドレッシングを発
生し、第２カウンタ３２２は、モジュロ２２カウントを
行うように配列されて一つのサイクルのＲＯＭ３１のア
ドレッシングを発生する。４３．０４ＭＨｚの１１番目
及び２８番目の低調波は、ＱＡＭ及びＶＳＢ ＨＤＴＶ
搬送波のそれぞれが変換される最終中間周波数として利
用されると、第１アドレスカウンタ２８１は、モジュロ
１１カウントを行うように配列されて一つのサイクルの
ＲＯＭ２７のアドレッシングを発生し、第２カウンタ３
２２は、モジュロ２８をカウントを行うように配列され
て一つのサイクルのＲＯＭ３１のアドレッシングを発生
する。４３．０４ＭＨｚの１２番目及び３６番目の低調
波は、ＱＡＭ及びＶＳＢ ＨＤＴＶ搬送波のそれぞれが
変換される最終中間周波数として利用されると、第１ア
ドレスカウンタ２８１は、モジュロ１２カウントを行う
ように配列されて一つのサイクルのＲＯＭ２７のアドレ
ッシングを発生し、第２カウンタ３２２は、モジュロ３
７をカウントを行うように配列されて一つのサイクルの
ＲＯＭ３１のアドレッシングを発生する。
【００４３】図５において、４３．０４ＭＨｚの９番目
及び１８番目の低調波は、ＱＡＭ及びＶＳＢ ＨＤＴＶ
搬送波のそれぞれが変換される最終中間周波数として利
用されるとき可能な図３に示した回路の変形を示す。Ｖ
ＳＢ複素搬送波ＲＯＭ３１は、ＶＳＢ搬送波コサイン値
のただ１／２サイクルを格納する領域３１３、及びＶＳ
Ｂ搬送波サイン値のただ１／２サイクルを格納する領域
３１４で構成されるＲＯＭ３１０に置き替えられる。こ
の第２アドレス発生器３２の変形３２０において、加算
器３２２は、第２アドレスカウンタ３２１から基本第２
アドレスを受信するよりは、その第１被加算入力信号と
して第１アドレスカウンタ２８１から基本第１アドレス
を受信する。第２アドレスカウンタ３２１は変形された
第２アドレス発生器３２０として利用されない。第１ア
ドレスカウンタ２８１は、モジュロ９カウントを行うよ
うに配列されて一つのサイクルのＲＯＭ２７のアドレッ
シング及び１／２サイクルのＲＯＭ３１０のアドレッシ
ングを発生する。２進カウンタ段３１９は、第１アドレ
スカウンタ２８１からオーバーフロー搬送波をカウント
する。選択性ビット補償器３１５は、ディジタル加算器
３１７のための第１被加算数の入力を発生するためのＲ
ＯＭ３１０の領域３１３から読み出されたＶＳＢ搬送波
コサイン値の各ビットで２進カウンタ段３１９からモジ
ュロ−２カウントを排他的論理和し、２進カウンタ段３
１９からモジュロ−２カウントに加算器３１７のための
第２被加算数の入力を発生するための増加した重さの方
向にゼロ拡張が提供される。加算器３１７からの和出力
は、１８個の第１クロック周期以上のＶＳＢ搬送波コサ
イン値の完全なサイクルを供給する。選択性ビット補償
器３１６は、ディジタル加算器３１８のための第１被加
算数の入力を発生するためのＲＯＭ３１０の領域３１４
から読み出されたＶＳＢ搬送波サイン値の各ビットで２
進カウンタ段３１９からモジュロ−２カウントを排他的
論理和し、増加した重さの方向にゼロ拡張を有する２進
カウンタ段３１９からのモジュロ−２カウントは、また
加算器３１８のための第２被加算数の入力として印加さ
れる。加算器３１８からの和出力は、１８個の第１クロ
ック周期以上のＶＳＢ搬送波サイン値の完全なサイクル
を供給する。
及び１８番目の低調波は、ＱＡＭ及びＶＳＢ ＨＤＴＶ
搬送波のそれぞれが変換される最終中間周波数として利
用されるとき可能な図３に示した回路の変形を示す。Ｖ
ＳＢ複素搬送波ＲＯＭ３１は、ＶＳＢ搬送波コサイン値
のただ１／２サイクルを格納する領域３１３、及びＶＳ
Ｂ搬送波サイン値のただ１／２サイクルを格納する領域
３１４で構成されるＲＯＭ３１０に置き替えられる。こ
の第２アドレス発生器３２の変形３２０において、加算
器３２２は、第２アドレスカウンタ３２１から基本第２
アドレスを受信するよりは、その第１被加算入力信号と
して第１アドレスカウンタ２８１から基本第１アドレス
を受信する。第２アドレスカウンタ３２１は変形された
第２アドレス発生器３２０として利用されない。第１ア
ドレスカウンタ２８１は、モジュロ９カウントを行うよ
うに配列されて一つのサイクルのＲＯＭ２７のアドレッ
シング及び１／２サイクルのＲＯＭ３１０のアドレッシ
ングを発生する。２進カウンタ段３１９は、第１アドレ
スカウンタ２８１からオーバーフロー搬送波をカウント
する。選択性ビット補償器３１５は、ディジタル加算器
３１７のための第１被加算数の入力を発生するためのＲ
ＯＭ３１０の領域３１３から読み出されたＶＳＢ搬送波
コサイン値の各ビットで２進カウンタ段３１９からモジ
ュロ−２カウントを排他的論理和し、２進カウンタ段３
１９からモジュロ−２カウントに加算器３１７のための
第２被加算数の入力を発生するための増加した重さの方
向にゼロ拡張が提供される。加算器３１７からの和出力
は、１８個の第１クロック周期以上のＶＳＢ搬送波コサ
イン値の完全なサイクルを供給する。選択性ビット補償
器３１６は、ディジタル加算器３１８のための第１被加
算数の入力を発生するためのＲＯＭ３１０の領域３１４
から読み出されたＶＳＢ搬送波サイン値の各ビットで２
進カウンタ段３１９からモジュロ−２カウントを排他的
論理和し、増加した重さの方向にゼロ拡張を有する２進
カウンタ段３１９からのモジュロ−２カウントは、また
加算器３１８のための第２被加算数の入力として印加さ
れる。加算器３１８からの和出力は、１８個の第１クロ
ック周期以上のＶＳＢ搬送波サイン値の完全なサイクル
を供給する。
【００４４】ディジタル回路のデザイン技術を有する技
術者は、他のハードウェアセービングがサイン及びコサ
イン関数において、対称性を利用したりこの二つの関数
のそれぞれの位相で、９０°オフセットを利用する図３
に示した読出専用回路でなされうることを理解する。サ
イン及びコサイン値がＲＯＭから読出されるのではな
く、 sin（Ａ＋Ｂ）＝ sinＡ cosＢ＋ cosＡ sinＢ及び
cos（Ａ＋Ｂ）＝ cosＡcosＢ− sinＡ sinＢの三角関
数に従って並列に累算される配列は、また他の代案であ
る。
術者は、他のハードウェアセービングがサイン及びコサ
イン関数において、対称性を利用したりこの二つの関数
のそれぞれの位相で、９０°オフセットを利用する図３
に示した読出専用回路でなされうることを理解する。サ
イン及びコサイン値がＲＯＭから読出されるのではな
く、 sin（Ａ＋Ｂ）＝ sinＡ cosＢ＋ cosＡ sinＢ及び
cos（Ａ＋Ｂ）＝ cosＡcosＢ− sinＡ sinＢの三角関
数に従って並列に累算される配列は、また他の代案であ
る。
【００４５】図６は回路２４が取ることができる形態を
示し、この回路２４は、（ａ）実数（Ｒｅ）ディジタル
サンプルに対するヒルベルト変換の応答として虚数（Ｉ
ｍ）ディジタルサンプルを発生するリニア位相有限イン
パルス応答（ＦＩＲ）ディジタルフィルタ６０及び
（ｂ）ヒルベルト変換フィルタ６０に含まれたクロック
されたラッチ素子６１−６６により供給されうる、ヒル
ベルト変換フィルタ６０の待機時間を補償するための実
数ディジタルサンプルのクロックされた補償ディジタル
遅延で構成される。
示し、この回路２４は、（ａ）実数（Ｒｅ）ディジタル
サンプルに対するヒルベルト変換の応答として虚数（Ｉ
ｍ）ディジタルサンプルを発生するリニア位相有限イン
パルス応答（ＦＩＲ）ディジタルフィルタ６０及び
（ｂ）ヒルベルト変換フィルタ６０に含まれたクロック
されたラッチ素子６１−６６により供給されうる、ヒル
ベルト変換フィルタ６０の待機時間を補償するための実
数ディジタルサンプルのクロックされた補償ディジタル
遅延で構成される。
【００４６】帯域通過信号で同相及び直交位相サンプリ
ング過程を遂行するための回路を利用することは、Ｄ．
Ｗ．Ｒｉｃｅ及びＫ．Ｈ．ＷｕによるＡＥＳ−１８第４
巻（１９８２年１１月）“ＩＥＥＥ ＴＲＡＮＳＡＣＴ
ＩＯＮＳ ＯＮ ＡＥＲＯＳＰＡＣＥ ＡＮＤ ＥＬＥ
ＣＴＲＯＮＩＣ ＳＹＳＴＥＭＳ”の７３６−７３９ペ
ージの“Ｑｕａｄｒａｔｕｒｅ Ｓａｍｐｌｉｎｇ ｗ
ｉｔｈ Ｈｉｇｈ Ｄｙｎａｍｉｃ Ｒａｎｇｅ”とい
う論文に記述されている。最終ＩＦ信号の占める周波数
帯域６ＭＨｚの範囲は、少なくとも１ＭＨｚやその程度
の最低周波数を有するので、ヒルベルト変換のために利
用されるＦＩＲフィルタ６０において、７個のゼロでは
ない重みのタップだけ少なく利用することが可能であ
る。
ング過程を遂行するための回路を利用することは、Ｄ．
Ｗ．Ｒｉｃｅ及びＫ．Ｈ．ＷｕによるＡＥＳ−１８第４
巻（１９８２年１１月）“ＩＥＥＥ ＴＲＡＮＳＡＣＴ
ＩＯＮＳ ＯＮ ＡＥＲＯＳＰＡＣＥ ＡＮＤ ＥＬＥ
ＣＴＲＯＮＩＣ ＳＹＳＴＥＭＳ”の７３６−７３９ペ
ージの“Ｑｕａｄｒａｔｕｒｅ Ｓａｍｐｌｉｎｇ ｗ
ｉｔｈ Ｈｉｇｈ Ｄｙｎａｍｉｃ Ｒａｎｇｅ”とい
う論文に記述されている。最終ＩＦ信号の占める周波数
帯域６ＭＨｚの範囲は、少なくとも１ＭＨｚやその程度
の最低周波数を有するので、ヒルベルト変換のために利
用されるＦＩＲフィルタ６０において、７個のゼロでは
ない重みのタップだけ少なく利用することが可能であ
る。
【００４７】７−タップヒルベルト変換フィルタ６０
は、従属接続された１−サンプル遅延素子６１，６２，
６３，６４，６５、及び６６を含み、その素子からのサ
ンプルは、ヒルベルト変換応答を発生するために加重さ
れて加算される。ヒルベルト変換は、ＦＩＲフィルタ６
０のタップ重みが中間遅延に対して対称を表すリニア位
相である。従って、ディジタル加算器６７は、遅延素子
６１に対する入力信号と遅延素子６６からの出力信号と
を合算して共同に加重されるようにし、加算器６８は、
遅延素子６１からの出力信号と遅延素子６５からの出力
信号とを合算して共同に加重されるようにし、ディジタ
ル加算器６９は、遅延素子６２からの出力信号と遅延素
子６４からの出力信号とを合算して共同に加重されるよ
うにする。遅延素子６４からの出力信号は、入力アドレ
スとし固有重みＷ0 の大きさだけその信号を乗算する読
出専用メモリ７０に印加される。ディジタル加算器６８
からの和出力信号は、入力アドレスとして固有重みＷ2
の大きさだけその信号を乗算する読出専用メモリ７２に
印加される。ディジタル加算器６７からの和出力信号
は、入力アドレスとして固有重みＷ3 の大きさだけその
信号を乗算する読出専用メモリ７３に印加される。固定
被乗数の乗算器としてＲＯＭｓ７０，７１，７２及び７
３を利用して乗算と関係した遅延をかなり短くすること
ができる。ＲＯＭｓ７０，７１，７２及び７３に格納さ
れた重みＷ0 ，Ｗ1 ，Ｗ2 、及びＷ3 の大きさで信号を
適当に分配すべきとき、ＲＯＭｓ７０，７１，７２及び
７３の出力信号は、加算器または減算器として動作する
３個のシンボル化された７４，７５及び７６により結合
される。加算器６７，６８，６９，７４，７５及び７６
は、それぞれの１−サンプル待機時間を表すクロックさ
れた加算器と見られ、結果的に、６−サンプル待機時間
を表す７−タップＦＩＲフィルタ６０になる。この待機
時間を補償するフィルタ６０の入力信号の遅延は、従属
接続された６個の１−サンプル遅延素子６１，６２，６
３，６４，６５及び６６により供給される。読出専用メ
モリ７０に対する入力アドレスは、遅延素子６３の出力
からではなく遅延素子６４の出力から取り出され、従っ
て、遅延素子６４の１−サンプル遅延は加算器６７，６
８及び６９で１−サンプル遅延を補償する。
は、従属接続された１−サンプル遅延素子６１，６２，
６３，６４，６５、及び６６を含み、その素子からのサ
ンプルは、ヒルベルト変換応答を発生するために加重さ
れて加算される。ヒルベルト変換は、ＦＩＲフィルタ６
０のタップ重みが中間遅延に対して対称を表すリニア位
相である。従って、ディジタル加算器６７は、遅延素子
６１に対する入力信号と遅延素子６６からの出力信号と
を合算して共同に加重されるようにし、加算器６８は、
遅延素子６１からの出力信号と遅延素子６５からの出力
信号とを合算して共同に加重されるようにし、ディジタ
ル加算器６９は、遅延素子６２からの出力信号と遅延素
子６４からの出力信号とを合算して共同に加重されるよ
うにする。遅延素子６４からの出力信号は、入力アドレ
スとし固有重みＷ0 の大きさだけその信号を乗算する読
出専用メモリ７０に印加される。ディジタル加算器６８
からの和出力信号は、入力アドレスとして固有重みＷ2
の大きさだけその信号を乗算する読出専用メモリ７２に
印加される。ディジタル加算器６７からの和出力信号
は、入力アドレスとして固有重みＷ3 の大きさだけその
信号を乗算する読出専用メモリ７３に印加される。固定
被乗数の乗算器としてＲＯＭｓ７０，７１，７２及び７
３を利用して乗算と関係した遅延をかなり短くすること
ができる。ＲＯＭｓ７０，７１，７２及び７３に格納さ
れた重みＷ0 ，Ｗ1 ，Ｗ2 、及びＷ3 の大きさで信号を
適当に分配すべきとき、ＲＯＭｓ７０，７１，７２及び
７３の出力信号は、加算器または減算器として動作する
３個のシンボル化された７４，７５及び７６により結合
される。加算器６７，６８，６９，７４，７５及び７６
は、それぞれの１−サンプル待機時間を表すクロックさ
れた加算器と見られ、結果的に、６−サンプル待機時間
を表す７−タップＦＩＲフィルタ６０になる。この待機
時間を補償するフィルタ６０の入力信号の遅延は、従属
接続された６個の１−サンプル遅延素子６１，６２，６
３，６４，６５及び６６により供給される。読出専用メ
モリ７０に対する入力アドレスは、遅延素子６３の出力
からではなく遅延素子６４の出力から取り出され、従っ
て、遅延素子６４の１−サンプル遅延は加算器６７，６
８及び６９で１−サンプル遅延を補償する。
【００４８】ＡＥＳ−２０第６号（１９８４年１１月）
“ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＡＥＲ
ＯＳＰＡＣＥ ＡＮＤ ＥＬＥＣＴＲＯＮＩＣ ＳＹＳ
ＴＥＭＳ”に“Ａ Ｓｉｍｐｌｅ Ｍｅｔｈｏｄ ｆｏ
ｒ Ｓａｍｐｌｉｎｇ Ｉｎ−Ｐｈａｓｅ ａｎｄ Ｑ
ｕａｄｒａｔｕｒｅ Ｃｏｍｐｏｎｅｎｔｓ”の論文
で、Ｃ．Ｍ．Ｒａｄｅｒは、ディジタル化された帯域通
過信号で遂行される複合同期検波において改善点を記述
している。Ｒａｄｅｒは、Ｒｉｃｅ及びＷｕのヒルベル
ト変換フィルタ及び補償遅延ＦＩＲフィルタをヤコビア
ンだ円関数を基に設計し、ディジタル化された帯域通過
信号に対する位相応答において、定数π／２の差異を表
す一対のディジタル全域フィルタに置き替える。望まし
いこの一対の全域ディジタルフィルタは、次のようなシ
ステム関数を有する。
“ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＡＥＲ
ＯＳＰＡＣＥ ＡＮＤ ＥＬＥＣＴＲＯＮＩＣ ＳＹＳ
ＴＥＭＳ”に“Ａ Ｓｉｍｐｌｅ Ｍｅｔｈｏｄ ｆｏ
ｒ Ｓａｍｐｌｉｎｇ Ｉｎ−Ｐｈａｓｅ ａｎｄ Ｑ
ｕａｄｒａｔｕｒｅ Ｃｏｍｐｏｎｅｎｔｓ”の論文
で、Ｃ．Ｍ．Ｒａｄｅｒは、ディジタル化された帯域通
過信号で遂行される複合同期検波において改善点を記述
している。Ｒａｄｅｒは、Ｒｉｃｅ及びＷｕのヒルベル
ト変換フィルタ及び補償遅延ＦＩＲフィルタをヤコビア
ンだ円関数を基に設計し、ディジタル化された帯域通過
信号に対する位相応答において、定数π／２の差異を表
す一対のディジタル全域フィルタに置き替える。望まし
いこの一対の全域ディジタルフィルタは、次のようなシ
ステム関数を有する。
【００４９】Ｈ1(ｚ）＝ｚ-1（ｚ-2−ａ2)／ (１−ａ2
ｚ2) ａ2 ＝0.5846832 Ｈ2(ｚ）＝−（ｚ-2−ｂ2)／ (１−ｂ2 ｚ-2） ｂ2
＝0.1380250 Ｒａｄｅｒはａ2 及びｂ2 による単に２個の乗算を必要
とするフィルタ構成を記述する。図７は、Ｃ．Ｍ．Ｒａ
ｄｅｒにより記述されており、ヤコビアンだ円関数を基
に設計し型の一対の全域ディジタルフィルタ８０及び９
０で構成される回路２４が取りうるまた他の形態を示
す。フィルタ８０及び９０は、ディジタル化された帯域
通過信号に対する位相応答において定数π／２の差異を
現す。ＶＳＢ信号をシンクロダイニングするとき、オー
バーサンプルされた実数サンプルはシンボル同期化を行
うために供給されるから、発明者は、遅延回路網でまた
他のリダクションを供給するための副サンプリングを利
用するＲａｄｅｒにより記述された全域フィルタの利用
を選好しない。
ｚ2) ａ2 ＝0.5846832 Ｈ2(ｚ）＝−（ｚ-2−ｂ2)／ (１−ｂ2 ｚ-2） ｂ2
＝0.1380250 Ｒａｄｅｒはａ2 及びｂ2 による単に２個の乗算を必要
とするフィルタ構成を記述する。図７は、Ｃ．Ｍ．Ｒａ
ｄｅｒにより記述されており、ヤコビアンだ円関数を基
に設計し型の一対の全域ディジタルフィルタ８０及び９
０で構成される回路２４が取りうるまた他の形態を示
す。フィルタ８０及び９０は、ディジタル化された帯域
通過信号に対する位相応答において定数π／２の差異を
現す。ＶＳＢ信号をシンクロダイニングするとき、オー
バーサンプルされた実数サンプルはシンボル同期化を行
うために供給されるから、発明者は、遅延回路網でまた
他のリダクションを供給するための副サンプリングを利
用するＲａｄｅｒにより記述された全域フィルタの利用
を選好しない。
【００５０】図７は、十進数上でａ2 ＝０．５８４６８
３２であるシステム関数Ｈ1(ｚ）＝ｚ-1（ｚ-2−ａ2)／
（１−ａ2 ｚ-2）を提供するフィルタ８０の構成を次の
ように示す。ＡＤＣ２２からのサンプルは、ノード８９
に印加するためのクロックされた遅延素子８８で１ＡＤ
Ｃサンプルクロック時間だけ遅延する。ディジタル加算
器８３にそれの第１被加算数信号として印加するため
に、ノード８９での信号は、また従属接続されたクロッ
クされた遅延素子８１及び８２での２個のＡＤＣサンプ
ルクロック時間だけ遅延する。ディジタル加算器８３の
和出力信号は、フィルタ８０から実数応答を提供する。
それの減数入力信号としてノード８９での信号を受信す
るディジタル減算器８６に被減数信号として印加するた
めに、加算器８３の和出力信号は、従属接続されたクロ
ックされた遅延素子８４及び８５で２個のＡＤＣサンプ
ルクロック時間だけ遅延する。ディジタル減算器８６か
らの結果的な差出力信号は、乗数入力信号としてａ2 被
乗数信号を乗算するための２進法を利用したディジタル
乗算器８７に供給される。結果的な積出力信号は、それ
の第２被加算数信号としてディジタル加算器８３に印加
される。
３２であるシステム関数Ｈ1(ｚ）＝ｚ-1（ｚ-2−ａ2)／
（１−ａ2 ｚ-2）を提供するフィルタ８０の構成を次の
ように示す。ＡＤＣ２２からのサンプルは、ノード８９
に印加するためのクロックされた遅延素子８８で１ＡＤ
Ｃサンプルクロック時間だけ遅延する。ディジタル加算
器８３にそれの第１被加算数信号として印加するため
に、ノード８９での信号は、また従属接続されたクロッ
クされた遅延素子８１及び８２での２個のＡＤＣサンプ
ルクロック時間だけ遅延する。ディジタル加算器８３の
和出力信号は、フィルタ８０から実数応答を提供する。
それの減数入力信号としてノード８９での信号を受信す
るディジタル減算器８６に被減数信号として印加するた
めに、加算器８３の和出力信号は、従属接続されたクロ
ックされた遅延素子８４及び８５で２個のＡＤＣサンプ
ルクロック時間だけ遅延する。ディジタル減算器８６か
らの結果的な差出力信号は、乗数入力信号としてａ2 被
乗数信号を乗算するための２進法を利用したディジタル
乗算器８７に供給される。結果的な積出力信号は、それ
の第２被加算数信号としてディジタル加算器８３に印加
される。
【００５１】十進法上で、ｂ2 ＝0.1380250 であるシス
テム関数Ｈ2(ｚ）＝−（ｚ-2−ｂ2)／ (１−ｂ2 ｚ-2）
を提供するフィルタ９０の構成は次のように図７に示
す。ディジタル加算器９３にそれの第１被加算数信号と
して印加するために、ＡＤＣ２２からのサンプルは、従
属接続されたクロックされた遅延素子９１及び９２で２
個のＡＤＣサンプルクロック時間だけ遅延する。加算器
９０の和出力信号はフィルタ９０から虚数応答を提供す
る。それの減数入力信号としてＡＤＣ２２からサンプル
を受信するディジタル加算器９６にそれの第２被加算数
入力信号として印加するために、加算器９３の和出力信
号は、従属接続されたクロックされた遅延素子９４及び
９５で２個のＡＤＣサンプルクロック時間だけ遅延す
る。ディジタル加算器９６からの和出力信号は、乗数入
力信号としてｂ2 被乗数信号を乗算するための２進法を
利用するディジタル乗算器９７に提供される。結果的な
積出力信号は、第２被加算数信号としてディジタル加算
器９３に印加される。
テム関数Ｈ2(ｚ）＝−（ｚ-2−ｂ2)／ (１−ｂ2 ｚ-2）
を提供するフィルタ９０の構成は次のように図７に示
す。ディジタル加算器９３にそれの第１被加算数信号と
して印加するために、ＡＤＣ２２からのサンプルは、従
属接続されたクロックされた遅延素子９１及び９２で２
個のＡＤＣサンプルクロック時間だけ遅延する。加算器
９０の和出力信号はフィルタ９０から虚数応答を提供す
る。それの減数入力信号としてＡＤＣ２２からサンプル
を受信するディジタル加算器９６にそれの第２被加算数
入力信号として印加するために、加算器９３の和出力信
号は、従属接続されたクロックされた遅延素子９４及び
９５で２個のＡＤＣサンプルクロック時間だけ遅延す
る。ディジタル加算器９６からの和出力信号は、乗数入
力信号としてｂ2 被乗数信号を乗算するための２進法を
利用するディジタル乗算器９７に提供される。結果的な
積出力信号は、第２被加算数信号としてディジタル加算
器９３に印加される。
【００５２】図８は、図７に示した複素信号フィルタの
変形による複素信号フィルタを示す。クロックされた遅
延素子８８の位置は、ＡＤＣ２２のディジタル出力信号
を遅延するためではなく、加算器８３の和出力信号を遅
延するためにシフトされ、ＡＤＣ２２からのディジタル
出力信号は、遅延なくノード８９に印加されることによ
り、シフトされた位置のクロックされた遅延素子８８の
出力ポートに実数応答が提供されるようにする。シフト
された位置のクロックされた遅延素子８１の出力ポート
に供給された実数応答は、クロックされた遅延素子８４
の出力ポートに供給された応答と同一である。従って、
実数応答は、シフトされた位置のクロックされた遅延素
子８１の出力ポートではなく、クロックされた遅延素子
８４の出力ポートから供給され、シフトされた位置のク
ロックされた遅延素子８１は、それ以上必要としないこ
とにより除去される。
変形による複素信号フィルタを示す。クロックされた遅
延素子８８の位置は、ＡＤＣ２２のディジタル出力信号
を遅延するためではなく、加算器８３の和出力信号を遅
延するためにシフトされ、ＡＤＣ２２からのディジタル
出力信号は、遅延なくノード８９に印加されることによ
り、シフトされた位置のクロックされた遅延素子８８の
出力ポートに実数応答が提供されるようにする。シフト
された位置のクロックされた遅延素子８１の出力ポート
に供給された実数応答は、クロックされた遅延素子８４
の出力ポートに供給された応答と同一である。従って、
実数応答は、シフトされた位置のクロックされた遅延素
子８１の出力ポートではなく、クロックされた遅延素子
８４の出力ポートから供給され、シフトされた位置のク
ロックされた遅延素子８１は、それ以上必要としないこ
とにより除去される。
【００５３】図９は、図８に示した複素信号フィルタの
変形による複素信号フィルタである。加算器８３のため
の第１被加算数信号は、従属接続さたクロックされた遅
延素子８１及び８２ではなく、従属接続されたクロック
された遅延素子９１及び９２から取り出される。従属接
続されたクロックされた遅延素子８１及び８２は、それ
以上必要としないことにより除去される。図９に示す複
素信号フィルタは、重複したクロックされた遅延素子が
除去される点において、図７及び図８に示す複素信号フ
ィルタより望ましい。
変形による複素信号フィルタである。加算器８３のため
の第１被加算数信号は、従属接続さたクロックされた遅
延素子８１及び８２ではなく、従属接続されたクロック
された遅延素子９１及び９２から取り出される。従属接
続されたクロックされた遅延素子８１及び８２は、それ
以上必要としないことにより除去される。図９に示す複
素信号フィルタは、重複したクロックされた遅延素子が
除去される点において、図７及び図８に示す複素信号フ
ィルタより望ましい。
【００５４】図１０は、ＱＡＭ ＨＤＴＶ信号を基底帯
域にシンクロダインするためのディジタル回路２５をよ
り細部的に示す。ＱＡＭシンクロダイン回路２５は、そ
の出力信号の実数領域を発生するためのＱＡＭ同相同期
検波器２５０及びその出力信号の虚数領域を発生するた
めのＱＡＭ直交位相同期検波器２５５を含む。ＱＡＭシ
ンクロダイン回路２５は、ディジタル加算器２５６、デ
ィジタル減算器２５７と第１ディジタル乗算器２５１、
第２ディジタル乗算器２５２、第３ディジタル乗算器２
５３及び第４ディジタル乗算器２５４とを含む。ＱＡＭ
同相同期検波器２５０は、乗算器２５１，２５２及びＱ
ＡＭシンクロダイニング回路２５の出力信号の実数領域
を発生するための乗算器２５１及び２５２の積出力信号
を加算するための加算器２５６を含む。第１ディジタル
乗算器２５１は、ＲＯＭ２７でのルックアップテーブル
２７１から読み出されたＱＡＭ搬送波のコサインを表す
ディジタルサンプルにより実数−複素数−サンプル変換
器２４から供給された最終ＩＦ信号の実数ディジタルサ
ンプルを乗算し、第２ディジタル乗算器２５２は、ＲＯ
Ｍ２７でのルックアップテーブル２７２から読み出され
たＱＡＭ搬送波のサインを表すディジタルサンプルによ
り実数−複素数−サンプル変換器２４から供給された最
終ＩＦ信号の虚数ディジタルサンプルを乗算する。ＱＡ
Ｍ直交位相同期検波器２５５は、乗算器２５３，２５４
及びＱＡＭシンクロダイニング回路２５の出力信号の虚
数領域を発生するための乗算器２５４の積出力信号か
ら、乗算器２５３の積出力信号を減算するための減算器
２５７を含む。第３ディジタル乗算器２５３は、ＲＯＭ
２７でのルックアップテーブル２７２から読み出された
ＱＡＭ搬送波のサインを表すディジタルサンプルにより
実数−複素数−サンプル変換器２４から供給された最終
ＩＦ信号の実数ディジタルサンプルを乗算し、第４ディ
ジタル乗算器２５４は、ＲＯＭ２７でのルックアップテ
ーブル２７１から読み出されたＱＡＭ搬送波のコサイン
を表すディジタルサンプルにより実数−複素数−サンプ
ル変換器２４から供給された最終ＩＦ信号の虚数ディジ
タルサンプルを乗算する。
域にシンクロダインするためのディジタル回路２５をよ
り細部的に示す。ＱＡＭシンクロダイン回路２５は、そ
の出力信号の実数領域を発生するためのＱＡＭ同相同期
検波器２５０及びその出力信号の虚数領域を発生するた
めのＱＡＭ直交位相同期検波器２５５を含む。ＱＡＭシ
ンクロダイン回路２５は、ディジタル加算器２５６、デ
ィジタル減算器２５７と第１ディジタル乗算器２５１、
第２ディジタル乗算器２５２、第３ディジタル乗算器２
５３及び第４ディジタル乗算器２５４とを含む。ＱＡＭ
同相同期検波器２５０は、乗算器２５１，２５２及びＱ
ＡＭシンクロダイニング回路２５の出力信号の実数領域
を発生するための乗算器２５１及び２５２の積出力信号
を加算するための加算器２５６を含む。第１ディジタル
乗算器２５１は、ＲＯＭ２７でのルックアップテーブル
２７１から読み出されたＱＡＭ搬送波のコサインを表す
ディジタルサンプルにより実数−複素数−サンプル変換
器２４から供給された最終ＩＦ信号の実数ディジタルサ
ンプルを乗算し、第２ディジタル乗算器２５２は、ＲＯ
Ｍ２７でのルックアップテーブル２７２から読み出され
たＱＡＭ搬送波のサインを表すディジタルサンプルによ
り実数−複素数−サンプル変換器２４から供給された最
終ＩＦ信号の虚数ディジタルサンプルを乗算する。ＱＡ
Ｍ直交位相同期検波器２５５は、乗算器２５３，２５４
及びＱＡＭシンクロダイニング回路２５の出力信号の虚
数領域を発生するための乗算器２５４の積出力信号か
ら、乗算器２５３の積出力信号を減算するための減算器
２５７を含む。第３ディジタル乗算器２５３は、ＲＯＭ
２７でのルックアップテーブル２７２から読み出された
ＱＡＭ搬送波のサインを表すディジタルサンプルにより
実数−複素数−サンプル変換器２４から供給された最終
ＩＦ信号の実数ディジタルサンプルを乗算し、第４ディ
ジタル乗算器２５４は、ＲＯＭ２７でのルックアップテ
ーブル２７１から読み出されたＱＡＭ搬送波のコサイン
を表すディジタルサンプルにより実数−複素数−サンプ
ル変換器２４から供給された最終ＩＦ信号の虚数ディジ
タルサンプルを乗算する。
【００５５】図１０は、ＶＳＢ ＨＤＴＶ信号を基底帯
域にシンクロダインするためのディジタル回路２９をよ
り細部的に示す。ＶＳＢシンクロダイニング回路２９
は、その出力信号の実数領域を発生するためのＶＳＢ同
相同期検波器２９０及びその出力信号の虚数領域を発生
するためのＶＳＢ直交位相同期検波器２９５を含む。Ｖ
ＳＢシンクロダイニング回路２９は、ディジタル加算器
２９６、ディジタル減算器２９７と第１ディジタル乗算
器２９１、第２ディジタル乗算器２９２、第３ディジタ
ル乗算器２９３及び第４ディジタル乗算器２９４を含
む。ＶＳＢ同相同期検波器２９０は、乗算器２９１，２
９２及びＶＳＢシンクロダイニング回路２９の出力信号
の実数領域を発生するための乗算器２９１及び２９２の
積出力信号を加算するための加算器２９６を含む。第１
ディジタル乗算器２９１は、ＲＯＭ２９でのルックアッ
プテーブル２９１から読み出されたＶＳＢ搬送波のコサ
インを表すディジタルサンプルにより実数−複素数−サ
ンプル変換器２４から供給された最終ＩＦ信号の実数デ
ィジタルサンプルを乗算し、第２ディジタル乗算器２９
２は、ＲＯＭ２９でのルックアップテーブル２９２から
読み出されたＶＳＢ搬送波のサインを現すディジタルサ
ンプルにより実数−複素数−サンプル変換器２４から供
給された最終ＩＦ信号の虚数ディジタルサンプルを乗算
する。ＶＳＢ直交位相同期検波器２９５は、乗算器２９
３，２９４とＶＳＢシンクロダイニング回路２９の出力
信号の虚数領域を発生するための乗算器２９４の積出力
信号から乗算器２９３の積出力信号を減算するための減
算器２９７を含む。第３ディジタル乗算器２９３は、Ｒ
ＯＭ２９でのルックアップテーブル２９２から読み出さ
れたＶＳＢ搬送波のサインを表すディジタルサンプルに
より実数−複素数−サンプル変換器２４から供給された
最終ＩＦ信号の実数ディジタルサンプルを乗算し、第４
ディジタル乗算器２９４は、ＲＯＭ２９でのルックアッ
プテーブル２９１から読み出されたＶＳＢ搬送波のコサ
インを表すディジタルサンプルにより実数−複素数−サ
ンプル変換器２４から供給された最終ＩＦ信号の虚数デ
ィジタルサンプルを乗算する。
域にシンクロダインするためのディジタル回路２９をよ
り細部的に示す。ＶＳＢシンクロダイニング回路２９
は、その出力信号の実数領域を発生するためのＶＳＢ同
相同期検波器２９０及びその出力信号の虚数領域を発生
するためのＶＳＢ直交位相同期検波器２９５を含む。Ｖ
ＳＢシンクロダイニング回路２９は、ディジタル加算器
２９６、ディジタル減算器２９７と第１ディジタル乗算
器２９１、第２ディジタル乗算器２９２、第３ディジタ
ル乗算器２９３及び第４ディジタル乗算器２９４を含
む。ＶＳＢ同相同期検波器２９０は、乗算器２９１，２
９２及びＶＳＢシンクロダイニング回路２９の出力信号
の実数領域を発生するための乗算器２９１及び２９２の
積出力信号を加算するための加算器２９６を含む。第１
ディジタル乗算器２９１は、ＲＯＭ２９でのルックアッ
プテーブル２９１から読み出されたＶＳＢ搬送波のコサ
インを表すディジタルサンプルにより実数−複素数−サ
ンプル変換器２４から供給された最終ＩＦ信号の実数デ
ィジタルサンプルを乗算し、第２ディジタル乗算器２９
２は、ＲＯＭ２９でのルックアップテーブル２９２から
読み出されたＶＳＢ搬送波のサインを現すディジタルサ
ンプルにより実数−複素数−サンプル変換器２４から供
給された最終ＩＦ信号の虚数ディジタルサンプルを乗算
する。ＶＳＢ直交位相同期検波器２９５は、乗算器２９
３，２９４とＶＳＢシンクロダイニング回路２９の出力
信号の虚数領域を発生するための乗算器２９４の積出力
信号から乗算器２９３の積出力信号を減算するための減
算器２９７を含む。第３ディジタル乗算器２９３は、Ｒ
ＯＭ２９でのルックアップテーブル２９２から読み出さ
れたＶＳＢ搬送波のサインを表すディジタルサンプルに
より実数−複素数−サンプル変換器２４から供給された
最終ＩＦ信号の実数ディジタルサンプルを乗算し、第４
ディジタル乗算器２９４は、ＲＯＭ２９でのルックアッ
プテーブル２９１から読み出されたＶＳＢ搬送波のコサ
インを表すディジタルサンプルにより実数−複素数−サ
ンプル変換器２４から供給された最終ＩＦ信号の虚数デ
ィジタルサンプルを乗算する。
【００５６】図１１は、所定の閾値を超過するＶＳＢシ
ンクロダイン回路２９からの虚数サンプルの平均スクエ
ア値に応答して第１条件にあり、それと異なり、第２条
件にある制御信号を発生するための虚数サンプル有無検
出器３４を構成するための一つの方法をより細部的に示
す。同図に示す検出器３４は、ＶＳＢ直交位相同期検波
器２９５から供給されたサンプルのそれぞれをスクエア
するディジタル乗算器３４１を含む。スクエアされたサ
ンプルは、入力信号として、フィルタ３４２の応答の帯
域幅をゼロ周波数以上の単に数サイクルに制限するため
に、そのような多数のスクエアされたサンプルを平均す
る型のディジタル低域フィルタ３４２に供給される。す
なわち、低域フィルタ３４２は、ＶＳＢ信号がシンクロ
ダインされるより高い周波数に対する実質的な応答を表
さない。低域フィルタ３４２の応答は減数信号としてデ
ィジタル減算器３４３に供給される。減算器３４３は、
閾検出を遂行するためのディジタル比較器として機能す
る。ＶＳＢシンクロダイン回路２９からの虚数サンプル
の平均スクエア値を検出するための減算器３４３に対し
て閾レベルを提供するために、減算器３４３は、受信さ
れたＨＤＴＶ信号がＱＡＭ型であるとき、低域フィルタ
３４２の応答の約１／２値のワイヤーされた被減数をそ
れに印加する。減算器３４３の２の補数の差出力信号の
最上位ビットは符号ビットであり、この符号ビットは、
ＶＳＢシンクロダイン回路２９からの虚数サンプルの平
均スクエア値が、受信されたＨＤＴＶ信号がＱＡＭ型で
あることによりワイヤーされた被減数を超過するとき、
１であり、ＶＳＢシンクロダイン回路２９からの虚数サ
ンプルの平均スクエア値が、受信されたＨＤＴＶ信号が
ＶＳＢ型であることによりワイヤーされた被減数以下で
あるとき、ゼロである。この符号ビットは、検出器３４
から制御信号の出力として供給されたディジタル比較器
の出力信号である。
ンクロダイン回路２９からの虚数サンプルの平均スクエ
ア値に応答して第１条件にあり、それと異なり、第２条
件にある制御信号を発生するための虚数サンプル有無検
出器３４を構成するための一つの方法をより細部的に示
す。同図に示す検出器３４は、ＶＳＢ直交位相同期検波
器２９５から供給されたサンプルのそれぞれをスクエア
するディジタル乗算器３４１を含む。スクエアされたサ
ンプルは、入力信号として、フィルタ３４２の応答の帯
域幅をゼロ周波数以上の単に数サイクルに制限するため
に、そのような多数のスクエアされたサンプルを平均す
る型のディジタル低域フィルタ３４２に供給される。す
なわち、低域フィルタ３４２は、ＶＳＢ信号がシンクロ
ダインされるより高い周波数に対する実質的な応答を表
さない。低域フィルタ３４２の応答は減数信号としてデ
ィジタル減算器３４３に供給される。減算器３４３は、
閾検出を遂行するためのディジタル比較器として機能す
る。ＶＳＢシンクロダイン回路２９からの虚数サンプル
の平均スクエア値を検出するための減算器３４３に対し
て閾レベルを提供するために、減算器３４３は、受信さ
れたＨＤＴＶ信号がＱＡＭ型であるとき、低域フィルタ
３４２の応答の約１／２値のワイヤーされた被減数をそ
れに印加する。減算器３４３の２の補数の差出力信号の
最上位ビットは符号ビットであり、この符号ビットは、
ＶＳＢシンクロダイン回路２９からの虚数サンプルの平
均スクエア値が、受信されたＨＤＴＶ信号がＱＡＭ型で
あることによりワイヤーされた被減数を超過するとき、
１であり、ＶＳＢシンクロダイン回路２９からの虚数サ
ンプルの平均スクエア値が、受信されたＨＤＴＶ信号が
ＶＳＢ型であることによりワイヤーされた被減数以下で
あるとき、ゼロである。この符号ビットは、検出器３４
から制御信号の出力として供給されたディジタル比較器
の出力信号である。
【００５７】虚数サンプル有無検出器３４を構成するた
めのまた他の方法は、ＶＳＢ直交位相同期検波器２９５
からのスクエアされたサンプルをアナログ低域フィルタ
用アナログ入力信号に変換するために、ディジタル−ア
ナログ変換器を利用する。アナログ低域フィルタの応答
は、ＶＳＢシンクロダイン回路２９からの虚数サンプル
の平均スクエア値が閾値を超過するか否かを決定するた
めの閾検出器として機能するように配列されたアナログ
比較器に供給される。図１１に示す虚数サンプル有無検
出器３４のディジタル構成は、ディジタル低域フィルタ
３４２の応答が図１及び図２に示した型のディジタルＨ
ＤＴＶ信号無線受信機での自動利得制御（ＡＧＣ）回路
の遂行に有用である点で望ましい。
めのまた他の方法は、ＶＳＢ直交位相同期検波器２９５
からのスクエアされたサンプルをアナログ低域フィルタ
用アナログ入力信号に変換するために、ディジタル−ア
ナログ変換器を利用する。アナログ低域フィルタの応答
は、ＶＳＢシンクロダイン回路２９からの虚数サンプル
の平均スクエア値が閾値を超過するか否かを決定するた
めの閾検出器として機能するように配列されたアナログ
比較器に供給される。図１１に示す虚数サンプル有無検
出器３４のディジタル構成は、ディジタル低域フィルタ
３４２の応答が図１及び図２に示した型のディジタルＨ
ＤＴＶ信号無線受信機での自動利得制御（ＡＧＣ）回路
の遂行に有用である点で望ましい。
【００５８】図１１は、受信されるディジタルＨＤＴＶ
信号がＶＳＢ型であるとき、チューナー５の変換利得を
制御するためのＡＧＣ信号をデベロープするためのディ
ジタル低域フィルタ３４２の応答を利用するＡＧＣ回路
１００を示す。ＱＡＭ型のＨＤＴＶ信号が受信されると
き、ＶＳＢシンクロダイン回路２９からの虚数サンプル
の平均スクエア値の所望のレベルを表すワイヤーされた
減数を減算器１０１から減算するために、フィルタ３４
２の応答は、被減数入力信号としてディジタル減算器１
０１に供給される。ＱＡＭ受信のためのディジタルＡＧ
Ｃ信号の減算器１０１からの差出力は、第１入力信号と
してディジタルマルチプレクサー１０２に印加される。
ディジタルマルチプレクサー１０２は、アナログＡＧＣ
信号に変換するためのディジタル−アナログ変換器１０
３に供給されたディジタルＡＧＣ信号のソースを選択す
るアナログＡＧＣ信号は、再び低域フィルタリングされ
るようにアナログ低域フィルタ１０４に印加され、フィ
ルタ１０４の低域通過応答は、図１に示した第１ＩＦ増
幅器１４及び第２ＩＦ増幅器１８に適当に遅延したＡＧ
Ｃ信号を印加するために応答する従来デザインの遅延し
たＡＧＣ回路網１０５に供給され、あるデザインにおい
ては、また第１ミクサー１２（または、図１に示さない
以前の無線周波数増幅器）に供給される。ディジタルシ
ム（ｓｈｉｍ）遅延素子１０６によりサンプル周期また
はそれ程度のマルチプレクサー１０２の入力信号を遅延
する虚数サンプル有無検出器３４からの出力表示は、マ
ルチプレクサー１０２に印加された制御信号である。こ
の信号は、ＱＡＭ型のＨＤＴＶ信号が受信されているこ
とを表す１であるとき、マルチプレクサー１０２は、フ
ィルタ１０４の入力信号を供給するための減算器１０１
から差出力を再生する。
信号がＶＳＢ型であるとき、チューナー５の変換利得を
制御するためのＡＧＣ信号をデベロープするためのディ
ジタル低域フィルタ３４２の応答を利用するＡＧＣ回路
１００を示す。ＱＡＭ型のＨＤＴＶ信号が受信されると
き、ＶＳＢシンクロダイン回路２９からの虚数サンプル
の平均スクエア値の所望のレベルを表すワイヤーされた
減数を減算器１０１から減算するために、フィルタ３４
２の応答は、被減数入力信号としてディジタル減算器１
０１に供給される。ＱＡＭ受信のためのディジタルＡＧ
Ｃ信号の減算器１０１からの差出力は、第１入力信号と
してディジタルマルチプレクサー１０２に印加される。
ディジタルマルチプレクサー１０２は、アナログＡＧＣ
信号に変換するためのディジタル−アナログ変換器１０
３に供給されたディジタルＡＧＣ信号のソースを選択す
るアナログＡＧＣ信号は、再び低域フィルタリングされ
るようにアナログ低域フィルタ１０４に印加され、フィ
ルタ１０４の低域通過応答は、図１に示した第１ＩＦ増
幅器１４及び第２ＩＦ増幅器１８に適当に遅延したＡＧ
Ｃ信号を印加するために応答する従来デザインの遅延し
たＡＧＣ回路網１０５に供給され、あるデザインにおい
ては、また第１ミクサー１２（または、図１に示さない
以前の無線周波数増幅器）に供給される。ディジタルシ
ム（ｓｈｉｍ）遅延素子１０６によりサンプル周期また
はそれ程度のマルチプレクサー１０２の入力信号を遅延
する虚数サンプル有無検出器３４からの出力表示は、マ
ルチプレクサー１０２に印加された制御信号である。こ
の信号は、ＱＡＭ型のＨＤＴＶ信号が受信されているこ
とを表す１であるとき、マルチプレクサー１０２は、フ
ィルタ１０４の入力信号を供給するための減算器１０１
から差出力を再生する。
【００５９】ＶＳＢ同相同期検波器２９０からの出力信
号のサンプルは、ディジタル乗算器１０７によりスクエ
アされ、スクエアされたサンプルは、入力信号としてフ
ィルタ３４２と類似している型のディジタル低域フィル
タ１０８に供給される。フィルタ１０８の応答はＨＤＴ
Ｖ信号がＶＳＢ型であると仮定し、受信されるＨＤＴＶ
信号の所望のレベルを表すワイヤーされた被減数を減算
器１０９から減算するための減算器１０９に被減数入力
信号として供給される。ＶＳＢ受信のためのディジタル
ＡＧＣ信号の減算器１０９からの差出力は、第２入力信
号としてディジタルマルチプレクサー１０２に印加され
る。マルチプレクサー１０２に印加された制御信号は、
ＶＳＢ型のＨＤＴＶ信号の受信されていることを直接的
に表す０であるとき、マルチプレクサー１０２は、フィ
ルタ１０４の入力信号を供給するための減算器１０９か
らの差出力を再生する。減算器１０９は、ＱＡＭ受信の
間にもディジタルＡＧＣ信号を供給し、この信号は、Ｖ
ＳＢ受信表示を供給する虚数サンプル有無検出器３４に
遅延があるときもＡＧＣの程度を提供するに十分であ
る。
号のサンプルは、ディジタル乗算器１０７によりスクエ
アされ、スクエアされたサンプルは、入力信号としてフ
ィルタ３４２と類似している型のディジタル低域フィル
タ１０８に供給される。フィルタ１０８の応答はＨＤＴ
Ｖ信号がＶＳＢ型であると仮定し、受信されるＨＤＴＶ
信号の所望のレベルを表すワイヤーされた被減数を減算
器１０９から減算するための減算器１０９に被減数入力
信号として供給される。ＶＳＢ受信のためのディジタル
ＡＧＣ信号の減算器１０９からの差出力は、第２入力信
号としてディジタルマルチプレクサー１０２に印加され
る。マルチプレクサー１０２に印加された制御信号は、
ＶＳＢ型のＨＤＴＶ信号の受信されていることを直接的
に表す０であるとき、マルチプレクサー１０２は、フィ
ルタ１０４の入力信号を供給するための減算器１０９か
らの差出力を再生する。減算器１０９は、ＱＡＭ受信の
間にもディジタルＡＧＣ信号を供給し、この信号は、Ｖ
ＳＢ受信表示を供給する虚数サンプル有無検出器３４に
遅延があるときもＡＧＣの程度を提供するに十分であ
る。
【００６０】ＤＡＣ１０３は、負のディジタル入力信号
であるにもかかわらず、アナログＡＧＣ信号の所定のダ
イレクトレベルを供給し、専ら、正のディジタル入力信
号に対するレベルを変化させて応答する望ましい特別な
デザインである。ＡＧＣ信号はそのような狭帯域幅であ
るから、それを第１クロックレートでＤＡＣ１０３に供
給することは不要である。また、動作エネルギー等を保
存するためにかなり低いレートでＤＡＣ１０３を作動さ
せることが望ましい。
であるにもかかわらず、アナログＡＧＣ信号の所定のダ
イレクトレベルを供給し、専ら、正のディジタル入力信
号に対するレベルを変化させて応答する望ましい特別な
デザインである。ＡＧＣ信号はそのような狭帯域幅であ
るから、それを第１クロックレートでＤＡＣ１０３に供
給することは不要である。また、動作エネルギー等を保
存するためにかなり低いレートでＤＡＣ１０３を作動さ
せることが望ましい。
【００６１】図１２は、ディジタル低域フィルタリング
及びディジタル−アナログ変換の遂行される図１１に示
した回路領域の望ましい構造をより細部的に示す。分周
器１１０は、第２クロック信号の大きな約数（例えば、
２10）のレートで第３クロック信号を発生する。例えば
分周器１１０は、（ａ）その最終段階がトグルされる度
にオーバーフローパルスを発生する連続２進カウンタ段
及び（ｂ）オーバーフローパルスを第３クロック信号の
ためのそれぞれのクロッキング信号に整形するためのパ
ルス整形回路で構成される。
及びディジタル−アナログ変換の遂行される図１１に示
した回路領域の望ましい構造をより細部的に示す。分周
器１１０は、第２クロック信号の大きな約数（例えば、
２10）のレートで第３クロック信号を発生する。例えば
分周器１１０は、（ａ）その最終段階がトグルされる度
にオーバーフローパルスを発生する連続２進カウンタ段
及び（ｂ）オーバーフローパルスを第３クロック信号の
ためのそれぞれのクロッキング信号に整形するためのパ
ルス整形回路で構成される。
【００６２】この第３クロック信号は、ＤＡＣ１０３の
入力ラッチ１０３１及びディジタルシム遅延素子１０６
に入力ラッチ１０６１をクロックする。ディジタル低域
フィルタ１０８は、ディジタル加算器１０６と、前記第
１クロック信号によりクロックされた加算器１０８１の
ための出力ラッチ１０８２と、累算をリセットするため
に第３クロック信号により調節されるディジタルマルチ
プレクサー１０８３とから構成される累算器として利用
される。また、ディジタル低域フィルタ３４２は、ディ
ジタル加算器３４２１と、前記第１クロックによりクロ
ックされた加算器３４２１のための出力ラッチ３４２２
と、累算をリセットするために第３クロック信号により
調節されるディジタルマルチプレクサー３４２３とから
構成される累算器として利用される。
入力ラッチ１０３１及びディジタルシム遅延素子１０６
に入力ラッチ１０６１をクロックする。ディジタル低域
フィルタ１０８は、ディジタル加算器１０６と、前記第
１クロック信号によりクロックされた加算器１０８１の
ための出力ラッチ１０８２と、累算をリセットするため
に第３クロック信号により調節されるディジタルマルチ
プレクサー１０８３とから構成される累算器として利用
される。また、ディジタル低域フィルタ３４２は、ディ
ジタル加算器３４２１と、前記第１クロックによりクロ
ックされた加算器３４２１のための出力ラッチ３４２２
と、累算をリセットするために第３クロック信号により
調節されるディジタルマルチプレクサー３４２３とから
構成される累算器として利用される。
【００６３】明確に図１１に示したようなＡＧＣ回路１
００は、減算器１０９の被減算信号としてディジタル低
域フィルタ３４２の応答ではなく、ディジタル低域フィ
ルタ１０８の応答を利用するために変形されうる。ＱＡ
Ｍ受信のためのディジタルＡＧＣ信号がＶＳＢ直交位相
同期検波器２９５からの出力信号のサンプルに応答して
発生するのではなく、ＶＳＢ ＪＡ相同期検波器２９０
からの出力信号のサンプルに応答して発生することは問
題にならない。
００は、減算器１０９の被減算信号としてディジタル低
域フィルタ３４２の応答ではなく、ディジタル低域フィ
ルタ１０８の応答を利用するために変形されうる。ＱＡ
Ｍ受信のためのディジタルＡＧＣ信号がＶＳＢ直交位相
同期検波器２９５からの出力信号のサンプルに応答して
発生するのではなく、ＶＳＢ ＪＡ相同期検波器２９０
からの出力信号のサンプルに応答して発生することは問
題にならない。
【００６４】図１３は、図１１に示したＡＧＣ回路１０
０の代りに利用され得る他のＡＧＣ回路２００を示す。
ＡＧＣ回路２００は、ＱＡＭ受信のためのディジタルＡ
ＧＣ回路がＶＳＢ直交位相同期検波器２９５からの出力
信号のサンプルに応答して発生するのではなく、ＶＳＢ
同相同期検波器２９０からの出力信号のサンプルに応答
して発生するという点で、図１１に示したようなＡＧＣ
回路１００と区別される。図１１に示したＡＧＣ回路１
００の１０１，１０２、及び１０９を除外したすべての
素子は、図１３に示す他のＡＧＣ回路で利用される。デ
ィジタル低域フィルタ１０８の応答は、マルチプレクサ
ー２０２により選択された減数を減算するための減算器
２０９に被減数入力信号として提供され、減算器２０９
から提供された結果的な差出力信号は、ＤＡＣ１０３が
アナログＡＧＣ信号に変換する選択されたディジタルＡ
ＧＣ信号としてＤＡＣ１０３に印加される。ディジタル
シム遅延素子１０６により遅延する虚数サンプル有無検
出器３４からの出力表示は、マルチプレクサー２０２に
印加された制御信号である。この制御信号は、ＱＡＭ型
のＨＤＴＶ信号が受信されていることを表す１であると
き、減算器２０９のための減数入力信号は、ＡＧＣ回路
１００に減算器１０１のための減数入力信号として利用
された基準レベルと同一になるようにマルチプレクサー
２０２により選択される。この制御信号は、ＶＳＢ型の
ＨＤＴＶ信号が受信されていることを表すゼロであると
き、減算器２０９の減数入力信号は、ＡＧＣ回路１００
に減算器１０９のための減数入力信号として利用された
基準レベルと同一になるようにマルチプレクサー２０２
により選択される。
０の代りに利用され得る他のＡＧＣ回路２００を示す。
ＡＧＣ回路２００は、ＱＡＭ受信のためのディジタルＡ
ＧＣ回路がＶＳＢ直交位相同期検波器２９５からの出力
信号のサンプルに応答して発生するのではなく、ＶＳＢ
同相同期検波器２９０からの出力信号のサンプルに応答
して発生するという点で、図１１に示したようなＡＧＣ
回路１００と区別される。図１１に示したＡＧＣ回路１
００の１０１，１０２、及び１０９を除外したすべての
素子は、図１３に示す他のＡＧＣ回路で利用される。デ
ィジタル低域フィルタ１０８の応答は、マルチプレクサ
ー２０２により選択された減数を減算するための減算器
２０９に被減数入力信号として提供され、減算器２０９
から提供された結果的な差出力信号は、ＤＡＣ１０３が
アナログＡＧＣ信号に変換する選択されたディジタルＡ
ＧＣ信号としてＤＡＣ１０３に印加される。ディジタル
シム遅延素子１０６により遅延する虚数サンプル有無検
出器３４からの出力表示は、マルチプレクサー２０２に
印加された制御信号である。この制御信号は、ＱＡＭ型
のＨＤＴＶ信号が受信されていることを表す１であると
き、減算器２０９のための減数入力信号は、ＡＧＣ回路
１００に減算器１０１のための減数入力信号として利用
された基準レベルと同一になるようにマルチプレクサー
２０２により選択される。この制御信号は、ＶＳＢ型の
ＨＤＴＶ信号が受信されていることを表すゼロであると
き、減算器２０９の減数入力信号は、ＡＧＣ回路１００
に減算器１０９のための減数入力信号として利用された
基準レベルと同一になるようにマルチプレクサー２０２
により選択される。
【００６５】図１４は、図１１に示したＡＧＣ回路１０
０の代り利用され得るまた他のＡＧＣ回路３００を示
す。ＡＧＣ回路３００は、減算器１０１のための被減数
入力信号が獲得される方法においてＡＧＣ１００と区別
される。ＡＧＣ回路３００でＱＡＭ同相同期検波器２５
０またはＱＡＭ直交位相同期検波器２５５からの出力信
号のサンプルは、ディジタル乗算器３０７によりスクエ
アされ、スクエアされたサンプルは、フィルタ１０８と
類似している型のディジタル低域フィルタ３０８に入力
信号として供給される。フィルタ３０８の応答は、ＨＤ
ＴＶ信号がＱＡＭ型であるという条件下に受信されたＨ
ＤＴＶ信号の所望のレベルを表すワイヤーされた減数を
減算するための減算器１０１に被減数入力信号として供
給される。ディジタル化された最終ＩＦ信号がＶＳＢ直
交位相同期検波の以前に狭帯域通過フィルタされるＶＳ
Ｂシンクロダイン回路２９の変形は、本明細書で記述さ
れ、その次のクレームでクレームされる発明の好適な実
施例で可能であり、この変形中の多少は、最終中間周波
数に変換されるＶＳＢ信号搬送波のディジタル複素数表
示値を発生するために利用されるＲＯＭ回路３１の変形
を必要とする。そのような変形は、本願明細書に参考と
して反映された発明者の先特許出願でより細部的に記述
される。
０の代り利用され得るまた他のＡＧＣ回路３００を示
す。ＡＧＣ回路３００は、減算器１０１のための被減数
入力信号が獲得される方法においてＡＧＣ１００と区別
される。ＡＧＣ回路３００でＱＡＭ同相同期検波器２５
０またはＱＡＭ直交位相同期検波器２５５からの出力信
号のサンプルは、ディジタル乗算器３０７によりスクエ
アされ、スクエアされたサンプルは、フィルタ１０８と
類似している型のディジタル低域フィルタ３０８に入力
信号として供給される。フィルタ３０８の応答は、ＨＤ
ＴＶ信号がＱＡＭ型であるという条件下に受信されたＨ
ＤＴＶ信号の所望のレベルを表すワイヤーされた減数を
減算するための減算器１０１に被減数入力信号として供
給される。ディジタル化された最終ＩＦ信号がＶＳＢ直
交位相同期検波の以前に狭帯域通過フィルタされるＶＳ
Ｂシンクロダイン回路２９の変形は、本明細書で記述さ
れ、その次のクレームでクレームされる発明の好適な実
施例で可能であり、この変形中の多少は、最終中間周波
数に変換されるＶＳＢ信号搬送波のディジタル複素数表
示値を発生するために利用されるＲＯＭ回路３１の変形
を必要とする。そのような変形は、本願明細書に参考と
して反映された発明者の先特許出願でより細部的に記述
される。
【００６６】データソース選択は、データデインターリ
ービングが終結するときまで遅延する本発明の好適な実
施例において、２次元トレリスデコーダ３７及び１次元
トレリスデコーダ３８の出力信号は、それぞれのデータ
デインタリーバに供給される。その次の他の好適な実施
例において、２次元トレリスデコーダ３７の出力信号
は、それぞれのデータデインタリーバによりデインター
リーブされ、そのとき、エラー訂正データの第１ストリ
ームを発生するためのそれぞれのリード・ソロモンデコ
ーダによりデコードされ、１次元トレリスデコーダ３８
の出力信号はそれぞれのデータデインタリーバによりデ
インタリーブされ、そのとき、エラー訂正データの第２
ストリームを発生するためのそれぞれのリード・ソロモ
ンデコーダによりデコードされ、データソース選択は、
エラー訂正データの第１及び第２ストリーム間で行われ
る。このような本発明の好適な実施例の変形において、
エラー訂正データの第１及び第２ストリームは、データ
ソース選択が行われる前に別個のデータデランダマイザ
ーに供給される。他の好適な実施例の変形において、別
個のリード・ソロモンデコーダは、ＱＡＭ信号及びＶＳ
Ｂ信号のために利用されるが、一つのデータデインター
リーバがＱＡＭ信号及びＶＳＢ信号のために利用された
り、或いは一つのデータデランダマイザーがエラー訂正
データの第１及び第２ストリームのために利用される。
ービングが終結するときまで遅延する本発明の好適な実
施例において、２次元トレリスデコーダ３７及び１次元
トレリスデコーダ３８の出力信号は、それぞれのデータ
デインタリーバに供給される。その次の他の好適な実施
例において、２次元トレリスデコーダ３７の出力信号
は、それぞれのデータデインタリーバによりデインター
リーブされ、そのとき、エラー訂正データの第１ストリ
ームを発生するためのそれぞれのリード・ソロモンデコ
ーダによりデコードされ、１次元トレリスデコーダ３８
の出力信号はそれぞれのデータデインタリーバによりデ
インタリーブされ、そのとき、エラー訂正データの第２
ストリームを発生するためのそれぞれのリード・ソロモ
ンデコーダによりデコードされ、データソース選択は、
エラー訂正データの第１及び第２ストリーム間で行われ
る。このような本発明の好適な実施例の変形において、
エラー訂正データの第１及び第２ストリームは、データ
ソース選択が行われる前に別個のデータデランダマイザ
ーに供給される。他の好適な実施例の変形において、別
個のリード・ソロモンデコーダは、ＱＡＭ信号及びＶＳ
Ｂ信号のために利用されるが、一つのデータデインター
リーバがＱＡＭ信号及びＶＳＢ信号のために利用された
り、或いは一つのデータデランダマイザーがエラー訂正
データの第１及び第２ストリームのために利用される。
【００６７】前記ＨＤＴＶ受信機の変形において、受信
されるＨＤＴＶ信号に利用された変調型に対する虚数サ
ンプル有無検出器３４により供給された表示は、“ＲＡ
ＤＩＯ ＲＥＣＥＩＶＥＲ ＦＯＲ ＲＥＣＥＩＶＩＮ
Ｇ ＢＯＴＨ ＶＳＢ ＡＮＤ ＱＡＭ ＤＩＧＩＴＡ
Ｌ ＳＩＧＮＡＬＳ”という名称で、同時に出願された
出願（Ａｔｔｙ．Ｄｏｃｋｅｔ Ｎｏ．Ａ６４５７）に
言及された型のパイロット搬送波有無検出器により供給
されたＶＳＢ変調を利用するＨＤＴＶ信号の受信に対す
るまた他の表示により増加することができる。
されるＨＤＴＶ信号に利用された変調型に対する虚数サ
ンプル有無検出器３４により供給された表示は、“ＲＡ
ＤＩＯ ＲＥＣＥＩＶＥＲ ＦＯＲ ＲＥＣＥＩＶＩＮ
Ｇ ＢＯＴＨ ＶＳＢ ＡＮＤ ＱＡＭ ＤＩＧＩＴＡ
Ｌ ＳＩＧＮＡＬＳ”という名称で、同時に出願された
出願（Ａｔｔｙ．Ｄｏｃｋｅｔ Ｎｏ．Ａ６４５７）に
言及された型のパイロット搬送波有無検出器により供給
されたＶＳＢ変調を利用するＨＤＴＶ信号の受信に対す
るまた他の表示により増加することができる。
【図１】ＱＡＭ型のＨＤＴＶ信号からシンボルを検出す
るための回路、及びＶＳＢ型のＨＤＴＶ信号からシンボ
ルを検出するための回路と、選択された一連のこのシン
ボルのための振幅−群−遅延等化器を含み、また、本発
明に従って構成された受信されるＨＤＴＶ信号が、ＱＡ
Ｍ型であるかあるいはＶＳＢ型であるかを決定するため
の回路を含む型のディジタルＨＤＴＶ信号無線受信機の
初期領域を示す概略図である。
るための回路、及びＶＳＢ型のＨＤＴＶ信号からシンボ
ルを検出するための回路と、選択された一連のこのシン
ボルのための振幅−群−遅延等化器を含み、また、本発
明に従って構成された受信されるＨＤＴＶ信号が、ＱＡ
Ｍ型であるかあるいはＶＳＢ型であるかを決定するため
の回路を含む型のディジタルＨＤＴＶ信号無線受信機の
初期領域を示す概略図である。
【図２】図１に示されないディジタルＨＤＴＶ信号無線
受信機の残りの領域を示す概略図である。
受信機の残りの領域を示す概略図である。
【図３】図１及び図２に示した型のあるディジタルＨＤ
ＴＶ信号無線受信機に含まれたサンプルクロック発生器
及び最終ＩＦ信号周波数のそれぞれにＱＡＭ信号及びＶ
ＳＢ信号を基底帯域にシンクロダインするために利用さ
れる複素搬送波のディジタル表示値を提供するためのル
ックアップテーブル読出専用メモリ（ＲＯＭｓ）と、そ
のようなＲＯＭｓのためのアドレス発生器とを提供する
ための回路の細部概略図である。
ＴＶ信号無線受信機に含まれたサンプルクロック発生器
及び最終ＩＦ信号周波数のそれぞれにＱＡＭ信号及びＶ
ＳＢ信号を基底帯域にシンクロダインするために利用さ
れる複素搬送波のディジタル表示値を提供するためのル
ックアップテーブル読出専用メモリ（ＲＯＭｓ）と、そ
のようなＲＯＭｓのためのアドレス発生器とを提供する
ための回路の細部概略図である。
【図４】２１．５２ＭＨｚサンプリング周波数を有する
低調波及び２１．５２ＭＨｚサンプリング周波数を有す
る第２調波の４３．０４ＭＨｚの低調波を示す図表であ
る。
低調波及び２１．５２ＭＨｚサンプリング周波数を有す
る第２調波の４３．０４ＭＨｚの低調波を示す図表であ
る。
【図５】ディジタルＱＡＭ信号を基底帯域にシンクロダ
インするために利用された複素搬送波のディジタル表示
値を供給するたＲＯＭｓ、及びディジタルＶＳＢ信号を
基底帯域にシンクロダインするために利用された複素搬
送波のディジタル表示値を供給するＲＯＭｓのためのア
ドレス発生器が、アドレスカウンタを共有するように変
形された図３に示した回路と類似している回路を示す細
部概略図である。
インするために利用された複素搬送波のディジタル表示
値を供給するたＲＯＭｓ、及びディジタルＶＳＢ信号を
基底帯域にシンクロダインするために利用された複素搬
送波のディジタル表示値を供給するＲＯＭｓのためのア
ドレス発生器が、アドレスカウンタを共有するように変
形された図３に示した回路と類似している回路を示す細
部概略図である。
【図６】実数サンプルから虚数サンプルを発生するため
のヒルベルト変換フィルタ及びヒルベルト変換フィルタ
の待機時間に相応する実数サンプルに対する遅延補償を
含む、本発明に従うディジタルＨＤＴＶ信号の無線受信
機におけるディジタルサンプルを複素形態に変換するた
めの回路を示す細部概略図である。
のヒルベルト変換フィルタ及びヒルベルト変換フィルタ
の待機時間に相応する実数サンプルに対する遅延補償を
含む、本発明に従うディジタルＨＤＴＶ信号の無線受信
機におけるディジタルサンプルを複素形態に変換するた
めの回路を示す細部概略図である。
【図７】図１及び図２に示した型のディジタルＨＤＴＶ
信号の無線受信機において、ディジタルサンプルを複素
形態に変換するために利用され得るヤコビアン（Ｊａｃ
ｏｂｉａｎ）だ円関数を基に設計し、ディジタル化され
た帯域通過信号に対する位相応答において、定数π／２
の差異を示す一対の全域ディジタルフィルタを示す細部
概略図である。
信号の無線受信機において、ディジタルサンプルを複素
形態に変換するために利用され得るヤコビアン（Ｊａｃ
ｏｂｉａｎ）だ円関数を基に設計し、ディジタル化され
た帯域通過信号に対する位相応答において、定数π／２
の差異を示す一対の全域ディジタルフィルタを示す細部
概略図である。
【図８】重複遅延を除去するために図７を変形したフィ
ルタ回路を示す概略図である。
ルタ回路を示す概略図である。
【図９】重複遅延を除去するために図７を変形したフィ
ルタ回路を示す概略図である。
ルタ回路を示す概略図である。
【図１０】図１及び図２に示した型のディジタルＨＤＴ
Ｖ信号の無線受信機に利用される、ＱＡＭ ＨＤＴＶ信
号を基底帯域にシンクロダインするためのディジタル回
路、ＶＳＢ ＨＤＴＶ信号を基底帯域にシンクロダイン
するためのディジタル回路、及び入力信号をＱＡＭ及び
ＶＳＢシンクロダイン回路に印加することと関連した回
路を示す細部概略図である。
Ｖ信号の無線受信機に利用される、ＱＡＭ ＨＤＴＶ信
号を基底帯域にシンクロダインするためのディジタル回
路、ＶＳＢ ＨＤＴＶ信号を基底帯域にシンクロダイン
するためのディジタル回路、及び入力信号をＱＡＭ及び
ＶＳＢシンクロダイン回路に印加することと関連した回
路を示す細部概略図である。
【図１１】図１及び図２に示したようなディジタルＨＤ
ＴＶ無線受信機に利用される、自動利得制御（ＡＧＣ）
回路及び受信されるＨＤＴＶ信号がＱＡＭ型であるか、
あるいはＶＳＢ型であるかを決定するための回路を示す
細部概略図である。
ＴＶ無線受信機に利用される、自動利得制御（ＡＧＣ）
回路及び受信されるＨＤＴＶ信号がＱＡＭ型であるか、
あるいはＶＳＢ型であるかを決定するための回路を示す
細部概略図である。
【図１２】図１１に示した回路領域の好適な構造を示す
細部概略図である。
細部概略図である。
【図１３】図１１に示した回路に置替えられる動利得制
御（ＡＧＣ）回路を示す細部概略図である。
御（ＡＧＣ）回路を示す細部概略図である。
【図１４】図１１に示した回路に置替えられる動利得制
御（ＡＧＣ）回路を示す細部概略図である。
御（ＡＧＣ）回路を示す細部概略図である。
５ チューナー ６ 放送受信アンテナ １０ チャンネルセレクター １１ 周波数シンセサイザー １２ 第１ミクサー １３ ＬＣフィルタ １５ 第１表面弾性波（ＳＡＷ）フィルタ １８ 第２表面弾性波（ＳＡＷ）フィルタ １４ 第１中間周波数増幅器 １６ 第２局部発振器 １７ 第２ミクサー １９ 第２中間周波数増幅器 ２０ 第３局部発振器 ２２ アナログ−ディジタル変換器（ＡＤＣ） ２１ 第３ミクサー ２３ サンプルクロック発生器 ２５ ＱＡＭシンクロダイン回路 ２６ シンボルデインターリーバ ２８ 第１アドレス発生器 ２９ ＶＳＢシンクロダイン回路 ３０ ＮＴＳＣ除去フィルタ ３２ 第２アドレス発生器 ３０１ 遅延ライン ３０２ ディジタル加算器
Claims (32)
- 【請求項１】 選択されたディジタルＨＤＴＶ信号が直
交振幅変調（ＱＡＭ）信号かあるいは残留側波帯（ＶＳ
Ｂ）信号かに関係なく、前記選択されたディジタルＨＤ
ＴＶ信号を受信するための無線受信機において、 前記選択されたディジタルＨＤＴＶ信号が直交振幅変調
（ＱＡＭ）信号かあるいは残留側波帯（ＶＳＢ）信号か
に関係なく、前記選択されたディジタルＨＤＴＶ信号を
選択し、前記選択されたディジタルＨＤＴＶ信号を最終
中間周波数（ＩＦ）信号に変換するためのチューナー
と、 ディジタル化された最終ＩＦ信号を発生するために前記
最終ＩＦ信号をディジタル化するためのアナログ−ディ
ジタル変換器と、 前記ディジタル化された最終ＩＦ信号がＱＡＭ信号なら
ば前記ディジタル化された最終ＩＦ信号を基底帯域にシ
ンクロダインし、そうでないと、前記ディジタル化され
た最終ＩＦ信号がＱＡＭ信号のように前記ディジタル化
された最終ＩＦ信号を処理して基底帯域にシンクロダイ
ンされるようにすることより、インターリーブされたＱ
ＡＭシンボルコードの実数及び虚数サンプルストリーム
を発生するためのＱＡＭシンクロダイニング回路と、 前記ディジタル化された最終ＩＦ信号がＶＳＢ信号なら
ば前記ディジタル化されたＩＦ信号を基底帯域にシンク
ロダインし、そうでないと、前記ディジタル化された最
終ＩＦ信号がＶＳＢ信号のように前記ディジタル化され
たＩＦ信号を処理して基底帯域にシンクロダインされる
ようにすることにより、インターリーブされたＶＳＢシ
ンボルコードの実数及び虚数サンプルストリームを発生
するためのＶＳＢシンクロダイニング回路と、 第１スクエアされたサンプル信号に相応するサンプルを
発生するために前記ＶＳＢシンクロダイニング回路から
の前記虚数サンプルストリームに各サンプルをスクエア
リングするための第１スクエアリング手段と、 前記第１スクエアされた信号に第１低域フィルタ応答を
提供するために接続された第１ディジタルフィルタと、 前記低域フィルタ応答が閾値以下ではないとき第１条件
にあり、前記第１低域フィルタ応答が前記閾値以下であ
るとき第２条件にある制御信号を発生するための前記第
１低域フィルタ応答に応答する閾検出器と、 ＱＡＭ信号受信モードで動作するための無線受信機を自
動的にスイッチングするための第１条件にある前記制御
信号に応答する手段と、 ＶＳＢ信号受信モードで動作するための無線受信機を自
動的にスイッチングするための第２条件にある前記制御
信号に応答する手段と、から構成される無線受信機。 - 【請求項２】 前記チューナーが第１及び第２中間周波
数増幅器を含む無線受信機は、 それに提供されたディジタル入力信号をアナログ出力信
号に変換するための第１ディジタル−アナログ変換器
と、 前記ディジタル−アナログ変換器からの前記アナログ出
力信号に従って第１及び第２中間周波数増幅器の利得を
制御するための手段と、 第２スクエアされたサンプル信号に相応するサンプルを
発生するための前記ＶＳＢシンクロダイニング回路から
の前記実数サンプルストリームにそれぞれのサンプルを
スクエアするための第２スクエアリング手段と、 第２低域フィルタ応答を前記第２スクエアされたサンプ
ル信号に提供するために接続された第２低域ディジタル
フィルタと、 ＱＡＭ受信のための基準値から前記第１及び第２低域フ
ィルタ応答中の一つの退去を決定することにより第１デ
ィジタルＡＧＣ信号を発生するための手段と、ＶＳＢ受
信のための基準値から前記第２低域フィルタ応答の退去
を決定することにより第２ディジタルＡＧＣ信号を発生
するための手段と、 前記ディジタル−アナログ変換器に提供されたディジタ
ル入力信号として、前記第１ディジタルＡＧＣ信号を選
択するための前記閾検出器により発生した前記制御信号
の前記第１条件に応答し、前記ディジタル−アナログ変
換器に提供されたディジタル入力信号として、前記第２
ディジタルＡＧＣ信号を選択するための前記閾検出器に
より発生した前記制御信号の前記第２条件に応答するＡ
ＧＣ信号セレクターと、から構成されることを特徴とす
る請求項１記載の無線受信機。 - 【請求項３】 第１ディジタルＡＧＣ信号を発生するた
めの前記手段が、ＱＡＭ受信のための前記基準値から前
記第１低域フィルタ応答の退去を決定することにより、
前記第１ディジタルＡＧＣ信号を発生する型のものであ
ることを特徴とする請求項２記載の無線受信機。 - 【請求項４】 第１ディジタルＡＧＣ信号を発生するた
めの前記手段が、ＱＡＭ受信のための前記基準値から前
記第２低域フィルタ応答の退去を決定することにより、
前記第１ディジタルＡＧＣ信号を発生する型のものであ
ることを特徴とする請求項２記載の無線受信機。 - 【請求項５】 前記無線受信機は、 デインターリーブされたＱＡＭシンボルコードの実数及
び虚数サンプルストリームを発生するためのインターリ
ーブされたＱＡＭシンボルコードの前記実数及び虚数サ
ンプルストリームに応答するＱＡＭシンボルデインター
リービング手段と、 デインターリーブされたＶＳＢシンボルコードの実数サ
ンプルストリームを発生するためのインターリーブされ
たＶＳＢシンボルコードの前記実数サンプルストリーム
に応答するＶＳＢシンボルデインターリービング手段
と、 実数サンプル及び虚数サンプルの入力端子と、実数サン
プル及び虚数サンプルの出力端子と、振幅等化された応
答を前記等化器の実数サンプル及び虚数サンプルの出力
端子とに提供するための前記等化器の入力端子に受信さ
れたディジタル信号を処理するためのプログラム可能な
ディジタルフィルタと、前記制御信号及び前記等化器の
入力端子に受信されたディジタル信号の選択された領域
に従って、前記ディジタルフィルタをプログラミングす
るための演算器とを有する振幅−群遅延等化器と、 前記等化器の実数サンプルの入力端子に印加するための
デインターリーブされたＱＡＭシンボルコードの前記実
数サンプルストリームを選択するための前記制御信号の
第１条件に応答し、前記等化器の虚数サンプルの入力端
子に印加するためのデインターリーブされたＱＡＭシン
ボルコードの前記虚数サンプルストリームを選択するた
めの前記制御信号の第１条件に応答し、前記等化器の実
数サンプルの入力端子に印加するためのデインターリー
ブされたＶＳＢシンボルコードの前記実数サンプルスト
リームを選択するための前記制御信号の第２条件に応答
し、また、前記等化器の虚数サンプルの入力端子に算術
ゼロを選択するための前記制御信号の第２条件に応答す
るシンクロダイン結果セレクターと、から構成されるこ
とを特徴とする請求項２記載の無線受信機。 - 【請求項６】 前記ＶＳＢシンボルデインターリービン
グ手段が、少なくとも選択されたときに従ってＮＴＳＣ
除去フィルタで構成されることを特徴とする請求項５記
載の無線受信機。 - 【請求項７】 前記等化器の実数サンプルの入力端子に
印加された前記サンプルを２：１デシメーティングし、
前記等化器の虚数サンプルの入力端子に印加された前記
サンプルを２：１デシメーティングするための２：１デ
シメーション回路を含むことを特徴とする請求項５記載
の無線受信機。 - 【請求項８】 前記無線受信機は、 前記最終ＩＦ信号がＱＡＭ信号であるとき、前記等化器
の振幅等化された応答からディジタルデータストリーム
を再生するシンボルデコーディングを遂行するための２
次元トレリスデコーダと、 ２次元トレリスデコーダからディジタルデータストリー
ムに含まれた第１データ同期化情報を再生するための第
１同期再生回路と、 前記最終ＩＦ信号がＶＳＢ信号であるとき、前記等化器
の振幅等化された応答からディジタルデータストリーム
を再生するシンボルデコーディングを遂行するための１
次元トレリスデコーダと、 １次元トレリスデコーダからディジタルデータストリー
ムに含まれた第２データ同期化情報を再生するための第
２データ同期再生回路と、 その出力信号として前記２次元トレリスデコーダからデ
ィジタルデータストリームを選択するための前記制御信
号の第１条件に応答し、その出力信号として１次元トレ
リスデコーダからディジタルデータストリームを選択す
るための前記制御信号の第２条件に応答するデータソー
スセレクターと、 その出力信号として前記第１データ同期化情報を選択す
るための前記制御信号の第１条件に応答し、その出力信
号として前記第２データ同期化情報を選択するための前
記制御信号の第２条件に応答するデータ同期セレクター
と、から構成されることを特徴とする請求項５記載の無
線受信機。 - 【請求項９】 その入力信号として前記データソースセ
レクター及び前記データ同期セレクターの出力信号を受
信し、その出力信号としてデインターリーブされたデー
タを提供するために、前記制御信号により選択される二
つの型中の一つで前記データソースセレクターの出力信
号をデインターリービングするデータデインターリーバ
で構成されることを特徴とする請求項８記載の無線受信
機。 - 【請求項１０】 その入力信号として前記データデイン
ターリーバ及び前記データ同期セレクターの出力信号を
受信し、その出力信号としてエラー訂正データを提供す
るために、前記制御信号により選択される二つのリード
・ソロモンデコーディングアルゴリズム中の一つに従
い、前記データデインターリーバの出力信号をデコーデ
ィングするリード・ソロモンデコーダで構成されること
を特徴とする請求項９記載の無線受信機。 - 【請求項１１】 その入力信号として前記リード・ソロ
モンデコーダ及びデータ同期セレクターから前記エラー
訂正データを受信するために接続され、出力信号として
デランダマイズされたエラー訂正データを供給するため
に接続されたデータデランダマイザーで構成されること
を特徴とする請求項１０記載の無線受信機。 - 【請求項１２】 前記デランダマイズされたエラー訂正
データが、パケットで配列されるようにする型の選択さ
れたディジタルＨＤＴＶ信号を受信するための無線受信
機は、 ディジタル音響デコーダと、ＭＰＥＧ映像デコーダと、
その入力信号として前記ディジタル音響デコーダとに前
記パケット中のある一つを印加し、その入力信号として
前記ＭＰＥＧ映像デコーダに前記パケット中のある一つ
を印加するために、その入力信号として前記データデラ
ンダマイザーの出力信号を受信し、前記デランダマイズ
されたエラー訂正データの前記パケットを分類するパケ
ット分類器で構成されることを特徴とする請求項１１記
載の無線受信機。 - 【請求項１３】 前記チューナーが第１及び第２中間周
波数増幅器を含む無線受信機は、 それに供給されたディジタル入力信号をアナログ出力信
号に変換するための第１ディジタル−アナログ変換器
と、 前記ディジタル−アナログ変換器からの前記アナログ出
力信号に従って前記第１及び第２中間周波数増幅器の利
得を制御するための手段と、 第２スクエアされたサンプル信号に相応するサンプルを
発生するための前記ＶＳＢシンクロダイニング回路から
の前記実数サンプルストリームにそれぞれのサンプルを
スクエアリングするための第２スクエアリング手段と、 前記第２スクエアされたサンプル信号に第２低域フィル
タ応答を供給するために接続された第２低域ディジタル
フィルタと、 その出力信号としてＱＡＭ受信のための基準値を選択す
るための前記閾検出器により発生した前記制御信号の前
記第１条件に応答し、前記出力信号としてＶＳＢ受信の
ための基準値を選択するための前記閾検出器により発生
した前記制御信号の前記第２条件に応答する基準値セレ
クターと、 前記第１マルチプレクサーの出力信号から前記第２低域
フィルタ応答の退去を決定することにより、前記ディジ
タル−アナログ変換器に供給されたディジタル入力信号
を発生するための手段と、から構成されることを特徴と
する請求項１記載の無線受信機。 - 【請求項１４】 前記無線受信機は、 デインターリーブされたＱＡＭシンボルコードの実数及
び虚数サンプルストリームを発生するためのインターリ
ーブされたＱＡＭシンボルコードの前記実数及び虚数サ
ンプルストリームに応答するＱＡＭシンボルデインター
リービング手段と、 デインターリーブされたＶＳＢシンボルコードの実数サ
ンプルストリームを発生するためのインターリーブされ
たＶＳＢシンボルコードの前記実数ストリームに応答す
るＶＳＢシンボルデインターリービング手段と、 実数サンプル及び虚数サンプルの入力端子と、実数サン
プル及び虚数サンプルの出力端子と、前記等化器の実数
サンプル及び虚数サンプルの出力端子とに振幅等化され
た応答を提供するための前記等化器の入力端子から受信
されたディジタル信号を処理するためのプログラム可能
なディジタルフィルタと、前記制御信号及び前記等化器
の入力端子に受信されたディジタル信号の選択された領
域に従って、前記ディジタルフィルタをプログラミング
するための演算器とを有する振幅−群遅延等化器と、 前記等化器の実数サンプルの入力端子に印加するための
デインターリーブされたＱＡＭシンボルコードの前記実
数サンプルストリームを選択するための前記制御信号の
第１条件に応答し、前記等化器の虚数サンプルの入力端
子に印加するためのデインターリーブされたＱＡＭシン
ボルコードの前記虚数サンプルストリームを選択するた
めの前記制御信号の第１条件に応答し、前記等化器の実
数サンプルの入力端子に印加するためのデインターリー
ブされたＶＳＢシンボルコードの前記実数サンプルスト
リームを選択するための前記制御信号の第２条件に応答
し、また、前記等化器の虚数サンプルの入力端子に算術
ゼロを選択するための前記制御信号の第２条件に応答す
るシンクロダイン結果検出器と、から構成されることを
特徴とする請求項１３記載の無線受信機。 - 【請求項１５】 前記ＶＳＢシンボルデインターリービ
ング手段が、少なくとも選択されたときに従いＮＴＳＣ
除去フィルタで構成されることを特徴とする請求項１４
記載の無線受信機。 - 【請求項１６】 前記等化器の実数サンプルの入力端子
に印加された前記サンプルを２：１デシメーティング
し、前記等化器の虚数サンプルの入力端子に印加された
前記サンプルを２：１デシメーティングするための２：
１デシメーション回路を含むことを特徴とする請求項１
４記載の無線受信機。 - 【請求項１７】 前記無線受信機は、 前記最終ＩＦ信号がＱＡＭ信号であるとき、前記等化器
の振幅等化された応答からディジタルデータストリーム
を再生するシンボルデコーディングを遂行するための２
次元トレリスデコーダと、 ２次元トレリスデコーダからディジタルデータストリー
ムに含まれた第１データ同期化情報を再生するための第
１データ同期再生回路と、 前記最終ＩＦ信号がＶＳＢ信号であるとき、前記等化器
の振幅等化された応答からディジタルデータストリーム
を再生するシンボルデコーディングを遂行するための１
次元トレリスデコーダと、 １次元トレリスデコーダからディジタルデータストリー
ムに含まれた第２データ同期化情報を再生するための第
２データ同期再生回路と、 その出力信号として前記１次元トレリスデコーダからデ
ィジタルデータストリームを選択するための前記制御信
号の第１条件に応答し、その出力信号として前記１次元
トレリスデコーダからディジタルデータストリームを選
択するための前記制御信号の第２条件に応答するデータ
ソースセレクターと、 その出力信号として前記第１データ同期化情報を選択す
るための前記制御信号の第１条件に応答し、その出力信
号として前記第２データ同期化情報を選択するための前
記制御信号の第２条件に応答するデータ同期セレクター
と、から構成されることを特徴とする請求項１４記載の
無線受信機。 - 【請求項１８】 その入力信号として前記データソース
セレクター及び前記データ同期セレクターの出力信号を
受信し、その出力信号としてデインターリーブされたデ
ータを供給するために、前記制御信号により選択される
二つの型の中の一つで前記データソースセレクターの出
力信号をデインターリービングするデータデインターリ
ーバで構成されることを特徴とする請求項１７記載の無
線受信機。 - 【請求項１９】 その入力信号として前記データデイン
ターリーバ及び前記データ同期セレクターの出力信号を
受信し、その出力信号としてエラー訂正データを供給す
るために、前記制御信号により選択される二つのリード
・ソロモンデコーディングアルゴリズムの一つに従っ
て、前記データデインターリーバの出力信号をデコーデ
ィングするリード・ソロモンデコーダで構成されること
を特徴とする請求項１８記載の無線受信機。 - 【請求項２０】 その入力信号として前記リード・ソロ
モンデコーダ及び前記データ同期セレクターから前記エ
ラー訂正データを受信するために接続され、出力信号と
してデランダマイズされたエラー訂正データを供給する
ために接続されたデータデランダマイザーで構成される
ことを特徴とする請求項１９記載の無線受信機。 - 【請求項２１】 前記デランダマイズされたエラー訂正
データが、パケットで配列されるようにする型の選択さ
れたディジタルＨＤＴＶ信号を受信するための無線受信
機は、 ディジタル音響デコーダと、ＭＰＥＧ映像デコーダと、
その入力信号として前記ディジタル音響デコーダとに前
記パケット中のある一つを印加し、入力信号として前記
ＭＰＥＧ映像デコーダに前記パケット中のある一つを印
加するために、その入力信号として前記データデランダ
マイザーの出力信号を受信し、前記デランダマイズされ
たエラー訂正データの前記パケットを分類するパケット
分類器で構成されることを特徴とする請求項２０記載の
無線受信機。 - 【請求項２２】 前記チューナーが第１及び第２中間周
波数増幅器を含む無線受信機は、 それに供給されたディジタル入力信号をアナログ出力信
号に変換するための第１ディジタル−アナログ変換器
と、 前記ディジタル−アナログ変換器からの前記アナログ出
力信号に従って前記第１及び第２中間周波数増幅器の利
得を制御するための手段と、 第２スクエアされたサンプル信号に相応するサンプルを
発生するための前記ＶＳＢシンクロダイニング回路から
の前記実数サンプルストリームにそれぞれのサンプルを
スクエアするための第２スクエアリング手段と、 前記第２スクエアされたサンプル信号に第２低域フィル
タ応答を供給するために接続された第２低域ディジタル
フィルタと、 第３スクエアされたサンプル信号に相応するサンプルを
発生するための前記ＱＡＭシンクロダイニング回路から
の前記実数及び虚数サンプルストリーム中の一つにそれ
ぞれのサンプルをスクエアするための第３スクエアリン
グ手段と、 前記第３スクエアされたサンプル信号に第３低域フィル
タ応答を供給するために接続された第３低域ディジタル
フィルタと、 ＱＡＭ受信のための基準値から前記第３低域フィルタ応
答の退去を決定して第１ディジタルＡＧＣ信号を発生す
るための手段と、 ＶＳＢ受信のための基準値から前記第２低域フィルタ応
答の退去を決定して第２ディジタルＡＧＣ信号を発生す
るための手段と、 前記ディジタル−アナログ変換器に供給されたディジタ
ル入力信号として、前記第１ディジタルＡＧＣ信号を検
出するための前記閾検出器により発生した前記制御信号
の前記第１条件に応答し、前記ディジタル−アナログ変
換器に供給されたディジタル入力信号として、前記第２
ディジタルＡＧＣ信号を選択するための前記閾検出器に
より発生した前記制御信号の前記第２条件に応答するデ
ィジタルＡＧＣ信号セレクターと、から構成されること
を特徴とする請求項１記載の無線受信機。 - 【請求項２３】 前記第３スクエアリング手段は、第３
スクエアされたサンプル信号に前記相応するサンプルを
発生するための前記ＱＡＭシンクロダイニング回路から
の前記実数サンプルストリームにそれぞれのサンプルを
スクエアリングするために接続されることを特徴とする
請求項２２記載の無線受信機。 - 【請求項２４】 前記第３スクエアリング手段は、第３
スクエアされたサンプル信号に相応するサンプルを発生
するための前記ＱＡＭシンクロダイニング回路からの前
記虚数サンプルストリームにそれぞれのサンプルをスク
エアリングするために接続されることを特徴とする請求
項２２記載の無線受信機。 - 【請求項２５】 前記無線受信機は、 デインターリーブされたＱＡＭシンボルコードの実数及
び虚数サンプルストリームを発生するためのインターリ
ーブされたＱＡＭシンボルコードの前記実数及び虚数サ
ンプルストリームに応答するＱＡＭシンボルデインター
リービング手段と、 デインターリーブされたＶＳＢシンボルコードの実数サ
ンプルストリームを発生するためにインターリーブされ
たＶＳＢシンボルコードの前記実数サンプルストリーム
に応答するＶＳＢシンボルデインターリービング手段
と、 実数サンプル及び虚数サンプルの入力端子と、実数サン
プル及び虚数サンプルの出力端子と、前記等化器の実数
サンプル及び虚数サンプルの出力端子に振幅等化された
応答を供給するための前記等化器の入力端子に受信され
たディジタル信号を処理するためのプログラム可能なデ
ィジタルフィルタと、前記制御信号及び前記等化器の入
力端子に受信されたディジタル信号の選択された領域に
従って、前記ディジタルフィルタをプログラミングする
ための演算器を有する振幅−群遅延等化器と、 前記等化器の実数サンプルの入力端子に印加するための
デインターリーブされたＱＡＭシンボルコードの前記実
数サンプルストリームを選択するための前記制御信号の
第１条件に応答し、前記等化器の虚数サンプルの入力端
子に印加するためのデインターリーブされたＱＡＭシン
ボルコードの前記虚数サンプルストリームを選択するた
めの前記制御信号の第１条件に応答し、前記等化器の実
数サンプルの入力端子に印加するためのデインターリー
ブされたＶＳＢシンボルコードの前記実数サンプルスト
リームを選択するための前記制御信号の第２条件に応答
し、また、前記等化器の虚数サンプルの入力端子に算術
ゼロを選択するための前記制御信号の第２条件に応答す
るシンクロダイン結果検出器と、から構成されることを
特徴とする請求項２２記載の無線受信機。 - 【請求項２６】 前記ＶＳＢシンボルデインターリービ
ング手段が、少なくとも選択されたときに従ってＮＴＳ
Ｃ除去フィルタで構成されることを特徴とする請求項２
５記載の無線受信機。 - 【請求項２７】 前記等化器の実数サンプルの入力端子
に印加された前記サンプルを２：１デシメーティング
し、前記等化器の虚数サンプルの入力端子に印加された
前記サンプルを２：１デシメーティングするための２：
１デシメーション回路を含むことを特徴とする請求項２
５記載の無線受信機。 - 【請求項２８】 前記無線受信機は、 前記最終ＩＦ信号がＱＡＭ信号であるとき、前記等化器
の振幅等化された応答からディジタルデータストリーム
を再生するシンボルデコーディングを遂行するための２
次元トレリスデコーダと、 ２次元トレリスデコーダからディジタルデータストリー
ムに含まれた第１データ同期化情報を再生するための第
１データ同期再生回路と、 前記最終ＩＦ信号がＶＳＢ信号であるとき、前記等化器
の振幅等化された応答からディジタルデータストリーム
を再生するシンボルデコーディングを遂行するための１
次元トレリスデコーダと、 １次元トレリスデコーダからディジタルデータストリー
ムに含まれた第２データ同期化情報を再生するための第
２データ同期再生回路と、 その出力信号として前記２次元トレリスデコーダからデ
ィジタルデータストリームを選択するための前記制御信
号の第１条件に応答し、その出力信号として前記１次元
トレリスデコーダからディジタルデータストリームを選
択するための前記制御信号の第２条件に応答するデータ
ソースセレクターと、 その出力信号として前記第１データ同期化情報を選択す
るための前記制御信号の第１条件に応答し、その出力信
号として前記第２データ同期化情報を選択するための前
記制御信号の第２条件に応答するデータ同期セレクター
と、から構成されることを特徴とする請求項２５記載の
無線受信機。 - 【請求項２９】 その入力信号として前記データソース
セレクター及び前記データ同期セレクターの出力信号を
受信し、その出力信号としてデインターリーブされたデ
ータを供給するために、前記制御信号により選択される
二つの型の中の一つで前記データソースセレクターの出
力信号をデインターリービングするデータデインターリ
ーバで構成されることを特徴とする請求項２８記載の無
線受信機。 - 【請求項３０】 その入力信号として前記データデイン
ターリーバ及び前記データ同期セレクターの出力信号を
受信し、その出力信号としてエラー訂正データを供給す
るために、前記制御信号により選択される二つのリード
・ソロモンデコーディングアルゴリズム中の一つに従っ
て、前記データデインターリーバの出力信号をデコーデ
ィングするリード・ソロモンデコーダで構成されること
を特徴とする請求項２９記載の無線受信機。 - 【請求項３１】 その入力信号として前記リード・ソロ
モンデコーダ及び前記データ同期セレクターから前記エ
ラー訂正データを受信するために接続され、その出力信
号としてデランダマイズされたエラー訂正データを供給
するために接続されるデランダマイザーで構成されるこ
とを特徴とする請求項３０記載の無線受信機。 - 【請求項３２】 前記デランダマイズされたエラー訂正
データが、パケットで配列されるようにする型の選択さ
れたディジタルＨＤＴＶ信号を受信するための無線受信
機は、 ディジタル音響デコーダと、ＭＰＥＧ映像デコーダと、
その入力信号として前記ディジタル音響デコーダとに前
記パケット中のある一つを印加し、その入力信号として
前記ＭＰＥＧ映像デコーダに前記パケット中のある一つ
を印加するために、その入力信号として前記データデラ
ンダマイザーの出力信号を受信し、前記デランダマイズ
されたエラー訂正データの前記パケットを分類するパケ
ット分類器で構成されることを特徴とする請求項３１記
載の無線受信機。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US266751 | 1988-11-03 | ||
| US08/266,751 US5506636A (en) | 1994-06-28 | 1994-06-28 | HDTV signal receiver with imaginary-sample-presence detector for QAM/VSB mode selection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0846891A true JPH0846891A (ja) | 1996-02-16 |
| JP3369359B2 JP3369359B2 (ja) | 2003-01-20 |
Family
ID=23015852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15637995A Expired - Lifetime JP3369359B2 (ja) | 1994-06-28 | 1995-06-22 | 直交振幅変調／残留側波帯のモード選択のための虚数サンプル有無検出器を有するディジタル高解像度テレビジョン信号受信機 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5506636A (ja) |
| JP (1) | JP3369359B2 (ja) |
| KR (1) | KR0164829B1 (ja) |
| CN (1) | CN1065703C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006174424A (ja) * | 2004-11-12 | 2006-06-29 | Micronas Gmbh | アナログまたはディジタル的に変調されたｔｖ信号のチャネル・フィルタリング方法および回路 |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5602602A (en) * | 1994-02-10 | 1997-02-11 | Philips Electronics North America Corporation | Method and apparatus for combating co-channel NTSC interference for digital TV transmission having a simplified rejection filter |
| US6512555B1 (en) * | 1994-05-04 | 2003-01-28 | Samsung Electronics Co., Ltd. | Radio receiver for vestigal-sideband amplitude-modulation digital television signals |
| US6104442A (en) * | 1994-06-28 | 2000-08-15 | Samsung Electronics Co., Ltd. | Radio receiver for receiving both VSB and QAM digital HDTV signals |
| US5715012A (en) * | 1996-03-13 | 1998-02-03 | Samsung Electronics Co., Ltd. | Radio receivers for receiving both VSB and QAM digital HDTV signals |
| US6545728B1 (en) * | 1994-05-04 | 2003-04-08 | Samsung Electronics Co., Ltd. | Digital television receivers that digitize final I-F signals resulting from triple-conversion |
| US5959699A (en) * | 1994-06-28 | 1999-09-28 | Samsung Electronics Co., Ltd. | Reception mode control in radio receivers for receiving both VSB and QAM digital television signals |
| US5673293A (en) * | 1994-09-08 | 1997-09-30 | Hitachi America, Ltd. | Method and apparatus for demodulating QAM and VSB signals |
| US5598222A (en) * | 1995-04-18 | 1997-01-28 | Hatachi American, Ltd. | Method and apparatus for decoding multiple video bitstreams using a common memory |
| US5636250A (en) * | 1994-12-13 | 1997-06-03 | Hitachi America, Ltd. | Automatic VSB/QAM modulation recognition method and apparatus |
| US5642382A (en) * | 1995-03-01 | 1997-06-24 | Hitachi America, Ltd. | Fir filters with multiplexed inputs suitable for use in reconfigurable adaptive equalizers |
| US5648923A (en) * | 1995-03-02 | 1997-07-15 | Hitachi America, Ltd. | Nyquist filter for use in a joint VSB/QAM demodulator |
| US5724396A (en) * | 1995-06-07 | 1998-03-03 | Discovision Associates | Signal processing system |
| US5691986A (en) * | 1995-06-07 | 1997-11-25 | Hitachi America, Ltd. | Methods and apparatus for the editing and insertion of data into an encoded bitstream |
| US5692020A (en) * | 1995-06-07 | 1997-11-25 | Discovision Associates | Signal processing apparatus and method |
| US5671253A (en) * | 1995-07-12 | 1997-09-23 | Thomson Consumer Electronics, Inc. | Apparatus for demodulating and decoding video signals encoded in different formats |
| US5666170A (en) * | 1995-07-12 | 1997-09-09 | Thomson Consumer Electronics, Inc. | Apparatus for decoding video signals encoded in different formats |
| US5745528A (en) * | 1995-07-13 | 1998-04-28 | Zenith Electronics Corporation | VSB mode selection system |
| US5841814A (en) * | 1995-10-17 | 1998-11-24 | Paradyne Corporation | Sampling system for radio frequency receiver |
| JP2814977B2 (ja) * | 1996-01-31 | 1998-10-27 | 日本電気株式会社 | デジタル映像選択再生システムにおける復調装置及び方法 |
| US5799037A (en) * | 1996-02-16 | 1998-08-25 | David Sarnoff Research Center Inc. | Receiver capable of demodulating multiple digital modulation formats |
| US5742622A (en) * | 1996-03-12 | 1998-04-21 | Discovision Associates | Error detection and correction system for a stream of encoded data |
| US6005640A (en) * | 1996-09-27 | 1999-12-21 | Sarnoff Corporation | Multiple modulation format television signal receiver system |
| US5847585A (en) * | 1996-10-21 | 1998-12-08 | Zenith Electronics Corporation | Method and apparatus for developing a close frequency tolerance output signal from an input signal of lesser frequency tolerance |
| GB9622540D0 (en) * | 1996-10-30 | 1997-01-08 | Discovision Ass | Trackback for viterbi decoder |
| US6278743B1 (en) * | 1996-11-12 | 2001-08-21 | Zenith Electronics Corporation | Non linear amplitude precorrection for HDTV transmitter |
| BR9706428A (pt) * | 1996-12-19 | 1999-05-25 | Matsushita Electric Industrial Co Ltd | Aparelho de recepção de transmissão |
| US6333767B1 (en) * | 1996-12-26 | 2001-12-25 | Samsung Electronics Co., Ltd. | Radio receivers for receiving both VSB and QAM digital television signals with carriers offset by 2.69 MHz |
| US5801790A (en) * | 1997-03-21 | 1998-09-01 | Samsung Electronics Co., Ltd. | Using video signals from auxiliary analog TV receivers for detecting NTSC interference in digital TV receivers |
| US5801759A (en) * | 1997-04-15 | 1998-09-01 | Samsung Electronics Co., Ltd. | Digital TV receiver circuitry for detecting and suppressing NTSC co-channel interference |
| US6240146B1 (en) * | 1997-05-02 | 2001-05-29 | Lsi Logic Corporation | Demodulating digital video broadcast signals |
| US5982820A (en) * | 1997-07-10 | 1999-11-09 | Samsung Electronics Co., Ltd. | Bandpass phase tracker with hilbert transformation before plural-phase analog-to-digital conversion |
| US6104763A (en) * | 1998-02-20 | 2000-08-15 | Samsung Electronics Co., Ltd. | Synchrodyning of VSB and QAM final I-F signals supplied by separate converters in a QAM/VSB digital TV receiver |
| US6188441B1 (en) * | 1998-03-06 | 2001-02-13 | Samsung Electronics Co., Ltd. | Detection of PN sequences accompanying VSB signal to control operating mode of QAM/VSB DTV signal receiver |
| US6147713A (en) * | 1998-03-09 | 2000-11-14 | General Instrument Corporation | Digital signal processor for multistandard television reception |
| US6108049A (en) * | 1998-03-13 | 2000-08-22 | Samsung Electronics Co., Ltd. | Circuitry operative on symbol decoding results for synchronizing data fields in a digital television receiver |
| US6351290B1 (en) * | 1998-03-23 | 2002-02-26 | Samsung Electronics Co., Ltd. | Television receiver with separate I-F amplifiers for VSB and QAM digital TV signals that are digitally synchrodyned |
| US6496229B1 (en) * | 1998-04-02 | 2002-12-17 | Samsung Electronics Co., Ltd. | TV receiver using read-only memory shared during VSB and QAM reception for synchrodyning I-F signal to baseband |
| US6144413A (en) * | 1998-06-25 | 2000-11-07 | Analog Devices, Inc. | Synchronization signal detection and phase estimation apparatus and method |
| AU702182B1 (en) * | 1998-07-14 | 1999-02-18 | Samsung Electronics Co., Ltd. | NTSC video signal receivers with reduced sensitivity to interference from co-channel digital television signals |
| KR100314113B1 (ko) * | 1999-08-25 | 2001-11-15 | 구자홍 | 정합 필터 및 필터링방법, 이를 이용한 다매체 디지털 방송수신 장치 |
| US7072392B2 (en) * | 2000-11-13 | 2006-07-04 | Micronas Semiconductors, Inc. | Equalizer for time domain signal processing |
| US6940557B2 (en) * | 2001-02-08 | 2005-09-06 | Micronas Semiconductors, Inc. | Adaptive interlace-to-progressive scan conversion algorithm |
| US6829297B2 (en) * | 2001-06-06 | 2004-12-07 | Micronas Semiconductors, Inc. | Adaptive equalizer having a variable step size influenced by output from a trellis decoder |
| US7190744B2 (en) * | 2001-06-07 | 2007-03-13 | Micronas Semiconductors, Inc. | Error generation for adaptive equalizer |
| US7418034B2 (en) * | 2001-06-19 | 2008-08-26 | Micronas Semiconductors. Inc. | Combined trellis decoder and decision feedback equalizer |
| US20030206053A1 (en) * | 2002-04-04 | 2003-11-06 | Jingsong Xia | Carrier recovery for DTV receivers |
| US20030235259A1 (en) * | 2002-04-04 | 2003-12-25 | Jingsong Xia | System and method for symbol clock recovery |
| US7272203B2 (en) * | 2002-04-05 | 2007-09-18 | Micronas Semiconductors, Inc. | Data-directed frequency-and-phase lock loop for decoding an offset-QAM modulated signal having a pilot |
| US6995617B2 (en) * | 2002-04-05 | 2006-02-07 | Micronas Semiconductors, Inc. | Data-directed frequency-and-phase lock loop |
| US7321642B2 (en) * | 2002-04-05 | 2008-01-22 | Micronas Semiconductors, Inc. | Synchronization symbol re-insertion for a decision feedback equalizer combined with a trellis decoder |
| US6980059B2 (en) * | 2002-04-05 | 2005-12-27 | Micronas Semiconductors, Inc. | Data directed frequency acquisition loop that synchronizes to a received signal by using the redundancy of the data in the frequency domain |
| US7376181B2 (en) * | 2002-04-05 | 2008-05-20 | Micronas Semiconductors, Inc. | Transposed structure for a decision feedback equalizer combined with a trellis decoder |
| US7809087B2 (en) * | 2002-04-26 | 2010-10-05 | Qualcomm, Incorporated | Power detection techniques and discrete gain state selection for wireless networking |
| KR100499948B1 (ko) * | 2002-09-11 | 2005-07-07 | 현대모비스 주식회사 | 카 오디오의 음소거장치 및 그 방법 |
| US8306153B2 (en) * | 2009-09-21 | 2012-11-06 | Techwell Llc | Method and system for tracking phase in a receiver for 8VSB |
| CN113075597B (zh) * | 2021-03-23 | 2022-05-06 | 东北大学 | 一种磁体磁场测量方法及测量系统 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS627226A (ja) * | 1985-07-04 | 1987-01-14 | Nec Corp | 共通予備切替方式 |
| US4730345A (en) * | 1986-04-04 | 1988-03-08 | American Telephone And Telegraph Company | Vestigial sideband signal decoder |
| US5115454A (en) * | 1987-05-12 | 1992-05-19 | Kucar Andy D | Method and apparatus for carrier synchronization and data detection |
| US5087975A (en) * | 1990-11-09 | 1992-02-11 | Zenith Electronics Corporation | VSB HDTV transmission system with reduced NTSC co-channel interference |
| US5283653A (en) * | 1992-05-22 | 1994-02-01 | Zenith Electronics Corp. | Dual HDTV/NTSC receiver using sequentially synthesized HDTV and NTSC co-channel carrier frequencies |
| US5315617A (en) * | 1992-05-29 | 1994-05-24 | General Electric Company | QAM encoding for high-definition television system |
| US5264937A (en) * | 1992-07-29 | 1993-11-23 | Thomson Consumer Electronics, Inc. | Apparatus for time division multiplexed processing of frequency division multiplexed signals |
-
1994
- 1994-06-28 US US08/266,751 patent/US5506636A/en not_active Expired - Lifetime
-
1995
- 1995-06-13 KR KR1019950015580A patent/KR0164829B1/ko not_active Expired - Lifetime
- 1995-06-22 JP JP15637995A patent/JP3369359B2/ja not_active Expired - Lifetime
- 1995-06-27 CN CN95107648A patent/CN1065703C/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006174424A (ja) * | 2004-11-12 | 2006-06-29 | Micronas Gmbh | アナログまたはディジタル的に変調されたｔｖ信号のチャネル・フィルタリング方法および回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3369359B2 (ja) | 2003-01-20 |
| CN1123985A (zh) | 1996-06-05 |
| US5506636A (en) | 1996-04-09 |
| KR0164829B1 (ko) | 1999-03-20 |
| CN1065703C (zh) | 2001-05-09 |
| KR960003447A (ko) | 1996-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3369359B2 (ja) | 直交振幅変調／残留側波帯のモード選択のための虚数サンプル有無検出器を有するディジタル高解像度テレビジョン信号受信機 | |
| US5715012A (en) | Radio receivers for receiving both VSB and QAM digital HDTV signals | |
| US6184942B1 (en) | Adaptively receiving digital television signals transmitted in various formats | |
| JP3817217B2 (ja) | 無線受信機 | |
| US6211924B1 (en) | Decimation of baseband DTV signal prior to channel equalization in digital television signal receivers | |
| US6333767B1 (en) | Radio receivers for receiving both VSB and QAM digital television signals with carriers offset by 2.69 MHz | |
| US6104442A (en) | Radio receiver for receiving both VSB and QAM digital HDTV signals | |
| US5636252A (en) | Automatic gain control of radio receiver for receiving digital high-definition television signals | |
| US5659372A (en) | Digital TV detector responding to final-IF signal with vestigial sideband below full sideband in frequency | |
| CA2149584C (en) | Digital vsb detector with final i-f carrier at submultiple of symbol rate, as for hdtv receiver | |
| US5731848A (en) | Digital VSB detector with bandpass phase tracker using Ng filters, as for use in an HDTV receiver | |
| US5999223A (en) | System for controlling the operating mode of an adaptive equalizer within a digital TV signal receiver | |
| US6512555B1 (en) | Radio receiver for vestigal-sideband amplitude-modulation digital television signals | |
| US6545728B1 (en) | Digital television receivers that digitize final I-F signals resulting from triple-conversion | |
| JP3369027B2 (ja) | 無線受信機 | |
| US6526101B1 (en) | Receiver for QAM digital television signals | |
| AU720014B2 (en) | Decimation of baseband DTV signals prior to channel equalization in digital television signal receivers | |
| US20040213358A1 (en) | Radio receiver for receiving both VSB and QAM digital HDTV signals | |
| AU2266500A (en) | Digital television signal receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071115 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131115 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |