JPH0847299A - Load drive circuit - Google Patents
Load drive circuitInfo
- Publication number
- JPH0847299A JPH0847299A JP6176937A JP17693794A JPH0847299A JP H0847299 A JPH0847299 A JP H0847299A JP 6176937 A JP6176937 A JP 6176937A JP 17693794 A JP17693794 A JP 17693794A JP H0847299 A JPH0847299 A JP H0847299A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- mos transistor
- series circuit
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
Landscapes
- Control Of Stepping Motors (AREA)
- Electronic Switches (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は負荷の駆動回路、特にス
テップモータ等の駆動回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a load drive circuit, and more particularly to a drive circuit for a step motor or the like.
【０００２】[0002]
【従来の技術】現在、アナログ電子時計では、指針を駆
動する時計ムーブメントの動力としてパルス駆動される
モータを用いており、例えば、１秒毎に極性の変わる駆
動パルスにより、ロータを１秒間に１８０度回転するも
の等がある。このようなモータ等の負荷を駆動する駆動
回路には次のようなものがある。2. Description of the Related Art At present, analog electronic timepieces use a pulse-driven motor as power for a timepiece movement that drives hands. For example, a drive pulse whose polarity changes every second causes the rotor to rotate 180 times per second. There are things that rotate once. There are the following drive circuits for driving a load such as a motor.
【０００３】例えば、図５に示すように、ＣＭＯＳ構成
のインバータｉ１、ｉ２を電源端子ＶDD、ＶSSの間に接
続し、これらインバータｉ１、ｉ２の互いの出力端子ｏ
１、ｏ２の間にモータｍのコイルＬを接続してあり、駆
動信号発生回路ｇにより電位レベルの異なる駆動信号を
インバータｉ１、ｉ２の入力端子ｉｎ１、ｉｎ２に交互
に印加することによりモータｍを駆動するものである。
例えば、インバータｉ１にの入力端子に“Ｈ”、インバ
ータｉ２のそれに“Ｌ”を印加すると、図３の矢印ｃに
示す向きに駆動電流が流れる。すなわち、インバータｉ
１、ｉ２の入力端子ｉｎ１、ｉｎ２にそれぞれ図６のｉ
ｎ１、ｉｎ２に示すように交互にパルスを印加すると、
モータｍのコイルＬの端子間には同図ｏ１−ｏ２に示す
ような極性の異なる駆動パルスが印加され、双方向に駆
動電流が流れる。ここでは便宜上、図５の矢印ｃの方向
を正としてある。For example, as shown in FIG. 5, CMOS inverters i1 and i2 are connected between power supply terminals VDD and VSS, and the output terminals o of these inverters i1 and i2 are mutually connected.
The coil L of the motor m is connected between 1 and o2, and the drive signal generating circuit g alternately applies drive signals having different potential levels to the input terminals in1 and in2 of the inverters i1 and i2 to drive the motor m. It is driven.
For example, when "H" is applied to the input terminal of the inverter i1 and "L" is applied to that of the inverter i2, the drive current flows in the direction indicated by the arrow c in FIG. That is, the inverter i
The input terminals in1 and in2 of 1 and i2 respectively have i in FIG.
When pulses are applied alternately as indicated by n1 and in2,
Drive pulses having different polarities as shown in o1-o2 in the same figure are applied between the terminals of the coil L of the motor m, and a drive current flows in both directions. Here, for convenience, the direction of arrow c in FIG. 5 is positive.
【０００４】[0004]
【発明が解決しようとする課題】このようなものでは、
モータｍのコイルＬの端子間に印加される駆動電圧は電
源電圧にほぼ等しくなっているため、電源電圧の変化に
より駆動電流にも変化が生じてしまう。例えば、電源と
して電池を用いる時計等の装置では、電源電圧は一般に
使用前では１．６ｖ程度であるが、使用時間を経るに従
い徐々に低くなり１．２ｖ程度まで低下し、これにとも
ない駆動電圧も低下するので安定してモータを駆動する
ことが難しい。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention
Since the drive voltage applied between the terminals of the coil L of the motor m is substantially equal to the power supply voltage, the drive current also changes due to the change in the power supply voltage. For example, in a device such as a watch using a battery as a power supply, the power supply voltage is generally about 1.6v before use, but gradually decreases with the lapse of use time and decreases to about 1.2v. Since it also decreases, it is difficult to drive the motor stably.
【０００５】そこで、本発明の目的は、電源電圧の変動
によらず安定した駆動電圧にて負荷を駆動し得る負荷の
駆動回路を提供することにある。Therefore, an object of the present invention is to provide a load drive circuit capable of driving a load with a stable drive voltage regardless of fluctuations in the power supply voltage.
【０００６】[0006]
【課題を解決するための手段】互いに異なる導電型の第
１および第２のＭＯＳトランジスタのドレイン同士を接
続してなる第１の直列回路を第１の電源端子と第１の電
源端子と異なる電位の第２の電源端子との間に接続す
る。この第１の直列回路と同様の構成の第２の直列回路
を第１の電源端子と第２の電源端子との間に接続し、第
１の直列回路のドレイン接続点と第２の直列回路のドレ
イン接続点との間に負荷を接続する。さらに、直列接続
した一対のインピーダンス素子を上記負荷に並列に接続
し、上記各インピーダンス素子の接続点の電圧と基準電
圧とを比較してしてその差に応じた出力を発生する比較
回路と、第１の直列回路の第１のＭＯＳトランジスタを
駆動する第１の駆動信号と第２の直列回路の第１のＭＯ
Ｓトランジスタを駆動する第２の駆動信号とを交互に発
生する駆動信号発生回路と、第１の駆動信号によってオ
ンとなり、上記比較回路の出力を第１の直列回路の第２
のＭＯＳトランジスタのゲートに供給する第１のスイッ
チング回路と、第２の駆動信号によってオンとなり、上
記比較回路の出力を第２の直列回路の第２のＭＯＳトラ
ンジスタのゲートに供給する第１のスイッチング回路と
を設けることにより、上記目的を達成する。A first series circuit formed by connecting drains of first and second MOS transistors of different conductivity types to each other has a first power supply terminal and a potential different from that of the first power supply terminal. Connected to the second power supply terminal of. A second series circuit having the same configuration as the first series circuit is connected between the first power supply terminal and the second power supply terminal, and the drain connection point of the first series circuit and the second series circuit are connected. Connect the load to the drain connection point of. Furthermore, a pair of impedance elements connected in series are connected in parallel to the load, and a comparison circuit that compares the voltage at the connection point of each impedance element with a reference voltage and generates an output according to the difference, A first drive signal for driving the first MOS transistor of the first series circuit and a first MO of the second series circuit.
A drive signal generating circuit for alternately generating a second drive signal for driving the S-transistor and a first drive signal to turn on the output of the comparison circuit to the second series circuit of the first series circuit.
Switching circuit to be supplied to the gate of the second MOS transistor of the second series circuit, and the first switching circuit to be supplied to the gate of the second MOS transistor of the second series circuit, being turned on by the second drive signal. The above object is achieved by providing a circuit.
【０００７】また、第１の駆動信号が発生されない期
間、第１の直列回路の第２のＭＯＳトランジスタのゲー
トを特定電位に接続する第３のスイッチング回路と、第
２の駆動信号が発生されない期間、第２の直列回路の第
２のＭＯＳトランジスタのゲートを特定電位に接続する
第４のスイッチング回路とを設けることが好ましい。Further, a period in which the first drive signal is not generated, a third switching circuit which connects the gate of the second MOS transistor of the first series circuit to a specific potential, and a period in which the second drive signal is not generated. , And a fourth switching circuit for connecting the gate of the second MOS transistor of the second series circuit to a specific potential.
【０００８】[0008]
【実施例】次に、本発明の一実施例の負荷の駆動回路を
説明する。図１は本例の構成を示す電気回路図であり、
同図において、Ｔｒ１はＰチャネル型の第１のＭＯＳト
ランジスタであり、Ｔｒ２はＮチャネル型の第２のＭＯ
Ｓトランジスタである。Next, a load drive circuit according to an embodiment of the present invention will be described. FIG. 1 is an electric circuit diagram showing the configuration of this example,
In the figure, Tr1 is a P-channel first MOS transistor, and Tr2 is an N-channel second MO transistor.
It is an S transistor.
【０００９】１、２はそれぞれ、第１の直列回路、第２
の直列回路であり、ともに、第１のＭＯＳトランジスタ
Ｔｒ１および第２のＭＯＳトランジスタＴｒ２の互いの
ドレインを接続してなり、第１の電源端子ＶDD、第２の
電源端子ＶSSとの間に接続されている。第１の直列回路
１、第２の直列回路２はそれぞれの第１のＭＯＳトラン
ジスタＴｒ１、第２のＭＯＳトランジスタＴｒ２の互い
のドレインの接続点にそれぞれ出力端子Ｏ１、Ｏ２を接
続してある。なお、第１の電源端子ＶDDは接地され、以
下に述べる各端子の電圧これを基準としてある。例え
ば、第２の電源端子ＶSSは−１．５ｖである。Reference numerals 1 and 2 respectively denote a first series circuit and a second series circuit.
Of the first MOS transistor Tr1 and the second MOS transistor Tr2 are connected to each other, and are connected between the first power supply terminal VDD and the second power supply terminal VSS. ing. In the first series circuit 1 and the second series circuit 2, the output terminals O1 and O2 are connected to the connection points of the drains of the first MOS transistor Tr1 and the second MOS transistor Tr2, respectively. The first power supply terminal VDD is grounded, and the voltage of each terminal described below is used as a reference. For example, the second power supply terminal VSS is -1.5v.
【００１０】３は負荷としてのモータであり、そのコイ
ル３Ｌを第１の直列回路１の出力端子Ｏ１と第２の直列
回路２の出力端子Ｏ２との間に接続してある。Reference numeral 3 is a motor as a load, and its coil 3L is connected between the output terminal O1 of the first series circuit 1 and the output terminal O2 of the second series circuit 2.
【００１１】４、５はインピーダンス素子であり、これ
らインピーダンス素子４、５は互いに直列に接続し、第
１の直列回路１の出力端子Ｏ１と第２の直列回路２の出
力端子Ｏ２との間にコイル３Ｌと並列して接続してあ
る。これらインピーダンス素子４、５の抵抗値は等しく
設定されており、これらインピーダンス素子４、５の接
続点の電圧は出力端子Ｏ１、Ｏ２間の中間電圧となる。
また、これらインピーダンス素子としては、図２ａに示
すように、ＰＮ接合ダイオード４１、４２を互いに逆向
きかつ並列にしたもの、また、同図ｂに示すように同図
ａのＰＮ接合ダイオード４１、４２に代わり、ダイオー
ド接続したＭＯＳトランジスタ４３、４４を用いたもの
等が使用できる。また、この他、抵抗を用いてもよく、
ＩＣの設計上、チップサイズや消費電流を考慮して最適
のものを利用すればよい。Reference numerals 4 and 5 denote impedance elements. These impedance elements 4 and 5 are connected in series with each other, and between the output terminal O1 of the first series circuit 1 and the output terminal O2 of the second series circuit 2. It is connected in parallel with the coil 3L. The resistance values of these impedance elements 4 and 5 are set to be equal, and the voltage at the connection point of these impedance elements 4 and 5 becomes an intermediate voltage between the output terminals O1 and O2.
As these impedance elements, as shown in FIG. 2a, PN junction diodes 41 and 42 are arranged in opposite directions and in parallel, and as shown in FIG. 2B, the PN junction diodes 41 and 42 of FIG. Instead of the above, a diode-connected MOS transistor 43 or 44 may be used. In addition to this, a resistor may be used,
In designing the IC, the optimum one may be used in consideration of the chip size and the current consumption.
【００１２】６は基準電圧源であり、常に一定の基準電
圧を発生する。ここで、基準電圧源６の詳細は図３ａに
示すとおりであり、カレントミラー回路ＣＭ１を形成す
る一方のＭＯＳトランジスタＴＲ１およびダイオード接
続されたＭＯＳトランジスタＴＲ２を直列に接続し、こ
の接続点に基準電圧の出力端子Ｏ６を設け、また、もう
一方のＭＯＳトランジスタＴＲ３およびディプレッショ
ン型のＭＯＳトランジスタＤＴを直列に接続して構成さ
れる。ここで、基準電圧源６の動作について述べておく
こととする。ディプレッション型のＭＯＳトランジスタ
ＤＴはソース、ゲートを接続してあり、ドレイン電圧に
よらず一定の電流が流れる。このＭＯＳトランジスタＤ
Ｔに流れる電流値はカレントミラー回路ＣＭ１によりミ
ラー反転され、ダイオード接続されたＭＯＳトランジス
タＴＲ２にもこれと等しい値の電流が流れるため、出力
端子Ｏ６からは一定の基準電圧が出力される。Reference numeral 6 is a reference voltage source which always generates a constant reference voltage. Here, details of the reference voltage source 6 are as shown in FIG. 3a. One MOS transistor TR1 forming the current mirror circuit CM1 and the diode-connected MOS transistor TR2 are connected in series, and the reference voltage is connected to this connection point. Of the MOS transistor TR3 and the depletion type MOS transistor DT are connected in series. Here, the operation of the reference voltage source 6 will be described. The depletion type MOS transistor DT has a source and a gate connected to each other, and a constant current flows regardless of the drain voltage. This MOS transistor D
The value of the current flowing through T is mirror-inverted by the current mirror circuit CM1, and a current of the same value also flows through the diode-connected MOS transistor TR2, so a constant reference voltage is output from the output terminal O6.
【００１３】７は比較回路であり、正入力端子７１には
インピーダンス素子４、５の接続点Ａが接続され、負入
力端子７２には基準電圧源６の出力が接続されており、
インピーダンス素子４、５の接続点Ａの電圧と基準電圧
とを比較してしてその差に応じた出力を発生するもので
ある。比較回路としては様々なものが使用できるが、こ
こでは、例えば、図３ｂに示すようなものを用いること
とする。その構成、動作について述べると、まず、Ｐチ
ャネル型のＭＯＳトランジスタＴＲ４のゲートは定電圧
源Ｅに接続され、そのドレイン、ソース間電流は一定に
保持されている。また、ＭＯＳトランジスタＴＲ４のド
レインには、Ｐチャネル型のＭＯＳトランジスタＴＲ５
とＮチャネル型のＭＯＳトランジスタＴＲ６を直列に接
続して成る直列回路７３と、Ｐチャネル型のＭＯＳトラ
ンジスタＴＲ７とＮチャネル型のＭＯＳトランジスタＴ
Ｒ８を直列に接続して成る直列回路７４とが接続されて
いる。ここで、ＭＯＳトランジスタＴＲ５のゲートは負
入力端子７２として用いられ、基準電圧が印加されてお
り、ＭＯＳトランジスタＴＲ６との接続点には出力端子
Ｏ７が設けられてる。このＭＯＳトランジスタＴＲ６は
ＭＯＳトランジスタＴＲ８とともにカレントミラー回路
ＣＭ２を構成している。一方、ＭＯＳトランジスタＴＲ
７のゲートは正入力端子７１として用いられ、インピー
ダンス素子４、５の接続点Ａの電圧が印加され、これに
応じた電流が流れる。また、ＭＯＳトランジスタＴＲ７
に流れる電流はミラー反転され、ＭＯＳトランジスタＴ
Ｒ６にも流れ、これにより、ＭＯＳトランジスタＴＲ３
からの定電流をＭＯＳトランジスタＴＲ５とＭＯＳトラ
ンジスタＴＲ６とにより互いに引き合うこととなり、そ
れに応じて出力端子Ｏ７の電位も上下する。すなわち、
出力端子Ｏ７の出力電圧は、接続点Ａの電圧が基準電圧
に比べ低い場合、ＭＯＳトランジスタＴＲ６に流れる電
流値も増加し、出力電圧は電源端子ＶSSに引かれて低く
なり、逆に、接続点Ａの電圧が基準電圧に比べ高い場
合、ＭＯＳトランジスタＴＲ５に流れる電流値は低下
し、出力電圧はＭＯＳトランジスタＴＲ５のドレインに
引かれて高くなる。このようにして、比較回路７はイン
ピーダンス素子４、５の接続点Ａの電圧と基準電圧とを
比較してしてその差に応じた出力を発生するものであ
る。Reference numeral 7 denotes a comparison circuit, in which the positive input terminal 71 is connected to the connection point A of the impedance elements 4 and 5, and the negative input terminal 72 is connected to the output of the reference voltage source 6.
The voltage at the connection point A of the impedance elements 4 and 5 is compared with the reference voltage, and an output corresponding to the difference is generated. Although various types of comparator circuits can be used, here, for example, the one shown in FIG. 3b is used. The structure and operation will be described. First, the gate of the P-channel type MOS transistor TR4 is connected to the constant voltage source E, and the drain-source current thereof is kept constant. Further, the drain of the MOS transistor TR4 has a P-channel type MOS transistor TR5.
And a N-channel type MOS transistor TR6 connected in series, a P-channel type MOS transistor TR7 and an N-channel type MOS transistor T.
A series circuit 74 formed by connecting R8 in series is connected. Here, the gate of the MOS transistor TR5 is used as a negative input terminal 72, a reference voltage is applied, and an output terminal O7 is provided at a connection point with the MOS transistor TR6. This MOS transistor TR6 constitutes a current mirror circuit CM2 together with the MOS transistor TR8. On the other hand, the MOS transistor TR
The gate of 7 is used as the positive input terminal 71, the voltage of the connection point A of the impedance elements 4 and 5 is applied, and the current corresponding to this flows. Also, the MOS transistor TR7
Current flowing in the MOS transistor T is mirror-inverted
It also flows to R6, which causes the MOS transistor TR3
The MOS transistor TR5 and the MOS transistor TR6 attract the constant currents from the above, and the potential of the output terminal O7 also rises and falls accordingly. That is,
When the voltage at the connection point A is lower than the reference voltage, the output voltage of the output terminal O7 also increases the current value flowing through the MOS transistor TR6, and the output voltage is pulled to the power supply terminal VSS and becomes low. When the voltage of A is higher than the reference voltage, the value of the current flowing through the MOS transistor TR5 decreases, and the output voltage is pulled by the drain of the MOS transistor TR5 and increases. In this way, the comparison circuit 7 compares the voltage at the connection point A of the impedance elements 4 and 5 with the reference voltage and generates an output according to the difference.
【００１４】８は駆動信号発生回路であり、第１の直列
回路１の第１のＭＯＳトランジスタＴｒ１を駆動する第
１の駆動信号と第２の直列回路２の第１のＭＯＳトラン
ジスタＴｒ１を駆動する第２の駆動信号とを交互にそれ
ぞれ出力端子ｐ１、ｐ２より発生する。Reference numeral 8 denotes a drive signal generating circuit, which drives a first drive signal for driving the first MOS transistor Tr1 of the first series circuit 1 and a first MOS transistor Tr1 of the second series circuit 2. The second drive signal is alternately generated from the output terminals p1 and p2.
【００１５】９、１０はそれぞれ、第１のスイッチング
回路、第２のスイッチング回路であり、アナログスイッ
チからなる。これら、第１のスイッチング回路９、第２
のスイッチング回路１０は共に比較回路７の出力を受
け、それぞれの出力端子は第１の直列回路１、第２の直
列回路２の第２のＭＯＳトランジスタＴｒ２のゲートに
接続され、また、それぞれの制御端子９ｃ、１０ｃはそ
れぞれ駆動信号発生回路８の端子ｐ１、ｐ２に接続され
ており、これらの出力に応じてオン、オフされる。Reference numerals 9 and 10 respectively denote a first switching circuit and a second switching circuit, which are analog switches. These first switching circuit 9 and second switching circuit
The switching circuits 10 of both receive the output of the comparison circuit 7, and their output terminals are connected to the gates of the second MOS transistors Tr2 of the first series circuit 1 and the second series circuit 2, respectively, and the respective control terminals are controlled. The terminals 9c and 10c are connected to the terminals p1 and p2 of the drive signal generation circuit 8, respectively, and are turned on and off according to the outputs of these terminals.
【００１６】Ｔｒ３、Ｔｒ４はそれぞれ第３、第４のス
イッチング回路としてのＮチャネル型のＭＯＳトランジ
スタである。ＭＯＳトランジスタＴｒ３はソースを電源
端子ＶSSに、ドレインを第１の直列回路１の第２のＭＯ
ＳトランジスタＴｒ２のゲートに接続してあり、また、
ゲートにはインバータ１１を介して第１の駆動信号が印
加される。また、ＭＯＳトランジスタＴｒ４はソースを
電源端子ＶSSに、ドレインを第２の直列回路２の第２の
ＭＯＳトランジスタＴｒ２のゲートに接続してあり、ま
た、ゲートにはインバータ１２を介して第２の駆動信号
が印加される。次に本例の動作について上記各図、図４
の波形図を参照しながら説明する。Tr3 and Tr4 are N-channel type MOS transistors as the third and fourth switching circuits, respectively. The MOS transistor Tr3 has a source connected to the power supply terminal VSS and a drain connected to the second MO of the first series circuit 1.
It is connected to the gate of S-transistor Tr2, and
The first drive signal is applied to the gate via the inverter 11. The source of the MOS transistor Tr4 is connected to the power supply terminal VSS, the drain is connected to the gate of the second MOS transistor Tr2 of the second series circuit 2, and the gate is connected to the second drive via the inverter 12. A signal is applied. Next, the operation of this example will be described with reference to FIGS.
This will be described with reference to the waveform chart of FIG.
【００１７】まず、モータ３の非駆動状態では、第１、
第２の駆動信号それぞれの出力端子ｐ１、ｐ２を共に
“Ｌ”としてある。これにより、第１の直列回路１およ
び第２の直列回路２のそれぞれの第１のＭＯＳトランジ
スタＴｒ１はオンとなり、モータ３のコイル３Ｌの両端
は同電位となり、モータ３は非駆動状態となる。なお、
このとき、第１のスイッチング回路９、第２のスイッチ
ング回路１０はともにオフとされ、第３のスイッチング
回路Ｔｒ３、第４のスイッチング回路Ｔｒ４はともにオ
ンとなっており、第１の直列回路１および第２の直列回
路２のそれぞれの第２のＭＯＳトランジスタＴｒ２のゲ
ートは電源端子ＶSSの電位に接続され、第２のＭＯＳト
ランジスタＴｒ２はオフとされる。First, when the motor 3 is not driven, the first,
The output terminals p1 and p2 of the respective second drive signals are both set to "L". As a result, the first MOS transistor Tr1 of each of the first series circuit 1 and the second series circuit 2 is turned on, both ends of the coil 3L of the motor 3 have the same potential, and the motor 3 is in a non-driving state. In addition,
At this time, both the first switching circuit 9 and the second switching circuit 10 are turned off, and the third switching circuit Tr3 and the fourth switching circuit Tr4 are both turned on, and the first series circuit 1 and The gate of each second MOS transistor Tr2 of the second series circuit 2 is connected to the potential of the power supply terminal VSS, and the second MOS transistor Tr2 is turned off.
【００１８】次にモータ３を駆動する場合は、図４ｐ
１、ｐ２に示すように、第１の駆動信号Ｐ１、第２の駆
動信号Ｐ２を交互に出力する。ここでは、まず、第１の
駆動信号Ｐ１を出力し出力端子ｐ１を“Ｈ”としたとす
ると、第１の直列回路１において、第１のＭＯＳトラン
ジスタＴｒ１はオフとなり、第３のスイッチング回路Ｔ
ｒ３がオフとなることによって第２のＭＯＳトランジス
タのゲートが電源端子ＶSSから遮断されるとともに、第
１のスイッチング回路９がオンとなることにより、比較
回路７の出力電圧が第２のＭＯＳトランジスタＴｒ２の
ゲートに印加される。Next, when the motor 3 is driven, as shown in FIG.
As indicated by 1 and p2, the first drive signal P1 and the second drive signal P2 are alternately output. Here, first, assuming that the first drive signal P1 is output and the output terminal p1 is set to “H”, in the first series circuit 1, the first MOS transistor Tr1 is turned off, and the third switching circuit T1 is turned off.
When r3 is turned off, the gate of the second MOS transistor is cut off from the power supply terminal VSS, and the first switching circuit 9 is turned on, so that the output voltage of the comparison circuit 7 is changed to the second MOS transistor Tr2. Applied to the gate of.
【００１９】これにより、第２のＭＯＳトランジスタＴ
ｒ２がオンとなり、第２の直列回路２の出力端子Ｏ２か
ら第１の直列回路１の出力端子Ｏ１へ駆動電流が流れ
る。As a result, the second MOS transistor T
r2 is turned on, and a drive current flows from the output terminal O2 of the second series circuit 2 to the output terminal O1 of the first series circuit 1.
【００２０】今、図示しないが、電源として用いられる
電池が使用して間もないもので電源端子ＶDD、ＶSS間の
電源電圧がある値、例えば１．５ｖであるとする。この
とき、コイル３Ｌの両端に特定の電圧が印加され、イン
ピーダンス素子４、５の接続点Ａの電圧はある値になる
が、これは比較回路７により設定される。比較回路７は
インピーダンス素子４、５の接続点Ａの電圧、すなわ
ち、コイル３Ｌに印加される電圧の１／２の電圧と基準
電圧源６の発生する基準電圧とを比較しその差に応じた
出力電圧を発生している。ここで、基準電圧源６の発生
する基準電圧は、モータ３を駆動するのに最適な電圧を
Ｖ1としたとき、その１／２の値Ｖ1／２だけ電源端子Ｖ
DDから低い値に設定されており、また、電源端子ＶDDは
接地してあり、接続点Ａの電圧は電源端子ＶDDを基準と
してあり、このとき、比較回路７の出力する電圧はある
値となり、この電圧により、第１の直列回路１の第２の
ＭＯＳトランジスタＴｒ２のオン抵抗はある値に設定さ
れることにより、接続点Ａの電圧はＶ1／２に設定さ
れ、コイル３Ｌの両端にＶ1が印加される。Although not shown in the figure, it is assumed that the battery used as a power source has just been used and the power source voltage between the power source terminals VDD and VSS is a certain value, for example, 1.5V. At this time, a specific voltage is applied to both ends of the coil 3L, and the voltage at the connection point A of the impedance elements 4 and 5 has a certain value, which is set by the comparison circuit 7. The comparison circuit 7 compares the voltage at the connection point A of the impedance elements 4 and 5, that is, the voltage ½ of the voltage applied to the coil 3L with the reference voltage generated by the reference voltage source 6, and responds to the difference. Generating output voltage. Here, when the optimum voltage for driving the motor 3 is V1, the reference voltage generated by the reference voltage source 6 is 1/2 the value V1 / 2, which is the power supply terminal V.
It is set to a value lower than DD, the power supply terminal VDD is grounded, and the voltage at the connection point A is based on the power supply terminal VDD. At this time, the voltage output from the comparison circuit 7 becomes a certain value. By this voltage, the on resistance of the second MOS transistor Tr2 of the first series circuit 1 is set to a certain value, the voltage at the connection point A is set to V1 / 2, and V1 is set across the coil 3L. Is applied.
【００２１】ここで、電池の電圧が低下し、電源端子Ｖ
DD、ＶSS間の電源電圧が例えば、１．４ｖに低下すると
接続点Ａの電圧が高くなろうとするが、上述したように
比較回路７は出力する電圧を上げるように働くため、Ｍ
ＯＳトランジスタのオン抵抗が低くなり、出力端子Ｏ１
は電源端子ＶSS側に引かれ、接続点Ａの電圧はＶ1／２
だけ電源端子ＶDDから低い値に設定される。これによ
り、コイル３Ｌの両端に印加される電圧はＶ1に維持さ
れる。At this point, the voltage of the battery drops and the power supply terminal V
When the power supply voltage between DD and VSS decreases to 1.4v, for example, the voltage at the connection point A tends to increase. However, as described above, the comparison circuit 7 works to increase the output voltage, so M
The on resistance of the OS transistor becomes low, and the output terminal O1
Is pulled to the power supply terminal VSS side, and the voltage at the connection point A is V1 / 2
However, it is set to a low value from the power supply terminal VDD. As a result, the voltage applied across the coil 3L is maintained at V1.
【００２２】なお、ここで、第１のＭＯＳトランジスタ
Ｔｒ１のオン抵抗はインピーダンス素子４、５の抵抗値
に比べ無視できる程度高い値に設定してある。The ON resistance of the first MOS transistor Tr1 is set to a value that is negligibly higher than the resistance values of the impedance elements 4 and 5.
【００２３】また、第２の駆動信号Ｐ２を出力して出力
端子ｐ２を“Ｈ”とした場合も、先に述べた第１の直列
回路１の場合同様に、第２の直列回路２において、第２
のＭＯＳトランジスタＴｒ２はオフとなり、第３のスイ
ッチング回路Ｔｒ４がオフとなることによって第２のＭ
ＯＳトランジスタのゲートが電源端子ＶSSから遮断され
る。これとともに、第２のスイッチング回路１０がオン
となることにより、比較回路７の出力電圧が第２の直列
回路２の第２のＭＯＳトランジスタＴｒ２のゲートに印
加され、第２の直列回路２の第２のＭＯＳトランジスタ
Ｔｒ２がオンとなり、第１の直列回路１の出力端子Ｏ１
から第２の直列回路２の出力端子Ｏ２に駆動電流が流れ
る。このときも比較回路７の動作により、モータ３の駆
動電圧は所望の値Ｖ1に保持される。Also, when the second drive signal P2 is output and the output terminal p2 is set to "H", in the second series circuit 2, as in the case of the first series circuit 1 described above, Second
Of the second MOS transistor Tr2 is turned off, and the third switching circuit Tr4 is turned off.
The gate of the OS transistor is cut off from the power supply terminal VSS. At the same time, when the second switching circuit 10 is turned on, the output voltage of the comparison circuit 7 is applied to the gate of the second MOS transistor Tr2 of the second series circuit 2, and Second MOS transistor Tr2 is turned on, and the output terminal O1 of the first series circuit 1
Drive current flows to the output terminal O2 of the second series circuit 2. Also at this time, the driving voltage of the motor 3 is held at the desired value V1 by the operation of the comparison circuit 7.
【００２４】すなわち、図４ｐ１、ｐ２に示すように、
第１の駆動信号Ｐ１、第２の駆動信号Ｐ２を交互に出力
すると、同図Ｏ１−Ｏ２に示すようにモータ３のには所
望の値Ｖ1に保持された駆動電圧が供給される。なお、
図４Ｏ１−Ｏ２では、便宜上、第１の直列回路２の出力
端子Ｏ１から第２の直列回路２の出力端子Ｏ２へ流れる
電流を正としてある。That is, as shown in p1 and p2 of FIG.
When the first drive signal P1 and the second drive signal P2 are alternately output, the drive voltage held at the desired value V1 is supplied to the motor 3 as shown in O1-O2 in FIG. In addition,
4O1-O2, for convenience, the current flowing from the output terminal O1 of the first series circuit 2 to the output terminal O2 of the second series circuit 2 is positive.
【００２５】上述したように、比較回路７は、モータ３
のコイル３Ｌに並列に、直列に接続されたインピーダン
ス素子４、５を接続し、その接続点Ａの電圧を第１の電
源端子ＶDDから駆動電圧の１／２の値だけ低い電圧に設
定された基準電圧と比較するため、電源電圧がモータ３
の駆動に最適な値Ｖ1程度に低下しても、基準電圧自体
が大きく影響されることなく、常に比較回路７はその基
準電圧下で動作し、モータ３の駆動電圧は所望の値Ｖ1
に保持することが可能である。As described above, the comparison circuit 7 is the motor 3
The impedance elements 4 and 5 connected in series are connected in parallel to the coil 3L, and the voltage at the connection point A is set to a voltage lower than the driving voltage from the first power supply terminal VDD by half the driving voltage. In order to compare with the reference voltage, the power supply voltage is
The reference voltage itself is not greatly affected even when the value is reduced to the optimum value V1 for driving the comparator 7, and the comparison circuit 7 always operates under the reference voltage, and the drive voltage of the motor 3 is the desired value V1.
Can be held at.
【００２６】また、常に一定の駆動電圧が得られるた
め、消費電流も抑えることが可能となる。また、いうま
でもないが、モータ３のコイル３Ｌに並列に、直列に接
続されたインピーダンス素子４、５を接続してあるの
で、インピーダンス素子４、５による消費電流は抑えら
れている。Further, since a constant drive voltage is always obtained, the current consumption can be suppressed. Needless to say, since the impedance elements 4 and 5 connected in series are connected in parallel to the coil 3L of the motor 3, current consumption by the impedance elements 4 and 5 is suppressed.
【００２７】さらに、モータ３の駆動電圧の中点電圧を
基準電圧と比較するため、比較回路７も１つで済み、比
較回路を設けることに伴うチップサイズおよび消費電流
の増加を極力抑えることも可能である。Further, since the midpoint voltage of the drive voltage of the motor 3 is compared with the reference voltage, only one comparison circuit 7 is required, and the increase in chip size and current consumption due to the provision of the comparison circuit can be suppressed as much as possible. It is possible.
【００２８】[0028]
【発明の効果】本発明は、直列に接続され、負荷に並列
に接続された一対のインピーダンス素子の各インピーダ
ンス素子の接続点の電圧と基準電圧を比較し、これに応
じて負荷の駆動電圧を制御するものである。このため、
電源電圧の変動によらず、常に所望の駆動電圧が得ら
れ、電池を電源に用いる際に問題となる電源電圧の低下
の影響を抑えることができる。また、駆動電圧を制御す
るため、電源電圧が高い際は必要以上の電力消費を抑え
ることとなり、消費電力を低減させることとなる。According to the present invention, the voltage at the connection point of each impedance element of a pair of impedance elements connected in series and connected in parallel to a load is compared with the reference voltage, and the drive voltage of the load is determined accordingly. To control. For this reason,
A desired drive voltage can always be obtained regardless of fluctuations in the power supply voltage, and it is possible to suppress the influence of a decrease in the power supply voltage, which is a problem when a battery is used as a power supply. Further, since the drive voltage is controlled, unnecessary power consumption is suppressed when the power supply voltage is high, and power consumption is reduced.
【図１】本発明の一実施例の構成を示す電気回路図。FIG. 1 is an electric circuit diagram showing the configuration of an embodiment of the present invention.
【図２】図１の要部の構成を示す電気回路図。FIG. 2 is an electric circuit diagram showing a configuration of a main part of FIG.
【図３】図１の要部の構成を示す電気回路図。FIG. 3 is an electric circuit diagram showing a configuration of a main part of FIG.
【図４】図１の動作説明のための波形図。FIG. 4 is a waveform diagram for explaining the operation of FIG.
【図５】従来例を示す電気回路図。FIG. 5 is an electric circuit diagram showing a conventional example.
【図６】図６の動作説明のための波形図。6 is a waveform diagram for explaining the operation of FIG.
１ 第１の直列回路 ２ 第２の直列回路 Ｔｒ１ 第１のＭＯＳトランジスタ Ｔｒ２ 第２のＭＯＳトランジスタ ３ モータ（負荷） ４、５ インピーダンス素子 ７ 比較回路 ８ 駆動信号発生回路 ９ 第１のスイッチング回路 １０ 第２のスイッチング回路 Ｔｒ３ 第３のスイッチング回路 Ｔｒ４ 第４のスイッチング回路 1 1st series circuit 2 2nd series circuit Tr1 1st MOS transistor Tr2 2nd MOS transistor 3 Motor (load) 4, 5 Impedance element 7 Comparison circuit 8 Drive signal generation circuit 9 1st switching circuit 10th 2 switching circuit Tr3 3rd switching circuit Tr4 4th switching circuit
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9184−5Ｋ Ｈ０３Ｋ 17/687 Ｅ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location 9184-5K H03K 17/687 E
Claims (2)
ＭＯＳトランジスタのドレイン同士を接続してなる第１
の直列回路を第１の電源端子と第１の電源端子と異なる
電位の第２の電源端子との間に接続し、第１の直列回路
と同様の構成の第２の直列回路を第１の電源端子と第２
の電源端子との間に接続し、第１の直列回路のドレイン
接続点と第２の直列回路のドレイン接続点との間に接続
した負荷と、 直列接続した一対のインピーダンス素子を上記負荷に並
列に接続し、上記各インピーダンス素子の接続点の電圧
と基準電圧とを比較してしてその差に応じた出力を発生
する比較回路と、 第１の直列回路の第１のＭＯＳトランジスタを駆動する
第１の駆動信号と第２の直列回路の第１のＭＯＳトラン
ジスタを駆動する第２の駆動信号とを交互に発生する駆
動信号発生回路と、 第１の駆動信号によってオンとなり、上記比較回路の出
力を第１の直列回路の第２のＭＯＳトランジスタのゲー
トに供給する第１のスイッチング回路と、 第２の駆動信号によってオンとなり、上記比較回路の出
力を第２の直列回路の第２のＭＯＳトランジスタのゲー
トに供給する第１のスイッチング回路とを具備したこと
を特徴とする負荷の駆動回路。1. A first circuit in which drains of first and second MOS transistors having different conductivity types are connected to each other.
Is connected between the first power supply terminal and the second power supply terminal having a potential different from that of the first power supply terminal, and the second series circuit having the same configuration as the first series circuit is connected to the first power supply terminal. Power supply terminal and second
And a load connected between the drain connection point of the first series circuit and the drain connection point of the second series circuit, and a pair of impedance elements connected in series in parallel with the load. Driving a first MOS transistor of a first series circuit, which is connected to a comparator circuit for comparing the voltage at the connection point of each impedance element with a reference voltage and generating an output according to the difference. A drive signal generation circuit that alternately generates a first drive signal and a second drive signal that drives the first MOS transistor of the second series circuit; The first switching circuit that supplies the output to the gate of the second MOS transistor of the first series circuit and the second drive signal turns on, and the output of the comparison circuit is the second MO of the second series circuit. A drive circuit for a load, comprising: a first switching circuit that supplies the gate of an S transistor.
１の直列回路の第２のＭＯＳトランジスタのゲートを特
定電位に接続する第３のスイッチング回路と、第２の駆
動信号が発生されない期間、第２の直列回路の第２のＭ
ＯＳトランジスタのゲートを特定電位に接続する第４の
スイッチング回路とを具備したことを特徴とする請求項
１記載の負荷の駆動回路。2. A period in which the first drive signal is not generated, a third switching circuit which connects the gate of the second MOS transistor of the first series circuit to a specific potential, and a period in which the second drive signal is not generated. , The second M of the second series circuit
The load drive circuit according to claim 1, further comprising a fourth switching circuit that connects the gate of the OS transistor to a specific potential.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6176937A JP2838765B2 (en) | 1994-07-28 | 1994-07-28 | Load drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6176937A JP2838765B2 (en) | 1994-07-28 | 1994-07-28 | Load drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0847299A true JPH0847299A (en) | 1996-02-16 |
| JP2838765B2 JP2838765B2 (en) | 1998-12-16 |
Family
ID=16022353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6176937A Expired - Fee Related JP2838765B2 (en) | 1994-07-28 | 1994-07-28 | Load drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2838765B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007516838A (en) * | 2003-11-06 | 2007-06-28 | ピルツ ゲーエムベーハー アンド コー．カーゲー | Apparatus and method for interrupting inductive loads in a fail-safe manner |
| US7348753B2 (en) | 2003-03-27 | 2008-03-25 | Nidec Copal Corporation | Fan motor |
| JP2011233590A (en) * | 2010-04-23 | 2011-11-17 | Oki Data Corp | Driver, print head and image forming apparatus |
| JP2017084439A (en) * | 2016-11-21 | 2017-05-18 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US9842861B2 (en) | 2006-09-29 | 2017-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2020204543A (en) * | 2019-06-18 | 2020-12-24 | セイコーエプソン株式会社 | Electronic watch, movement, motor control circuit, and method for controlling electronic watch |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5777984A (en) * | 1980-10-31 | 1982-05-15 | Citizen Watch Co Ltd | Electronic clock |
| JPS5979886A (en) * | 1982-10-29 | 1984-05-09 | Rhythm Watch Co Ltd | Motor drive circuit of time piece |
| JPS6020796A (en) * | 1983-07-11 | 1985-02-02 | Casio Comput Co Ltd | Power supply method |
| JPS6218971A (en) * | 1985-07-17 | 1987-01-27 | Origin Electric Co Ltd | Pulse power source |
| JPH04138098A (en) * | 1990-09-27 | 1992-05-12 | Nec Corp | Motor drive integrated circuit |
| JPH06121524A (en) * | 1992-10-02 | 1994-04-28 | Fujitsu Ltd | Power supply |
-
1994
- 1994-07-28 JP JP6176937A patent/JP2838765B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5777984A (en) * | 1980-10-31 | 1982-05-15 | Citizen Watch Co Ltd | Electronic clock |
| JPS5979886A (en) * | 1982-10-29 | 1984-05-09 | Rhythm Watch Co Ltd | Motor drive circuit of time piece |
| JPS6020796A (en) * | 1983-07-11 | 1985-02-02 | Casio Comput Co Ltd | Power supply method |
| JPS6218971A (en) * | 1985-07-17 | 1987-01-27 | Origin Electric Co Ltd | Pulse power source |
| JPH04138098A (en) * | 1990-09-27 | 1992-05-12 | Nec Corp | Motor drive integrated circuit |
| JPH06121524A (en) * | 1992-10-02 | 1994-04-28 | Fujitsu Ltd | Power supply |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7348753B2 (en) | 2003-03-27 | 2008-03-25 | Nidec Copal Corporation | Fan motor |
| JP2007516838A (en) * | 2003-11-06 | 2007-06-28 | ピルツ ゲーエムベーハー アンド コー．カーゲー | Apparatus and method for interrupting inductive loads in a fail-safe manner |
| US9842861B2 (en) | 2006-09-29 | 2017-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10297618B2 (en) | 2006-09-29 | 2019-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10930683B2 (en) | 2006-09-29 | 2021-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US11967598B2 (en) | 2006-09-29 | 2024-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US12107092B2 (en) | 2006-09-29 | 2024-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2011233590A (en) * | 2010-04-23 | 2011-11-17 | Oki Data Corp | Driver, print head and image forming apparatus |
| JP2017084439A (en) * | 2016-11-21 | 2017-05-18 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2020204543A (en) * | 2019-06-18 | 2020-12-24 | セイコーエプソン株式会社 | Electronic watch, movement, motor control circuit, and method for controlling electronic watch |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2838765B2 (en) | 1998-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3185698B2 (en) | Reference voltage generation circuit | |
| JPH10294662A (en) | Output buffer circuit | |
| EP0473138A2 (en) | Low power VCC/2 generator | |
| JP2001320268A (en) | Level converting circuit | |
| JPWO2003007477A1 (en) | Level conversion circuit | |
| JPH0847299A (en) | Load drive circuit | |
| JPH09172367A (en) | Level shifter circuit | |
| JPH10209852A (en) | Level shifter | |
| JP2788890B2 (en) | Level shift circuit | |
| JP2820980B2 (en) | Logic circuit | |
| JP3174027B2 (en) | Signal level conversion circuit | |
| JPH07231252A (en) | Level shift circuit | |
| JP2005311790A (en) | Signal level conversion circuit and liquid crystal display device using this circuit | |
| US4516120A (en) | Display device | |
| JP2001111412A (en) | Input signal level conversion circuit and liquid crystal display device | |
| KR100390994B1 (en) | Voltage generator of semiconductor memory device | |
| JP2908448B1 (en) | Semiconductor integrated circuit | |
| JPH07234735A (en) | Internal power supply circuit | |
| JP2904326B2 (en) | Complementary field effect transistor logic circuit | |
| JPH10247690A (en) | Low-voltage operating oscillator | |
| JP4552304B2 (en) | Voltage switching circuit | |
| JPH09326687A (en) | Semiconductor integrated circuit | |
| KR100186345B1 (en) | Level shift circuit | |
| JPH0730391A (en) | Drive circuit | |
| JPS63111720A (en) | Output buffer circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081016 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |