JPH08500467A - 多層回路製造方法、顧客別特殊仕様構造物およびその構成要素 - Google Patents
多層回路製造方法、顧客別特殊仕様構造物およびその構成要素Info
- Publication number
- JPH08500467A JPH08500467A JP5511980A JP51198093A JPH08500467A JP H08500467 A JPH08500467 A JP H08500467A JP 5511980 A JP5511980 A JP 5511980A JP 51198093 A JP51198093 A JP 51198093A JP H08500467 A JPH08500467 A JP H08500467A
- Authority
- JP
- Japan
- Prior art keywords
- panel
- conductive
- conductor
- interposer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/50—Fixed connections
- H01R12/51—Fixed connections for rigid printed circuits or like structures
- H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
- H01R12/523—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures by an interconnection through aligned holes in the boards or multilayer board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/029—Programmable, customizable or modifiable circuits having a programmable lay-out, i.e. adapted for choosing between a few possibilities
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09945—Universal aspects, e.g. universal inner layers or via grid, or anisotropic interposer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10666—Plated through-hole for surface mounting on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
回路パネル(10)を接続部位には可流性電導性材料(48)をまた他の部位にはKっL誘電性材料(30、38)を有した介装材(12)と積層することにより、多層回路パネルユニットが製造される。過剰な材料は回路パネル中の貯留場所(20)内に捕捉される。可流性材料と貯留場所とにより介装材が圧縮して構成要素における誤差を吸収する。積層されたパネルは、その上面上に接点(538)を、上下面間に延在して透通電導体(527)を、各透通電導体の下端に接続された端末(530)を、それぞれ有している。端末と接点とは各インターフェースにおいて互いに非選択的に接続されていて、隣接するパネル上の端末と接点とが合心しているところでは、これらは互いに接続されている。これにより複数個のパネルを透通延在する複合垂直電導体が形成される。パネルの上下面の選択的処理により、垂直電導体に選択的な中断が形成される。
Description
【発明の詳細な説明】
多層回路製造方法、顧客別特殊仕様構造物およびその構成要素技術分野
この発明は電気回路の分野に関するものであって、より詳しくは多層回路ボー
ドなどの多層回路構造物、その構成要素、およびその製造方法に関するものであ
る。従来技術
電気的な構成要素は通常回路ボードなどの回路パネル構造物上に設けられてい
る。回路パネルは一般に誘電性材料からなる平らなシートを有しており、その一
面または両面上には電導体が配置されている。これらの電導体は一般には銅など
の金属材料から形成され、ボードに設けられた電気的な構成要素間を接続してい
る。これらの電導体はパネルの主面上に配置されているが、その他にも誘電層を
貫通して追加的な電導体が延在して他の面上の電導体との接続を行なっている。
多層回路ボードユニットにあっては複数の回路ボードが積層されており、この
積層中で隣接する面上の電導体を隔離すべく誘電材料からなる層が用いられてい
る。またこのような多層ユニットは通常積層中の異なる回路上の電導体間に延在
する接続配線を有している。
回路パネルに載設することのできる電気的な構成要素はいわゆる「ディスクリ
ートな」構成要素と積層回路とを含んでおり、これらは無数の構成要素を単一の
チップ中に含んでい
る。このようなチップは一般に「チップキャリアー」と呼ばれる構成要素上に載
設されており、これは特殊な回路パネル構造を具えている。このチップキャリア
ーははより大きな回路ボードに載設されたパッケージ中に含まれており、回路の
他の構成要素と相互に接続されている。これに代えてシステムの他の構成要素を
載設した同様な回路パネルに直接載設するようにしてもよい。このような構造は
一般に「ハイブリッド回路」と呼ばれている。
比較的大型の回路パネルは一般に高分子材料から形成されており、特にガラス
などにより補強されている。半導体チップキャリアーなどとして用いられる小型
の回路パネルはセラミックやシリコンなどから形成されている。
最近高密度でしかも複雑な接続を有した回路パネル構造への要求が高まってい
る。特にチップキャリアーやハイブリッド回路の分野でこの要求が高いが、その
他の分野でもそのような性能が広く要求されている。このような要求に応えるに
は多層回路パネル構造が適している。
しかしに多層回路パネル構造の製造にはいくつかの問題点がある。多層パネル
は一般に適宜な電導体を載設した個々の両面回路パネルを用いて構成される。爾
後そのようなパネルを互いに積層して、隣接するパネル間には「プリプレグ」と
呼ばれる未硬化または硬化済みの誘電性材料を介在させる。隣接するパネル間に
電導性の地面(アース)が必要な場合には、2個のプリプレグ間にフォイルを介
在させている。このフォイルとプリプレグとは隣接するパネル間で積層されてい
る。そのような積層物は通常加圧下で加熱硬化されて単一構造体にされる。硬化
後に異なるボード間で接続が必要となる部位に孔が空けられる。爾後これらの孔
には内部を、典型的にはメッキなどの方法で、電気的に導性の材料で被覆または
充填する。
しかし高縦横比または深さ/直径比で穿孔することは非常に困難である。穿孔
のために使用するドリル種々の層を貫通する際に直線経路から偏位し易く、これ
が原因で孔の位置が不正確となる。加えて積層中の異なるボードには常にが位置
ずれがある。各パネルの各孔の予定位置の周囲には誤差許容域を設けて、このよ
うな原因を補償する必要がある。小型のドリルは損傷し易く、孔寸法の下限には
制約がある。その他にも高縦横比の孔に導性の材料を沈在させるのは非常に困難
である。
これら全ての理由から上記のような方法により製造されるユニットに用いられ
る孔は比較的大きくなければならず、この結果ユニット中に占める空間が必然的
に大きくなる。加えてこれらの孔は必ず積層の最上部または最下部から延在して
いる。したがって最上または最下層においては接続が必要でない場合でも、中間
層における接続のためにこれらの層を貫通する孔のための空間を確保する必要が
ある。この結果パネル上で利用できる空間のうちかなりの量が孔のために割り当
てられることとなり、しかも孔の周囲には許容域を確保しなければならない。
加えてそのように穿孔された孔に導性材料を沈在させるこ
とにより形成される電気的な接続は非常に弱く使用中に発生する応力、例えば誘
電性および導性材料の異なる熱膨脹により生じる応力などにより損傷され易いの
である。上記のような穿孔方法および積層体の一般的な性質については、例えば
Doherty Jr.のアメリカ特許第3,793,469号やGuarra
ciniのアメリカ特許第3,316,618号などに記載されているが、その
他にも種々の方法が試みられてきた。
Parks他のアメリカ特許第3,541,222号、Crepeauのアメ
リカ特許第4,249,032号、Luttmerのアメリカ特許第3,795
,037号、Davies他のアメリカ特許第3,862,790号およびZi
fcakのアメリカ特許第4,793,814号などは全て、誘電性シート上に
金属などの導性構成要素が互いに比較的近接した位置で配置されしかも誘電性シ
ートを貫通して導性の構成要素が両方向に突出した構造物、に関するものである
。このようなシートは隣接する回路ボード間に介装され、回路ボードは挟持また
は締結されて、回路シートの隣接する面上の導性構成要素と複合シートの構成要
素との機械的な相互係合を実現している。
このような構造のそれぞれにあって、導性構成要素、複合シートまたは双方は
可撓性または延展性を有していて、複合シートの導性構成要素と回路ボード上の
電導体とが近接係合できるようになっている。これによれば穿孔なしに相互接続
が構成されているが、この手法にも重大な欠点がある。例え
ばユニットを保持するために外部的な機械的な要素を必要とし、信頼度も限られ
たものである。
Beckのアメリカ特許第3,616,532号およびDube他のアメリカ
特許第3,509,270号に記載された方法においては、可溶性の熔接材で被
覆した小型のコイルバネが絶縁ボードに載設されており、この絶縁ボードをプリ
ント回路層間に積層してある。このユニットを加熱して熔接材を溶かすことによ
りバネを自由に伸展させて、隣接するボードの電導体と係合させ、これによりバ
ネと熔接材とが協働して隣接する回路ボード間の相互接続を構成するのである。
Dery他によるアメリカ特許第4,729,809号に記載されている方法
にあっては、異方性導性を有した接着材料を相対するサブ積層体間に配置してい
る。この接着材組成は隣接する層上の電導体間の比較的小さな空間を横切っての
充分な電導性を有したものであって、その間に電気的な接続を構成するものであ
る。しかし同じ面上の隣接する電導体間の比較的大きな空間を横切っての電導性
は低いものであって、同一の面内では不必要な接続は生じないようになっている
。
Boggs他のアメリカ特許第4,935,584号に記載された提案におい
ては、複数のサブ積層体またはシートが用いられており、それぞれがその上に電
導体を具え、さらに透孔を有している。これらのシートは互いに積層されて、い
くつかの透孔は互いに合心状となり、導性材料がこの透孔に導入されて垂直方向
に延在してユニットの各段階間の電導体を構成している。
Lemoineのアメリカ特許第4,024,629号には、セラミック材料
から形成される型式の多層ユニットにおけると同様な提案がなされている。Ph
oohofskyのアメリカ特許第3,214,827号およびParksのア
メリカ特許第3,775,844号にも複数回路層のユニットが記載されている
。
Pryor他のアメリカ特許第4,712,161号の多層セラミック本体回
路ユニットにあっては各構成要素の両面に銅電導体が施され、かつ相対する面間
に延在する熔接材または剛性ワイヤーを具えた垂直接続構造が用いられている。
電導体を載設した構成要素と垂直接続構造とは互いに積層されており、垂直接続
構造中において電導体が垂直接続により係合されている。そのような構造のそれ
ぞれはその主面上に可溶性のガラス層を有している。これらの構造は積層後加熱
加圧されて、当接する構造の面上の可溶性ガラスは、他の面間に介装された可溶
性ガラスとともに、溶けて全ユニットを一体化して単一の多層装置にする。
Jennotte他のアメリカ特許第3,829,601号にも他の多層構造
が提案されている。
Berger他のアメリカ特許第40788,766号には、中空の小孔状の
中継構造を具えた電導体載設可流性層体が開示されており、各構造は周辺から垂
直に突出するリムを有している。各中継構造は導性の接合材の薄い層を有してい
る。この多層構造を製造するには、誘電性の接合フィルムを回路載設ラミナ間に
介装する。この誘電性フィルムは隣接す
る回路載設ラミナ中の小孔状構造に対応する部位に孔を有している。加熱加圧下
でユニットが強制的に一体とされるときに、小孔状構造の垂直リムは互いに支え
合う状態となる。当接する小孔のリム上の導性接合材の層は当接する小孔状構造
間の接合部を構成すると言われている。誘電性の接合層は極めて薄いものでなけ
ればならず、相互接続を要求される特定の部位に孔を具えていなければならない
。さらに平坦度または平行度からの偏位、ラミナ間のずれ、ラミナと誘電性接合
フィルムとのずれなどの許容度は限定されている。加えて、当接小孔リム間には
面または点接合だけが形成されるので、垂直接合の強度が制約される。
Ryanのアメリカ特許第3,606,677号には多層回路ボードを製造す
る技術が開示されている。この製法にあっては、層間に粘度と流体特性とを調整
した接着剤が介装されており、層中の孔を通って接着剤が浸透するのを防止して
いる。
Abolafia他によるアメリカと特許第3,795,047号に1開示さ
れた回路載設積層体は、垂直接続の形状に対応する形状のエポキシ被覆を有して
いる。導性の球状粒子がこのエポキシ上に施されて保持され、多層構造が相互に
押圧されたときに相対する層との接合部を形成する。
Reidのアメリカ特許第4,216,350号およびGrabbeのアメリ
カ特許第4,642,889号には、多数の透通孔を具えたシート状の介装材が
開示されている。ワイヤーなどの追加的な導性材も一緒にまたはなしに、これら
の孔には熔接材が完全にまたは部分的に充填される。爾後介装材は接続されるべ
き回路間に挿入され加熱されて、複数涸の熔接接合点が同時に形成される。
Boher他のアメリカ特許第3,077,511号には、プリンと可流性の
多数の層を接続するのに同様な手法が紹介されている。この場合熔接材を載設し
た介装材は誘電性のフィルムを含んでおり、このフィルムは熔接材が溶けた後で
もその所定の位置に残っているのである。
多層電気回路を製造するための以上述べたような全ての努力にも拘わらず、回
路、材料および構成要素などにおいてまだまだ改善すべき点がある。発明の要旨
この発明の目的のひとつは多層回路ユニットの製造方法を提供することにある
。該方法にあっては、複数個の回路パネルを用い、各回路パネルには1個の以上
の電気的名電導体を設けるとともに、少なくとも1個の主面上の所定の接続位置
には電気的に導性の材料を設けてある。さらに1個以上のシート状の介装材を用
い、各介装材は両主面上に所定の接続位置を有しており、相対する面上の接続位
置には電気的に導性の構成要素が設けられている。介装材はその主面上に、接続
部位を除いて、可流性の誘電性材料を具えている。回路パネル上、介装材上また
は両者上の電気的に導性の材料のうち少なくともあるものは可流性を有している
。
この方法の場合望ましくは回路パネルと介装材とを上下に
積層するステップを含んでおり、これにより各介装材は2個の回路パネル間に挿
入される。介装材と回路パネルの主面は互いに相対するとともに、両者上の接続
部位は合心する。
また最も望ましくはこの方法は、可流性の誘電性材料を流化させて回路の主面
に適合させるステップを含んでいる。この可流性導性材料は流化して回路パネル
上および介装材上の電導体と会合して、各接続部位において隣接する回路パネル
間に延在する電導体となるのが望ましい。積層回路パネルと介装材を加熱加圧す
る際に、可流性の誘電性材料と可流性導性材料とが同時に単一ステップで流化す
るのが最も望ましい。
介装材上の可流性誘電性材料は回路パネルの主面上に不規則的に充填される。
特に回路パネルが主面上に沿って延在する電導体を有しているときには、パネル
面上に隆起した条体となって現われる。可流性誘電性材料はこれらの条体の間の
空間を満たし、製造後各条体は固体状の誘電性材料により完全に囲まれた状態と
なる。これにより回路パネル上の電導体や懸濁などの大気効果から保護されるこ
とになり、好ましくない電気的な影響や電導体近くの気泡または空気ポケットな
どに起因する構造的な問題も回避される。
介装材に載設されている電導性構成要素は隣接する回路パネル間尾接続の一部
をなすものである。誘電性材料の流化前に、各介装材の電導性構成要素は各接続
部位において隣接する回路パネルの電導体と当接または並設状態にされるのが最
も望ましい。隣接する回路ボード間に電導性の通路を形成するために介装材上の
電導体を用いると、介装材としてかなり
厚さのあるものを用いることができる。
各介装材はシート状の内部構成要素とそのような内部構成要素の相対する面上
に誘電性材料とを有しているのが最も望ましい。内部構成要素はプロセスを通し
て寸法的に安定であって、回路パネルの面に平行な方向における好ましくない寸
法的な変化に対して介装材を補強するのが望ましい。
内部構成要素は電導性構造を含んでいてもよく、これが最終製品においてアー
スなどの電位面を形成する。各介装材の内部構成要素は多孔性構造を含んでいて
もよく、誘電性材料が流体状であるときにはこれにより可流性の誘電性材料が多
孔性構造の内部に押し入れられる。すなわち多孔性構造は過剰な可流性誘電性材
料を吸収する。以下に詳記するように、これにより介装材が不均一な回路パネル
の厚さと回路パネルの異なる面上の隆起した電導性条体の数の変動を補償するの
である。
この発明の他の技術思想によれば、介装材と回路バネルとは、介装材が隣接す
る1対の回路パネル間に挿入されるようにして、積層される。ここで介装材と回
路パネルの主面とは互いに相対面した状態となる。積層ステップにおいては、各
介装材面の接続部位を対面する回路パネル上の接続部位と合心させる。各接触部
位のセットは2個の回路パネル上とその間に挿入された介装材の両面上とに接続
部位を有している。すなわち各合心された接続部位は介装材上の電導性構成要素
の電導性材料と隣接する回路パネルのそれぞれの1個の接続部位の電導性材料と
を有していることになる。各合心された
接続部位中の電導性材料の少なくとも一部は可流性である。
この方法の場合には、可流性の電導性材料を硫化させて、各合心された接続部
位中の電導性材料を隣接する回路パネル間に延在する連続的な電導体とするのが
望ましい。さらに合心された接続部位における過剰の電導性材料を捕捉して、少
なくとも1個の回路パネルまたは介装材中の貯留場所に入れるようにするのが好
ましい。各接続部位セット毎に別設の貯留場所を用意してもよい。
また一部の積層された構成要素(回路パネルおよび介装材)には接続部位にお
いて主面から内部に至る中空筒状の通路を設けて、各通路内に電導性材料を沈在
させてもよい。他の相対する構成要素は接続部位において露出する可流性電導性
材料を有しているのが望ましい。通路内の空間過剰な可流性電導性材料の貯留場
所として機能する。さらに上記の通路は回路パネル内に形成するのが特に望まし
く通路内に延在する電導性材料は通路を被覆する中空筒状の金属シェルとするの
がよい。
少なくともこれらの部位の一部において、通路とその中に設けられた電導性材
料とは回路パネル全体を透通するように構成するのが望ましく、その結果通路内
の電導性材料は回路パネルの両面上の電導体を接続する。通路が回路パネル内に
形成されている場合には、介装材に両主面上の接続部位間に延在する孔を形成す
るとよい。そのような各孔には回路電導性材料の単一体の形の電導性構成要素を
沈在させる。組立て工程においては、そのような各単一体の電導性材料は回路パ
ネル両主面に形成された孔中に流れ込んで、通路中の電導性材料を単一な電導体
に結合する。
接続部位における可流性電導性材料は過剰に供給することができ、過剰分は貯
留場所により収容できる。したがって、回路パネルが正確な平坦性から偏位して
いる場合でも、可流性電導性材料が回路パネル間に確実な接続を与えるのである
。また、異なる回路パネル矢介装材上の接続部位間における合心が多少偏位して
も、可流性電導性材料は低抵抗の確実な接続を構成することができるのである。
なお上記した2通りの方法を組み合わせると最も望ましい結果が得られる。
この発明のさらに他の技術的思想によれば、電気回路ユニットのための接続お
よび接合介装材を与えることができる。これらの介装材はシート状または平坦状
の本体を有しており、該本体は1対の相対面する主面と両主面上に接続部位を有
している。本体を透通して相対する主面上の接続部位間には電導性構成要素が延
在している。本体には接続部位を除いて主面の全体に可流性誘電性材料が分散さ
れている。この誘電性材料は接続部位を除いて各主面を覆う層の形で設けてもよ
い。本体の主面間には内部構成要素が設けられている。この内部構成要素として
は、可流性誘電性材料が流体状であるときに.可流性誘電性材料を収容する考案
を有した、シート状の電導性電位面要素や多孔性要素が用いられる。
ここに用いられる可流性誘電性材料としては、熱硬化性高分子、熱可塑性高分
子、非反応または一部反応高分子、プリカーサー(PRECUSOR)またはこれらの組
合せなどが挙げられ
る。また接着性材料であることが望ましい。介装材を透通して延在する電導性構
成要素は介装材の主面に露出した可流性電導体を含んでいることが望ましい。こ
の可流性電導体は熔接材などの全金属性材料であっても、非金属製材料を含有す
るものであってもよい。この介装材はラミネーション手法によった前記の方法に
おいても利用することができる。
この発明のさらに他の技術思想によれば、多層回路ユニットを製造することが
できる。この製造方法においては、複数の回路パネルを用い、第1の回路パネル
は互いに逆方向を指向する上下の主面を有した誘電性の本体を含んでいる。この
第1の回路パネルはその上側の主面上の第1のパターン位置に接点を、下側の主
面上には端末を、また端末に接続された透通電導体を有している。これらの透通
電導体はパネルの上側主面に延在している。この方法で用いられる複数の回路パ
ネルは第2の回路パネルを含んでおり、この第2の回路パネルは下側面を具えた
誘電性の本体を有している。またパネルの下側面上の第1のパターンの位置に端
末を有している。これらの回路パネルを製造するに際しては、パネルの上側面を
選択的に処理することにより第2の回路パネルを顧客別特殊仕様化して、第1の
回路の透通電導体のうちいくつかがそのようなパネルの接点に接続されるように
する。
さらに望ましくは、この方法は第1と第2の回路パネルを上下に積層するステ
ップを含んでおり、第1のインターフェース内において、第1の回路パネルの上
面が第2の回路パネルの下面に対面するようになっている。また対面する面上の
第1のパターン互いに合致するようにしてある。したがって、第1のパネルの接
点は合致したパターンの位置の一部、典型的には全てにおいて第2のパネルの端
末と合心状態となる。
この方法はさらに少なくとも上記の第1の第1のインターフェースにおいて、
合心した接点の全てを非選択的に接続するステップを含んでいる。すなわち、第
1のパネルの接点が第2のパネルの端末と合心しているところならどこにおいて
も、接点と端末とは互いに電気的に接続されるように、接続ステップを実施する
のである。第1のパネルの上面上の接点に接続された第1のパネルの透通電導体
は第2のパネルの下面上の端末に電気的に接続されるのである。しかし顧客別特
殊仕様化された第1の回路パネル上の透通電導体の全てがパネルの端末に接続さ
れる訳ではないから、第1の回路パネル上の透通電導体の一部は第2のパネル上
の端末に接続されるのである。
第2の回路パネルの誘電性本体はシート状または板状であるのか好ましく、下
面と反対方向でしかも平行な上面を有している。第2の回路パネル透通電導体を
有しており、これがパネル下面上の全または少なくとも一部の端末と電気的に接
続されている。これらの透通電導体は第2の回路パネルの上面まで延在している
。
かくして第1の回路パネル上の接点ひいては第2の回路パネルの下面上の端末
に接続されている第1の回路パネルの透通電導体は第2の回路パネルの透通電導
体と接続されて、2個のパネルを透通して延在する連続的な電導体を一体構成す
るのである。そのような電導体は一般に「垂直」または「Z方向」電導体と呼ば
れている。
第1の回路パネルの特定の透通電導体が第2の回路パネルの透通電導体と接続
されているか否かは第1の回路パネルの透通電導体が第一の回路パネル上の接点
のどれかに接続されているか否かによって左右される。すなわち換言すれば、第
1の回路パネルに施された選択的な処理によって決まってくるのである。すなわ
ちこの発明の方法においては、回路パネル上面の選択処理により垂直方向の相互
接続を制御しようとするものである。
回路パネルの露出された主面を選択処理する技術にはかなり進歩したものがあ
る。この技術は大量生産にも短時間小量顧客別個別生産にも応用できるものであ
る。
例えば、この選択的処理としては写真エッチング、選択的電気メッキおよびレ
ーザー削摩などが挙げられる。透通電導体をパネルの上面、下面または両面上に
延在する長い表面電導体に接続するには同じ選択処理ステップを用いることがで
きる。この選択処理は表面電導体の形成にも用いることができるのである。
そのような回路パネルを製造するには、回路パネルプリカーサーを用い、それ
ぞれに内部透通電導体を形成し上面と下面とに電導性材料からなる層を形成する
。このようなプリカーサーを得るには、貯蔵してある材料の上下面に簡単な処理
を施して顧客仕様特殊化すればよい。特定の部位のみに透通電導体を具えた顧客
仕様特殊化された個々の回路パネルを製
造するには、なんら特別の道具や準備がいる訳ではないのである。
選択処理に際しては電導性の層上に抵抗パターンを形成することもあり、爾後
該層をエッチングまたはメッキ溶液などの1通り以上の処理媒体により処理して
もよい。このような処理の後では電導体は抵抗パターンにより覆われていない区
域にのみ残留するのである。
第1のパネル上の接点を第2のパネル上の端末に非選択的に接続するに際して
は、しかるべき重の可流性電導性材料を有した介装材をパネル間のインターフェ
ースに設け、上記の第1のパターンの全ての部位にその量が行き渡るようにする
とよい。これにより各介装材の可流性電導性材料はついで可流性の状態とされ、
これにより第1のパネルの各接点とこれと合心している第2のパネルの端末とを
溶かして電導性の一体構造とする。
第1と第2のパネルの誘電性本体を互いに接合させるのが最も望ましい。この
介装材と接合技術の利用もこの発明の一環をなすものである。介装材が含有する
可流性誘電性材料は、第1と第2のパネルの相対する面を互いに接合するととも
に、可流性の電導性材料が設けられている第1のパターンの部位を除いて両面を
互いに電気的に絶縁するのである。
この発明の利点のひとつを挙げるならば、介装材を顧客別特別仕様とする必要
がないということである。すなわち、第1のパターンの部位に可流性電導性材料
を具えた標準品でよいということである。第1のパネルの1個の透通電導体が第
1パターンの特定の部位に位置する接点に接続されていれば、可流性電導性材料
を介してその電導体は第2のパネルのいずれかの端末に接続されるのである。か
くして第1のパネルの透通電導体は第2のパネルの透通電導体に接続されるので
ある。第1のパネルの1個の透通電導体が第1パターンの特定の部位に位置する
接点に接続されてなければ、可流性電導性材料が存在しても、第1のパネルの透
通電導体を第2のパネルの端末または透通電導体に接続はしないのである。第1
のパネルの第1の面または上面に施す選択的処理により垂直または「Z方向」接
続は左右されるのであるから、介装材を顧客別特殊仕様化する必要もなければ、
垂直接続が必要とされる部位においてのみ電導性材料をパネル間に設ける必要も
ないのである。
したがってこの発明のこの実施態様によれば、多層回路パネルユニットを顧客
別特殊仕様化することが自由にできるのである。またこの方法は2〜3個のパネ
ルについて用いることができる。したがって第2のパネルはその上面上に接点を
有することができ、第2の回路パネルの少なくとも一部の(しかし好ましくは全
部ではない)電導体はそのパネルの上面上の接点に電気的に接続されるのである
。かくして第2のパネルの上面は上記した第1のパネルの場合と実質的に同様に
選択処理され得るのである。
この発明の方法にあってはさらに第3の回路パネルを用いて、その誘電性の本
体には下面を具え、好ましくはこれと平行な上面も具えるようにする。第3のパ
ネルはその下面上に
端末を有している。第2のパネルの上面上の接点と第3のパネルの下面上の端末
とは第2のパターン内に設けるのが望ましい。第3のパネルは第2のパネル上に
重ねて、第2のインターフェースにおいて第3のパネルの下面が第2のパネルの
上面に対面するようにする。ここで第2のパターンは互いに合心するようにする
。 かくして第2のパネルの上面上の接点と第3のパネルの下面上の端末とは、
互いに合心する。この第2のインターフェースにおいてかく合心した接点と端末
とは非選択的に接続されている。この非選択的接続ステップは上記したように介
装材を含むものであるが、第2のインターフェースにおいて用いられる介装材は
第2のパターンの部位に電導性材料を有しているのである。第3のパネルJは上
面と、第3のパネルの下面上の端末から該上面まで延在する透通電導体とを、具
えているのが望ましい。
第1〜3パネルのそれぞれの透通電導体はそれぞれのパネルの上下面間を実質
的に垂直に延在している。この積層ステップに際しては、第1と第3のパネルの
透通電導体が互いに合心するようにする。例えば各パネルの端末は、透通電導体
がパネル中に延在する通路とともに端末を形成する下端とを有しているようなパ
ネル中の透通電導体の下端により、画定するようにしてもよい。この場合第1と
第3のパネルの透通電導体は第2のパターンの部位に配置され、第2のパネルの
透通電導体は第1のパターンの部位に配置されるようにしてもよい。かくしてユ
ニットは種々のパネルをジグザグ状に延在する複合垂直電導体を有することにな
るのである。
各パネルはその上下面の間に例えばアース要素などのようなシート状の電導性
の内部構成要素を有している。また各パネルは透通電導体から離れた部位におい
て該内部構成要素から上面または下面に向けて突出した隆起を有している。
選択処理においては、透通電導体または表面電導体の全てではないが一部をそ
のような隆起に接続させる。これにより透通電導体および/または表面電導体の
全てではないが一部がシート状の内部構成要素に接続される。いずれの電導体が
内部構成要素またはアース要素に接続されるかは全く自由であるが、これには選
択処理に顧客別特殊仕様化を含ませる必要がある。
この発明のさらに他の技術思想によれば、さらに他のタイプの多層回路ユニッ
トを製造することができる。この回路ユニットは上記したような回路パネルを複
数個含んでなるものである。すなわち第1のセットのパネルを少なくとも1涸と
第2のセットのパネルを少なくとも有するものである。各パネルは上下面を具え
た誘電性の本体と複数の透通電導体とを有している。各パネルHはまた下面に端
末を有しており、各端末は透通電導体に接続されている。各パネルの上面にはさ
らに接点が設けられている。
各パネルの上面上の少なくとも一部の接点はそのパネルの透通電導体に接続さ
れている。第1のセットの各パネルは第1のパターンの少なくとも一部に接点を
、第2のパターンの全ての部位に端末を、それぞれ有している。第2のセットの
パネルは逆の構成であって、第2のパターンの少なくとも一
部に接点を、第1のパターンの全ての部位に端末を、それぞれ有している。これ
らのパネルはそれぞれの上下面を相対して、第1のセットのパネルと第2のセッ
トのパネルとが交互になって相互間にインターフェースを画定するように、積層
される。
異なるパネルの第1のパターンは互いに合心し、異なるパネルの第2のパター
ンもまた互いに合心する。かくして各インターフェースにおいて、各パネルの接
点は他のパネルの端末と合心する。全ての合心した接点と端末とは互いに接続さ
れるのが望ましく、その場合には各パネルの少なくとも一部の透通電導体はそれ
らの接点と端末とを介して他のパネルの透通電導体にリンクされて、複数のパネ
ルを透通延在する複合垂直またはZ方向電導体を構成する。少なくとも一部のパ
ネルは、その透通電導体の一部がパネルの接点に接続され、これによりそのパネ
ルにおける透通電導体の一部は積層中の次高のパネルの透通電導体に接続される
のである。
パネルは上下面に沿って延在する長い表面電導体を具えているのが最も望まし
く、この場合各インターフェースには絶縁層が介在して、隣接するパネル上の長
い電導体を互いに隔離する。この長い表面電導体はパネルの面に沿って互いに直
交する第1と第2の方向に延在するのが望ましい。各パネルの上面上の長い電導
体は第1の方向に延在し、下面上の長い電導体は第2の方向に延在するのが、最
も望ましい。
接点と端末のパターンは行列状の格子であるのが望ましく、この場合列は第1
の方向に対して平行に、行は第2の方向に
対して平行になるのが望ましい。かくすることにより、接点と端末の行列はパネ
ルの表面上の長い電導体と平行に延在することになる。
異なるパネル中の透通電導体は各パネルの端末から垂直上方に延在するのが好
ましく、これにより透通電導体は行列状の第1と第2のバターン内に配置される
ことになる。第1と第2のパターンとは互いに折り返し状であるが、互いに第1
と第2の方向の一方に互い違い状であるのが最も望ましい。
この発明のさらに他の技術思想によれば、回路パネルプリカーサーを製造する
ことができる。この方法にあっては、第1の誘電性シート上に第1の電導性材料
を施し、誘電性シート上の離間した部位に電導性材料のアイランドを形成する。
第1の電導性材料を施すに際しては、電導性材料の連続層を形成するようにして
、この層を透通して開口を延在せしめ、電導性材料のアイランドはそのような開
口中に配置するのが最も望ましい。
さらにこの方法においては、第2の誘電性材料を第1の電導性材料上に施して
第2の誘電性シートを形成して、2個の誘電性シート間に第1の電導性材料が配
置された積層体を得る。第1の電導性材料から離れた側のシートの表面は積層体
の上下面をなすものである。2個の誘電性材料は協働して電導性材料の各アイラ
ンドを取り囲み、各アイランドを第1の電導性材料の残余の部分から絶縁する。
さらに好ましくは、各誘電性のシートに孔を形成して電導性材料のアイランド
と合心させ、孔を通して各アイランドが
積層体の上下面に露出するようにする。誘電性シート中の孔の形成には、誘電性
シートが電導性のアイランドにより積層された後に誘電性シートに輻射エネルギ
ーを照射する。
仲介電導性材料を誘電性シート中の孔中に沈在させて、積層体の上下面間に延
在する透通電導体を形成してもよい。この仲介材料は電導性材料のアイランドと
会合して、各透通電導体が電導体の一部としてそのようなアイランドを1個含む
ようにしてもよい。電導性材料が孔を具えた連続的な層として存在する場所では
、透通電導体は連続層中の開口を通って延在する。
プリカーサーには電導性の表面材を設けて、表面材が透通電導体に接続される
ようにしてもよい。仲介材料と表面材とはともに同時に施してもよく、これには
例えば積層体を孔とともにメッキ液に浸漬したりスパッタリングしたりすればよ
い。
この発明のさらに他の技術思想によれば、パネルプリカーサーを製造すること
ができる。このプリカーサーは上記したような誘電性シートと電導性アイランド
とを有している。シートの誘電性材料は互いに会合して各アイランドを取り囲み
、プリカーサーの上下面を構成する。プリカーサーは各誘電性層中に孔を有する
のが望ましく、仲介電導性材料はそのような孔中を上下面からアイランドまで延
在して、仲介材料とアイランドとが複合透通電導体を形成する。仲介材料は典型
的には中空の筒状で誘電性層の孔中を延在している。
プリカーサーにはさらにその上下面に表面電導性材料を設
けるのが望ましく、これが仲介材料に接続される。仲介材料には金のような貴金
属を含有させ、電導性表面材には貴金属部分と塩基性金属部分とを含ませるのが
望ましい。貴金属部分は透通電導体を取り囲む上下面の端末形成区域およびこれ
から隔離された接点区域に露出させるとよい。
このプリカーサーは上記のような方法で製造され、かつ上記したような多層回
路構造を製造するのに利用される。例えば異なる回路パネルを形成するには、こ
のようなブリカーサーの上下面をエッチングすればよい。プリカーサに含まれて
いる特殊な仲介構造は顕著な利点を与えるものである。電導性材料のアイランド
は誘電性材料を補強し、かつ孔が歪むのを防止する。加えて電導性のアイランド
は透通電導体の垂直中間点(プリカーサーの上下面の間の透通電導体の中間点近
く)の近くの各透通電導体中に追加の電導性材料を与えるのである。電導性のア
イランドはかくして、仲介材料を沈在させ難い部位において、透通電導体を補強
するのである。以下添付の図面によりさらに説明する。図面の説明
第1図はこの発明の方法の一ステップにおける構成要素の状態を示す説明斜視
図であり、
第2図は第1図中線2−2に沿ってとった断面図であり、
第3図は後のステップにおける同じ構成要素の状態を示す断面図であり、
第4、5図は第1〜3図に示す構造の一部を示す拡大断面
図であり、
第6図はこの発明の他の実施態様における構成要素の状態を示す断面図であり
、
第7図はこの発明による製造工程の後のステップにおける構成要素の状態を示
す断面図であり、
第8図はこの発明のさらに他の実施態様における構成要素の状態を示す断面図
であり、
第9、10図はこの発明のさらに他の実施態様における構成要素の状態を示す
断面図であり、
第11、12図はこの発明のさらに他の実施態様における構成要素の状態を示
す断面図であり、
第13、14図はこの発明による製造工程の後のステップにおける構成要素の
状態を示す斜視図であり、
第15図は第13、14図に示す製造工程のさらに後のステップにおける構成
要素の状態を示す断面図であり、
第16図は該製造工程のさらに後のステップにおける構成要素の状態を示す斜
視図であり、
第17図は第16図中線17−17に沿ってとった断面図であり、
第18図は第16図に示す工程のさらに後のステップを示す斜視図であり、
第19図は第18図中線19−19に沿ってとった断面図であり、
第20〜22図はこの発明のさらに他の製造方法における構成要素の状態を示
す斜視図であり、
第23図は第20〜22図に示す構成要素を組み立てた状態の一例を示す断面
図であり、
第24図は第20〜22において得られる構成要素を組み立てた状態の他の例
をしめす一部削除斜視図であり、
第25、26図は第24と同様のものに一部変更を加えた場合を示す斜視図で
あり、
第27〜30図はこの発明のさらに 他の実施態様を示す斜視図である。最適の実施態様−積層技術
この発明の多層回路ユニット製造方法の一実施態様においては、複数個の回路
パネル10と介装材12とが用いられている。各回路パネル10は相反する側の
主面16、18を具えた本体14を有しており、これらの主面の面積はこれら主
面を連結する端面20の面積より実質的に大である。なおこの明細書においてい
う「薄層体(LAMELLAR)]とは一般にシート状または板状の対象物を指すもので
ある。
第1〜3図に示す実施態様において、各回路パネルの本体14は薄層体であっ
てかつ実質的に平坦であり、その主面16、18も面状でかつ互いに並行である
。各回路パネルには第1または上面上に電導体22が、またその第2または下面
上には電導体24が設けられている。第2図に明示するように、電導体22は極
薄であって、その誘電性の本体14と反する側の面は本体14の主面16の他の
部分より突出している。すなわち電導休22は主面16(上面)上にパターン
またはアイランドを画定しており、電導体間には凹部23が存在する。同様に電
導体24も主面18(下面)上にパターンまたはアイランドを画定しており、電
導体24間には凹部25が存在している。
各回路パネルはまたパネル中に延在する通路26を有しており、主面16、1
8上の接続部位56、58を連結している。図示のように通路26は各回路パネ
ルを完全に貫通している。各通路26には電導性材料28が沈在して、通路の内
壁を被覆して通路全長に亘って延在している。各回路パネルの一部の通路26内
の電導性材料28は上面上の電導体22を下面上の電導体24に接続している。
回路パネル10の一部または全部1は両主面16、18から離れた位置におい
て、1個以上のシート状の電導性の電位面要素30を本体14中に有している。
各電位面要素30は通路26内を延在する電導性材料28に接続され、ひいては
回路パネル上の電導体22、24の1個以上に接続されている。そのような意図
された接続は別として、電位面要素30は回路パネルの他の電導性の構成要素か
らは絶縁されている。
回路パネル1本体14にはさらに通常回路の形成に使用される回路構成材料が
含まれている。したがって誘電性の本体14は熱硬化性、熱可塑性または反応硬
化性高分子またはそれらの組合せなどの高分子材料から形成されている。特にエ
ポキシ、フェノール類、エラストマー、液晶高分子、ケトン、サルトン、ポリア
ミド、エポキシ変態ポリアミド、フロリネート高分子およびそれらの組合せなど
が一般に用いられる。
誘電性の本体14には補強材を含有してもよく、例えばガラス、セラミック、
アラミドその他繊維、粒子または中空球体などの高弾性モジュラス材料などが含
まれる。繊維性の補強材は本体を形成する誘電性材料中に拡散させてもよく、シ
ート状、ニット状または織物状で含ませてもよい。
誘電性の本体14は無機材料から形成してもよく、ガラス、セラミック、ガラ
ス−セラミック材料およびシリコンなどが用いられる。
電導体、通路内の電導性材料および電位面要素などに用いられる電導性材料と
しては金属性電導性材料、例えば銅、銅合金、アルミニウム、タングステン、モ
リブデン、インバーなどのニッケル−鉄合金、金そのたの貴金属、またはそれら
の組合せや合金などが挙げられる。電導性材料は互いにメッキした層状の構造(
図示せず)で与えてもよい。これに代えてまたは加えて、回路パネルの電導性の
部分には本質的に電導性の高分子または非電導性材料(非電導性高分子など)と
電導性高分子粒子(高分子中に微細金属粒子を拡散させたもの)との混合物を含
ませてもよい。
電導体22,24の回路パネル上における配置および各パネルの相対する側の
電導体間の電気的接続のパターンは最終製品中に組み込まれる回路による必要の
いかんいよって左右される。通常同一のユニット中において用いられパネルが異
なれば電導体のパターンも異なってくる。通常パネルの一方の面上の電導体22
は主として一方を指向し、パネルの反対面上の電導体24はこれと直交する方向
を指向する。回路パ
ネルにはその他にも、種々の電気要素を接続するための諸構造(図示せず)が設
けられている。
ユニットに用いられる各介装材12は薄層体32を有しており、この薄層体は
本体14の端面より面積の大きい第1と第2の主面34、36を具えている。こ
れらの薄層体は実質的に平坦でシート状の構造である。各薄層体32にはその第
1の主面34上に可流性の誘電性材料からなる第1の層38が、また第2の主面
36上に可流性の誘電性材料からなる第2の層40が。それぞれ設けられている
。ここでいう「可流性」とは少なくともある種の条件下においては材料が流化で
きることをいう。
可流性材料は室温で流体または流体状である必要はない。また可流性材料は永
久に流体である必要はなく、つぎに記載する工程中の一部において流体であれば
足りるのである。これらの層に用いられる可流性材料は製造工程中流化した後に
固化または「硬化」されるものである。可流性材料には1種以上の高分子が含ま
れ、その全てまたは一部は有機高分子である。その例としては、非硬化または部
分硬化反応硬化高分子プリカーサー(例えば通常「B−段階」エポキシと呼ばれ
る部分硬化エポキシ樹脂)が挙げられる。その他にも非硬化または部分硬化熱硬
化性高分子および熱可塑性高分子が用いられる。
可流性材料は接着性材料てあってもよく、硬化性接着剤または高温溶化接着剤
などを一成分として含むものであってもよい。すなわち層38、40中の誘電性
可流性材料は、該材
料が最終的には回路パネルの表面上に設けられた誘電性に接着するように、選択
される。このような接着は、流化時に誘電性可流性材料が回路パネルの材料と接
触した際、またはそのような接触後可流性が硬化する際に、起きるものである。
非硬化または部分硬化エポキシなどの反応性硬化高分子は本質的に接着性である
。また多くの熱可塑性材料も、軟化または粘液状であれば、接触時に相互に接着
する。
誘電性可流性材料は気泡を有しないことが必要であり、かつ揮発性材料を実質
的に含まないことが要求される。この明細書において「揮発性材料を含実質的に
まない」とは、可流性材料中に揮発性材料があったとしても、材料を流体状にし
て硬化させるに必要な温度(約125mmHgの絶対圧力条件下で)において該
材料が気泡を形成しないということを意味するものである。可流性材料の露出表
面に気泡または揮発性材料が存在すると、気泡を生じることなしに積層工程の前
期において消滅することは期待できないのである。
各介装材12の薄層体32は寸法的に安定なのシート状内部構成要素42を有
している。この内部Y要素2は種面34、36から離れた位置において薄層体3
2中に設けられており、これらの面に対して平行に延在するものである。ここで
「寸法的に安定」とは構成要素の主面と平行な方向に 寸法安定性を有している
ことをいう。すなわち内部構成要素42は薄層体32の主面32、34に平行な
方向の変形に対して抵抗性を有している。しかしこの内部構成要素42は可撓性
であって、主面と直交する方向については容易に曲げることがで
きる。
内部構成要素42は比較的高弾性係数の誘電性材料シートから形成されている
。通常内部構成要素42を形成する材料の弾性 係数は可流性誘電性材料のそれ
よりも高い。内部構成要素に用いる高弾性係数材料としては、ポリアミド、エポ
キシ、結晶高分子および液晶高分子などが挙げられる。内部構成要素42それ自
体は繊維またはフィラメントなどの補強材料を分散または織布状で含んでいても
よい。例えばガラス、セラミック繊維などが好適である。また内部構成要素42
は例えばガラスやセラミックなどの実質的に剛性で、非可撓性の誘電性から形成
してもよい。 各介装材12はその本体を貫通延在する複数の孔を有していても
よく、各孔は第1の面34の接続部位46から第2の面36の接続部位47まで
延在している。以下さらに記載するように、各介装材上のそのような接続部位は
、介装材に使用される特定の回路パネル10上の接続部位のパターンに合致する
ように、選ばれている。このようなパターンは最終回路に要求される電気的な設
計により定まるものである。
誘電性電導性材料からなる単一要素48が各介装材の各孔に設けられている。
この単一要素48は介装材を一方の主面から他方の主面まで貫通延在しており、
第1の主面34上の接続部位46に露出する可流性電導性材料の第1の部分と第
2の主面36上の接続部位47に露出する可流性電導性材料の第2の部分とを包
含している。各露出部分50はそれを取り巻く介装材の主面と面一であっても若
干凹状になっていて
もよい。しかし若干突出しているのが一番望ましい。
可流性誘電性の第1と第2の層38、40は孔と単一要素48とによって中断
されており、これにより介装材の接続部位46、47には可流性電導性材料は存
在しないようになっている。
単一要素48に用いられる可流性電導性材料は通常内部錫接合などのロウ付け
に用いられるタイプの金属合金でよく、例えば金基可流性合金(例えば錫−金ロ
ウ付け合金)などが用いられる。このような合金にあっては大体積の合金をゴー
ルドリッチカバーが覆っている。また可流性電導性材料は電導性の可流性高分子
(例えばポリアセチレン)などの非金属性電導性材料を含有していてもよく、ま
たは非電導性の可流性高分子や部分反応高分子プリカーサー(例えばエポキシ樹
脂)などを、それらのうちに拡散した金属材料とともに、含有していてもよい。
また鉛−錫熔接材などの熔接材であってもよい。 しかしこれらの熔接材は電導
性材料との接合のためにフラックスやアクチベーターなどを必要とするので、あ
まり好ましいものではない。そのようなフラックスやアクチベーターなどが用い
られるものの、それらは積層工程中に好ましくない吐出ガスを生成し、最終的な
ユニットに好ましくない残留物を残すのである。
誘電性材料に関して述べたと同様な意味でこれらの電導性材料は可流性である
。すなわち電導性材料は適宜な条件下で流化するが、室温で流体である必要はな
いのである。可流性電導性材料は気泡が実質的になく、揮発性材料も含んでいな
いのが望ましい。また可流性電導性材料は流化の後は適宜硬化できるのが望まし
い。また可流性電導性材料は、回路パネルの電導性材料と接合するようなものが
、選ばれる。この接合には必ずしも電導性材料によって回路パネルを湿らせる必
要はなく、両者間に電気的な接続をもたらすものであればよいのである。
この実施態様における介装材の製造に際しては、内部構成要素42を構成する
のに適した寸法安定性の高弾性材料のシートを層38、40を構成するのに適し
た可流性誘電性材料の層とともに押出し積層またはコーチングして、半仕上げ介
装材シートを形成する。このコーチング作業は連続または半連続基台上で行ない
、カレンダーリング、ロールコーチング、浸漬コーチング、スプレーコーチング
、静電コーチング、電気泳動沈降などの周知のコーチング技術を利用する。
半仕上げシートにはそれから穿孔またはドリルなどにより接続部位に孔を形成
する。この作業にはパンチやダイス、ドリルなどの機械的道具を用いるか、集中
レーザー光などの輻射エネルギー技術を用いる。これに代えて化学的なエッチン
グによってもよい。
各介装材は比較的薄い構造で、孔のアスペクト比または長さ/直径比が比較的
低く、典型的には3:1以下、通常は1:1以下であることが望ましい。そのよ
うな孔の形成は正確かつ容易に行うことができるものである。
単一要素48の形成に際しては、可流性電導性材料を流体状で孔中に導入して
やるか、または予成形された可流性電導
性材料を実質的に剛性状で孔中に挿入してやる。例えば単一要素48を構成する
電導性材料はロッドまてゃワイヤーの状態で供給して、ディスク状の小さな形状
に切断する。これに代えて電導性材料のシートから打抜き成形してもよい。電気
化学沈降または真空沈降などの沈降により単一要素48を形成してもよい。シル
クスクリーンプリントなどのプリンと技術により形成してもよい。棚煮詰要素4
8が介装材の周囲の主面34、36と面一であることは必ずしも必要ではない。
同様に単一要素48が孔を完全に満たすことも必ずしも必要ではない。
この発明のさらに他の実施態様によれば、介装材12と回路パネル10とを互
いに組み付けることができる。組付け前に両者とも検査をするのが望ましい。積
層技術においては、回路パネルを完全に成形して電導体を必要な両面に設け、組
付け前にに電導体間に電導性の接続を形成する。かくして各回路の全ての構成要
素は回路パネルを他の構成要素に組み付ける前に検査できるという利点がある。
これにより回路中にある欠点に起因する浪費と無駄とを大幅に節減することがで
き、最終製品の信頼度を大幅に向上させるのである。従来の両面回路ボードを検
査する手法により回路パネルは検査することができる。
介装材も組付け前に検査することができる。この検査に際しては、選ばれた接
続部位に単一要素48が有るか否か、他の部位にはそのような要素が有るか否か
、各単一要素48の電気的な連続性などを検査して、単一要素が介装材を完全に
透通しているか否かを確認する。このように事前に各構成要素をチェックできる
が故に、続いての積層作業を高度に確実に行うことができるという利点がある。
ここの回路パネルと介装材とが良好であれば、得られる最終製品も間違いなく良
好なものとなる。この結果組付け後の穿孔などの信頼度の低い作業を必要とする
工程が非常に有利となる。
このように予備検査された回路パネルを分解状態で第1図に示す。回路パネル
10と介装材12とは、その主面が相対する状態で積層される。両者は交互に積
層されて、各介装材が1対の回路パネル間に配置される。例えば介装材12aは
隣接する回路パネル10a、10b間に、介装材12cは回路パネル10b、1
0c間に、それぞれ配置される(第2図)。図中では理解を容易とするために、
回路パネルと介装材とは離間して示されているが、積層中において両者の主面は
互いに当接しているのである。
積層作業に当っては、各介装材上の接続部位を隣接する回路パネルの相対する
主面上の接続部位と合心させるようにする。接続部位46aひいてはそこに露出
している単一要素48aは回路パネル10aの接続部位56aと合心し、回路パ
ネル10bの単一要素58aは介装材12aの反対側の接続部位4aひいてはそ
の部位に露出している単一要素48aの電導性材料と合心する。
各回路パネル上の各接続部位には電導性材料が露出していることになる。図示
の構造では、各回路パネル上の各接続部位における露出電導性材料は通路中の電
導性材料28を含ん
でいる。例えば通路28aは回路パネル10aの下面18aから内部に延在し、
したがって下面18ba上のsz部位56aにおける露出介装材は通路26a中
の電導性材料を含んでいる。各回路パネルを貫通する電導性材料28は2個の異
なる面上における2個の離れた接続部位において露出電導性材料を形成している
。
以上の合心作業は手作業によっても自動作業によってもあるいはロボット作業
によっても行うことができる。加えて回路パネルや介装材には案内孔や案内端を
形成して、これに案内ピンやロッドを係合させるようにしてもよい。
単一要素48と層38、40の誘電性材料とが流体状であり、かつ回路パネル
と介装材とが合心状態に維持されるので、両者は一体化を強制され、積層された
回路パネルと介装材とを1対の板66(第3図)絞ぼることにより、両者は強制
的に合体される。もし必要なるらば、単一要素48の可流性電導性材料または層
38、40の可流性誘電性材料を流体状態とするために、介装材と望ましくは回
路パネルとを加圧工程前または中に高温において加熱してもよい。かくして積層
前に回路パネルと介装材とは個々に予備加熱され、または絞ぼり工程中に板に熱
を加えることにより積層全体が予備加熱される。両方を行ってもよい。
回路パネルと介装材とが強制的に合体されると、各介装材の接続部位の可流性
電導性材料は合心した接続部位において相対する回路パネルの電導性材料に接触
する。例えば接続部位46aにおける単一要素48aの可流性電導性材料は回路
パネル10aの合心した接続部位56aにおける電導性材料28と接触する。同
様に接続部位47aないおける可流性電導性材料は回路パネル10bの合心した
接続部位58aにおける電導性材料に流入接触する。電導性材料は回路パネルの
電導性材料と会合して連続的な電導性の通路を形成する。可流性電導性材料は他
の電導性材料と接合するのが望ましい。
各介装材の一面上の接続部位における可流性電導性材料はすでに同じ介装材の
反対面上の可流性電導性材料と電気的に接続されているので、これにより隣接す
る回路パネルの接続部位間に連続した電導性の通路が形成される。例えば単一要
素48aの可流性電導性材料は、介装材の両面上の接続部位46a、47aにお
ける電導性材料も含めて、回路パネル10a、10b上の接続部位58a、58
bにおける電導性材料と絵合し両回路パネルの間に延在する連続的電導性材料を
形成する。これにより各回路パネル上の電導体22、24が相互に接続されるの
である。
介装材上の可流性電導性材料の層38、40は隣接する回路パネルの相対する
面と緊密に流化接触して、面上の電導体間の凹部を満たす。例えば介装材12a
上の層38aの可流性誘電性材料は回路パネル10aの主面18a上の電導体2
4間の凹部25を満たすのである。可流性誘電性材料は回路パネルの誘電性本体
および表面電導体と接着するのが最も望ましい。そのような流化の後、各電導体
は本体14の誘電性材料と可流性誘電性材料とによって完全に取り囲まれる。こ
のような回路パネル上の電導体のカプセル化は、回路パネル
が主面上に可流性誘電性材料を有していなくとも起きるのである。
このように可流性電導性材料と可流性誘電性材料とが流化した後、可流性材料
は硬化されるか実質的に固体状にされる。金属性熔接材や熱可塑性材料などの可
流性材料は積層を冷却することにより簡単に硬化される。エポキシやその他の高
分子プリカーサーなどの反応性材料は反応を進行させることにより硬化できる。
完全となったユニットはそのまま使に供することができる。半導体チップや別
設の装置などは回路パネル10a、10bの露出面に載設され電導体22、24
に電気的に接続される。パネルユニットの露出面にはさらに可流性誘電性材料で
コーチングを施して、露出面上の電導体を保護するようにしてもよい。
介装材12に当接している回路パネルの内面上の電導体は介装材の誘電性材料
および相対する誘電性本体14によって完全に包絡されているので、浸食その他
の大気中の悪影響から保護されている。同様にこれらの内部電導体は主内股は推
定できる電気的特性を具えた誘電性座合い量により完全に包絡されているので、
電導体近傍に存在する気泡による悪影響も除かれている。
信頼度を大きく挙げるためにはいくつかの工程態様を組み合わせることもでき
る。合心相対した接続部位における可流性電導性材料は回路パネル内に画定され
た通路26の空間内に浸透する。かくして通路の空間は特定の接続部位に存在す
る過剰の可流性電導性材料を収容する貯留場所として機能する。これにより接続
部位における隣接する回路パネル間の距離の変動が吸収される。
もし回路パネルや介装材の面が完全に平坦でなかったり平行でなかったりする
ときは、特定の回路パネルの一部分が介装材の電導性材料に係合する。しかし介
装材の電導性材料が可流性であるので、かつ接続部位における貯留場所内の空間
に流れ込むので、第1の接触部位における介装材の電導性材料は坐屈して、パネ
ルが介装材の方に移動する。かくして介装材の電導性材料が同じパネル上の他の
接続部位における電導性材料に接触する。また介装材の電導性材料は回路パネル
内に画定された貯留場所に流れ込むことができるので、可流性電導性材料は各貯
留場所の電導性材料によって画定される電導性材料の区域のほぼ全域に接触する
のである。
介装材の誘電性材料は、回路パネルが不規則であるかまたは精密な平坦度や平
行度から偏倚している場合でも、回路パネルの面と完全で信頼できる面接触を遂
げることができる。誘電性材料の流れがそのような偏倚を補償してしまうのであ
る。可流性誘電性材料の一部は、それまで可流性電導性材料により占められてい
た空間および/または回路パネル上に画定された貯留場所の一部または全部に、
強制的に押し込まれるのである。第3図に明示するように、介装材12a上の層
38、40の可流性誘電性材料の一部は、投書可流性電導性材料48aにより占
められていた空間中に膨出する。また回路パネルの通路または貯留場所56が電
導性材料を具えてい
ない介装材の部分に相対する場所においては、可流性誘電性材料の一部がその通
路内に浸透することができる。例えば第3図に示す積層構造の下部に近い介装材
12b上の層38の可流性誘電性材料の一部は、回路パネル10b中の通路26
bに浸透するのである。
この工程は、異なる構成要素上の接続部位間の合心度に関しては、比較的鈍感
である。第4図に示すように、介装材12上の接続部位は隣接する回路パネルに
対して、介装材とパネルの主面と平行な方向について、合心していない。このよ
うな偏心が1この貯留場所または通路26の全直径より小ならば、隣接する介装
材の可流性電導性材料48は隣接する回路パネルの接続部位において電導性材料
28とまだ接触できるのである。介装材12上の誘電性層38、40は可流性で
あるから、誘電性材料は回路パネルを介装材の電導性材料から離間した状態では
保持しないのである。誘電性材料と電導性材料とは却て貯留場所または通路26
に浸透して行くのである。
同様にして第5図に示すように、特定の介装材の両側の回路パネルはその介装
材に対してまたは同士間においてかなり偏心することもあるが、それでも介装材
の電導性材料によって確実に相互接続され得るのである。介装材の誘電性材料は
接続とは干渉しない。過剰の誘電性材料は過剰電導性材料とともに貯留場所また
は通路26内に押し込まれるのである。
このような偏心を許容する能力は、小寸法の回路パネルの場合には、特に重要
である。隣接する通路の直径や距離など
の寸法が減少するとともに、回路パネルと介装材の製造および合心における許容
度は大きな割合となる。にもかかわらず、許容される偏心の程度は通路26の全
直径に等しいから、非常に小さな通路直径および隣接する通路間小距離でも、か
なりの偏心が許容されるのである。このことは半導体チッブなどに使用される非
常に密で小型の回路ユニットの場合にはこの発明の大きな利点となる。回路パネ
ルユニットは望ましくは直径が約0.5mm未満の回路パネルを含んでおり、よ
り好ましくは直径が約0.25mm未満である。間隔は約1.0mm未満、より
好ましくは約0.5mm未満である。
第6、7図に示すように、この発明の他の実施態様における介装材12’は内
部構成要素42’を有しており、この内部構成要素はその主面から内部に向けて
延在する孔43を具えている。可流性誘電性材料の層38’、40’は内部構成
要素42’の両面上に延在して、可流性電導性材料からなる単一要素48’が主
面に露出している接続部位を除いて、介装材の主面34’、36’を画定してい
る。
内部構成要素42’は介装材の内部構成要素について上記した材料と同じもの
から形成してもよい。孔43は内部構成要素の畦によって相互から隔離されてい
るのが望ましく、これにより孔が存在するにも拘わらず、内部構成要素は相当の
強度と寸法安定性を帯びることができるのである。
内部構成要素42’の面には可流性電導性材料の層38’、40’を適宜な方
法で施してもよい。しかしその処理により孔を完全に埋めてしまうようなもので
あってはならない。し
たがって組付け作業の前に、各孔43は可流性誘電性材料によっては占められて
いない充分な空間を内部に保有していなければならない。
第7図に明示するように、上記したように介装材12’が工程中に利用されて
いる。上記したように、可流性電導性材料からなる単一要素48’と可流性誘電
性材料からなる層38’、40’とが流体状であるときには、積層された回路パ
ネルと介装材とは1対の板間で絞ぼられて、隣接するパネル10’と相互に押し
つけてその間に介装材12’を圧縮する。ここでも介装材上の可流性電導性材料
の単一要素48’の一部は各接続部位における通路26’内に流れ込む。各介装
材の主面上の誘電性材料はパネル10’の相対する面に流化接触して、回路パネ
ル上の電導体間の空間を満たす。内部構成要素42’内の孔43はここでも可流
性誘電性材料を収容する追加的な貯留場所として機能する。
かくして層38’、40’の可流性誘電性材料の一部は、回路パネルが相互に
押しつけられたときに、この材料の孔に押し込められる。これにより積層工程中
に介装材の圧縮が起きて、パネルの主面16’、18’が正確な平坦度から偏心
している場合でも、システムの信頼できる挙動を与える能力が顕著に向上される
のである。加えて、回路パネル上における電導体の密度の不均一さが孔の存在に
より補償されるのである。層38’、40’の誘電性材料の孔43’への流入に
よりパネル面上の電導体22、24によって占められていた体積が補償される。
これらの電導体により置換された可流性
誘電性材料は満たされてない孔に流れ込み、パネルに平行に流れる必要はないの
である。
この発明のさらに他の実施態様による介装材12’’を第8図に示す。この介
装材は繊維70を含む繊維材料からなる内部構成要素42’’を有している。該
繊維70は互いの間に内部空間72を画定しており、この内部空間は第6、7図
に示す孔43と同様な働きをするものである。可流性誘電性の層38’’、40
’’中の孔および繊維性の内部構成要素42’’を通って可流性電導性材料48
’’が延在している。
上記の構成に代えて、孔は可流性誘電性層38’’、40’’に形成してもよ
く、これにはこれらを内部構成要素42’’と組み付けた後にレーザーを選択的
に照射すればよい。可流性電導性材料はこれらの孔中に分離して設けられ、これ
により該分離した可流性電導性材料は内部構成要素の両面に沈在することになる
。積層工程中に、可流性電導性材料は両面から内部構成要素中に浸透し、可流性
電導性材料は介装材を透通して延在する一体の塊体を構成する。
さらに以上に代えて、可流性電導性材料は内部構成要素を通って流れて、積層
工程前に一体の塊体を構成してもよい。さらにこれに代えて、可流性電導性材料
を内部構成要素上に沈在させて、構成要素の層を電導性材料の周囲に選択的に沈
在させるようにしてもよい。第8図に示したような構造および上記のような構造
においては、内部構成要素中の満たされない空間は貯溜場所として機能して、積
層工程中可流性電導性材料を吸収する。
第6図の孔43または第8図の内部空間72などの満たされない空間を含んだ
内部構成要素においては、誘電性材料が流体状であるときに、可流性誘電性材料
が孔に流れ込むのを許すが、そのような流れに対してそこそこの抵抗を有してい
る必要がある。これにより、積層された介装材と回路パネルとが互いに押しつけ
られたとき、可流性誘電性材料がかなりの圧力に達して、可流性誘電性材料が内
部構成要素の中の抗を完全に満たす前に、電導体と他の不純物との間の空間に浸
透する。換言すれば、可流性材料が孔に流れ込むことに対する抵抗は、誘電性材
料が回路パネル面上の電導体間の空間に流れ込むことに対する抵抗に、約等しい
ものでなければならないのである。かくして可流性誘電性材料と内部構成要素と
の間の境界にある孔の寸法は、回路パネルの面上の隣接する電導体間の距離より
、大きいものであってはならないのである。小さい孔は内部構成要素内の空間へ
の流込みに対する抵抗がもっと大きいのである。
第9図に示す介装材112は内部構成要素を有していないが、その代わりに両
主面134、136に可流性誘電性材料の固体を有している。内部構成要素を有
していない介装材を用いた積層工程においては、温度と圧力条件とを厳密に制御
して、主面134、136における可流性誘電性材料の層138が、回路パネル
上の電導体間の空間に浸透するに充分なだけ流化するが、誘電性材料の大きな流
れが位置を外れている介装材の内部構成要素を掃引しないようにしなければなら
ない。かくして可流性誘電性材料はペースト状または粘性
状とされるのである。
第9図に示す介装材はまた、電気的に比電導性の高分子マトリックス151中
に分散された電導性粒子149から構成される複合可流性電導性材料148を含
んだ、内部構成要素を有している。この複合材料は電導性ではあるが、その電導
性は純粋な金属のそれよりは低く、したがって可流性電導性材料148全体を通
しての電気抵抗は比較的高いものである。
隣接する回路パネル間に低抵抗の電導性通路を形成するために、帯状の金属性
電導体153が、上面134付近か下面136付近まで、介装材112の全厚さ
に亘って延在している。この電導体は複合可流性電導性材料148と接触してい
る。この可流性電導性材料が介装材の両側において回路パネルの電導性材料と接
触すると、回路パネルの電導性材料は金属性電導体153の近くに沈在する。各
接続部位において、回路パネルの電導性材料は介装材の金属性電導体153と、
複合可流性電導性材料を通る短い低抵抗性の通路のみにより、接続される。
第10図に示す介装材は、可流性電導性要素が介装材全体を透通延在する可流
性電導性材料の単一体ではない点において、上記したものとは異なっている。各
電導性要素は介装材の一方の主面上に可流性電導性材料の塊体248を、また他
方の主面上には他の同様な塊体249を、さらにこれらの塊体248、249間
に延在する非可流性電導性材料250を、それぞれ有している。
また第10図の介装材においては、両主面上の接続部位の
一部が他の側のそれと互い違いな配置になっている。例えば主面234上におい
て塊体248aにより画定される接続部位は主面236上の塊体249aにより
画定される接続部位と互い違いの配置になっている。この配置は隣接する回路パ
ネル面上の接続部位が互い違いになっている場合に利用できる。
第11図に示すように、介装材を貫通して延在する可流性電導性材料348の
塊体を有した介装材312を用いたユニットの場合には全ての回路パネル中に貯
留場所を必要とはしないのである。したがって回路パネル310bは接続部位に
通路も孔も有していないのである。接続部位には回路パネルの主面上の電導体3
22に接続された電導性材料の平坦なディスクまたは板を有しているだけである
。
しかしパネル310aの主面318上の接続部位356a面318に開口する
貯留場所326と、接続部位において通路被覆328の形で電導性材料とを、有
している。貯留場所326は組付け作業中介装材312中の電導性材料の本体3
48からの過剰な電導性材料を収容する。組付け作業中可流性電導性材料の本体
348は完全に流体状であるから、貯留場所326は介装材312の面上の接続
部位358aおよび356aと流体連通している。接続部位358に存在するで
あろう過剰の可流性電導性材料は全て上方の接続部位356の方に移動して、貯
留場所326が過剰の電導性材料を効果的に収容する。
介装材312の内部構成要素342は金属製であって、最
終製品におけるアース面または電位面としてこれを利用できる。内部構成要素3
42は可流性電導性材料の塊体348の一部と接触しており、これにより上記の
電位面経の電気的な接続を与えている。最終製品にあっては、内部構成要素34
2は可流性電導性材料に電気的に接続されている回路パネル電導体に電気的に接
続されている。残余の可流性電導性材料(図示せず)は可流性電導性材料を取り
巻く誘電性材料によって電導性の内部構成要素342から絶縁されている。
第12図に示した構造にあっては、回路パネル410はその接続部位456、
458に貯留場所を有していない。介装材480はその両面上の接続部位446
、447間に貫通延在する可流性電導性材料の塊体448を有している。介装材
の内部構成要素442はこれらの塊体448に開口する貯留場所451と可流性
誘電性材料の層438、440に開口する孔443とを有している。
積層工程中塊体448からの過剰な可流性電導性材料は回路パネル410が合
体されるときに貯留場所451内に押し込まれる。この過程は層438、440
からの過剰可流性誘電性材料が孔443に押し込まれる際のそれと同じである。
かくして各貯留場所451は合心した相対する接続部位446、456および合
心した相対する接続部位458、447と流体連通状態となり、これによりそれ
らの対になった接続部位からの過剰な可流性電導性材料を貯留場所451が収容
するのである。
その他種々の変化実施態様が可能である。一例を挙げると、
第1〜5図に示した全構成は逆にすることができ、回路パネルに可流性電導性材
料の塊体を設け、介装材を貫通して延在する電導性の筒状の要素の形で貯溜場所
を与えることもできる。またこの発明のユニットに用いられる回路パネルおよび
介装材の数は増減自由であるが、通常は少なくとも2個の回路パネルと少なくと
も1個の介装材が用いられる。
積層体のの構成要素は平坦であっても湾曲していてもよい。積層体の端部に配
置される回路パネルは必ずしも層状である必要はない。介装材に対面することの
ないこのような端部の回路パネルはいかなる外形形状であってもよい。例えば最
上または最下の回路パネルは突起や壁やその他の構造を端面や積層部位から外れ
た部位に具えたケースの一部などであってもよい。また同様に、内部回路パネル
および/または介装材などの積層外側方に突出していて積層体中の他の構成要素
に相対しない部分は層状でなくともよい。
上記した合心および積層工程は、連続または半連続式に改変することができる
。すなわち回路パネルと介装材とを連続リボン状で供給し、ニップローラーなど
の連続積層装置により積層作業を行なうようにする。
また個々の介装材の全ての構成要素を積層前に回路パネルに固定することも必
ずしも必要ではないのである。例えば、可流性材料の層と上記の内部層とを回路
パネルの積層とともに正しい位置に積層して介装材を形成することもできるので
ある。
さらに積層作業を段階的に行なうこともできる。すなわち
2個以上の回路パネルを適宜な介装材とともに積層し、これを組み合わせてサブ
ユニットとしてから、サブユニットを互いに積層してもよいし、サブユニットを
他のサブユニットおよび介装材と積層してもよいし、これらの積層したものをさ
らに積層してより大きなユニットとすることもできるのである。
第13図に示すプリカーサーを製造する方法においては、誘電性材料からなる
第1のシート500を利用する。この材料としては上記した回路パネル用のもの
から適宜なものを選んで使用する。しかし第1のシートは好ましくは熱可塑性高
分子、より好ましくはポリアミドから形成する。またシート500の厚さは約1
50μm未満であるのが望ましい。
シート550の表面上には銅、銅合金などの金属の電導性材料からなる連続層
が積層される。この電導性の層は従来のメッキ法などによって施してもよく、別
設の層をシートと重ねてから加圧加熱しても形成できる。ついで層502の一部
を除いて第14図に示すような構造とする。これにより層には孔504とアイラ
ンド506とが行列状に形成される。この行列配列のうち、列は層の面と平行な
図中矢印Xで示す第1の方向に、これと直交して行は面と平行な図中矢印Yで示
す第2の方向に、それぞれ指向している。
各孔504中には1個のアイランド506が配置されている。各アイランドは
層502の他の部分から隔離されている。すなわちアイランド506と孔504
とを形成するに際しては、層502の各アイランド506を取り巻く環状の部分
は
除かれる。これには電子要素の製造にも用いられる周知の適宜な方法によればよ
い。例えばまず層502をフォトレジストでコーチングしてから、光に暴露して
取り除かれるべき環状部分を除いてフォトレジストを硬化させる。ついでフォト
レジストを洗浄して硬化されてない部分を除く。ついでエッチング液に暴露して
層をエッチングする。この際フォトレジストは層を保護しているので、暴露され
た部分のみが除かれる。
これに代えて、シート500上に孔504とアイランド506とを適宜周知の
方法により選択沈降させてもよい。一例として、孔504に対応する区域におい
てシート500をレジストでコーチングし、爾後無電解メッキ液のさらしてレジ
ストにより覆われていない区域に金属材料を沈降させてもよい。
電導性の層502が形成されて孔とアイランドとが形成された後、層502上
にさらに誘電性材料を施す。これにより第2の誘電性の層508が第15図に示
すように形成される。かくして積層体は誘電性層500と508との間に電導性
材料層502を有することになる。電導性材料層502から離れた方の下側の誘
電性層500の表面516は積層体の下面を構成し、上側の誘電性層503の表
面514は積層体の上面を構成することになる。
層508の誘電性材料はシート500の誘電性材料と同じ組成と厚さとを有し
ているのが望ましいが、組成や厚さが異なっていてもよい。層508の材料は液
状の誘電性材料をコ
ーチングしても得られるし、別設の層508を用いてシート500および層50
2と加圧加熱合体しても得られる。誘電性シート500と層508とは孔504
の環状部分に浸透して互いに合体し、各アイランド506と電導性層502を取
り巻く区域との間において各孔504内に誘電性材料510を形成する。第15
図中には2個の孔504と2個のアイランド506のみが示されているが、残余
の孔とアイランドも実質的に同様な構造である。
工程のつぎの段階では、アイランド506と合心してシートおよび層500、
508内に通路512が形成される(第16、17図)。これによりアイランド
516は積層の上面514と下面516とにに暴露される。通路512は行列状
(X、Y方向)に配置される。通路512を形成するに際しては、面514、5
16のアイランド506と合心する区域を暫時レーザーなどの強力光源からの放
射にさらして、誘電性材料を除去する。他の選択除去方法でもよい。例えば適宜
なフォトレジストでマスキングして、高分子を化学的エッチング液で選択的にエ
ッチングしてもよい。
第16図に明示するように、各通路512は積層の約半分未満を透通延在して
いる。したがって面514、516からの距離が増加して通路512が傾斜また
は縮径しようとしても、表面から電導性アイランドまでの限られた距離について
は各通路512の直径は実質的に減少しないのである。
同様にして突起通路512は第1のまたは下側の誘電性シート500にのみ形
成することもある。この突起通路は孔
504の外側の位置において積層の下面516から層502まで延在して、各突
起通路512を介して層502の連続した部分が露出される(第17図参照)。
これらの各突起通路はX方向の列の孔と合心しているが、Y方向の行の孔からは
距離Dγだけずれている。第16図に示す他の通路512の行は上記のような突
起通路を伴なっていない。これらの突起通路のパターンはアイランド516およ
び通路512のパターンと予め定められた関係を持っているのが望ましい。例え
ば、突起通路をアイランドおよび通路512の4行毎に設けるというような関係
である。これに代えて突起通路は各行毎に設けてもよい。
アイランド506と合心して通路512を形成するためには、ロボットビジョ
ンシステムによるように、アイランドの位置を光学的測定により決定するのが望
ましい。シートと層500、508の一方または双方が透明である場合には、ロ
ボットビジョンシステムによりアイランドを直接観察することができる。両者が
不透明な場合には、孔504とアイランド506とを形成したと同様な方法で、
アイランドに対して所定の空間的関係でマーク518(第14図)を層502中
に形成する。例えば、上記のフォトエッチングにより形成することができる。該
マークを含んだ層5F02の区域は層508によっては覆われてなく、したがっ
てマークはロボットビジョンシステムにより観察することができる。
通路512、520が形成された後、塩基性金属などの塩基性電導性材料の層
522、524(第18、19図参照)
を積層の上下面514、516上に沈降させる。これらの層は前面を覆うもので
ある。上下層の塩基性材料は通路512内にも延在して孔中に被覆層を形成する
(第19図)。これらの被覆層はアイランド506の電導性材料と会合して各ア
イランド506の部位において積層全体を透通する単一の透通電導体を形成する
。これにより該透通電導体は通路により占められていた部位に位置することにな
る。
したがって透通電導体527は、通路について上記したのと同じような格子状
の行列配置となる。この配置の列は所定のY方向の格子距離DYにより互いに離
間され、行の方はX方向の格子距離DXにより互いに離間される。同様にして下
側の塩基性金属層524はのぼり通路内に延在して、積層の下面から電導性層5
02まで延在する電導性中空突起528を形成する。
透通電導体527は電導性層522、524と一体に電気的に接続されており
、突起は下面の電導性層524と一体となっている。第19に明示されているよ
うに、各透通電導体527はほぼ垂直に延在している。また透通電導体527は
下面の層524において開口する貯溜場所532を有している。透通電導体も同
様に層522において開口533を有している。
塩基性材料が施された後に貴金属が積層の両面に選択的に施される。この貴金
属は、各透通電導体527の下端を取り巻く環状の端末区域530を被覆するよ
うに、また各電導体の下部の内部空間532を被覆するように、施されるもので
ある。しかし各孔を介して沈降された貴金属と塩基性金属とは孔を完全に満たす
ものではなく、各空間532の一部は空のまま残され、端末区域530内におい
て積層の下面への開口状態を残している。
貴金属は積層の上面上透通電導体527の上端に隣接する環状の接続区域53
8にも施される。各環状の接続区域538は上記の列X内の透通電導体527と
互い違いになっている。しかし各環状接続区域は行Y中の透通電導体537とは
一線になっている。各接続区域と透通電導体527との心間距離はずれ距離DO
である。区域538を被覆している貴金属はその中心に孔5F37を画定する環
状である。上面の塩基性金属層522は各孔537内に露出している。接続区域
538は隣接する透通電導体527の上端534から隙間540だけ離間してい
る。上面上の塩基性金属層522は各隙間内に露出している。同様にして各下面
端末区域530の被覆貴金属と隣接する突起、下面の塩基性金属層、との間には
隙間542(第18図)が存在する。
この方法により製造される回路パネルプリカーサーは2個のタイプまたはセッ
トからなるのが最も望ましい。透通電導体527と接続区域538との間のずれ
の距離DOの大きさは、両方のタイプについて同じであるが、ずれの態様は2個
のタイプの間で逆になっている。第20、21図に2個の回路パネルプリカーサ
ーを製造工程の後の段階で示してある。
第1のタイプの回路パネルプリカーサー、すなわち第1のタイプの回路パネル
544(第20図)は透通電導体527
と接点538とを有しており、接点はパネル面と平行なX方向の列546、54
8、550および552上に配列されている。隣接する列は距離DY抱け離間し
ている。透通電導体530、すなわち透通電導体の下端における端末530はX
方向に対して直交するY方向の行554、556内に配列されている。透通電導
体の行554、556は格子距離DXだけ離間している。換言すれば、1個の透
通電導体527、すなわち1個の端末530は特定の行554、556と列54
6、548、550、552の交点に配置されている。かくして下面上の透通電
導体ひいては端末530はこれらの行列に対応する第1の四辺形パターンの全て
の位置に配置されているのである。
上面上の接点538は行558、560内に配置され、行558560と列5
46、548、550、552との間の交点に配置されている。したがって上面
上の接点538はこれらの行列に対応する第2の四辺形パターンの全ての位置に
配置されているのである。第2のパターンは第1のパターンと同一であるが、第
1のパターンに対して第2のパターンはX方向にずれ距離DOだけずれている(
第18図中では右方にずれている)。すなわち行558は行554に対してX方
向に距離DOだけ、行560は同様に行556からずれている。透通電導体の行
と同様に接点も距離DXだけずれている。
第2のセットの回路パネルプリカーサー、すなわち回路パネル562(第21
図)は透通電導体527と第2のパターン中の下面端末530とを有しており、
これらは行558、
560と列546、548、550、552の交点には配置されている。上面上
の接点538は第1パターン内に配置されており、行554、556と同じ列と
の交点に位置している。したがって接点538は透通電導体537の下面端末5
30から−X方向に距離DOだけずれている。
多層回路製造工程においては、少なくとも1個の第1のタイプのプリカーサー
と少なくとも1個の第2のタイプのプリカーサーとを用いるのが、最も望ましい
。これらのプリカーサーは、例えば表面電導性層522、524を選択的にエッ
チングするなど(第18、19図)の、適宜な処理を上下面に選択的に施すこと
により、回路パネルにされる。
選択処理を行なうに当っては、塩基性金属電導性層の一部をパネルの上下面に
沿って延在する長い表面電導体として残すようにして、行なう。各パネルの上面
上のこの表面電導体564(第20、21図)は第1のX方向に延在し、下面上
の表面電導体566(破線で示す)は第1の方向と直交する(上面の表面電導体
564と直交する)第2のY方向に延在している。
選択エッチング工程において用いるパターンは、パネル544上の表面電導体
564の一部または全てが各パネルの透通電導体527と電気的に接続されるよ
うに、選ばれる。上面電導体564は典型的には1個以上の透通電導体527の
上端534と合体している。同様にして、パネル544の下側表面電導体566
の一部または全てはパネル下面上の端末530と合体して、パネルの透通電導体
527の1個以上と
電気的に接続されている。各パネルの表面電導体の一部また全部は同様にして透
通電導体に接続されている。図中には明確にするために極く一部の表面電導体5
64、566のみを示してあるが、実際には数百の表面電導体と透通電導体とを
含んでいてもよいのである。
選択表面処理またはエッチングのパターンは、各回路パネルの全てではないが
一部の透通電導体527を接点538に接続するように、選ばれる。例えば透通
電導体527aひいてはその下端の端末530aはパネル544の上面上の隣接
する接点538aと接続されている。また透通電導体527bは上面上の接点5
38aとは接続されていないのである。同様にして透通電導体527cひいては
下面上のその端末530cは接点538aに電気的に接続されており、同パネル
上のその他の透通電導体は接点には接続されていないのである。
選択的接続を行なうには、透通電導体の上端534と接点538との間の隙間
540(第18、19図)内の塩基性金属を選択的にエッチングする。接続を必
要とする部位においては、隙間内の塩基性金属はそのままにしておいて、透通電
導体の上端と接点538との間に短い導線570(第20、21図)を形成する
。接続が必要とされない部位においては、隙間内の塩基性金属をエッチングによ
り除去する。例えば、レジストが施されて光に暴露することにより選択的に硬化
された、フォトレジストを用いた典型的なエッチング工程においては、隙間54
0上に横たわるレジストが硬化されて、そ
こに残ってエッチングを邪魔して導線570を残す。しかし硬化されないままで
いて、レジストが除かれて、接続が望まれない部分においては金属がエッチング
される。
各パネルMの上下面上の透通電導体の端末530と接点とを構成する区域は、
選択的処理またはエッチング工程によっては影響されないのである。エッチング
工程中これらの区域は好ましくは硬化されたレジストにより覆われている。また
これらの区域のそれぞれを覆っている貴金属はエッチング処理に対しては抵抗性
を具えている。
同様にしてパネルの下面に施されるエッチング処理は、端末530と突起53
8の下端との間の隙間542に選択的に塩基性金属が残るように、制御される。
これにより、端末530ひいては透通電導体527と突起528との間に接続部
572(第20、21図)が構成される。ここでも接続が必要とされない部位に
おいては、隙間内の塩基性金属は除かれる。そのような接続部572は1個の端
末530ひいては1個の透通電導体を1個の突起に接続し、かつ各突起538は
内部電導性層502の連続部分と電気的に接続されているから、各接続部572
は1個の端末ひいては1個の透通電導体を連続電導性層に接続する役目をする。
典型的には各パネル上の極く一部の透通電導体のみが連続電導性層に接続される
のである。
選択的処理により、特定の接点が透通電導体に接続されていようといまいと、
上面の表面電導体564と接点538との間に接続部を、形成することもできる
。加えて下面の表面
電導体566も、突起が透通電導体に接続されていようといまいと、突起528
に接続される。
上面上の透通電導体と接点との接続のパターンは回路に対する要求により左右
される。以下詳述するように、この接続は組付け後に複数のパネルを透通延在す
る多層通電導体を形成する。最終製品における異なるパネルの透通電導体間の接
続は透通電導体と接点間の接続部がないところでは中断される。表面電導体56
4、566およびそれらの他の構成要素に対する接続のパターンは回路に対する
要求により左右される。
延在電導体および接続に用いられたのと同じ選択的処理またはエッチング工程
はパネルの上下面に「基準」またはガイドマーク574、576を形成すること
もできる。これらのマークはエッチング工程中残された上面金属層の一部により
構成されるものである。このマークは他の構成要素を形成するのに用いられる選
択的処理と同じ処理により形成されるので、他の構成要素に対して正確な位置づ
けを行なうことができる。特にパネルの上下面の連続電導体に対してこれらの基
準マークは正確な位置にある。フォトレジストの硬化の場合のようにエッチング
工程が光に対する選択的暴露を含んでいる場合には、他の構成要素を形成するの
と同じパターンなどで選択的暴露を行なうことにより基準マークを形成すること
ができる。パネルの上下面に構成要素を正確に位置づけるには、上下面は単一の
ステップに暴露されなければならない。基準マークは接点および端末に対して予
め設定された位置に
配置される。上面上の基準マーク574は接点538の最も近接する行に対して
距離DfだけX方向にずれ、下面上の基準マーク575は端末530の最も近接
した行に対して同じ距離だけずれている。
したがって各パネルの上面上の基準マーク574は下面上の基準マーク575
に対して透通電導体527と接点538との間のずれの距離DOに等しい距離だ
けX方向にずれている。すなわち第1のタイプのパネル544の下面上の基準マ
ーク575はそのパネルの上面上の基準マーク574に対して+X方向(第20
図中右方に)にずれている。第2のタイプのパネル562(第21図)の下面上
の基準マーク575に対して上面上の基準マーク574は−X方向にずれている
。これらの基準マークは辺XY方向に延在する四辺形であるのが望ましい。これ
らの辺は自動ビジョン合心システムにより検知することができる。
組立て作業に際しても上記した積層技術に関連して介装材を利用する。介装材
(第22図)は上下面577、579を具えかつ誘電性材料からなる平坦または
シート状体576を有している。各介装材は可流性電導性材料からなる塊体57
8を有しており、これが上下面577、579間を延在している。これらの塊体
578はパネルの行列に対応する行列内に相互に離間して配置されている。すな
わち塊体578は第1のX方向の列581、583、585および587内と第
2のY方向の行589、591内に配置されている。行589、591間のX方
向の間隔はパネル上の隣接する接点
の行間距離DXに等しく、列581〜587間のY方向の間隔はパネル上の隣接
する接点の列間距離DYに等しい。
各介装材580はその上下面に露出して基準マーク584を有しており、最も
望ましくはこれらの基準マークは可流性電導性材料の位置づけに用いられたと同
じ手法で施される。例えば、介装材の本体を透通して設けられた孔内に可流性電
導性材料が沈降される場合には、基準マークは本体を透通する孔であり、塊体5
78のための孔を形成すると同じ手法で形成される。逆に可流性電導性材料がシ
ルクスクリーンなどのプリント手法で施される場合には、基準マークは可流性電
導性材料から形成されて、電導性の塊体578と同じ手法でプリントされる。
介装材上の基準マーク584と塊体578の最も隣接した行との間の距離Df
はパネル上面上の基準マーク574と接点538の行との間の距離Dfと同じで
あり、かつ下面上の基準マーク575と端末530(第20、21図)間の距離
Dfと同じである。
積層技術に感染して前に詳述したように、各介装材は最も望ましくはその上下
面に可流性誘電性材料の層を有している。
組立て作業中の1ステップにおいて、少なくとも1個の第1のタイプの回路パ
ネル544と少なくとも1個の第2のタイプのパネルとが上下面を相対して積層
される。このとき第1のセットの回路パネル544と第2のセットの回路パネル
562とは積層中で交互に積み重ねられる。
第23図に1個の積層ユニット569を示す。回路パネル
間にはインターフェースが介在している。これらのインターフェースには2通り
のタイプがあり、第1のタイプのインターフェース571にあっては第1のセッ
トの回路パネル544の上面が第2のセットのパネル562の下面516に対面
しており、第2のタイプのインターフェース573にあっては第2のタイプのパ
ネル562の上面が第1のタイプの回路パネル544の下面516に対面してい
る。
各第1のインターフェースには介装材580が設けられていて、各第1のタイ
プのパネルの上面とつぎの隣接する第2のタイプのパネルの下面との間に介在し
ている。同様にして、各第2のタイプのインターフェースにあっては、第2のセ
ットのパネル562の上面とつぎの隣接する第1のタイプのパネル544の下面
との間に介装材580が介在している。かくして介装材とパネルとは交互に積み
重ねられており、パネル間には介装材が介在している。これらのパネルは各面(
上記のXおよびY方向)に平行な方向に互いに合心している。これにより第1お
よび第2のパターンは互いに合心している。かくして積層中の各パネル上の行5
54は共通の面554’内に位置し、同様に各パネルの行556〜560は共通
の面556’〜560’内に位置している。同様にして列546〜552は第2
3図の図面と平行な共通な面内に位置している。
第1のタイプのインターフェース571にあっては、電導性の塊体の行581
、583は面558’、560’内に配列されている。したがって各第1のタイ
プのインターフェー
ス571にあっては、第1のセットの回路パネル544の上面上の接点538は
第2セットのパネル562の下面上の端末534と合心し、そのようなインター
フェースにおける可流性電導性材料578の塊体はこれらの構成要素と合心して
いる。これらの合心した構成要素は第1のパターンの全ての部位に配置されてい
る。例えば、最も内側の第1セット回路パネル544の上面上の接点538d、
他の第2のタイプの回路パネル564の下面上の端末530dおよび電導性塊体
578dは全て、行558(面558’)および列のひとつの交点のそのような
第1パターン部位のひとつにおいて、互いに合心している。
各第2のタイプのインターフェースにおいて、介装材は、電導性の塊体の行5
81、583が面554’、556’内において合心するように、配置されてい
る。したがって第2セット回路パネル562の上面上の接点538は第1セット
回路パネル544の下面上の端末530と合心しており、かつ介装材580の可
流性電導性塊体と合心している。例えば、接点538e、可流性塊体578eお
よび端末530eは全て互いに合心している。第2タイプインターフェースにお
けるこのような合心は、第2パターンの全ての部位において起きる、すなわち面
554’、556’(各積層された構成要素の行554、556)と前記の列と
の間の交点に対応する全ての部位において起きるのである。
回路パネルと介装材とは互いに合心しているが、これには基準マークと自動ビ
ジョンシステムとが利用されており、回
路構成要素をそれらの構成要素の面に平行にX、Y方向に望むように変位させて
、精密な合心を達成するのである。
この合心工程においては、自動ビジョンシステムは好ましくはすでに積層体中
にある一番高い構成要素の上面と、ついで積層体に添加されるべきつぎの構成要
素の下面を観察する。各場合において、そのような面上の基準マークを互いに上
下に位置させることにより、適宜合心が達成される。したがって第1タイプイン
ターフェース571と第2タイプインターフェース573との間の介装材の電導
性塊体の所望位置間のずれは、上下の基準マーク574、575間のずれの結果
として、自動的に生み出されるのである。
爾後、介装材の可流性誘電性電導性材料を一時的に流体状とすることにより、
回路パネルと介装材とは単一のユニットに溶合される。これには積層体を加圧下
で加熱すればよい。積層技術について上記したのと同様な過程により、介装材の
可流性電導性材料は各合心した接点と端末とを一体化して電気的に相互接続する
のである。
この相互接続は非選択的なものである。すなわちパネルの上面上の接点538
がつぎの直ちに積層されたパネルの下面上の端末534と合心しているところな
らばどこでも、該接点と端末とはたがいに接続されるのである。各透通電導体5
27(第19図)の下端に開口する空間532は、積層技術について上記したの
と同様な過程で、可流性電導性材料のための貯溜場所として機能する。また介装
材上の可流性電導性材料は回路パネルを相互に接合し、パネルの上下面におけ
る不規則さ(例えば異なるパネルの上下面上の表面電導体564、566の不規
則さ)を補償するのである。
一体化された透通電導体と接点とは複合垂直電導体を形成するが、この垂直電
導体は複数のパネルを透通延在するものである。そのような複合垂直電導体の典
型例を第24図に示す。これらの複合電導体は2個のパターン部位(すなわち第
1パターンの部位588と第2パターンの部位590)にある透通電導体、端末
および接点から構成される。第24図において回路パネルの誘電性部分および介
装材は、理解を容易とするために、割愛してある。また各パネルの中心における
内部電導性層502も同様の理由から一部大きく割愛されている。
図示のように、最下段尾の回路パネルの接点コネクター570fは透通電導体
527fの上端と接点538fとの間に延在している。接点538fは電導性塊
体578により重ねられた端末530fに接続されており、透通電導体527f
、527gは互いに電気的に接続されて、ユニット中の2個の最下段パネルを透
通延在する複合垂直電導体589を構成している。この複合電導体は透通電導体
527fの下端から透通電導体527gの上端まで延在し、積層体中の下から2
段目のパネルの上面上の表面電導体564gを最下段のパネルの下面上の表面電
導体566fに相互接続している。最下段のパネルの端末530fと突起528
fとの間に延在する突起コネクター572fがあるので、この複合垂直電導体ひ
いては表面電導体564g、566fはアースまたは電位面と
して作用する最下段のパネルの内部電導性層502に接続されている。
透通電導体527gを接点に接続する接点コンタクターはない。接点538g
はつぎに重ねられているパネルの端末530hに接続されているが、この接続は
透通電導体527gを透通電導体527hに接続するものではない。第2のパネ
ルの上面上の電導体564gは接点538gに電気的に接続されており、したが
って第3のパネルの透通電導体527hにも電気的に接続されるだろう。しかし
これらの構成要素は透通電導体527gおよび2個の最下段のパネル中の複合垂
直電導体からは隔離されている。
3個の最上段のパネルは全てそれぞれの上面上に接点電導体570h、570
i、570jgを有している。したがってこれらのパネルの透通電導体527h
、527i、527jは一体となって複合垂直電導体595を構成し、この垂直
電導体は端末530hおよび接点538gから始まって上方に延在して最上段に
パネルの上面まで至っており、そこで電導体564jに接続されている。この複
合垂直電導体により透通されるパネルの一部は隣接する部位に突起528h、5
28jを有しており、これらの突起は端末および透通電導体には接続されていな
い。すなわちこれら特定のパネルの下面上には突起電導体は存在していないとい
うことである。
したがって複合垂直電導体は突起を具えたパネルの中央電導性層502h、5
02jからは電気的に隔離されている。異なるパネル上の表面電導体564、5
66はこの複合垂直
電導体に接続されている。延在する電導体は、種々のパネル上の接点538、端
末530または透通電導体の上端534と交差するように、形成されているので
ある。
複合垂直電導体593、595はそれぞれジグザグ状に延在して、第1のパタ
ーンの部位588から第2のパターンの部位590に至っている。突起528が
透通電導体527とX方向に合心しており、特定の行の透通電導体か間に介在し
ているので、下面電導体566と突起および突起コネクターとが干渉することは
ない。
下面電導体566はY方向に延在しているので、それらは行に沿って走り、X
方向の透通電導体からはずれている。同様にして、接点538が透通電導体とY
方向に合心しているので、上面電導体564と干渉することはない。X方向に延
在する上面電導体はY方向の透通電導体とは必ずずれており接点538とは接触
しないのである。
第25図に接点と電導性材料塊体とを用いて「ジグザグ」またはずれを構成す
る一手法を示す。1個のパネルには1対の上面電導体部分564k、564lが
設けられていて、これらは第1またはX方向に延在しているが、第2のY方向に
ついては相互にずれている。これらの電導体の内のひとつは第1の接点538k
に会合しており、他の電導体564lは同じパネル上の同じ行内の他の接点53
8lと会合している。
接点538kは可流性電導性材料塊体578kのいずれかにより次高のパネル
の下面上の端末530kと会合している。この端末は該パネルの下面電導体56
6kを介して他の端末
530lに接続されている。この端末は可流性電導性材料塊体578lを介して
接点538lに接続している。これにより第1のパネル上の2個の電導体部分5
64k、564lは複合ジグザグ電導体に一体化しており、このジグザグ電導体
はX方向に延在するが、Y方向についてはジグザグまたはずれた状態になってい
る。
このタイプの接続は他のタイプの接続と組み合わせることもできる。例えば、
端末530kまたは530lは他のパネルに接続してもよく、透通電導体527
kまたは527lを介してより高いパネルの上面に接続してもよい。
Y方向にジグザグを形成する手法が第26図に示されている。この複合ジグザ
グY方向電導体はパネルの下面上に1対の下面電導体部分566m、566nを
有している。電導体部分566mは端末530mおよび可流性電導性材料塊体5
78mを介して次低パネルの上面上の接点538mに接続されている。接点53
8mは次低パネル上のX方向または上面電導体564mを介して同じパネル上の
接点538nに接続されている。
この接点は可流性電導性材料塊体578nを介して上記のパネルの下面上の他
の端末539nに接続されている。端末530nは他の電導性部分566nに接
続されている。かくして接点、端末および可流性塊体は1個のパネル上の電導体
564mとともに他のパネル上の2個の電導性部分566m、566nをX方向
にジグザグ状の複合電導性連続Y方向コネクターに一体化するのに用いられる。
同様なやり方で、ジグザグ電導体を単一のパネルに形成することもできる。例
えば、あるパネル上の上面またはX方向電導体部分をそのパネル内の透通電導体
の上端と接続し、該透通電導体の下端をパネルの下面上のY方向電導体に接続し
、この下面電導体をさらに他の透通電導体に接続し、該透通電導体を上端におい
てさらに他の昇降または上面電導体部分に接続することによりジグザグX方向電
導体を形成できる。
これを逆すればジグザグY方向電導体を形成することができる。このように単
一のパネルにおいても複数のパネルにおいてもジグザグ電導体を形成できるとい
うことは、非常に変化に富んだ回路設計ができるということである。ある電導体
があるパネルにおいて他の構成要素により中断されなけらばならない場合には、
電導体をジグザグ状にしてそのような邪魔な対象を迂回することができる。ジグ
ザグ電導体に関連して上記したX、Y方向表面電導体間の相互接続は他の目的に
も利用できるものである。かくして同一のパネルであろうと異なるパネルであろ
うとX、Y方向電導体は回路設計上の必要に応じて自由に接続することができる
のである。
この発明においては、1個の積層体中のパネルの数は必要に応じて自由に設定
することができる。複合垂直またはZ方向DとよびX、Y方向電導体のレイアウ
トはいかなるものでも提供できるのである。回路パネルプリカーサーと介装材と
はロットとして大量生産することができる。異なる回路の要求に応えるべく回路
パネルプリカーサーまたは介装材のデザインを変更する必要ないのである。必要
なのはユニットを顧
客別仕様化することだけであって、複合垂直電導体の配置や個数やパネル面の処
理を適宜選択すればよいのである。ユニット形成に際しては穿孔など特別の透通
電導体形成技術を必要とするものでもない。
顧客別仕様化に際しては、エッチングなどの標準表面処理が必要なだけであっ
て、回路ボードなどの製造において広く知られてかつ利用されている手法を用い
れば足りるのである。加えてユニットは極めてコンパクトである。他の構成要素
に比較して接点コネクター570および突起コネクター572の長さは図面中で
は極端に誇張されている。実際にはこれらのコネクター類は約0.25mmくら
いのものなのである。
以上記載した方法、プリカーサーおよびユニットは種々変更することが可能で
ある。プリカーサーのー変化例を第27図に示す。このパネルプリカーサーは第
1のまたは下部誘電性シート600と第2のまたは上部誘電性シート608とを
有している。しかし、単一の内部電導性層または介装材に代えて、2個の内部電
導性層602、603が設けられている。電導性層602、603間には追加の
誘電性層609が設け得られていて互いに平行に延在している。上記の内部電導
性層の場合と同様に層602は選択的に処理されている。すなわち層602は孔
604内にアイランド606を具えている。また層602は層の連続部分から隔
離された区域611を有しており、この区域は層中の通路613により囲まれて
いる。
第2の電導性層603は層602のアイランドと合心して請う615を有して
いる。透通電導体627は上面塩基性金
属層622と下面塩基性金属層624の一部を含んでいるもので、誘電性層中の
通路の被覆を形成し、各アイランド606に延在している。透通電導体は層60
3中の孔615を透通して延在している。第2の電導性層603はさらに他の部
分から隔離されかつ層602の隔離医域611と合心する区域617を有してい
る。
塩基性金属で被覆された突起628は、下面塩基性金属層624から層602
の隔離区域611まで、延在している。接点638中にはさらなる突起629が
形成されている。この突起は上面塩基性金属層622からパネル617へと延在
している。X、Y方向に互いに離間して数セットの区域611、617が配置さ
れており、各セットは1対の突起628、629を有している。各セットの区域
611、617はX、Y方向に互いに合心している。
この発明の回路パネルとプリカーサーとは上記したのと非常に類似した方法に
より製造される。第24図に示す回路パネルプリカーサーは上下面の塩基性金属
層を選択的にエッチングすることにより変更され、透通電導体が選択的に接点に
接続されかつ上下面に沿って延在する長い表面電導体を形成する。これらの表面
電導体と透通電導体の一部は突起628、629に選択的に接続されてもよい。
各パネルの対は相対する板またはコンデンサーを構成する。表面電導体および
/または透通電導体に対する突起628、629の選択的接続により、これらの
コンデンサー板はシステム中の他の電気的構成要素に接続される。勿論この板は
回
路パネルプリカーサー中に存在しており、製造時に購入したり特別に取り扱った
りする必要はない。
個々の隔離された板は一方の内部電導性層602、603のみに設けてもよい
。他方の層は透通電導体の孔とは離れた実質的に連続した電導性層として残して
おく。この場合全てのコンデンサーは一端を並列接続されている。例えばそのよ
うな電導性層の連続部分がアースされているときには、内部コンデンサーはアー
スに容量を与える。透通電導体の一部を電導性内部構成要素の隔離された区域ま
たは連続した内部層に接続させるようにしてもよい。したがって、もし特定のア
イランドが層形成工程中に層602に接続されていれば、そのアイランドに形成
される透通電導体は層に対して内部接続を有することになる。
上記した実施態様の場合回路パネルプリカーサーには実質的に連続した金属層
が設けられており、該金属層はエッチングにより選択処理されて必要のない部分
を除去して、所望の表面電導体のパターンと透通電導体と上面接点との間の相互
接続を得ている。
第28、29に逆の構成を示してある。第28図のプリカーサーの本体には誘
電性層700、708と内部電導性層702と上下面間714、716に延在す
る透通電導体727が設けられている。しかしプリカーサーはその上下面上には
電導性層を具えていない。後からのメッキ工程のために金属材料の薄い層は設け
られているが、この層は必要な電導性構成要素を構成するほどに充分な厚さを有
したものではないの
である。
上下面の選択処理に際しては、電導性材料を選択的に沈降させて接点738(
第29図)とこれらの接点を透通電導体727に接続する接点コネクター770
とを形成する。この選択的沈降につづいて、簡単なエッチング処理により薄い層
を除く。接点738は他の構成要素について前記したような行列からなるパター
ンに形成される。望ましくはそのような各部位に配置される。例えば部位739
は正規な接点パターンの部位である。接点コネクターは省かれても、上面接点7
38aは部位739に形成される。したがってパネルの他の構成要素に接続され
ない部位にも接点は形成され、接点がなんら電気的な機能を発揮しない部位にも
形成されるのである。
必須の事項ではないが、正規なパターンの全ての部位に接点を設けるのが望ま
しく、これにより各介装材中の各可流性塊体はパネル本体上の裸の地点よりも接
点と端末とに対向する。接点と接点コネクターを形成するのに用いられる選択沈
降工程は上面上に表面電導体764をまた下面上に延在電導体を形成するのにも
用いられる。
かくして形成されたパネルは上記の選択的エッチングで形成されたパネルと全
く同様に使用される。電導性材料を選択的に沈降する手法ならいずれもこのやり
方に利用できるのである。第28、29図のパネルとパネルプリカーサーとは上
記のプリカーサーとは、第28、29図の透通電導体727は簡単で、連続的な
「バレル」通路である内部電導性層702中のて誘電性層透通孔706を完全に
透通して延在してい
る点で、異なっている。これらの通路は従来からの穿孔技術により形成される。
第30図に示されているように、介装材とパネルを合心させるために使用され
る基準マークは上記したものとは異なっていてもよい。第26図の介装材は各コ
ーナーに基準マークの列を具えている(図中には1個の列のみが示されているが
)。このような各列は四辺形の格子状に配列された複数の孔803を含んでおり
、この格子配列はX方向の第1の離間距離805とY方向の第2の離間距離80
7とを有している。これらの距離は異なっていても同じであってもよい。孔80
3は介装材の本体を完全に透通延在している。
回路パネルにはさらに反射性スポット813の列811が設けられている。各
列の該スポット813は同様な四辺形パターンに配列されており、各列中のスポ
ットはX方向には一定の中心間距離815をY方向にも中心間距離817を有し
ている。両中心間距離は異なっていても同一であってもよい。スポット813間
の距離は対応する孔803間の距離とは異なっている。すなわちスポット813
間のX方向中心間距離815は孔803間のX方向中心間距離805とは異なり
、スポット間のY方向中心間距離8157孔間のY方向中心間距離807とは異
なっている。介装材とパネルとのいずれの相対位置においても1個の孔803の
みがスポットと合心している。孔とスポットとの合心は孔からスポットを見下げ
ることにより確認できる。
列801と811とは、中心孔803aがパネルの中心ス
ポット813aと合心しているときにパネルと介装材とが所望の相対位置関係に
あるように、配置してもよい。この結果列は2方向ベニヤスケールとして機能す
る。距離805、807、85F5および817のいずれよりも小さい誤差の範
囲内で列が相互に合心しているならば、1個の孔803と1個のスポット813
とが互いに合心する。合心した孔とスポットとを確認することにより、残りの合
心の量と方向とを知ることができる。例えば、孔803bがスポットと合心して
いるならば、パネルに対して介装材を一方向に変位させて孔803aとスポット
813aと合心するようにしなければならない。もし孔803cがスポットと合
心しているならば、介装材を反対方向に変位させて合心させなければならない。
この他にも発明の趣旨の範囲内で種々の変更を加えることができる。例えば、
上記したように介装材を可流性電導性材料および可流性誘電性材料と一緒に用い
ることが最も好ましく、これにより信頼度の高い接続と回路パネルの接合が得ら
れる。しかししかしその他にも非選択的な方法を用いて、端末と接点とを接続す
ることもできる。例えば、介装材を省いて端末と接点とを互いに直接溶合させる
ようにしてもよい。この場合各インターフェースに誘電性絶縁シートを用いて、
そのようなシートがインターフェースにおいて端末と接点の正規パターンに対応
するようにする。例えば、第1の正規パターンの端末が同じ第1の正規パターン
中の接点と接続される場合には、誘電性シートには同じ第1の正規パターン中に
孔を設ける。つぎの隣接するインターフェースにおいては、
端末と接点科第2のパターン中に配置されている場合には、誘電性シートには第
2の正規パターン中に孔を設ける。
もしパネルの面上の表面電導体がパネルそれ自身上にある誘電性材料により覆
われている場合には、誘電性シートを用いる必要はない。また端末と接点とは所
謂Z方向接着剤(非等方性電導性を有した接着剤)の層によっても接続できる。
この場合にもパネルのインターフェース毎に誘電性材料を設けて、表面電導体上
を覆うようにしてもよいが、端末と接点の上には延在しないようにする。また「
上」、「下」および「垂直」などの用語は任意に決められたもので、通常の観念
に縛られるものではないと理解されたい。したがって構成要素またはユニットの
上向きの垂直方向とは、通常の観念では上方にも、下方にもまたは水平方向にも
延在し得るものである。第28、29における筒状の通路は予備メッキした表面
電導性層とともに用いることもでき、第18〜21図に示す場合のように、後で
顧客別仕様化することもできるのである。
以上の説明は飽く迄この発明のいくつかの実施態様に言及したまでのものであ
り、この他にも発明の趣旨を逸脱しない限りにおいては種々の変更が採用可能で
ある。産業上の応用
この発明は、電子製造工業その他多層回路構造体(例えば多層回路ボード)や
該構造体の部品の製造に関連する産業において応用することができるものである
。
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 EP(AT,BE,CH,DE,
DK,ES,FR,GB,GR,IE,IT,LU,M
C,NL,PT,SE),AU,CA,FI,JP,K
R,RU
(72)発明者 グルーベ、ゲイリー、ダブリュ.
アメリカ合衆国、ニューヨーク 10950、
モンロー、ボックス エム―397、アール.
ディー. 2
(72)発明者 エーレンバーグ、スコット、ジー.
アメリカ合衆国、ニューヨーク 12524、
フィッシュキル、サンディ レイン 32
Claims (1)
- 【特許請求の範囲】 1.電導体(22)を具えた複数個の回路パネル(10)と少なくとも1個の実 質的に薄層状の介装材(12)とを含んでなる構成要素を積層して、介装材のう ち1個が1対の隣接する回路パネル間に介在するようにし、介装材の主面(34 、36)が回路パネルの主面(16、18)に対向するようにし、各介装材の主 面上の予選択された接続部位(46、47)が回路パネルの対向する主面上の接 続部位(56、58)と合心するようにし、かつ回路パネル上に載設された電導 性材料(22、24)が合心した接続部位の各セットにおいて介装材上の電導性 材料(48)に当接するようにし、かつ合心下接続部位の各セットの少なくとも 一部の電導性材料を可流性とし、 可流性材料を流化させて、回路パネル上の電導性材料および介装材を合心した 接続部位において隣接する回路パネル間に延在する連続的な電導体とし、 合心した接続部位の各セットにおいて、少なくとも1個の構成要素内に設けら れた貯留場所内に可流性材料を捕捉する ことを特徴とする多層回路ユニットを 製造する方法。 2.少なくとも1個の構成要素が中空の通路(26)を有していて、該通路が接 続部位において少なくとも1個の主面からその内部に延在し、 前記の積層ステップに際して、可流性電導性材料を上記の 通路と合心せしめ、 可流性電導性材料の捕捉ステップにおいて、可流性電導性材料を上記の通路内 に捕捉する ことを特徴とする請求項1に記載の方法。 3.少なくとも1個の回路パネルが少なくとも1個の主面から内部に延在する前 記の通路を有しており、 少なくとも1個の介装材がその少なくとも1個の主面に露出した前記の可流性 電導性材料を有している ことを特徴とする請求項2に記載の方法。 4.各介装材が接続部位において反対方向を指向する主面に露出する可流性電導 性材料を有しており、 各回路パネルが少なくとも1個の主面中に延在する通路を有しており、 積層ステップに際して、各介装材の両側の可流性材料を回路パネルの通路と当 接させる ことを特徴とする請求項3に記載の方法。 5.各介装材がその主面間においてそれを透通する孔とこの孔中に沈降された可 流性電導性材料の本体とを有しており、これにより電導性材料の各本体がと介装 材の両主面に延在している ことを特徴とする請求項4に記載の方法。 6.少なくとも1個の回路パネル上の電導体が前記の通路内に延在する電導性構 成要素を有しており可流性電導性材料が通路中の電導性構成要素に接触している ことを特徴とする請求項3に記載の方法。 7.少なくとも1個の回路パネル上の電導性構成要素が通路内に設けられた中空 状の被覆を有しており、可流性電導性材料がこの中空の電導性被覆内に流れ込ん でいる ことを特徴とする請求項6に記載の方法。 8.少なくとも1個の介装材が少なくとも1個の主面上に延在する可流性誘電性 材料(38、40)を含んでおり、 さらにこの可流性誘電性材料を流化させて積層の後最も近接する1個の回路パ ネルの主面と密に接触させるステップを含んでいることを特徴とする請求項1に 記載の方法。 9.誘電性材料の流化させるステップが、電導性材料を流化させるステップと同 時に、行われる ことを特徴とする請求項8に記載の方法。 10.誘電性材料を流化させるステップと電導性材料を流化させるステップとに おいて、積層された回路パネルと介装材とを加熱、加圧する ことを特徴とする請求項9に記載の方法。 11.誘電性材料を流化させるステップにおいて、積層された構成要素を圧縮し て隣接する回路パネルを相互に押圧するとともに、各介装材を隣接する回路パネ ル間において圧縮する ことを特徴とする請求項9または10に記載の方法。 12.複数の回路パネル(10)と少なくとも1個の薄層状の介装材(12)と を積層して、各介装材が2個の隣接する回路パネル間に介在するようにし、各介 装材の主面(34、36)が2個の隣接する回路パネルの主面(16、18)に 対向するようにし、各介装材上の予選択された接続部位(46、47)が対向す る回路パネル面上の接続部位(56、58)と合心するようにし、各介装材の主 面上の可流性誘電性材料(38、40)が接続部位を除いて対向する回路パネル 面に当接するようにし、かつ各回路パネル上に載設された電導性材料(22、2 4)が合心した部位において介装材上の電導性材料(48)に当接するようにし 、電導性材料の少なくとも一部を可流性とし、 可流性誘電性材料を流化して回路パネルの主面に適合させて、可流性材料が回 路パネルの主面上の不規則部分を満たすようにし、 可流性電導性材料を流化して回路パネル上および少なくとも1個の介装材上の 電導性材料を回路パネル間に延在する連続した電導体に一体化する ことを特徴とする多層回路ユニットを製造する方法。 13.各介装材がシート状の内部構成要素(42)と該内部構成要素の両面上に 可流性誘電性材料(38、40)とを有している ことを特徴とする請求項12に記載の方法。 14.内部構成要素が孔を有しており、各介装材シートが誘電性材料の流化中に 該孔に浸透する ことを特徴とする請求項13に記載の方法。 15.各内部構成要素が電導性の電位面要素を有しており、可流性誘電性材料が 回路パネルと電位面要素との間に介在している ことを特徴とする請求項13または14に記載の方法。 16.さらに可流性材料をセットして、回路パネルと介装材とを相互に固定する ことを特徴とする請求項13または14に記載の方法。 17.少なくとも1個の回路パネルが少なくともその一主面に沿って延在する突 起状の電導体(22、24)該電導体間に凹部を有しており、可流性誘電性材料 がこれらの凹部を満たしている ことを特徴とする請求項13または14に記載の方法。 18.1対の反対面する主面を具えた層状の本体(32)と、該主面間において 本体内を透通延在して予選択された接続部位(46、47)において主面上に露 出する電導性構成要素(48)とを有しており、 上記の本体が上記の接続部位を除いて主面上に分布された高分子材料を含んだ 可流性誘電性材料(38、40)を有している ことを特徴とする電気回路ユニットのための相互接続接合介装材。 19.前記の本体が主面間に設けられた内部構成要素(42)を有している ことを特徴とする請求項18に記載の介装材。 20.内部構成要素がシート状の電導性電位面要素を有している ことを特徴とする請求項18に記載の介装材。 21.可流性誘電性材料が予設定された温度において流化す るものであって、 内部構成要素が、上記の温度において実質的な安定性を具えているシート状要 素を、有している ことを特徴とする請求項18または19または20に記載の介装材。 22.各電導性構成要素が可流性電導性材料を含んでおり、該可流性電導性材料 が各主面に露出している ことを特徴とする請求項18または19または20に記載の介装材。 23.各電導性構成要素が可流性電導性材料の本体を完全に透通延在する単一塊 体を含んででいる ことを特徴とする請求項22に記載の介装材。 24.各電導性構成要素が一主面の近傍から他の主面の近傍まで延在する金属性 電導体を含んでおり、 可流性電導性材料が非金属性材料を含んでいる ことを特徴とする請求項23に記載の介装材。 25.さらに主面間に設けられた層状の内部構成要素(42)が含まれており、 この内部構成要素が内部に孔(46)を有しており、 可流性誘電性材料が内部構成要素内において該孔を覆っており、 可流性誘電性材料が流動状態において孔中に流れ込むことができる ことを特徴とする請求項18に記載の介装材。 26.内部構成要素が、相互間に前記の孔を画定する複数 の繊維からなる繊維性材料を、含んでいる ことを特徴とする請求項25に記載の介装材。 27.上下面に誘電性本体を、上面上の第1のパターンの部位に接点(538) を、下面上に端末(530)を、端末に接続されてかつパネルの上面に延在する 透通電導体(527)を、それぞれ具えた第1の回路パネル(544)と、 下面を具えた誘電性本体とパネルの下面上の第1のパターンの部位に端末(5 30)を、それぞれ具えた第2の回路パネル(562)とを、 用意し; この用意をするに際しては、 第1の回路パネルの上面を選択処理することにより該パネルを顧客別仕様化し て、パネルの透通電導体の一部をパネルの接点に接続せしめ、 該回路パネルを上下面対面状に積層して、第1の回路パネルの上面が第1のイ ンターフェースにおいて第2の回路パネルの下面に対面するようにし、対面する 面上の第1のパターンが互いに合心するようにし、合心したパターンの少なくと も一部において第1のパネルの接点が第2のパネルの端末と合心するようにし、 上記のインターフェースにおいて合心した接点と端末の全てを非選択的に接続 して、顧客別仕様化されたパネルの一部が隣接するパネルの端末に接続されるよ うにする ことを特徴とする多層回路ユニットを製造する方法。 28.第2の回路パネルの誘電性本体が下面と逆を指向する 上面と、パネルの下面上においてパネルの上面に延在する端末に接続された透通 電導体を有していて、第1のパネルの透通電導体の一部が第2のパネルの透通電 導体に接続されて、第1と第2のパネルを透通延在する複合垂直電導体を構成す る ことを特徴とする請求項27に記載の方法。 29.第2のパネルが第1のパターンンオ全ての部位に端末を、またこれらの端 末に接続された透通電導体(527)を有しており、 接点に接続された第1のパネルの透通電導体の全てが第2のパネルの透通電導 体と接続されて、複合垂直電導体を構成する ことを特徴とする請求項28に記載の方法。 30.非選択的に接続するに際して、 可流性電導性L材料の塊体(578)を載設した介装材(580)をインター フェースに置設して、第1のパターンの全ての部位に塊体が位置するようにし、 かつ 介装材の全ての可流性電導性材料を流動化させる ことを特徴とする請求項27〜29のいずれかに記載の方法。 31.さらに第1と第2のパネルの誘電性本体を互いに接合して、介装材上の可 流性誘電性材料を、可流性電導性材料を流動化させるのと同時に、流動化させる ことを特徴とする請求項37に記載の方法。 32.さらに第2のパネルの上面を選択的に処理し 第1と第2のパネルの主面上における選択的処理を、第1と第2のパネル上の 透通電導体を各パネルの上面に沿って延在する表面電導体に選択的に接続する ことを特徴とする請求項28または29に記載の方法。 33.さらにパネルの下面を選択的に処理して、各パネルの透通電導体を各パネ ルの下面に沿って延在する表面電導体に選択的に接続する ことを特徴とする請求項32に記載の方法。 34.表面電導体が選択的処理中に形成される ことを特徴とする請求項32に記載の方法。 35.さらにパネルを内部に透通電導体を有しかつ上下面に電導性材料の層を具 えた回路パネルプリカーサーの形で供給し、 選択的処理に際して、レジストパターンを該層上に供給して、該層を1種以上 の処理媒体に暴露して、暴露後に電導性材料が層上のレジストによって覆われて いない区域にのみ残るようにした ことを特徴とする請求項34に記載の方法。 36.電導性層の一部上にレジストを供給するに際して、 レジストの層をパターン的な照射に写真的に暴露して、表面電導体に対応する レジスト区域を画定し、かつ同時に基準マークに対応するレジスト区域をも画定 し、 表面電導体に対して所定の空間的な関係でもってパネルの面の少なくとも一部 上に基準マークを形成して、 積層に際しては、該基準マークを基準としてパネルを合心 させる ことを特徴とする請求項35に記載の方法。 37.非選択的に接続するに際して、 電導性材料の塊体(578)を載設した介装材(580)を第1のインターフ ェースにおいて第1のパターンの全ての部位に置設して、該塊体に対して所定の 空間的関係で介装材上に基準マーク(584)を位置させ、 介装材を置設するに際して、基準マークを基準として介装材を合心させる ことを特徴とする請求項36に記載の方法。 38.介装材と回路パネルの少なくともある1個が所定の離間で配列された孔の 群の形で基準マークを有しており、 介装材と回路パネルの他の1個が孔のそれとは異なる所定の離間で配列された スポットの群の形で基準マークを有しており、 各群のスポットがその群のただ1個の区と合心することができ、 介装材を置設するに際して、各群のうちのいずれの孔がスポットと合心するか を決めることによりパネルのひとつに対する介装材の合心を決める ことを特徴とする請求項37に記載の方法。 39.各回路パネルの上下面上の表面電導体が各パネル上において互いに直交す る第1と第2の方向に延在し、 積層するに際して、パネルの第1の方向が互いに合心し、第2の方向が互いに 合心するように、行なう ことを特徴とする請求項33に記載の方法。 40.第1と第2のパネルの各透通電導体が各パネルの上下面間を実質的に垂直 に延在し、各端末が各透通電導体の下端に配置され、第1のパネルの接点が該パ ネルの端末と透通電導体とから第1の方向にずれており、 積層するに際して、第2のパネルの透通電導体が第1のパネルの透通電導体か ら第1の方向にずれるように、パネルを配列する ことを特徴とする請求項39に記載の方法。 41.第1のパネルが上下面間に配置されたシート状の内部電導性構成要素と、 透通電導体から第2の方向にずれた突起部位に内部構成要素から下面まで延在す る突起を有しており、 下面を選択的に処理するに際して、 パネルの透通電導体都表面電導体とを選択的に突起に接続する ことを特徴とする請求項40に記載の方法。 42.第2のパネルの上面を選択的に処理するに際して、 第2の回路パネルの透通電導体の一部を第2の回路パネルの上面に設けられた 接点に第2のパターンの部位において接続し、 誘電性本体を画定する上下面を具えた第3の回路パネルを供給し、 この第3のパネルには第2のパターンの部位において下面上に端末を設け、 第2のパネルに第3のパネルを重ねて、第2のインター フェースにおいて第3のパネルの下面を第2のパネルの上面に対面させ、 第2のパターンを互いに合心させ、 第2のインターフェースにおいて第2のパネルの接点と第3のパネルの端末と を互いに合心させ、 第2のインターフェースにおいて、全ての合心した端末と接点とを非選択的に 接続する ことを特徴とする請求項32に記載の方法。 43.第3のパネルが上面と、パネルの端末から上面まで延在する透通電導体と を有しており、 第1〜3のパネルの透通電導体が該パネルの上下面間を垂直に延在し、 積層および重合せを行なうに際して、第1と第3のパネルの透通電導体が互い に合心する ことを特徴とする請求項42に記載の方法。 44.第1のセットのパネルを少なくとも1個と、第2のセットのパネルを少な くとも1個と、パネルの上下面間に延在する複数個の透通電導体(527)と、 パネルの下面上の複数個の端末(530)と、パネルの上面上の複数個の接点( 538)とを含んだ回路パネル(544)を有してなり 各パネルは反対方向を指向する上下面を具えた誘電性本体を有しており、 各端末は1個の透通電導体に接続されており、 各パネルの接点の少なくとも一部は該パネルの透通電導体に接続されており、 第1のセットのパネルは第1のパターンの少なくとも一部の部位に上記の接点 を、第2のパターンの全ての部位に上記の端末を、それぞれ有しており、 第2のセットのパネルは第2のパターンの少なくとも一部の部位に上記の接点 を、第1のパターンの全ての部位に上記の端末を、それぞれ有しており、 パネルは第1と第2のセットのパネルを交互に、かつ上下面を対面させて重ね られており、 パネルはその間に少なくとも1個のインターフェースを画定しており、 第1のパターンは相互に、また第2のパターンも相互に、合心しており、 低い方のパネルの接点が高い方のパネルの端末に各インターフェースにおいて 合心しており、 合心した接点と端末とは各インターフェースにおいて互いに接続されており、 パネルの透通電導体の少なくとも一部は接続された端末と接点とによって他の パネルの透通電導体に接続されて複数個のパネルを透通延在する垂直電導体を構 成し、少なくとも1個のパネルの透通電導体の一部はそのパネルの接点に接続さ れており、そのパネルの透通電導体の一部は次高のパネルの透通電導体に接続さ れている ことを特徴とする多層回路ユニット。 45.パネルが上下面に沿って延在する表面電導体を有しており、 表面電導体の少なくとも一部が透通電導体に接続されており、 各インターフェースには絶縁層が設けられていて、隣接するパネルの表面電導 体を相互から隔離している ことを特徴とする請求項44に記載のユニット。 46.表面電導体が相互に直交する第1と第2の方向に延在しており、 各パネルの上面上の表面電導体が第1の方向に延在し、 各パネルの下面上の表面電導体が第2の方向に延在し、 第1と第2のパターンが四辺形行列格子をなしており、 列が第1の方向に平行で、行が第2の方向に平行である ことを特徴とする請求項45に記載のユニット。 47.第2のパターンが第1のパターンと同一であるが、第1の方向にずれてい る ことを特徴とする請求項46に記載のユニット。 48.透通電導体がパネルの上下面間で実質的に垂直に延在し、 第1のセットの各パネルの透通電導体が第2のパターンの部位に配置され、 第2のセットの各パネルの透通電導体が第1のパターンの部位に配置されてお り、 各パネルの端末がパネルの透通電導体の下端に配置されている ことを特徴とする請求項46に記載のユニット。 49.各パネルの接点がそのパネルの透通電導体から第1の 方向にずれているが、第2の方向については合心している ことを特徴とする請求項48に記載のユニット。 50.少なくとも一部のパネルがシート状の内部構成要素を含んでおり、 各内部構成要素がある1個のパネルの誘電性本体内に配置されて、かつその上 下面と平行に延在しており、 内部構成要素を含んだパネルが内部構成要素を少なくとも1個の電導体に接続 する手段を有している ことを特徴とする請求項46〜49のいずれかに記載のユニット。 51.内部電導性構成要素を含んだ各パネルの内部誘電性構成要素手段が、内部 構成要素と上下いずれかの面との間に延在する突起を有しており、 該突起が透通電導体に対して第2の方向にはずれているが、第1の方向につい ては合心している ことを特徴とする請求項50に記載のユニット。 52.各内部構成要素がそれを透通する孔を有しており、 パネルの透通電導体が内部構成要素中の孔を通って延在して、孔中において内 部構成要素からは離間しており、 パネルの誘電性本体が該孔中において透通電導体と内部構成要素間に延在して いる ことを特徴とする請求項61に記載のユニット。 53.少なくとも1個のパネルが1対の電導性内部構成要素を有しており、これ が誘電性材料を間において互いに重なっており、 対のうち一方の内部構成要素をパネルのある1個の電導体に接続する手段が設 けられており、 対のうち他方の誘電性材料をパネルの他の1個の電導体に接続する手段が設け られている ことを特徴とする請求項50に記載のユニット。 54.パネルの上面上を第1の方向に延在する表面電導体の少なくとも1個が次 高パネルの下面上を第2の方向に延在する表面電導体に接続されている ことを特徴とする請求項46〜49のいずれかひとつに記載のユニット。 55.パネルの上面上を第1の方向に延在する表面電導体の少なくとも1個が、 透通電導体により、該パネルの下面上を第2の方向に延在する表面電導体に接続 されている ことを特徴とする請求項54に記載のユニット。 56.第1の電導性材料(502)を第1の誘電性シート(500)の第1の面 上に施して、電導性材料により相互に離間するアイランド(506)を形成し、 さらなる誘電性材料(508)を第1の電導性材料上に施して、第2の誘電性 シートを形成しかつ誘電性シート間に設けられた第1の電導性材料およびアイラ ンドを取り巻く誘電性材料と積層を形成し、 アイランドと合心して各誘電性シート内に孔(504)を形成して、該孔を介 してアイランドを積層の上下面に露出させる ことを特徴とする回路パネルプリカーサのー製造方法。 57.第1の電導性材料を施すに際して、該電導性材料が孔を有した連続層を形 成し、各アイランドが該孔中に配置されるようにする ことを特徴とする請求項56に記載の方法。 58.第1の電導性材料を施すに際して、第1の誘電性シートに電導性材料のシ ートを積層して前記の連続層を形成し、該層から環状部分を除去して上記の孔と アイランドとを形成する ことを特徴とする請求項57に記載の方法。 59.第2の誘電性材料を施すに際して、第2の誘電性材料の凝集性のシートを 第1の電導性材料上に積層する ことを特徴とする請求項58に記載の方法。 60.さらに電導性通路材料を前記の孔中に沈降させて、積層の上下面に延在し かつ前記のアイランドを含む透通電導体を形成する ことを特徴とする請求項56〜59のいずれかひとつに記載の方法。 61.積層の上下面電導性表面材料を施すに際して、表面材料が透通電導体に電 気的に接続されるようにする ことを特徴とする請求項60に記載の方法。 62.通路材料と表面材料とを施すに際して、積層をメッキ溶液に浸漬して同時 に行なう ことを特徴とする請求項61に記載の方法。 63.誘電性層の厚さが約150μm未満であって、各孔の最少直径が約250 μm未満である ことを特徴とする請求項60に記載の方法。 64.第1と第2の誘電性シート(500、508)と、これらの誘電性シート 間に設けられた実質的に連続な電導性層(502)とを有してなり、 該シートが電導性層から離れた上下面を画定し、 連続層が透通する孔(504)を有しており、 さらにシート間において孔中に沈降された電導性材料のアイランド(506) が設けられていて、 シートの誘電性材料が孔中において互いに会合して、誘電性材料がアイランド を電導性の連続層から絶縁している ことを特徴とする回路パネルプリカーサー 65.誘電性シートがアイランドと合心する孔を有している ことを特徴とする 請求項64に記載のプリカーサー。 66.さらに孔内に電導性通路材料が設けられていて、アイランドから誘電性層 の上下面まで延在している ことを特徴とする請求項65に記載のプリカーサー。 67.さらに誘電性シートの上下面上に表面電導性材料が設けられていて、 この表面電導性材料が通路材料に接続されている ことを特徴とする請求項66に記載のプリカーサー。 68.誘電性本体を画定する上下面(508、500)が互いに平行に延在して おり、 複数個の透通電導体(527)が上下面間において該本体を透通延在して該面 に上下端を有しており、 塩基性金属の実質的に連続な層が透通電導体に接続されて かつ上下面を覆っており、 透通電導体からずれた複数個の上面の分離接点区域および下面の複数個の分離 端末区域において、貴金属が塩基性金属層上を覆っており、 接点区域のひとつと端末区域のひとつとが各透通電導体を伴なっている ことを特徴とする回路パネルプリカーサー 69.各透通電導体の上端とそれに伴なう接点区域との間には貴金属を欠く隙間 があり、 各隙間には上の塩基性金属が露出している ことを特徴とする請求項68に記載のプリカーサー。 70.透通電導体が上下面間において実質的に垂直に延在し、 各端末区域が透通電導体の下端を取り巻いている ことを特徴とする請求項68に記載のプリカーサー。 71.透通電導体が四辺形行列格子状に配列されており、その列が第1の方向に 行がこれと直交する第2の方向に、それぞれ延在している ことを特徴とする請求項70に記載のプリカーサー。 72.各接点区域透通電導体から第1の方向にずれており、全てのずれの態様が 同じ大きさと様跡である ことを特徴とする請求項71に記載のプリカーサー。 73.さらにシート状の電導性内部構成要素が誘電性本体内に設けられていて、 上下面に対して実質的に平行に延在しており、 複数個の電導性突起(528)が下面から電導性内部構成 要素まて延在しており、 各突起が透通電導体の1個の行に対して第1の方向に合心しているが、第2の 方向についてはずれている ことを特徴とする請求項72に記載のプリカーサー。 74.さらに前記の貴金属からなる基準マーク(574、575)が上下面の少 なくとも一方の上に設けられており、接点区域および端末区域に対して所定の空 間的関係を有している ことを特徴とする請求項72に記載のプリカーサー。 75.前記の基準マークが上下面上に設けられており、 下面上の基準マークが上面上の基準マークに対して第1の方向にずれており、 ずれの態様が透通電導体から接点へのずれの態様と同じである ことを特徴とする請求項74に記載のプリカーサー。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/816,634 US5282312A (en) | 1991-12-31 | 1991-12-31 | Multi-layer circuit construction methods with customization features |
| US07/815,401 | 1991-12-31 | ||
| US07/816,634 | 1991-12-31 | ||
| US07/815,401 US5367764A (en) | 1991-12-31 | 1991-12-31 | Method of making a multi-layer circuit assembly |
| PCT/US1992/011395 WO1993013637A1 (en) | 1991-12-31 | 1992-12-30 | Multi-layer circuit construction methods and structures with customization features and components for use therein |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002053941A Division JP3547731B2 (ja) | 1991-12-31 | 2002-02-28 | 多層回路ユニット、その構成要素、およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08500467A true JPH08500467A (ja) | 1996-01-16 |
| JP3472299B2 JP3472299B2 (ja) | 2003-12-02 |
Family
ID=27123947
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51198093A Expired - Fee Related JP3472299B2 (ja) | 1991-12-31 | 1992-12-30 | 多層回路ユニットの製造方法及びその構成要素 |
| JP2002053941A Expired - Fee Related JP3547731B2 (ja) | 1991-12-31 | 2002-02-28 | 多層回路ユニット、その構成要素、およびその製造方法 |
| JP2004032363A Expired - Fee Related JP3774461B2 (ja) | 1991-12-31 | 2004-02-09 | 多層回路ユニットを製造する方法 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002053941A Expired - Fee Related JP3547731B2 (ja) | 1991-12-31 | 2002-02-28 | 多層回路ユニット、その構成要素、およびその製造方法 |
| JP2004032363A Expired - Fee Related JP3774461B2 (ja) | 1991-12-31 | 2004-02-09 | 多層回路ユニットを製造する方法 |
Country Status (6)
| Country | Link |
|---|---|
| EP (2) | EP0619935B1 (ja) |
| JP (3) | JP3472299B2 (ja) |
| AT (2) | ATE166202T1 (ja) |
| AU (1) | AU3429493A (ja) |
| DE (2) | DE69233259T2 (ja) |
| WO (1) | WO1993013637A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041378A (ja) * | 2004-07-29 | 2006-02-09 | Toshiba Corp | 多層プリント配線板、多層プリント配線板の製造方法および電子機器 |
| US7985930B2 (en) | 1999-06-02 | 2011-07-26 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| JPWO2016158109A1 (ja) * | 2015-03-27 | 2017-12-28 | 京セラ株式会社 | 撮像用部品およびこれを備える撮像モジュール |
| JP2019192896A (ja) * | 2018-04-26 | 2019-10-31 | ダエダック エレクトロニクス カンパニー リミテッドDaeduck Electronics Co., Ltd. | プリント回路基板の製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2820108B2 (ja) * | 1996-03-13 | 1998-11-05 | 日本電気株式会社 | 電子部品の実装構造およびその製造方法 |
| US6056557A (en) * | 1998-04-08 | 2000-05-02 | Thomas & Betts International, Inc. | Board to board interconnect |
| JP2006066458A (ja) * | 2004-08-24 | 2006-03-09 | Sharp Corp | 多層プリント配線板及び多層プリント配線板の製造方法 |
| JP2007129124A (ja) * | 2005-11-07 | 2007-05-24 | Matsushita Electric Ind Co Ltd | 多層プリント配線基板及びその製造方法 |
| JP5332731B2 (ja) * | 2009-03-02 | 2013-11-06 | 富士通株式会社 | 電磁界シミュレータ及び電磁界シミュレーション装置 |
| JP5581828B2 (ja) * | 2010-06-09 | 2014-09-03 | 富士通株式会社 | 積層回路基板および基板製造方法 |
| JP5633256B2 (ja) * | 2010-09-02 | 2014-12-03 | 株式会社村田製作所 | 部品内蔵基板の製造方法 |
| DE102015013838B3 (de) * | 2015-10-23 | 2017-02-16 | Technische Universität Dresden | Verfahren zur Herstellung von mechanisch-elektrischen Fügeverbindungen zwischen mindestens zwei elektrisch leitenden Verbunden eines Verbundsystems und multifunktionales Verbundsystem |
| US10349520B2 (en) * | 2017-06-28 | 2019-07-09 | Catlam, Llc | Multi-layer circuit board using interposer layer and conductive paste |
| WO2019204686A1 (en) | 2018-04-19 | 2019-10-24 | The Research Foundation For The State University Of New York | Solderless circuit connector |
| CN113670187B (zh) * | 2021-09-06 | 2022-09-20 | 宁波韧和科技有限公司 | 兼具高安全性与高探测量程的电容式弹性应变传感器及其制备方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3546775A (en) * | 1965-10-22 | 1970-12-15 | Sanders Associates Inc | Method of making multi-layer circuit |
| US3616532A (en) * | 1970-02-02 | 1971-11-02 | Sperry Rand Corp | Multilayer printed circuit electrical interconnection device |
| US3775844A (en) * | 1970-06-25 | 1973-12-04 | Bunker Ramo | Method of fabricating a multiwafer electrical circuit structure |
| US3859711A (en) * | 1973-03-20 | 1975-01-14 | Ibm | Method of detecting misregistration of internal layers of a multilayer printed circuit panel |
| FR2312172A1 (fr) * | 1975-05-22 | 1976-12-17 | Ibm | Procede de fabrication d'ensembles de circuits integres |
| US4383363A (en) * | 1977-09-01 | 1983-05-17 | Sharp Kabushiki Kaisha | Method of making a through-hole connector |
| US4211603A (en) * | 1978-05-01 | 1980-07-08 | Tektronix, Inc. | Multilayer circuit board construction and method |
| DE2902002A1 (de) * | 1979-01-19 | 1980-07-31 | Gerhard Krause | Dreidimensional integrierte elektronische schaltungen |
| EP0166762A4 (en) * | 1983-12-15 | 1986-05-16 | Laserpath Corp | Electrical switching technology. |
| ATE56310T1 (de) * | 1984-06-27 | 1990-09-15 | Contraves Ag | Verfahren zur herstellung eines basismaterials fuer eine hybridschaltung. |
| DE3685647T2 (de) * | 1985-07-16 | 1993-01-07 | Nippon Telegraph & Telephone | Verbindungskontakte zwischen substraten und verfahren zur herstellung derselben. |
| US4727633A (en) * | 1985-08-08 | 1988-03-01 | Tektronix, Inc. | Method of securing metallic members together |
| US4667404A (en) * | 1985-09-30 | 1987-05-26 | Microelectronics Center Of North Carolina | Method of interconnecting wiring planes |
| DE3810486A1 (de) * | 1988-03-28 | 1989-10-19 | Kaleto Ag | Verfahren zum herstellen kundenspezifischer elektrischer schaltungen, insbesondere gedruckter schaltungen |
| US5031308A (en) * | 1988-12-29 | 1991-07-16 | Japan Radio Co., Ltd. | Method of manufacturing multilayered printed-wiring-board |
| US5089880A (en) * | 1989-06-07 | 1992-02-18 | Amdahl Corporation | Pressurized interconnection system for semiconductor chips |
| US4954878A (en) * | 1989-06-29 | 1990-09-04 | Digital Equipment Corp. | Method of packaging and powering integrated circuit chips and the chip assembly formed thereby |
| US5055973A (en) * | 1990-01-17 | 1991-10-08 | Aptix Corporation | Custom tooled printed circuit board |
| US5140745A (en) * | 1990-07-23 | 1992-08-25 | Mckenzie Jr Joseph A | Method for forming traces on side edges of printed circuit boards and devices formed thereby |
| US5129142A (en) * | 1990-10-30 | 1992-07-14 | International Business Machines Corporation | Encapsulated circuitized power core alignment and lamination |
-
1992
- 1992-12-30 EP EP93902885A patent/EP0619935B1/en not_active Expired - Lifetime
- 1992-12-30 EP EP97203302A patent/EP0834921B1/en not_active Expired - Lifetime
- 1992-12-30 AU AU34294/93A patent/AU3429493A/en not_active Abandoned
- 1992-12-30 WO PCT/US1992/011395 patent/WO1993013637A1/en not_active Ceased
- 1992-12-30 AT AT93902885T patent/ATE166202T1/de not_active IP Right Cessation
- 1992-12-30 DE DE69233259T patent/DE69233259T2/de not_active Expired - Fee Related
- 1992-12-30 JP JP51198093A patent/JP3472299B2/ja not_active Expired - Fee Related
- 1992-12-30 AT AT97203302T patent/ATE255276T1/de not_active IP Right Cessation
- 1992-12-30 DE DE69225495T patent/DE69225495T2/de not_active Expired - Fee Related
-
2002
- 2002-02-28 JP JP2002053941A patent/JP3547731B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-09 JP JP2004032363A patent/JP3774461B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7985930B2 (en) | 1999-06-02 | 2011-07-26 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| US8283573B2 (en) | 1999-06-02 | 2012-10-09 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multilayer printed circuit board |
| US8288664B2 (en) | 1999-06-02 | 2012-10-16 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multilayer printed circuit board |
| US8288665B2 (en) | 1999-06-02 | 2012-10-16 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| US8745863B2 (en) | 1999-06-02 | 2014-06-10 | Ibiden Co., Ltd. | Method of manufacturing multi-layer printed circuit board |
| US8782882B2 (en) | 1999-06-02 | 2014-07-22 | Ibiden Co., Ltd. | Method of manufacturing multi-layer printed circuit board |
| US8822830B2 (en) | 1999-06-02 | 2014-09-02 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| US8822828B2 (en) | 1999-06-02 | 2014-09-02 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| JP2006041378A (ja) * | 2004-07-29 | 2006-02-09 | Toshiba Corp | 多層プリント配線板、多層プリント配線板の製造方法および電子機器 |
| JPWO2016158109A1 (ja) * | 2015-03-27 | 2017-12-28 | 京セラ株式会社 | 撮像用部品およびこれを備える撮像モジュール |
| JP2019192896A (ja) * | 2018-04-26 | 2019-10-31 | ダエダック エレクトロニクス カンパニー リミテッドDaeduck Electronics Co., Ltd. | プリント回路基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002305380A (ja) | 2002-10-18 |
| EP0619935A1 (en) | 1994-10-19 |
| JP3547731B2 (ja) | 2004-07-28 |
| DE69225495T2 (de) | 1998-10-08 |
| DE69225495D1 (de) | 1998-06-18 |
| EP0834921B1 (en) | 2003-11-26 |
| DE69233259D1 (de) | 2004-01-08 |
| EP0619935A4 (en) | 1995-03-22 |
| JP3774461B2 (ja) | 2006-05-17 |
| EP0834921A3 (en) | 1998-08-26 |
| AU3429493A (en) | 1993-07-28 |
| ATE166202T1 (de) | 1998-05-15 |
| EP0619935B1 (en) | 1998-05-13 |
| JP3472299B2 (ja) | 2003-12-02 |
| DE69233259T2 (de) | 2004-08-26 |
| EP0834921A2 (en) | 1998-04-08 |
| ATE255276T1 (de) | 2003-12-15 |
| JP2004140412A (ja) | 2004-05-13 |
| WO1993013637A1 (en) | 1993-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5282312A (en) | Multi-layer circuit construction methods with customization features | |
| US5367764A (en) | Method of making a multi-layer circuit assembly | |
| US7165321B2 (en) | Method for manufacturing printed wiring board with embedded electric device | |
| JP3472299B2 (ja) | 多層回路ユニットの製造方法及びその構成要素 | |
| US5939789A (en) | Multilayer substrates methods for manufacturing multilayer substrates and electronic devices | |
| CN100334928C (zh) | 布线膜间连接件及其制造方法以及多层布线基板制造方法 | |
| US5232548A (en) | Discrete fabrication of multi-layer thin film, wiring structures | |
| EP0530840B1 (en) | Electric circuit board module and method for producing electric circuit board module | |
| US5309629A (en) | Method of manufacturing a multilayer circuit board | |
| JP2736042B2 (ja) | 回路基板 | |
| US6544428B1 (en) | Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer | |
| JP2006108211A (ja) | 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法 | |
| JPH08148828A (ja) | 薄膜多層回路基板およびその製造方法 | |
| US5306546A (en) | Multi chip module substrate | |
| JPH08181450A (ja) | 電子回路基板とその製造方法 | |
| JPH05159233A (ja) | 薄膜磁気ヘッド構造体およびその製造方法 | |
| JP2004327743A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
| JP2000294931A (ja) | 多層配線基板及びその製造方法 | |
| JP2776096B2 (ja) | ポリイミド多層配線基板の製造方法 | |
| JP2785832B2 (ja) | 半導体装置の実装構造 | |
| JPH09283931A (ja) | 多層配線基板 | |
| JPH07114314B2 (ja) | 回路パネル組立体 | |
| JPH05136573A (ja) | 多層印刷配線板の製造方法 | |
| JPH10242646A (ja) | 電子部品搭載用多層配線板の製造方法 | |
| JPH03184397A (ja) | 多層配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |