JPH08501190A - 反射防止層及びリソグラフィにより層を構造化するための方法 - Google Patents

Abstract

(57)【要約】 半導体基板（１）上に層（２）をリソグラフィにより構造化する際、ａＳｉ又はａＳｉ／ａＳｉＮからなる層を反射防止層（３）として使用することを提案する。その際反射の抑制はａＳｉ層内の吸収並びにａＳｉＮ層内の干渉に基づく。バックグラウンドの光学的アンカップリングが達成され、その結果この反射防止層は広汎に使用することができる。

Description

【発明の詳細な説明】 反射防止層及びリソグラフィにより層を構造化するための方法 本発明は半導体基板上にフォトレジストマスク及びエッチングプロセスの使用 下に層を構造化するための方法、構造化すべき層を有する半導体構造物並びにリ ソグラフィにより層を構造化する際の反射防止層としてａＳｉ（アモルファスシ リコン）又はａＳｉ／ａＳｉＮ層の使用に関する。 半導体技術分野では施された層をリソグラフィにより構造化する際に障害とな る反射の問題が周知である。フォトレジストも含めて半導体基板上に施された層 の例えば屈折率及び吸収係数のような光学特性に応じて、フォトレジストの露光 に使用される光の反射及び屈折が全ての層の境界面で起こる。フォトレジスト中 への逆反射が例えば構造化すべき層の表面で起こる。干渉及び吸収により不所望 に局部的な強度の変動が起こる。 フォトレジスト層の前に全面的に施される反射防止層によりこの問題は低減さ れる。レジストの厚さが異なることによる線幅の変動は低下し、エッジ部での反 射作用が低減し、それにより所謂高コントラストレジストの使用が可能となる。 反射防止層は通常フォトレジスト層の直下にあり、従って層の構造化の前にまず 反射防止層をエッチングしなければならない。とりわけ構造化の際寸法精度を保 証しかつ処理時間をなるべく少なくするために一般にできるだけ薄い反射防止層 が使用される。このような薄い反射防止層の作用はとりわけ干渉現象、しかも反 射防止層内又は全ての光学的作用層内、即ち露光の届く層内の干渉に基づくもの である。従って反射防止層に対しては正確な層厚を規定する必要があり、この層 厚は特にその下にある全ての光学的作用層の光学特性に関連する。下側の層の１ つが半導体基板上の異なる箇所で異なる層厚を有しているならば、満足のいく反 射防止作用は殆ど得ることはできない。 薄いａＳｉ（アモルファスシリコン）層を反射防止層として使用することは公 知である。その作用は干渉に基づくものであり、従って既に説明したように下側 の層に正確に適合させた数ｎｍの層厚が要求される。なぜなら屈折率が比較的高 いためである（約４ないし５．５）。満足のいく結果はアルミニウムのような高 反射性層で達成できるに過ぎない。構造化すべき層が部分的に透光性である場合 、ａＳｉ層の厚さは処理技術上可能であるよりも狭い限度内に保たれなければな らない。 反射防止層の使用はトランジスタのゲートとして使用されるようなポリシリコ ン層又はポリサイド層に対して特に重要である。この場合構造化の際に線幅が直 接集積回路の電気的特性を規定するので、その許容誤差を少なく保持することも 極めて重要である。トランジスタゲートのポリシリコン層又はポリサイド層にお いてはこれらの層上に例えばトランジスタのソース／ドレイン領域に対して後に 自己整合される接触を形成できるようにポリシリコン層と同じフォトレジストマ スクで構造化された酸化物層又は窒化物層を施すことがしばしば必要となる。例 えばポリシリコンの上に酸化物を組み合わせた層系の光学特性だけによって反射 を抑制することは極めて困難である。反射防止層を使用しない場合、ポリシリコ ン上の酸化物層の厚さ応じて反射率は約２３〜３６％となる。 ポリシリコン（ポリサイドも同様）上の酸化物の層系に対しては以下の反射防 止層が好適である。 −酸化物とポリシリコンとの間の窒化珪素：この場合窒化物の層厚は狭い限度（ ５７〜６７ｎｍ）に保たれなければならない。４０゜以下の傾斜を有する段差（ レジスト層下のトポグラフィ）ではフォトレジストへの反射率は１５％以下に抑 制することができる。 −酸化物とポリシリコンとの間のａＳｉＮ：この場合例えばスパッタリングの際 にアモルファスシリコン層内に窒素が組み込まれる。ａＳｉＮ層の厚さは約３６ 〜６２ｎｍでなければならず、その際レジストへの反射率は１５％までとなる。 両者の場合反射防止層は酸化物層の下に配置されており、以後の工程ではもは や除去することはできない。このことは種々の理由、例えば要求された厚さの窒 化物層によりかなりの応力がその下にある層に加えられることから欠点となる。 更に酸化物層の厚さを自由に選択できない。 もう１つの反射防止層としては窒化チタンがあり、この場合は反射の抑制は光 の吸収により達成される。しかし窒化チタン層の構造化及び特にその構造化すべ き層のエッチング後の除去は問題点が多い。窒化チタン層を除去する際に半導体 構造物上に残留物を残さないことが保証されなければならない。それというのも このような金属の混入は後の高温工程により回路の機能を著しく損傷しかねない からである。従って窒化チタンは例えばゲート面の構造化には適していない。 本発明の課題は、広汎に使用することのできる、即ちその下にある如何なる層 でも良好に反射を抑制させ、例えばその層厚を特に適合させる必要のない反射防 止層を提供することにある。この反射防止層は簡単にエッチングすることができ 、その後の処理工程に何等不都合に作用しないものであるべきである。もう１つ の課題は半導体基板上に任意の層をフォトレジストマスクの使用下に構造化する ことができ、フォトレジストの露光時に障害となる反射を十分に低減する方法を 提供することにある。 この課題は請求項１、１０及び１１により解決される。 本発明は反射防止層として厚いａＳｉ層又はａＳｉ／ａＳｉＮ層を使用するこ とに基づくものであり、その際層厚ｄは露光波長ｙの十分な吸収を保証するよう に選択される。 反射防止層に入射する強度Ｉ₀の８５％の吸収で一般に十分であると見なされ るので、要求される層厚は少なくともｄ＝−１ｎ０．１５／α（λ）＝１．９／ α（λ）である。一般に所定の吸収１−Ｉ／Ｉ₀で層厚は少なくともｄ＝−１ｎ （Ｉ／Ｉ₀）α（λ）であり、その際α（λ）は例えばスペクトル偏光解析装置 で測定することのできるａＳｉ層の吸収係数を表す。 紫外線（露光波長λ＝４３６ｎｍ、ｇ線）による露光及び及び屈折率約４．８ の場合例えば約７０〜１００ｎｍの厚さのａＳｉ層が施される。反射防止層内で の吸収によりバックグラウンド、即ち特に構造化すべき層の光学的にアンカップ リングされ、その結果本発明による反射防止層は特別に適合させることなく広汎 に使用することができる。その際多くの場合にａＳｉＮの屈折率がａＳｉと一般 に使用されるフォトレジストとの中間にあるためａＳｉ／ａＳｉＮ層の使用が選 択される。反射防止層／レジスト境界面でのレジスト内への反射はａＳｉＮ層内 に生じる干渉により低減することができる。 反射防止層は、反射防止層がなければポリシリコン／酸化物からなる二重層の 反射率が６０％までであることからｉ線露光で極めて有利に使用することができ る。 この広汎な使用可能性の他に本発明の利点は、処理上何等危険性のない、多く のエッチングプロセスで知られており、半導体技術分野で一般的な材料を使用で きる点において極めて有利である。これらのエッチングプロセスは反射防止層の 層厚がどこでも同じであることとの関連において例えばその構造化に際して良好 な寸法精度を保証する。反射防止層はその下にある１つの層又は複数層の構造化 後に容易に除去することができるが、しかしこれをその層上に残し、場合によっ ては完全に酸化することも可能である。回路の電気特性又は以後の処理工程は本 発明方法により悪影響を蒙ることはない。 本発明を図面に示された実施例に基づき以下に詳述する。 図１〜３は本発明による方法及び半導体構造物の実施例の諸工程を半導体構造 物の断面に基づき示すものである。 図１：半導体基板１上に構造化される層２として酸化珪素からなる上方部分層 ２ｂとポリシリコンからなる下方部分層２ａの二重層がある。その上に例えばス パッタリングによりａＳｉ／ａＳｉＮ層３が全面的に施されおり、その際ａＳｉ の層厚が約７０〜１００ｎｍでその上のａＳｉＮが４５〜６５ｎｍであると有利 である。その際最も適した層厚はとりわけａＳｉ、ａＳｉＮ及びフォトレジスト の屈折率及び吸収係数α（λ）並びに露光波長λに関係するが、しかしその下に ある層２ａ、２ｂ、又は更にその下にある層（図示せず）の特性に関係するもの ではない。 本実施例ではλ＝４３６ｎｍでａＳｉの屈折率（実部）は約４．８、ａＳｉＮ のそれは約２．３であり、一方ａＳｉの吸収係数は約１９μｍ^-1である。 構造化すべき層の厚さは自由に選択可能である。反射防止層３上にはフォトレ ジスト層の被着、露光（露光波長λ＝４３６ｎｍ）及び現像により形成されたフ ォトレジストマスク４がある。反射防止層により例えばフォトレジストマスク４ 内の線幅の変動は極めて僅かである。 図２：フォトレジストマスク４の使用下に異方性エッチングプロセスで反射防 止層３を構造化する。それには酸化物に対して選択的にエッチングするポリシリ コンエッチングプロセスか又はやはり酸化物のエッチングに使用されるポリシリ コン／酸化物エッチングプロセスが使用される。第一の場合引続き別のエッチン グプロセスで酸化物層２ｂの露出箇所をエッチングする。最後にフォトレジスト マスク４を除去する。 図３：有利にはまず露出しているａＳｉＮをエッチングする。エッチングはポ リシリコン２ａに対して選択的に行われるか又はやはりポリシリコンエッチング に使用されるエッチングプロセスで実施される。次いでポリシリコンをなおその 上にある層をマスクとして使用してエッチングする。その際有利には同時に残留 する反射防止層（ａＳｉ３）を除去し、エッチングの終わり頃には酸化物層２ｂ のみがマスクとなるようにする。比較的長い過エッチング時間（例えばトランジ スタゲート用のポリシリコン層のエッチングの場合）により比較的厚いａＳｉ層 も確実に除去することができる。このエッチングプロセスは酸化物に対して十分 に選択的に実施できなければならない。 本方法はその幾つかの箇所を変更することが可能である。例えばレジストマス クを反射防止層３の構造化のためだけに使用し、引続き除去してもよい。更に層 （この場合酸化物）の構造化はマスクとしての反射防止層により適切に選択した エッチングプロセスの使用下に行われる。反射防止層の露出箇所を完全にエッチ ングしてしまう前にレジストマスクを除去してもよい。反射防止層は層又は多重 層の構造化に引続いて選択的に除去するか又は半導体構造物上に残し並びに場合 によっては例えば酸化により非導電性層に変換可能である。ａＳｉＮ層及びａＳ ｉ層は場合によってはエッチングプロセスで除去してもよい。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 クツエツヒ、ギユンター ドイツ連邦共和国 デー‐80337 ミユン ヘン リントウルムシユトラーセ 45 (72)発明者 ヨスウイツヒ、ヘルムート ドイツ連邦共和国 デー‐81549 ミユン ヘン ワギンガー シユトラーセ ６

Claims (1)

1. 【特許請求の範囲】 １． フォトレジストマスク（４）の形成前に反射防止層としてａＳｉ層又はａ Ｓｉ／ａＳｉＮ層（３）を施し、ａＳｉ層の層厚ｄをｄ≦−１ｎ（Ｉ／Ｉ₀）／ α（λ）（α（λ）は露光波長λでのａＳｉ層の吸収係数、（１−Ｉ／Ｉ₀）は 反射防止層内での所定の吸収を表す）の条件をほぼ満足する、半導体基板（１） 上にフォトレジストマスク（４）及びエッチングプロセスの使用下に層（２）を 構造化するための方法。 ２． 以下の諸工程： −層（２）上への反射防止層（３）の被着、 −フォトレジストの被着、露光及び現像によるフォトレジストマスク（４）の形 成、 −反射防止層（３）の露出箇所のエッチングプロセスによる除去、 −層（２）の露出箇所のエッチングプロセスによる除去、 −フォトレジストマスク（４）の除去 による請求項１記載の方法。 ３． 層（２）の露出箇所のエッチングプロセスによる除去の工程の前にフォト レジストマスク（４）の除去の工程を実施する請求項１又は２記載の方法。 ４． 厚さ４５〜６５ｎｍのａＳｉＮ層とその上の厚さ７０〜１００ｎｍのａＳ ｉ層を反射防止層（３）として使用することを特徴とする請求項１ないし３の１ つに記載の方法。 ５． 反射防止層（３）の除去の工程を引続き行うことを特徴とする請求項２な いし４の１つに記載の方法。 ６． 反射防止層（３）の酸化の工程を引続き行うことを特徴とする請求項２な いし４の１つに記載の方法。 ７． 層（２）として多重層（２ａ、２ｂ）を使用することを特徴とする請求項 １ないし６の１つに記載の方法。 ８． 層（２）の露出箇所を除去する処理工程においてまず多重層の上方部分層 （２ｂ）のみを除去し、この工程に引続いて又は反射防止層（３）を除去する処 理工程と同時に、多重層の下方部分層（２ａ）の露出箇所の除去をエッチングプ ロセスにより実施することを特徴とする請求項７記載の方法。 ９． 反射防止層（３）の除去の際にまずａＳｉＮ層を除去し、次いでａＳｉ層 及び下方部分層（２ａ）を同時に除去することを特徴とする請求項８記載の方法 。 １０． ａＳｉ層の層厚ｄがｄ≧−１ｎ（Ｉ／Ｉ₀）α（λ）（α（λ）は露光 波長λでのａＳｉ層の吸収係数、（１−Ｉ／Ｉ₀）は反射防止層内での所定の吸 収を表す）の条件をほぼ満足する、半導体基板（１）上に施された層又は多重層 （２）をリソグラフィにより構造化する際の反射防止層（３）としてのａＳｉ又 はａＳｉ／ａＳｉＮ層の使用。 １１． −半導体基板（１）上の構造化すべき層（２）又は多重層、 −反射防止層（３）としてその上に施されたａＳｉ又はａＳｉＮ層 を有し、ａＳｉ層の層厚がｄ≧−１ｎ（Ｉ／Ｉ₀）α（λ）（α（λ）は露光波 長λでのａＳｉ層の吸収係数、（１−Ｉ／Ｉ₀）は所定の吸収係数を表す）の条 件をほぼ満足する半導体構造物。