JPH08501656A - イントリンシック層の製造方法及び応用 - Google Patents
イントリンシック層の製造方法及び応用Info
- Publication number
- JPH08501656A JPH08501656A JP6500623A JP50062394A JPH08501656A JP H08501656 A JPH08501656 A JP H08501656A JP 6500623 A JP6500623 A JP 6500623A JP 50062394 A JP50062394 A JP 50062394A JP H08501656 A JPH08501656 A JP H08501656A
- Authority
- JP
- Japan
- Prior art keywords
- gallium arsenide
- substrate
- reactor
- pair
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/29—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to radiation having very short wavelengths, e.g. X-rays, gamma-rays or corpuscular radiation
- H10F30/292—Bulk-effect radiation detectors, e.g. Ge-Li compensated PIN gamma-ray detectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/26—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having three or more potential barriers, e.g. photothyristors
- H10F30/263—Photothyristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/26—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition
- H10P14/263—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition using melted materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/26—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition
- H10P14/265—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition using solutions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2907—Materials being Group IIIA-VA materials
- H10P14/2911—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3221—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3421—Arsenides
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Light Receiving Elements (AREA)
- Superconductors And Manufacturing Methods Therefor (AREA)
- Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
- Chemical Or Physical Treatment Of Fibers (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
p、i及びnの領域を有するガリウムヒ素p−i−n構造を同時に形成する方法は、加熱してガリウムヒ素をビスマス又はガリウムの如き溶剤の中で溶解し、上記溶剤の中にガリウムヒ素の飽和溶液を形成する工程と、水素、水蒸気、並びに、上記水素及び水蒸気と上記溶剤及び二酸化ケイ素との間の反応生成物を含む気体混合物に上記溶液を接触させ、接触溶液を形成する工程と、ガリウムヒ素の如きIII−V族の化合物のような適正に選択された基板を上記接触溶液で被覆する工程と、上記被覆された基板を冷却し、上記接触溶液から上記基板上にガリウムヒ素を析出させる工程と、約1012cm-3よりも低いi領域ドーパント濃度を有する製品を構成するp−i−n構造を有するガリウムヒ素の層で被覆された基板を取り出す工程とを備える。
Description
【発明の詳細な説明】
イントリンシック層の製造方法及び応用発明の分野及び背景
本発明は、ひ化ガリウム(GaAs)のポジティブ−イントリンシック−ネガ
ティブ(p−i−n)構造の製造方法、及び、その結果生ずるデバイス、並びに
、その応用に関し、より詳細には、本発明は、ポジティブ−イントリンシック−
ネガティブ構造を有するひ化ガリウム構造を形成するために液相結晶成長法(L
PE)を用いる方法、及び、その結果生ずるp−i−nデバイス、並びに、その
ようなデバイスを利用する種々の応用に関する。
種々の用途において半導体材料としてGaAsを商業化するために熱心な研究
が行われて来た。GaAsは、半導体として現在広く使用されているシリコンに
比較して多くの理論的な利点をもたらす。
GaAsの利点の1つは、シリコンとは違って、幾つかの空格子点タイプを有
することであり、上記空格子点タイプは、Siの如き両性ドーパントと共に、ド
ナー及びアクセプタが互いにバランスして低ドーパント濃度を有するゾーン−真
性域すなわちイントリンシックゾーン−を形成する領域を形成することを可能と
する。これにより、種々の用途において、シリコンのp−n構造よりも優れた性
質を有するGaAsポジティプ−イントリンシック−ネガティブ(p−i−n)
構造を形成することが理論的に可能となる。p−i−n構造は周知であるが、そ
のような構造におけるi−層は一般に、1014cm-3よりも大きい補償ドーピン
グ濃度を有する。
そのような構造は有用であるが、従来得られている比較的高いドーパントレべ
ルは、そのような構造の有用性を幾分制限する傾向がある。真性すなわちイント
リンシックに近い、すなわち、1012cm-3よりも低い補償ドーピング濃度を有
することを特徴とするi−層を有するp−i−n構造は極めて望ましいものであ
るが、従来製造することが不可能であつた。以下の記載において、本発明に関し
てi−層又はp−i−n構造と言う場合には常に、1012cm-3よりも低い補償
ドーピング濃度を有するi−層又はp−i−n構造を意味する。
従って、本発明で言うところのGaAsのp−i−n構造を製造する方法、及
び、その結果生ずる構造自体、並びに、そのような構造を採用することのできる
有用なデバイスに対する必要性が幅広く認識されており、そのような方法等を得
ることは極めて効果的である。発明の摘要
本発明によれば、p、i及びnの領域を有するひ化ガリウムp−i−n構造を
同時に形成する方法が提供され、この方法は、(a)加熱してひ化ガリウムを溶
剤の中で溶解し、上記溶剤の中にひ化ガリウムの飽和溶液を形成する工程と、(
b)水素、水蒸気、並びに、上記水素及び水蒸気と、上記溶剤及び二酸化ケイ素
との間の反応生成物を含む気体混合物に上記溶液を接触させ、接触溶液を形成す
る工程と、(c)適正に選択された基板を上記接触溶液で被覆する工程と、(d
)上記被覆された基板を冷却し、上記接触溶液から上記基板上にひ化ガリウムを
析出させる工程と、(e)約1012cm-3よりも低いドーパント濃度を有するi
領域を有するp−i−n構造を有すると共に製品を構成するひ化ガリウムの層で
被覆された基板を取り出す工程とを備える。
また、本発明によれば、上述の方法によって形成されるひ化ガリウムのp−i
−n構造も提供される。
更に、本発明によれば、上述の方法によって形成されたひ化ガリウムのp−i
−n構造を各々有するダイオード、温度センサ、中性子検知器、ガンマ検知器、
光変調器、非対称サイリスタ、及び、光サイリスタも提供される。
本明細書に開示され且つ請求の範囲に記載されるものは、ひ化ガリウムのp−
i−n構造を製造する方法、その構造自体、並びに、そのような構造を有する一
連の応用である。すなわち、LPEを用いて、3つの領域を有する特徴を有する
GaAs構造が形成され、上記3つの領域とは、ドナーに富む領域と、アクセプ
タに富む領域と、これら2つの領域の間に設けられ、ドナー及びアクセプタを事
実上含まない第3の領域すなわちイントリンシック領域である。
上記構造は、二酸化ケイ素の存在下で水蒸気を含む水素に露呈されたGaAs
の融解溶液で基板を被覆すなわちコーティングし、次に、その系を制御した速度
で冷却して上記基板上にGaAsを析出させることによって製造される。図面の簡単な説明
本発明は、添付の図面を参照して、単なる例示として説明される。
図1は、本発明の方法に使用することのできるダブルボート(double−
boat)構造の側面図であり、
図2は、本発明の方法に使用することのできるリアクタの側面図であり、
図3は、リアクタの別の形態の側面図であり、
図4は、本発明のダイオード要素の概略図であり、
図5は、本発明の温度センサ要素の概略図であり、
図6は、本発明の別の温度センサ要素の概略図であり、
図7は、本発明の中性子検知器の概略図であり、
図8は、本発明のガンマ検知器要素の概略図であり、
図9は、本発明の光変調器要素の概略図であり、
図10は、本発明の別の光変調器の概略図であり、
図11は、本発明の非対称サイリスタ要素の概略図であり、
図12は、本発明の光サイリスタ要素の概略図である。好ましい実施例の説明
本発明は、GaAsを用いて所望の寸法を有するp−i−n構造を形成する方
法、その結果生ずるデバイス、及び、そのようなデバイスが採用される種々の応
用に関する。すなわち、本発明は、従来周知の構造又はデバイスの性能パラメー
タよりも優れた性能パラメータを有するGaAsのp−i−n構造を形成するた
めに使用することができる。
本発明の方法の原理及び作用は、図面及びこれに伴う説明を参照することによ
り、より良く理解することができる。
ここで図面を参照すると、図1乃至図3は、本発明の方法を実施するために使
用することのできる2つの実験室装置を示している。本発明の原理を採用する他
の多くの装置を使用することができる。また、バッチ式ではなく連続式の処理を
含む商業的な方法が可能であることは理解されよう。ここに記載する実験室装置
は、単に例示の目的で説明するものであって、そのような実験装置は、どのよう
な場合でも本発明の範囲を制限する意図はない。
図1に示されるのは、本発明のp−i−n構造を製造する際に有用なダブルボ
ート・ユニットである。このユニットは、大きな基板ボート10と、小さな融解
物ボート12とから構成されており、該融解物ボートは、図1に示すように、基
板ボート10の中に嵌合するようなサイズ及び寸法を有している。基板ボート1
0及び融解物ボート12は各々、適宜な材料から形成することができる。各々の
ボートは石英(二酸化ケイ素)から形成されるのが好ましい。
基板ボート10の底の上に置かれているのは、望ましい形状、寸法及び厚みを
有する基板14のピースである。基板14は、約0.25乃至約0.6mmの厚
みを有するのが好ましい。一般に、基板14は、その平面が方形又は円形であり
、約3乃至50cm2の面積を有しており、その表面は、十分に研磨された状態
に処理されている。
融解物の展着は、後に説明するように毛細管力によって行うのが好ましいので
、処理すべき隣接面が適宜な距離Hだけ離された状態で1又はそれ以上の対の基
板14を有するのが好ましい。基板14は、III−V族の化合物の如き適宜な
材料、好ましくはひ化ガリウムから形成することができる。基板14は、例えば
、適宜なドーパントを所望の濃度までドーピングするような適宜な処理を予め施
しておくことができる。例えば、基板14は、p+、n-又は半絶縁性とすること
ができる。図1に示されているのは、2対の基板14であり、これら基板は底部
の基板から順に1、2、3、4と都合良く参照することができる。基板1及び2
が、一方の対を形成し、基板3及び4が第2の対を形成する。基板1の上面及び
基板2の下面が、基板3の上面及び基板4の下面と同様に処理される。各基板の
反対側の面は処理されないままで残されるが、状況によっては、1つの基板の両
面を同時に処理することが望ましい。
各対の基板14の隣接面の間のギャップHは、基板14の周部付近で狭い範囲
で設けられるのが好ましい、適宜なスペーサ16を設けることによって維持され
る。ギャップHは、適宜な大きさにすることができる。Hは、約0.1mm乃至
5.0mmであるのが好ましい。このギャップHは、毛細管力の作用によって基
板表面が融解物で迅速且つ均一に被覆されるように設定されるのが好ましい。
一番上の基板の上に設けられているのは、その上に融解物ボートが載置されて
いる融解ボートベース18である。融解物ボート12にクサビ作用を与えて該融
解物ボートを基板ボート10に対して相対的に動かないようにするためのクサビ
部材20を設けるのが好ましい。
融解物ボート12の中には、一般には固体状態のある材料22が設けられる。
材料22は、適宜な量のひ化ガリウム固体、並びに、室温においては固体又は液
体となることのできる適宜な溶剤を含む。ひ化ガリウム及び溶剤の相対的な量は
、適宜なアニーリング温度において、ひ化ガリウムが溶剤に十分に飽和するよう
な量とするべきである。Ga又はBiの如き適宜な溶剤を用いることができる。
溶剤は、約31゜Cの融点を有するガリウムであるのが好ましい。
融解物ボート12は、その下方部付近に開口23を有しており、該開口は、後
に説明するようにユニットがある程度まで傾斜した時には、融解した状態にある
材料22を融解物ボート12から流出させて基板ボート10に入れる。
基板14が適正に装着され且つ適正量のひ化ガリウム及び溶剤が装填された図
1に示すユニットは、リアクタ24(図2及び図3に示す)の中へ挿入される。
リアクタ24は、適宜な寸法及び形状のものとすることができる。リアクタ24
は、内径d、容積Voを有しており、その両端部は、ガス入口26及びガス出口
28を除いて閉止されている円筒形の形状を有するのが好ましい。
図2及び図3には、リアクタ24の2つの別の構造が示されている。図2の構
造においては、ガス入口26が示されており、このガス入口は、好ましくは内径
dを有する石英チューブ27を介して、リアクタ24の中へ伸長しており、上記
石英チューブは、リアクタ24の遠い側の端部付近の点にガスを解放する役割を
果たす。この構造において、ガス出口28は、ガス入口26と同じリアクタ24
の端部に設けられ、ガスが系を出る前に、該ガスをリアクタ24の長さ全体にわ
たって流すのが好ましい。後の記載から分かるように、チューブの直径dは、計
算において、リアクタ24の内径dの代わりとなるものであって、従って、同じ
記号で示されている。
図3の別の構造においては、リアクタ24の近い側の端部付近の直く内側の点
においてガスを解放するガス入口26が示されている。この構造においては、ガ
ス出口28は、ガス入口26が設けられている端部とは反対側のリアクタ24の
端部に設けられ、これにより、上の構造と同様に、ガスが系を出る前に、該ガス
をリアクタ24の全長にわたって流すようにされるのが好ましい。
1又はそれ以上のユニットが、リアクタ24の中に挿入され、基板14が実質
的に水平方向を向くような向きで配列されている。この状態においては、材料2
2は、融解した状態にあっても、開口23を介して融解物ボート12から出て基
板ボート10の中へ流れることはできない。
リアクタ24は、その長手方向の軸線の周囲で回転可能であるのが好ましく、
これにより、必要に応じてリアクタ24を時計方向又は反時計方向のいずれかの
所望の方向に回転させることができる。
基板表面にp−i−n構造を形成するプロセスは、液相結晶成長法(LPE)
のプロセスである。LPEは、一般にはGaAsである研磨された基板と接触し
ている飽和溶液からのGaAs及び他の化合物の近平衡成長を伴う結晶成長技術
である。基板表面の被覆を行う直前あるいは基板被覆の被覆を行った直後に、温
度を平衡温度から制御された速度で降下させ、溶液の過飽和を開始させると共に
、溶解している材料の基板上への析出及びエピタキシャル成長を行わせる。
本発明に従ってLPEを実施するために、一般には適当なオーブンの中でリア
クタ24を加熱し、好ましくは約900゜C乃至950゜Cの適宜な温度にする
。この加熱は、10乃至120分間にわたって行われる。この加熱の間には、ガ
リウムのようなそこに存在している総ての固体溶剤が溶ける。その後、ひ化ガリ
ウムが上記溶剤の中に溶解し、該溶剤の中にひ化ガリウムの飽和溶液を形成する
。
所望の温度Tに達した後に、用途に応じて、その温度を30分乃至3000分
間のアニーリング期間にわたって一定のレベルに維持する。
アニーリング期間の間に、基本的には水素から形成されるガスが、適宜な速度
FH2で、ガス入口26を介してリアクタ24の中へ流入し、この系の中に存在す
る石英、並びに、融解物ボート12の中の溶液と接触する。上記ガスはまた、適
宜な量の水蒸気を含む。ガス出口28を介してリアクタ24から出る上記ガスの
中の水蒸気の濃度は、qH20で与えられる。
後に説明する計算を行うために、リアクタ24の有効長さ1、あるいは、代用
される石英チューブ28の長さは、概ねアニーリング温度にあるリアクタ24又
は石英チューブ28の長さである。
いずれにしても本発明の範囲を限定するものではないが、水素、水蒸気及び石
英(二酸化ケイ素)は、これに限定するものではないが下の式を含む一連の反応
に参加するかあるいは影響を与える。
SiO2 + 2H2 ⇔ Si + 2H2O
SiO2 + H2 ⇔ SiO + H2O
Ga + 2H2O ⇔ Ga2O + 2H2,etc.
上記式は、種々の化合物を生成し、そのような化合物の幾つかは、融解物ボー
ト12の中の融解物と一体化し、後にp−i−n構造の一部となる。
適宜なアニーリング時間tの後に、質量MGaを有しこの時点において種々の微
量化合物を含んでいる融解物は、基板14上に被覆される準備が整う。この被覆
すなわちコーティングは、任意の適宜な方法で行うことができる。図1乃至図3
に示す系の場合には、被覆は、リアクタ24を一般には20−30゜の十分な角
度だけ回転させ、これにより、融解物を開口23を介して融解物ボート12から
出して基板ボート10に入れ、該基板ボートにおいて、融解物を基板14のエッ
ジに接触させる。融解物が基板ボート10の中に入ると、リアクタ24を一般に
は水平から約10゜だけ反対方向に回転させ、これにより、対向する基板の面の
間のギャップに融解物が入り易くする。その後、リアクタ24は回転され、その
元々の水平な向きに戻される。
各対の基板の対向する面によって生ずる毛細管力は、そのような面の間のギャ
ップの中へ融解物を引き込み、該融解物を均一に広げる役割を果たす。融解物が
水平な基板の間で均一に分布するための十分な時間を与えるために、後に説明す
る冷却プロセスを行う前に、約30分乃至約60分間待ち、これにより、流れ及
び温度を平衡させるのが好ましい。
次に、用途に応じた制御された速度で、上記装置をアニーリング温度から室温
まで、好ましくは実質的に直線的に冷却する。その冷却速度Vcは、約600乃
至約650゜Cの温度まで確実に制御して降下させるべきである。その後の冷却
は、例えば、オーブンを停止し、オーブンがその周囲に熱を放出するに連れて冷
却を進行させることによって行うことができる。
冷却の間に、ひ化ガリウム及び種々の微量成分が析出し、基板14の露出され
た表面に薄い層としてエピタキシャル的に堆積する。
冷却の後に、被覆された基板14をユニットから取り出し、その表面から存在
している可能性のある総ての過剰の溶剤を清掃して除去する。基板14はこの時
点において、p−i−n構造の特徴を有するエピタキシャル層を含んでいる。
次に、上記表面を研磨するか、あるいは、リトグラフィー及びエッチングの如
き通常の技術を用いて処理し、種々の電子デバイスに採用するに有用な形態にす
る。
いずれにしても本発明の範囲を限定するものではないが、理論的な展開及び網
羅的な実験データにより、i領域の厚みWi(μm)は以下の式で示されること
が分かった。
Wi = AH(8.9・10-4T−1)・(x2+5.65x+8.95)
上式において、
Aは、約0.014乃至約0.018の値を有する実験定数、
X = logMH20 = log{[0.344qH20(FH2t + Vo)/
MGa]l/d}、
MH20は、融解溶液の質量MGaに対する水素中の水蒸気の質量(mg/g)、
Hは、一対の基板の隣接面の間のギャップ幅(μm)、
Tは、アニーリングを実行する温度(K)、
tは、アニーリング時間(min)、
FH2は、水素の流量(m3/min)、
qH20は、リアクタの出口で測定した水素中の水蒸気の濃度(mg/m3),
MGaは、リアクタ中の溶液の質量(g)、
lは、アニーリング温度に維持されたリアクタの長さ(cm)、
dは、リアクタの内径(cm)、
Voは、リアクタの容積(m3)である。
いずれにしても本発明の範囲を限定するものではないが、理論的な展開、並び
に、網羅的な実験データにより、p領域の厚みWp(μm)は、基板が、亜鉛で
ドープされた約5・1019乃至約1.2・1020cm-3の濃度を有するひ化ガリ
ウムであり、また、アニーリングが約890乃至910゜Cの温度で行われた場
合には、以下の式で示されることが分かった。
Wp = BH0.98X3exp(−1.5x)
上式において、
B = 0.14乃至0.17,
x = 3 + logMH20である。
更に、基板が、亜鉛でドープされた約5・1018乃至約1.2・1019cm-3
の濃度を有するひ化ガリウムであり、アニーリングが、約890乃至9100゜
Cの温度で生じた場合には、p領域の厚みWp(μm)は以下の式で示される。
Wp = CH0・98x4exp(−2.5x)
上式において、
C = 0.4 乃至 0.5,
x = 3 + logMH20である。
また、基板が、亜鉛でドープされた約5・1018乃至約1.2・1019cm-3
の濃度を有するひ化ガリウムであり、アニーリングが、約940乃至960゜C
の温度で生じた場合には、p領域の厚みWp(μm)は以下の式で示される。
Wp = DH0.98x゜3exp(−1.5x)
上式において、
D = 0.18 乃至 0.22、
x = 3 + logMH20である。
更に、基板が、亜鉛でドープされた約1018cm-3よりも低い濃度を有するひ
化ガリウム、又は、錫、シリコン、クロムあるいは酸素でドープされた任意な濃
度を有するひ化ガリウムであり、アニーリングが、約940乃至960゜Cの温
度で生じた場合には、p領域の厚みWp(μm)は以下の式で示される。
Wp = EH0・98(6 − 5x −9x2);−1.15≦X≦0.6
Wp = 0; x>0.6 又は X<−1.15
上式において、
E = 0.011乃至0.015、
X = 1.1 + logMH20である。
上述の温度以外の温度、並びに、上述の濃度とは異なるドーパント濃度に関す
るp領域の厚みは、上述の式を外挿又は内挿することにより容易に近似化するこ
とができる。
本明細書に記載する如きGaAsのp−i−n構造は、多くの用途において有
用である。例として、幾つかのそのような用途すなわち応用例を以下に簡単に説
明する。p−i−nダイオード
本発明の方法及びデバイスは、優れたダイオードを製造するために使用するこ
とができる。そのようなダイオードが、図4に概略的に示されており、このダイ
オードは、p+基板上に成長されたp−i−n構造から構成されていることが分
かる。
下の表は、そのようなダイオードを製造するためのLPEプロセスの構造的な
幾何学的寸法及びパラメータを異なる3つの逆電圧範囲に関して示している。
上において、τPは、少数キャリア寿命である。
通常のSiダイオードと比較したそのようなダイオードの観察された主要な性
能パラメータは以下の通りである。
上において、
Tjmaxは、最大接合部温度(ジャンクション温度)、
JFMは、ピーク順電流密度、
VFMは、ピーク順電圧降下、
tπは、室温、並びに、順電流1A,dI/dt = 100 A/μsec
における逆回復時間であり、
VBRは、降伏電圧である。
比較を行うと、接合部温度、ケース温度、降伏電圧及び逆回復時間の特性にお
いてGaAsダイオードの明確な利点が示され、そのような利点は、1つのダイ
オードにおけるそのような特性の組み合わせにおいて特に顕著である。また、G
aAsダイオードの幾つかのパラメータは、表1に示す測定値よりもかなり良好
であるべきことを理論的に示すことができる。バンドギャップのサイズEgが、
与えられた時間Tにおけるイントリンシックキャリアの濃度niを決定すること
は周知である(Egが大きくなると、niが小さくなり、作動温度Tjが高くなる
)。Egはまた、なだれ降伏電圧VBRと逆電流を決定する。
GaAsダイオードの整流能力は、最大300゜Cまで維持され、一方、Si
のp−n接合は、20−170゜Cの温度範囲において、GaAsよりも1乃至
2次大きな逆電流を有する。GaAsの大きなEgはまた、Siの5−10分の
1だけ放射硬化を改善する。Egが増大することによる1つの欠点は、より大き
な電圧降下の原因となるp−n接合VBRの接触電位差が増大することである。し
かしながら、低い電圧降下は、電子正孔の散乱、並びに、ベース領域の変調に対
する内部再結合放射の効果に繋がることを理論的及び実験的に示すことができる
。そのようなファクタは、高い電流密度において、Siよりも十分に小さな電圧
降下をGaAsで得ることを可能とするはずであり、そのような小さな電圧降下
は、順方向の導電ロスを減少させる。更に、Siとは対称的に、GaAsダイオ
ードにおける逆回復時間は、実際には温度に依存しない。温度センサ
本発明の方法及びデバイスを用いて、優れた温度センサを製造することができ
る。そのような温度センサの2つの実施例が、図5及び図6に概略的に示されて
いる。一方の場合(図5)においては、構造体は、GaAsのp+基板に形成さ
れ、該基板においてデバイスの両側が金属化されて金属層40を形成しているp
−i−n構造を備えている。他方の場合(図6)においては、基板はGaAsの
半絶縁体である。この場合には、n領域及びi領域並びにp領域の一部を貫通し
て窓が形成されており、露出されたp領域及びn領域に金属化が施されている。
上述の如き温度センサの好ましい幾何学的寸法は、
Wp=10乃至25マイクロメートル
Wi=1乃至5マイクロメートル
Wn=10乃至25マイクロメートルである。
下の表は、異なる基板、異なる基板ドーパント濃度、及び/又は、異なるアニ
ーリング温度を用いて例示的な4つの温度センサを製造するためのLPEプロセ
スのパラメータを示している。各々の場合において、センサの面積(cm2)は
、下の2つの式で与えられる値のいずれか大きいほうの値よりも大きいか等しい
のが好ましい。
[(3乃至15)IF]0.5 及び
(10乃至50)IFo
上式において、IFは順電流(アンペア)である。
現在は、半導体基材の(Si)温度センサを含む多くのタイプの温度センサが
ある。そのような温度センサとは対照的に、本発明のGaAsセンサは、LPE
にて成長されたp−i−n構造を有している。熱感度は、順電流の小さな値にお
ける順電圧降下における温度変化に起因する。
本発明の温度センサの主要な性能パラメータは以下の通りである。
作動温度範囲 −60乃至350 ゜C
(線形特性を有する)
最小感度 2.4±0.2 mV/C
25゜Cにおける電圧 0.90±0.05 V
最大センサ電流
(3mmの直径) 0.5 mA
(6mmの直径) 5 mA
精度(補償又は微分幾何を行わない)
(絶対値) ±0.5 ゜C
(相対値) ±0.2 ゜C
許容最大電流不安定性 ±5 %
(精度の劣化なし)
線形特性からの可能最大偏差 ±0.2 %
許容最大電流過負荷(10秒間) 1 A
不活性度(パッケージ型のセンサ) 0.01乃至0.1 sec
本発明の温度センサの主要な利点は以下の通りである。
温度範囲が広く、
直線的な特性を有し、
質量サイズ比が小さく、
3 MHzまでのHF干渉に対して不感性を有し、
高速で作動し、
格差のある対に接続された時には、厳密な温度差を測定することができ、
苛酷なあるいは困難な環境において作動可能である。中性子検知器
本発明の方法及びデバイスを用いて、優れた中性子検知器を製造することがで
きる。そのような中性子検知器の一例が、図7に概略的に示されている。この場
合には、p−i−n構造が、p+基板の上に成長されている。基板の背面、並び
に、n領域の一部の背面に金属化が行われている。中性子は、n領域の露出面を
介して受け入れられる。
上述の如き中性子検知器の好ましい幾何学的寸法は以下の通りである。
Wp = 45乃至75マイクロメートル
Wi = 60乃至80マイクロメートル
Wn = 40乃至60マイクロメートル。
そのような中性子検知器は、約1乃至約5nsの少数キャリア寿命(τp)を
有しており、また、その200Vにおける逆電流は、室温において10-7よりも
小さく、200゜Cにおいて10-5よりも小さい。
下の表は、例示的な中性子検知器を製造するためのLPEプロセスのパラメー
タを示している。
構造 p+−p−i−n
基板 GaAs:Zn
濃度(cm-3) 5・1018乃至1.2・1019
T(C) 940乃至960
H(mm) 3.0乃至3.2
MH20(mg/g) 8乃至10
Vc(T乃至70Cの範囲における) ≦0.3
(K/min)
t(min) 30−390
上述の如き中性子検知器の主要な性能パラメータは以下の通りである。
感度 Si−Liセンサの感度と同じ
中性子流に対する安定性 1015cm-2まで
暗電流 ≦0.01 mA
作動電圧範囲 0−200 V
最大作動温度 200 ゜C
サイズ 0.5乃至1 cm2
上述の如き中性子検知器の主要な利点は以下の通りである。
感度と安定性の積が、最良のSiセンサの200倍程度であり、
感度が、中性子エネルギとは独立しており、
作動温度(200゜C)が、Siセンサの作動温度(140゜C)よりもかな
り高く、
暗電流が小さい。ガンマ検知器
本発明の方法及びデバイスを用いて、優れたガンマ検知器を製造することがで
きる。そのようなガンマ検知器の一例が、図8に概略的に示されている。この場
合には、p−i−n構造は、p+基板の上に成長されている。Moターゲットが
、n領域の表面に重ねられている。金属化は、基板の背面に行われている。ガン
マ線は、Moターゲットによって受け入れられる。
上述の如きガンマ検知器の好ましい幾何学的寸法は以下の通りである。
Wi = 10乃至20マイクロメートル
Wn = 20乃至40マイクロメートル
上述の如きガンマ検知器は、約50乃至200nsの少数キャリア寿命(τp
)を有している。
下の表は、例示的なガンマ検知器を製造するためのLPEプロセスのパラメー
タを示している。
構造 p+−p−i−n
基板 GaAs:Zn
濃度(cm-3) 5・1018乃至1.2・1019
T(C) 940乃至960
H(mm) 1.4乃至1.6
MH20(mg/g) 0.26乃至0.55
Vc(T乃至70Cの範囲における) ≦1.0
(K/min)
t(min) 150−200
上記ガンマ検知器の主要な利点は以下の通りである。
暗電流が小さく、
Si基材の検知器よりもかなり高い作動温度を有し、
感度が高いことである。光変調器
本発明の方法及びデバイスを用いて、優れた光変調器を製造することができる
。
そのような光変調器の2つの例が、図9及び図10に概略的に示されている。い
ずれの場合においても、p−i−n構造は、p+構造の上に成長されている。い
ずれの場合においても、光は、偏光器42を用いて平面偏光されて、デバイスに
入る。デバイスを出た光は、アナライザ44を通り、その後検知器によって測定
される。図9の構造においては、光は、層の境界に対して平行な関係でデバイス
に入る。光がデバイスに入ることのできる使用可能な面積を増大させて該面積を
作動可能とするために、図10の構造に示すように、層の境界に対して直交する
関係で光をデバイスに入れ、n領域及びi領域を非常に小さな角度に沿って切削
し、i領域の大きな突出した領域を露出させることが望ましい。
上述の光変調器の好ましい幾何学的寸法は以下の通りである。
Wp = 20乃至40μm
Wi = 20乃至60μm
下の表は、例示的な光変調器を製造するためのLPEプロセスのパラメータを
示している。
構造 p+−p−i−n
基板 GaAs:Zn
濃度(cm-3) 5・1018乃至1.2・1019
T(C) 940乃至960
H(mm) 3.0乃至3.2
MH20(mg/g) 2.0乃至2.5
Vc(T乃至70Cの範囲における) ≦0.3
(K/min)
t(min) 240−300
上記デバイスの主要な利点は以下の通りである。
変調電圧が低く(50Vよりも小さい)、
応答速度が速く、
温度安定性が高く、
特殊な温度安定化機器を必要とせず、
作動温度が高い(最大300゜C)。非対称サイリスタ
本発明の方法及びデバイスを用いて、優れた非対称サイリスタを製造すること
ができる。そのような非対称サイリスタの一例が、図11に概略的に示されてい
る。この場合には、p−i−n構造は、n+基板の上に成長されており、また、
エミッタゲートの役割を果たすp+層が、その後、n領域上に成長される。
下の表は、例示的な非対称サイリスタを製造するためのLPEプロセスのパラ
メータ、並びに、その構造を形成する各々の層/領域に関するパラメータを示し
ている。
総ての層/領域は、LPEによって製造することができる。p+層は、別のL
PE処理又は拡散によって製造することができる。
構造の幾何学的寸法をより良く制御するために、LPEプロセスの間にリアク
タにZn蒸気を加えるのが好ましい。
上記非対称サイリスタの主要な性能パラメータは以下の通りである。
JTM 400−500 A/cm2
VDM 800 V
Tj 220 ゜C
tq 2−5 μsec
dV/dtcrit. >1000V/μsec
dI/dtcrit. 500−1000A/μsec
上において、
JTMは、最大オン状態電流密度、
VDMは、最大オフ状態電圧、
tqは、ターンオフ時間、
dV/dtcrit.は、オフ状態電圧の臨界上昇速度、
dI/dtcit.は、オン状態電流の臨界上昇速度である。
上記非対称サイリスタの主要な特徴は、
作動接合部(記憶)温度範囲が高く、
スイツチングタイムが速く、
dV/dt及びdi/dtの値が大きいことである。光サイリスタ
本発明の方法及びデバイスを用いて、優れた光サイリスタを製造することがで
きる。そのような光サイリスタの一例が、図12に概略的に示されている。この
場合には、p−i−n構造は、n+基板の上に成長されており、その後、p+層が
、n領域上に成長される。n+基板は金属化されて、カソードの役割を果たす金
属面40を形成し、一方、p+層の一部が金属化されて、アノードの役割を果た
す金属面40を形成する。
下の表は、例示的な光サイリスタを製造するためのLPEプロセスのパラメー
タ、並びに、その構造を形成する各々の層/領域に関するパラメータを示してい
る。
総ての層/領域は、LPEによって製造される。構造の幾何学的寸法をより良
く制御するために、LPEプロセスの間にリアクタにZn蒸気を加えるのが好ま
しい。
上記光サイリスタの主要な性能パラメータは以下の通りである。
JTPM 500−4000 A/cm2
VTM 5−10 V
VDM 500−1000 V
tr 10−20 ns
Tjmax 220 ゜C
dI/dtcrit. (0.5−4.0)・1010 A/sec
上において、
JTPMは、最大ピークオン状態電流密度(パルス時間20−1000ns)、
VTMは、最大オン状態電圧、
trは、上昇時間である。
上記光サイリスタの主要な利点は、
順電圧降下が低く、
作動接合部(記憶)温度範囲が高く、
スイッチングタイムが速く、
dV/dt及びdi/dtの値が高いことである。
ひとつの好ましい実施例に関して本発明を説明したが、本発明の多くの変形例
、変更例、他の応用例が可能であることは理解されよう。
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 EP(AT,BE,CH,DE,
DK,ES,FR,GB,GR,IE,IT,LU,M
C,NL,PT,SE),OA(BF,BJ,CF,CG
,CI,CM,GA,GN,ML,MR,NE,SN,
TD,TG),AT,AU,BB,BG,BR,CA,
CH,DE,DK,ES,FI,GB,HU,JP,K
P,KR,LK,LU,MG,MN,MW,NL,NO
,PL,RO,RU,SD,SE,US
(72)発明者 アシュキナジ、ゲルマン
イスラエル国 テル アビブ 69 107、
ブネイ エフレイム 244/6番
(72)発明者 レイボヴィッチ、マーク
イスラエル国 リション レジオン、シャ
リラ 24/11番
(72)発明者 メイラー、ボリス
イスラエル国 ラマト ガン 52 260、
ランダース 9/12番
(72)発明者 ゾロタレヴスキ、レオニド
イスラエル国 テル アビブ 62 995、
アーロソロヴ 149/8番
(72)発明者 ゾロタレヴスキ、オルガ
イスラエル国 テル アビブ 62 995、
アーロソロヴ 149/8番
Claims (1)
- 【特許請求の範囲】 1.p、i及びnの領域を有するひ化ガリウムのp−i−n構造を同時に形成 する方法において、 (a)加熱してひ化ガリウムを溶剤の中で溶解し、前記溶剤の中にひ化ガリウ ムの飽和溶液を形成する工程と、 (b)水素、水蒸気、並びに、前記水素及び水蒸気と前記溶剤及び二酸化ケイ 素との間の反応生成物を含む気体混合物に前記溶液を接触させ、接触溶液を形成 する工程と、 (c)適正に選択された基板を前記接触溶液で被覆する工程と、 (d)前記被覆された基板を冷却し、前記接触溶液から前記基板上にひ化ガリ ウムを析出させる工程と、 (e)約1012cm-3よりも低いドーパント濃度を有するi領域を有するp− i−n構造を有していて製品を構成するひ化ガリウムの層で被覆された基板を取 り出す工程とを備えることを特徴とする方法。 2.請求項1の方法において、前記溶媒が、ビスマス又はガリウムであること を特徴とする方法。 3.請求項2の方法において、前記溶媒が、ガリウムであることを特徴とする 方法。 4.請求項1の方法において、前記基板が、III−V族の化合物であること を特徴とする方法。 5.請求項4の方法において、前記基板が、ひ化ガリウムであることを特徴と する方法。 6.請求項5の方法において、前記基板が、p+ひ化ガリウムであることを特 徴とする方法。 7.請求項5の方法において、前記基板が、n-ひ化ガリウムであることを特 徴とする方法。 8.請求項5の方法において、前記基板が、半絶縁性のひ化ガリウムであるこ とを特徴とする方法。 9.請求項1の方法において、 前記基板の少なくとも一対を同時に処理し、この時基板の各対の被覆される面 を互いに向かい合わせると共に互いに隔置しておく工程を備え、 前記接触が、適宜な形状及び寸法を有するリアクタの中で行われ、 前記ひ化ガリウムのp−i−n構造が、以下の式で与えられるi領域の厚みWi (μm)を有することを特徴とする方法: Wi=AH(8.9・10-4T−1)・(x2+5.65x+8.95) 上式において、 Aは、約0.014乃至約0.018の値を有する実験定数、 x=logMH20、 MH20は、融解溶液の質量に対する水素中の水蒸気の質量(mg/g)であっ て、MH20=[0.344qH20(FH2t+Vo)/MGa]l/dで与えられ、 Hは、前記一対の基板の隣接面の間のギャップ幅(μm)、 Tは、前記接触を実行する温度(K)、 tは、前記接触時間(min)、 FH2は、前記水素の流量(m3/min)、 qH20は、前記リアクタの出口で測定した前記水素中の水蒸気の濃度(mg/ m3)、 MGaは、前記リアクタ中の前記溶液の質量(g)、 lは、前記接触温度に維持された前記リアクタの長さ(cm)、 dは、前記リアクタの内径(cm)、 Voは、前記リアクタの容積(m3)である。 10.請求項9の方法において、 前記基板の少なくとも一対を同時に処理し、この時基板の各対の被覆される面 を互いに向かい合わせると共に互いに隔置しておく工程を備え、 前記接触が、適宜な形状及び寸法を有するリアクタの中で行われ、 前記基板は、Znでドープされた約5・1019乃至約1.2・1020cm-3の 濃度を有するひ化ガリウムであり、 前記接触は、約890乃至約910゜Cの温度において行われ、 前記ひ化ガリウムのp−i−n構造が、以下の式で与えられるp領域の厚みWp (μm)を有することを特徴とする方法: Wp = BH0.98x3exp(−1.5x) 上式において、 B = 0.14乃至0.17, x = 3 + logMH20である。 11.請求項9の方法において、 前記基板の少なくとも一対を同時に処理し、この時基板の各対の被覆される面 を互いに向かい合わせると共に互いに隔置しておく工程を備え、 前記接触が、適宜な形状及び寸法を有するリアクタの中で行われ、 前記基板は、Znでドープされた約5・1018乃至約1.2・1019cm-3の 濃度を有するひ化ガリウムであり、 前記接触は、約890乃至約910゜Cの温度において行われ、 前記ひ化ガリウムのp−i−n構造が、以下の式で与えられるp領域の厚みWp (μm)を有することを特徴とする方法: Wp = CH0.98x4exp(−2.5x) 上式において、 C = 0.4 乃至 0.5、 x = 3 + logMH20である。 12.請求項9の方法において、 前記基板の少なくとも一対を同時に処理し、その時基板の各対の被覆される面 を互いに向かい合わせると共に互いに隔置しておく工程を備え、 前記接触が、適宜な形状及び寸法を有するリアクタの中で行われ、 前記基板は、Znでドープされた約5・1018乃至約1.2・1019cm-3の 濃度を有するひ化ガリウムであり、 前記接触は、約940乃至約960゜Cの温度において行われ、 前記ひ化ガリウムのp−i−n構造が、以下の式で与えられるp領域の厚みWp (μm)を有することを特徴とする方法: Wp = DH0.98x3exp(−1.5x) 上式において、 D = 0.18 乃至 0.22、 x = 3 + logMH20である。 13.請求項9の方法において、 前記基板の少なくとも一対を同時に処理し、その時基板の各対の被覆される面 を互いに向かい合わせると共に互いに隔置しておく工程を備え、 前記接触が、適宜な形状及び寸法を有するリアクタの中で行われ、 前記基板は、Znでドープされた約1018cm-3の濃度に等しいかあるいはそ れよりも低い濃度を有するひ化ガリウムであり、 前記接触は、約940乃至約960゜Cの温度において行われ、 前記ひ化ガリウムのp−i−n構造が、以下の式で与えられるp領域の厚みWp (μm)を有することを特徴とする方法: Wp = EH0・98(6 − 5x −9x2);−1.15≦x≦0.6 Wp = 0; x>0.6又は x<−1.15 上式において、 E = 0.011乃至0.015、 x = 1.1 + logMH20である。 14.請求項9の方法において、 前記基板の少なくとも一対を同時に処理し、この時基板の各対の被覆される面 を互いに向かい合わせると共に互いに隔置しておく工程を備え、 前記接触が、適宜な形状及び寸法を有するリアクタの中で行われ、 前記基板は、錫、シリコン、酸素又はクロムでドープされたひ化ガリウムであ り、 前記接触は、約940乃至約960゜Cの温度において行われ、 前記ひ化ガリウムのp−i−n構造が、以下の式で与えられるp領域の厚みWp (μm)を有することを特徴とする方法: Wp = EH0・98(6 − 5x− 9x2);−1.15≦x≦0.6 Wp = 0; x>0.6又はx<−1.15 上式において、 E = 0.011乃至0.015、 x = 1.1+logMH20である。 15.請求項1の方法によって形成されるひ化ガリウムのp−i−n構造。 16.請求項1の方法によって形成されたひ化ガリウムのp−i−n構造を備え るダイオード。 17.請求項1の方法によって形成されたひ化ガリウムのp−i−n構造を備え る温度センサ。 18.請求項1の方法によって形成されたひ化ガリウムのp−i−n構造を備え る中性子検知器。 19.請求項1の方法によって形成されたひ化ガリウムのp−i−n構造を備え るガンマ検知器。 20.請求項1の方法によって形成されたひ化ガリウムのp−i−n構造を備え る光変調器。 21.請求項1の方法によって形成されたひ化ガリウムのp−i−n構造を備え る非対称サイリスタ。 22.請求項1の方法によって形成されたひ化ガリウムのp−i−n構造を備え る光サイリスタ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IL101966 | 1992-05-22 | ||
| IL101966A IL101966A (en) | 1992-05-22 | 1992-05-22 | PROCESS FOR FABRICATING Gallium Arsenide p-i-n STRUCTURE |
| PCT/US1993/004782 WO1993024954A1 (en) | 1992-05-22 | 1993-05-20 | Process for fabricating intrinsic layer and applications |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08501656A true JPH08501656A (ja) | 1996-02-20 |
Family
ID=11063652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6500623A Pending JPH08501656A (ja) | 1992-05-22 | 1993-05-20 | イントリンシック層の製造方法及び応用 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5733815A (ja) |
| EP (1) | EP0641484A4 (ja) |
| JP (1) | JPH08501656A (ja) |
| AU (1) | AU667929B2 (ja) |
| CA (1) | CA2136343A1 (ja) |
| IL (1) | IL101966A (ja) |
| WO (1) | WO1993024954A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018082174A (ja) * | 2016-11-14 | 2018-05-24 | 3−5 パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング3−5 Power Electronics GmbH | Iii−v族半導体ダイオード |
| JP2018164083A (ja) * | 2017-03-24 | 2018-10-18 | 3−5 パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング3−5 Power Electronics GmbH | Iii−v族半導体ダイオード |
| US10847626B2 (en) | 2017-12-21 | 2020-11-24 | 3-5 Power Electronics GmbH | Stacked III-V semiconductor component |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2820243B1 (fr) * | 2001-01-31 | 2003-06-13 | Univ Paris Curie | Procede et dispositif de fabrication d'un detecteur electronique en gaas pour la detection de rayons x pour l'imagerie |
| RU2531551C2 (ru) * | 2011-09-02 | 2014-10-20 | Общество с ограниченной ответственностью "Интелсоб" (ООО "Интелсоб") | Мультиэпитаксиальная структура кристалла двухинжекционного высоковольтного гипербыстровосстанавливающегося диода на основе галлия и мышьяка |
| RU2488911C1 (ru) * | 2012-03-19 | 2013-07-27 | Общество с ограниченной ответственностью "МеГа Эпитех" | СПОСОБ ИЗГОТОВЛЕНИЯ ПОЛУПРОВОДНИКОВОЙ p-i-n СТРУКТУРЫ НА ОСНОВЕ СОЕДИНЕНИЙ GaAs-GaAlAs МЕТОДОМ ЖИДКОСТНОЙ ЭПИТАКСИИ |
| RU2610388C2 (ru) * | 2015-04-09 | 2017-02-09 | Общество с ограниченной ответственностью "Ме Га Эпитех" | Способ единовременного получения p-i-n структуры GaAs, имеющей p, i и n области в одном эпитаксиальном слое |
| RU2668661C2 (ru) * | 2016-10-27 | 2018-10-02 | Федеральное государственное бюджетное научное учреждение "Федеральный исследовательский центр Институт прикладной физики Российской академии наук" | Способ получения многослойной эпитаксиальной p-i-n структуры на основе соединений GaAs-GaAlAs методом жидкофазной эпитаксии |
| DE102016013541A1 (de) * | 2016-11-14 | 2018-05-17 | 3 - 5 Power Electronics GmbH | lll-V-Halbleiterdiode |
| RU2647209C1 (ru) * | 2017-02-14 | 2018-03-14 | Общество с ограниченной ответственностью "ЭПИКОМ" | Способ получения многослойной гетероэпитаксиальной p-i-n структуры в системе AlGaAs методом жидкофазной эпитаксии |
| DE102017002935A1 (de) * | 2017-03-24 | 2018-09-27 | 3-5 Power Electronics GmbH | III-V-Halbleiterdiode |
| DE102018000395A1 (de) * | 2018-01-18 | 2019-07-18 | 3-5 Power Electronics GmbH | Stapelförmige lll-V-Halbleiterdiode |
| DE102018002895A1 (de) * | 2018-04-09 | 2019-10-10 | 3-5 Power Electronics GmbH | Stapelförmiges III-V-Halbleiterbauelement |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL161919C (nl) * | 1969-06-20 | 1980-03-17 | Sharp Kk | Werkwijze voor het vervaardigen van een halfgeleider- inrichting, die een p,n-overgang bevat. |
| US3859148A (en) * | 1972-12-01 | 1975-01-07 | Bell Telephone Labor Inc | Epitaxial crystal growth of group iii-v compound semiconductors from solution |
| JPS50110570A (ja) * | 1974-02-07 | 1975-08-30 | ||
| US4238252A (en) * | 1979-07-11 | 1980-12-09 | Hughes Aircraft Company | Process for growing indium phosphide of controlled purity |
| US5185272A (en) * | 1990-04-16 | 1993-02-09 | Fujitsu Limited | Method of producing semiconductor device having light receiving element with capacitance |
-
1992
- 1992-05-22 IL IL101966A patent/IL101966A/en not_active IP Right Cessation
-
1993
- 1993-05-20 WO PCT/US1993/004782 patent/WO1993024954A1/en not_active Ceased
- 1993-05-20 JP JP6500623A patent/JPH08501656A/ja active Pending
- 1993-05-20 EP EP93914016A patent/EP0641484A4/en not_active Ceased
- 1993-05-20 AU AU43839/93A patent/AU667929B2/en not_active Ceased
- 1993-05-20 CA CA002136343A patent/CA2136343A1/en not_active Abandoned
- 1993-05-20 US US08/341,545 patent/US5733815A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018082174A (ja) * | 2016-11-14 | 2018-05-24 | 3−5 パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング3−5 Power Electronics GmbH | Iii−v族半導体ダイオード |
| JP2018164083A (ja) * | 2017-03-24 | 2018-10-18 | 3−5 パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング3−5 Power Electronics GmbH | Iii−v族半導体ダイオード |
| US10847626B2 (en) | 2017-12-21 | 2020-11-24 | 3-5 Power Electronics GmbH | Stacked III-V semiconductor component |
Also Published As
| Publication number | Publication date |
|---|---|
| AU667929B2 (en) | 1996-04-18 |
| IL101966A (en) | 1998-04-05 |
| EP0641484A4 (en) | 1995-12-06 |
| CA2136343A1 (en) | 1993-12-09 |
| AU4383993A (en) | 1993-12-30 |
| IL101966A0 (en) | 1992-12-30 |
| EP0641484A1 (en) | 1995-03-08 |
| WO1993024954A1 (en) | 1993-12-09 |
| US5733815A (en) | 1998-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lorenz et al. | Preparation and Properties of Solution‐Grown Epitaxial p—n Junctions in GaP | |
| JPH08501656A (ja) | イントリンシック層の製造方法及び応用 | |
| Brozel et al. | Direct observation of fine structure in the concentration of the deep donor [EL2] and its correlation with dislocations in undoped, semi‐insulating GaAs | |
| US3988762A (en) | Minority carrier isolation barriers for semiconductor devices | |
| Rogalski | Hg1− xZnxTe as a potential infrared detector material | |
| US4904618A (en) | Process for doping crystals of wide band gap semiconductors | |
| Rolls et al. | Preparation and properties of lead-tin telluride photodiodes | |
| Thomas et al. | Low-temperature epitaxial growth of doped silicon films and junctions | |
| Finkman et al. | Surface recombination velocity of anodic sulfide and ZnS coated p‐HgCdTe | |
| Flicker et al. | Optical and Electrical Properties of Single‐Crystal GaP Vapor‐Grown on GaAs Substrate | |
| JPH04247670A (ja) | 半導体装置 | |
| Scheel | Transition to faceting in multilayer liquid phase epitaxy of GaAs | |
| Levinson et al. | Electron bombardment induced defect states in p-InP | |
| Yuba et al. | Laser‐irradiation effects on unencapsulated GaAs studied by capacitance spectroscopy | |
| US3988772A (en) | Current isolation means for integrated power devices | |
| US3781612A (en) | Method of improving high-purity germanium radiation detectors | |
| US3963537A (en) | Process for the production of a semiconductor luminescence diode | |
| Pounds et al. | Formation of ohmic contacts to III–V semiconductors, using a laser beam | |
| Nissim et al. | cw laser assisted diffusion and activation of tin in GaAs from a SnO2/SiO2 source | |
| JP4004171B2 (ja) | 半導体装置 | |
| US4728625A (en) | Method of fabricating buried crescent semiconductor laser device by removing a surface portion of substrate around a groove therein | |
| US3972741A (en) | Multiple p-n junction formation with an alloy droplet | |
| Ando et al. | Deep‐level transient spectroscopy on p‐type silicon crystals containing tungsten impurities | |
| US3988769A (en) | High voltage diodes | |
| US3988767A (en) | High voltage deep diode power semiconductor switch |