JPH08501663A - 構造化プリント回路基板および箔プリント回路基板、およびそれらの製造方法 - Google Patents
構造化プリント回路基板および箔プリント回路基板、およびそれらの製造方法Info
- Publication number
- JPH08501663A JPH08501663A JP7503730A JP50373095A JPH08501663A JP H08501663 A JPH08501663 A JP H08501663A JP 7503730 A JP7503730 A JP 7503730A JP 50373095 A JP50373095 A JP 50373095A JP H08501663 A JPH08501663 A JP H08501663A
- Authority
- JP
- Japan
- Prior art keywords
- foil
- mask
- layer
- circuit board
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0557—Non-printed masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0574—Stacked resist layers used for different processes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
多層プリント回路基板、フィルムプリント回路基板、およびプリント回路フィルムの半完成製品、およびそれらの製造方法に係り、絶縁体層(2)に通しメッキ(12)が構造化され、面(O,O’)の被覆層(A,A’)に構造化された開口(4,4’)を有し、導体層に構造化された電路(SP)を有し、および接点(K,K’)を有する。必要とされる光化学的な構造化の回数を減少させるために、通しメッキ(12)および被覆開口(4,4’)は機械的に構造化され、予備形成された通しメッキ開口(10,10’)はマスキングフィルム(7,7)の通しメッキ構造(8,8’)によって絶縁層(2)をエッチングし、導電性物質が通しメッキ開口(10,10’)内に付着されて該通しメッキ開口(10,10’)内に接触槽を形成し、開口(4,4’)は被覆層(A,A’)のマスキングフィルム(7,7)の接触構造(3,3’)によってその開口(4,4’)が被覆材料の無い領域をプリント回路基板およびフィルムプリント回路基板、およびこのような回路基板の半完成製品に形成するようにエッチングされる。開口(4,4’)は円筒形、円、楕円、正方形、四角、または多角形のように自由な形状を有し得る。
Description
【発明の詳細な説明】
構造化プリント回路基板および箔プリント回路基板、およびそれらの製造方法
本発明は、プリント回路基板の製造分野に属し、回路基板、箔回路基板、およ
び構造化された、すなわちパターン付与された被覆を有するとともにプラズマエ
ッチングされたインターフェーシャル接続部(中間層を置いた両側の面同志を接
続する部分)を有する箔回路基板用の金属クラッド積層板に係わり、またそれら
を製造する光化学処理方法に関するものである。
絶縁層と導電層で構成される薄い多層箔プリント回路基板の製造において、従
来は、光化学処理により多数回の個別の構造化すなわちパターン付与作業が行わ
れていた。従って絶縁層に折れるインターフェーシャル接続部の構造化のために
、先ず最初に準備されたインターフェーシャル接続部が構造化され、次にその位
置でインターフェーシャル接続部がプラズマエッチングされ、メッキされる。し
かしながら電路およびパッドは導電層に直接に光化学的に構造化される。最後に
、箔回路基板の表面に付与される保護抵抗被覆における被覆の光化学的な構造化
が行われる。
このような構造化すなわちパターン付与作業は電気工学に広く使用されている
、認知された周知の光化学処理により行われる。これらは満足に使用できるが、
多段階製造方法としては以下に述べる主な欠点がある。
必要な構造化の回数が多ければ、それだけ効率すなわち歩留りは低下する。幾
つかの製造方法が順次実行される場合の全体の歩留りは、個別の歩留りの積で得
られ、各方法における廃棄率が引き続く全ての方法における歩留りを制限するこ
とになる。
必要な構造化の回数が多ければ、それだけ付加的な製造経費が増大する。使用
される光化学処理の物理的および電子的な可能性は、従って実施される多数の構
造化によって制限されることになる。この制限とは、以下のとおりである。
製造公差は制限作用を有する。100μmより薄い厚さの多層箔回路基板、お
よび100μmより小さい直径のインターフェーシャル接続部は、異なるフォト
マスクで、数回露出される場合には、これらの全ての構造化のために或る製造公
差を有していなければならず、これらは直ぐに構造体の大きさに達してしまう。
電路およびインターフェーシャル接続部の厚さが制限される。予備加工したイ
ンターフェーシャル接続部の構造化に続いて、それらはプラズマエッチングされ
るとともに、例えば銅でガルバニック・メッキ(化学反応で生じる電流によるメ
ッキ)される。得られたインターフェーシャル接続部は箔回路基板の全体的な寸
法安定性を悪化させる。何故ならば、電着金属被覆は無応力状態でないからであ
る。ガルバニック・メッキは箔回路基板の頂部金属箔の厚さの増大化も生じる。
金属被覆が厚くなるほど、化学的にエッチングを行うことが困難になる。フィル
ム回路基板における非常に小さな寸法の物理的利点は、薄い電路の電気的利点と
同様に、このようにして制限される。
最後に、回路基板および箔回路基板の被覆の光化学的構造化が制限される。鋭
い輪郭エッジを有利に有する非常に細かい構造体をレジスト被覆に製造するため
に、応用例は感光性ソルダー(鑞材)レジストまたは感光性ソルダーレジスト箔
を使用する。ソルダーレジストはプリント、圧延、注入、静電スプレー、電気泳
動電着等の様々な方法で付与され、予備乾燥される。ソルダーレジスト箔は真空
被覆機により積層される。これらの被覆の構造体は20μmの高パターン解像度
を有するフォトマスクで転写される。必要な機械、オーブン等の高い据え付け費
用は限られた環境適合性(湿式化学および廃水処理等の使用)に起因する高い処
理費用であるので、不利である。更に、ソルダーレジストは脆く、基板が曲げら
れたときに欠け落ちる可能性があるため、箔回路基板のような可撓性の回路キャ
リアに使用することが困難である。
プリント回路基板、箔プリント回路基板を製造するための、および構造化被覆
を有すると共にプラズマエッチングされたインターフェーシャル接続部を有する
箔回路基板用の金属クラッド積層板のための、多段階の構造化またはパターン化
の上述した欠点を減少した光化学処理方法が望まれる。この方法は費用の観点で
好ましくなければならず、限られた廃棄率をもたらし、高パターン解像度および
寸法安定性を可能にし、また導電層、絶縁層およびレジスト被覆でのこのような
構造部の成形に関して可撓性でなければならない。さらに、認知された公知方法
、
材料等の使用が可能でなければならない。この方法は、さらに他の処理に関して
既知の方法と、搭載される素子の様々な寸法において互換性がなければならない
。特に、必要とされる光化学構造化の回数が減少されねばならない。
このような回路基板、箔回路基板、および構造化被覆およびプラズマエッチン
グされたインターフェーシャル接続部を有する回路基板用金属クラッド積層板は
、請求の範囲で定義された本発明によって製造される。
本発明は、絶縁層におけるプラズマエッチングされた構造体が周知の「化学的
な」マスク(構造化されたフォトレジスト)で作られるだけでなく、「機械的な
」マスク(導電材料で作られることが好ましい構造化されたプラズマエッチング
レジスト箔)でも同時に、また100μmより小さい高解像度で作ることができ
る。それ故に、絶縁体層および被覆層の「機械的な構造化」も参照される。
本発明による方法では、フォトレジストに助成されて、電路(電流路)および
パッドが光化学的に構造化すなわちパターン付与される。絶縁体層の予備加工さ
れたインターフェーシャル接続部および被覆層の被覆は、マスク箔に助成されて
、機械的に構造化される。この結果、光化学的構造化の回数が減る。好適には、
絶縁体層および被覆層はポリイミドフィルムであり、構造化マスク箔は鋼または
銅箔である。鋼または銅箔は、可逆的または不可逆的に、エッチングされるべき
ポリイミドフィルム上に位置づけられる。換言すれば、マスクフィルムは箔回路
基板にしっかりと接続され、ポリイミドフィルムは銅箔の構造部によりプラズマ
エッチングされる。この銅は次に回路基板、箔回路基板、および箔回路基板のた
めの金属クラッド積層板の製造工程に組み入れられ、例えば電路に構造化される
。従って、マスク箔はプラズマエッチングだけのために、また例えばクリップを
使用して箔回路基板に接続できる。それ故に、鋼箔は一時的にだけ箔回路基板に
固定され、その後除去され、したがって再使用可能な手段となる。
再取外し可能なマスク箔は、マスク箔のインターフェーシャル接続部がインタ
ーフェーシャル接続部または形成されるべき被覆の位置に一致するように、絶縁
体層に与えられる。マスク箔と共に緊密に押圧して箔パッケージが形成され、こ
れによりプラズマエッチング処理においてインターフェーシャル接続部開口およ
び(または)レジスト境界部がマスク箔の開口を通して絶縁体層および(ま
たは)レジスト層をエッチングできるようになされる。マスク箔はすぐ後で取外
され、次に他の製造処理において、例えば他の機械的構造化のために他のマスク
箔と交換され、更にまた他の製造処理において、例えば光化学構造化のためのフ
ォトレジストと交換される。
以下、本発明の詳細は、添付の第1図〜第37図に関して説明される。
第1図〜第8図 中間製品の一部の電路およびパッドの光化学構造化ま
たはパターン化、およびマスク箔によるインターフェーシャル接続部の機械的構
造化またはパターン化のための本発明による方法の1つの変形例。
第9図〜第17図 中間製品の一部の電路およびパッドの光化学構造化、
およびマスク箔によるインターフェーシャル接続部の機械的構造化に関する本発
明による方法の他の変形例。
第18図〜第25図 中間製品の一部の電路およびパッドの光化学構造化、
およびマスク箔によるインターフェーシャル接続部の機械的構造化に関する本発
明による方法の他の変形例。
第26図 中間製品からのマスク箔の剥ぎ取り面積部分における
局部的弱点の具体例。
第27図 中間製品からのマスク箔の剥ぎ取り面積部分における
局部的弱点の他の具体例。
第28図〜第32図 箔回路基板の一部の被覆の機械的構造化を伴う本発明
による方法の他の変形例。
第33図 斜視図で示す本発明による方法で構造化された被覆を
有する箔回路基板の例示実施例の一部。
第34図〜第37図 箔回路基板の一部の被覆の機械的構造化を伴う本発明
による方法の他の変形例。
第1図〜第8図は中間製品の一部の電路およびパッドの光化学構造化またはパ
ターン化、およびマスク箔によるインターフェーシャル接続部の機械的構造化ま
たはパターン化のための本発明による方法の1つの変形例を示している。この中
間製品および工程段階は、前記図面において該中間製品の平坦な延在部に沿う断
面で示されている。形成されるべきインターフェーシャル接続部は、プラスチッ
クまたは絶縁体層で互いに分離された少なくとも2つの導電層すなわち導体層の
相互接続を意図される。
従って、インターフェーシャル接続部は導体層の間に配置された中間絶縁体層
を交互に貫通して、何れの場合も少なくとも2つのこの導体層を接続する。イン
ターフェーシャル接続部は横断されるプラスチック層の表面に直角である必要は
なく、傾斜してそれを貫通することもできる。本発明による方法に関しては、導
体層にパッドを構造化する必要はない。
第1図はこの方法における中間製品Vを示している。例えば、両面に導電層す
なわち導体層1,1’を張り付けた絶縁体層すなわちプラスチックフィルム2を
含む多層中間製品Vを使用することが有利である。導体層1,1’は銅箔とされ
、絶縁体層2は、例えばポリイミドまたはエポキシフィルムの適当なプラスチッ
クフィルムとすることができ、銅箔の代わりに、厚いアルミニウム箔と、その両
側に積層された薄い銅箔とを有する冷間積層複合箔を使用できる。他の適当な開
始製品は、例えばステンレス鋼、真鍮、青銅、アルミニウム・マグネシウム合金
、アンバー(invar)、モリブデン等である。これらの導体層1,1’およ
びプラスチックフィルム2は3〜100μmの厚さである。中間製品Vは剛性が
大きくてもよく、また可撓性であってもよい。
第2図は、第1図の中間製品Vが両面にフォトレジスト3,3’を被覆できる
ことを示している。導体層1,1’はフォトレジスト3,3’で完全に被覆され
る。フォトレジスト層3,3’は周知の光化学処理で露出され、導電パターンお
よびインターフェーシャル接続部構造がフォトマスクを経て転写される。
第3図はフォトレジスト層3,3’の光化学的に形成されるこの構造化を示し
ている。構造化フォトレジスト層3には導電パターン5およびインターフェーシ
ャル接続部4が形成され、構造化フォトレジスト層3’には導電パターン5’お
よびインターフェーシャル接続部4’が形成される。これらの構造は導体層1,
1’に向けて下方へ延在する。インターフェーシャル接続部4,4’の直径は典
型的に25〜100μmである。これらの構造4,4’5,5’は自由に選択で
き、円柱、円、楕円、四角、三角または多角形の形状を有することができる。導
電パターン構造5,5’およびインターフェーシャル接続部構造4,4’は、回
路設計(電路、パッド等)の転写、および導体層1,1’に形成されるべきイン
ターフェーシャル接続部の位置および構造に関する情報の転写に使用される。フ
ォトレジスト3,3’が位置する面積部分では、導体層1,1’の非導電材料は
以下の工程段階において除去される。
第4図はこのように光化学的に構造化された中間製品Vをフォトレジスト3,
3’で被覆されていない導体層1,1’の材料を湿式化学エッチングした後の状
態で示している。このエッチングは導体層1,1’個々の面積部分を平面的に除
去し、これにより電路SP、パッドL、および絶縁面積部分5’で分離された予
備加工インターフェーシャル接続部開口4’が形成される。湿式化学エッチング
は深さ方向に平面状に行われ、すなわち導体層1,1’はフォトレジスト3,3
’で被覆されていない面積部分においてプラスチックフィルム2まで除去される
。湿式化学エッチングは全ての露出面積部分(すなわち、エッチング化学薬剤お
よび液体に接触できる面積部分)にて同時に行われる。
第5図は第4図の製造段階における中間製品Vをフォトレジスト3,3’の除
去または剥ぎ取り後の状態で示しており、この剥ぎ取りは周知の認定された化学
処理で行われる。2つの、例えば100μmより薄い厚さのステンレス鋼箔のよ
うな薄いマスク箔7,7’が構造化導体層1,1’に可逆的な使用を可能にして
取付けられる。これらはクリップ15,15’で固定され、またそのクリップを
外すことで取り外せる。マスク箔7,7’の位置決めは周知の方法で行われ、例
えば整合ボルトで行われる。このように、中間製品Vおよびマスク箔7,7’に
対して、例えば互いに一致されるようになされる特別な形状のマーキングが付与
されて、制御のもとで位置決めされる。
マスク箔7,7’は輪郭エッチングされて構成され、貫通穴8,8’を有して
おり、これらの穴は導体層1,1’のインターフェーシャル接続部開口4’と整
合される。貫通穴8,8’の直径は予備加工された導体層1のインターフェーシ
ャル接続部開口4’の外径、すなわちL’より大きいが、予備加工された開口4
’のまわりに取付けられたパッドLの直径よりも小さい。貫通穴8,8’の輪郭
エッチングは、図示していない別の周知の方法で行われる。円形開口、角形開
口、真直な細長開口、湾曲開口等の、不規則形状および構造を使用することがで
きる。貫通開口8,8’は、プラスチックフィルム2のあらゆる寸法変化を補償
するために、予備加工されたインターフェーシャル接続部開口4’よりも大きく
作られる。空間消費が最小限の場合に最適寸法となるように、最も都合の良い外
径Dgを有する貫通開口を使用することが、有利である。これはパッドLの外径
から予備加工されたインターフェーシャル接続部4’の外径を差し引き、2で割
ることで算出される。
中間製品Vに対するマスク箔7,7’の緊密押圧は、箔7,7’が僅かに凹状
であるという事実から容易に行われ、そのエッジにおいて中間製品Vの平坦な延
在部から外方へ僅かに曲がり、クリップ15,15’により取付けられる結果と
して曲げ力が発生して、箔パッケージの形成のための中間製品Vにおけるマスク
箔7,7’の無振動および無変位状態の係合を保証する。このように形成された
箔パッケージは、例えばプラズマエッチングを行うためにプラズマ反応装置へ搬
送し、またそこから搬出しなければならないので、重要である。
第6図は第5図の箔パッケージを、プラスチックフィルム2にインターフェー
シャル接続部開口10をプラズマエッチングした後の状態で示している。この開
口10は、マスクフィルム7,7’の貫通開口8,8’の位置でエッチングされ
る。インターフェーシャル接続部開口10は慎重に後方エッチング(back−
etch)され、すなわちそれらの開口は例えばパッドLまたは電路SPに構造
化された導体層1,1’のエッジの下側で中間製品Vの平坦延在部に沿ってエッ
チングされる。露出されたプラスチックフィルム2の他の面積部分、例えば絶縁
面積部分5’はマスク箔7,7’でプラズマ作用から保護される。
第7図は第6図のプラズマエッチングされた箔パッケージを、例えば銅の導電
材料で作られた接触層11をメッキ後の状態で示している。この周知の認定され
た化学的かつガルバニック処理において、中間製品Vのマスク箔7,7’および
インターフェーシャル接続部開口10はその開口10が全体を通してメッキされ
るように、接触層11でメッキされる。導電材料は電気化学的に付着してメッキ
される。メッキされた貫通開口10はインターフェーシャル接続部12として示
される。付着した接触層11は薄く、25μmより薄い厚さを有する。インター
フェーシャル接続部12は接続面積部分16,16’を経てパッドL、電路SP
およびマスク箔7,7’と電気的に接触する。マスク箔7,7’を除去した後、
本発明による2層の箔回路基板が得られる。
第8図は第7図による2層箔回路基板を、マスク箔7,7’の除去後の状態で
示している。10μmよりも薄い厚さの薄くメッキされた接触層11の場合はマ
スク箔7,7’の除去に問題はなく、またクリップ15,15’を外した後に引
き出すことができる。2つより多い導体層1,1’を備えた箔回路基板を製造す
るために、例えば2層のような箔回路基板はさらに他の絶縁体層および導体層を
備えて、第1図〜第8図による変形例における本発明の方法を繰り返すことで、
光化学的におよび機械的に構造化される。絶縁体層および導体層を備えた2層箔
回路基板は次に再び中間製品Vを構成する。構造化は常に外側から液体、化学薬
品および光に接触可能で、マスク箔が配置できる中間製品Vの面積部分で行われ
る。多くの変形例が本発明の知識に熟知した者により可能である。
接触層11の厚さは重要なパラメータである。厚い接触層11を有すると、接
続面16,16’において中間製品Vからのマスク箔7,7’の分離を制御でき
ない。これは接触層11のメッキ面積部分の破断または破壊をもたらし、例えば
パッドLまたは電路SPに対する電気的な接触の断続によりインターフェーシャ
ル接続部12に損傷を与える。中間製品Vとマスク箔7,7’との間のメッキ接
続に強く依存するこのような望まれない破断は、第9図〜第27図に関する本発
明の他の変形例で防止される。
マスク箔7,7’は再使用できる手段である。何故ならば、メッキされた接触
層11の除去後に再使用できるからである。有利な実施例において、マスク箔7
,7’は研磨された金属箔であり、この箔からメッキされた接触層11は剥ぎ取
りにより再び除去できる。マスク箔7,7’からの接触層11の除去は、化学エ
ッチングによっても行える。
例えば塵のような不純物が、中間製品Vおよびマスク箔7,7’の互いの工程
後にそれらの間に残存するならば、その面積部分においてマスク箔7,7’は中
間製品Vの上で平坦にならず、小さな空所がそれらの間に形成される。この空所
はプラズマエッチング時またはメッキ時にエッチング媒体およびそれぞれ化学薬
品および液体に通じるが、これは損害を与えることはなく、簡単に除去できる。
先ず第1に、狭い空間内のエッチング速度は実際にゼロである。何故ならば、僅
かな量のエッチング媒体が侵入するからである。第2に、メッキ時のこのような
空所に対する化学薬品および液体の侵入は、例えば水のような無害な液体を事前
に充填することで防止できる。
第9図〜第17図は、中間製品の一部における電路およびパッドの光化学構造
化またはパターン化のための、またインターフェーシャル接続部の機械的構造化
またはパターン化のための本発明による方法の他の変形例を示している。中間製
品および工程段階がこれらの図面において中間製品の平坦な延在部に沿う断面で
示されている。この変形例の工程手順は第1図〜第8図に関して記載されたもの
と大部分で一致するので、以下では相違点についてのみ説明する。
本発明による方法の第1および第2変形例の相違は、第2の変形例においてフ
ォトレジスト3,3’がマスク箔7,7’の付与の前に剥ぎ取られずに、中間製
品Vに残されたままにされることである。第9図〜第12図による工程段階は、
従って第1図〜第4図と同じである。
第13図は、第4図による製造段階における中間製品Vを示しており、ここで
は2つの薄いマスク箔7,7’はクリップ15,15’によりフォトレジスト3
,3’に直接に可逆的の状態で取付けられている。マスク箔7,7’は予備加工
されたインターフェーシャル接続部開口4’が一致できる貫通開口8,8’を有
しており、これらの開口は開口4’よりも大きな直径を有している。
第14図および第15図は、第6図および第7図による変形例の対応する工程
段階と大部分同じなさらに他の変形例のプラズマエッチングおよびメッキの工程
段階を示している。プラズマエッチング時にインターフェーシャル接続部開口1
0がエッチング形成され、フォトレジスト3,3’の後方エッチングを行う。こ
れらの後方エッチングされた面積部分14,14’は、中間製品Vとマスク箔7
,7’との間の剥ぎ取り面積部分におけるメッキされた接触層11の局部的な弱
点17,17’を形成する。フォトレジストの後方エッチングは局部的に平坦状
にメッキされ、これはパッドおよび電路SPとのインターフェーシャル接続部1
2の良好で強力な接続面積部分16,16’をもたらす一方、他方でマスク箔7
,
7’とのインターフェーシャル接続部12の局部的な弱点17,17’が得られ
るので、インターフェーシャル接続部12の近くに10μmより厚い接触層を付
与した場合でも、中間製品Vを損傷せずにマスクを取外せる。局部的な弱点17
,17’の第1の具体例を第26図に関連して非常に詳しく記載する。
第16図、第17図は中間製品Vを、クリップ15,15’を外してマスク箔
7,7’を取外すことによるマスク箔7,7’(第16図を参照)の取外しの後
、および残るフォトレジスト3,3’(第17図を参照)の通常の剥ぎ取りの後
の状態で示している。第18図〜第25図は、中間製品の一部に電路およびパッ
ドを光化学構造化またはパターン化、およびマスク箔によるインターフェーシャ
ル接続部の機械的構造化またはパターン化のための本発明による方法のさらに他
の変形例を示している。中間製品および工程段階は、中間製品の平坦な延在部に
沿って断面で示されている。この第3の変形例の工程手順は大部分が第1図〜第
8図、および第9図〜第15図に関連して記載されたことに従うので、以下に相
違点だけを説明する。
第1図〜第8図の変形例と比較して主な相違点は、この第3の変形例では付着
が、化学的電位差の結果として導電性の付着物質、例えばニッケルや金のような
金属で行われることである。第18図〜第23図による工程段階は第1図〜第6
図の工程段階と同じである。
第24図は、第23図〜第6図による製造段階におけるインターフェーシャル
接続部12との箔パッケージを示している。関連する導電材料間の化学的電位差
は、電路SPおよびパッドL、並びにプラスチックフィルム2の付近でインター
フェーシャル接続部開口10を接触層で被覆して、このようにインターフェーシ
ャル接続部12を形成するだけのために慎重に使用される。例えば電路SPおよ
びパッドLが銅箔で構造化されるならば、ニッケル浴または金浴の中で中間製品
Vに薄いニッケルまたは金被覆を化学的に付着させることが可能である。これは
本発明による方法で、インターフェーシャル接続部12をインターフェーシャル
接続部開口10の中に形成するために使用され、これらの開口はマスク箔7,7
’に対して強力に接続されることなく電路SPおよびパッドLと接続面積部分1
6,16’を経て電気的に接触可能である。
これは金属の局部的な平坦な付着により行われる。この方法は使用材料の間の
化学的電位差の結果として制御可能である。マスク箔7,7’が例えばステンレ
ス鋼の箔であり、付着物質が例えばニッケルまたは金のような金属であるならば
、ステンレス鋼箔の上には非常に少量のニッケルまたは金が付着し、その厚さは
数μmであり、これにより中間製品Vとステンレス鋼箔との間に強力な接続が形
成されず、従ってステンレス鋼箔の除去で製品Vに損傷は生じない。マスク箔7
,7’が金メッキされたステンレス鋼箔で形成されるならば、付着物質としてニ
ッケルを使用すると、都合の良い化学的電位差の結果として、ニッケルはその上
に付着されない。ニッケルまたは金は銅の上に非常に良好に付着し、また同じ活
性化の場合にはプラスチックフィルム2の上にも化学的に付着できる。このよう
にして、箔回路基板は25μmよりも薄い付着接触層11から、100μmより
小さい直径を有するプラズマエッチングしたインターフェーシャル接続部12で
製造できる。
第25図は、中間製品Vを、クリップ15,15’を外してマスク箔7,7’
を剥ぎ取ることでマスク箔7,7’の取外しが行われた後の状態で示している。
中間製品Vおよびマスク箔7,7’の間の接続が非常に薄い(10μmより薄い
)か、存在しないのであれば、ここで製品Vには接続面積部分16,16’の破
断により損傷を生じることはない。
第26図、第27図は、マスク箔7,7’からの中間製品Vの剥ぎ取り面積部
分における弱点17,17’の2つの具体例を示している。開口10を通しての
プラズマエッチングおよび導電性の接触層11の付着の工程段階の後の中間製品
Vの部分を見ることだけはできる。
第26図の剥ぎ取り面積部分における局部的な弱点17,17’の具体例は、
第9図〜第17図に関連して説明された本発明の方法の変形例の詳細な拡大を示
しており、これにおいてフォトレジスト3,3’は導電パターン5,5’および
インターフェーシャル接続部4,4’の構造化の後でマスク箔7,7’の取付け
の前には除去すなわち剥ぎ取られず、中間製品Vの上に残されたままにされ、ま
たフォトレジスト3,3’はプラズマエッチング段階にて面積部分14,14’
に慎重に後方エッチングされる。このように後方エッチングされた面積部分14
,
14’中間製品Vとマスク箔7,7’の間の剥ぎ取り面積部分においてメッキさ
れた接触層11の局部的な弱点を形成する。フォトレジスト3,3’の後方エッ
チングは平坦状に金属で局部メッキされ、これはパッドLおよび電路SPに対す
るインターフェーシャル接続部12の良好で強力な安定した接続面積部分16,
16’とされる一方、他方ではマスク箔7,7’とのインターフェーシャル接続
部12の局部的弱点17,17’だけが形成され、これにより10μmより厚い
厚さを有する接触層11が付与された時ですら、マスク箔は中間製品Vを損傷せ
ずにインターフェーシャル接続部12の近くで取外しできる。
これらの局部的な弱点17,17’はインターフェーシャル接続部12の後方
エッチングされたフォトレジスト3,3’の上のメッキ時に形成される。後方エ
ッチングされたフォトレジスト3,3’は後方エッチングされた面積部分14,
14’の端部に位置される(すなわち狭い間隙である)と言う事実により、この
工程段階では少量の化学薬品および液体だけがこの狭い後方エッチングされた面
積部分14,14’に侵入し、また化学的および電気的被覆時に金属のような導
電材料が導体層1,1’および金属マスク箔7,7’の上に好ましく付着され、
少量の金属だけがフォトレジスト3,3’の上に付着されて、ここで局部的な薄
い接触層11が形成されて重要な剥ぎ取り面積部分に局部的な弱点17,17’
を形成する。
第27図による剥ぎ取り面積部分の局部的な弱点17,17’の更に他の具体
例は、第1図〜第8図または第18図〜第25図による本発明の方法の変形例に
よる製造された箔回路基板を示している。第2の具体例において局部的弱点17
,17’はマスク箔7,7’の貫通開口8,8’の特別に有利な形状により生じ
ている。第27図のマスク箔7,7’は形状20,20’の貫通開口8,8’を
有しており、これは中間製品Vに対する付与後に製品Vと反応7,7’との間の
接続部の近くに狭い空所を形成する。形状20,20’で形成されたこれらの狭
い空所内に、導電材料が局部的に平坦状に配置され、このようにして中間製品V
とマスク箔7,7’との間の剥ぎ取り面積部分における化学的および電気的に付
着された接触層11の局部的な弱点17,17’を形成する。ここで再び説明す
るが例えば金属を付着させる様々な可能性がある。第1に局部的な薄い接触層1
1
が前記空所に形成される。何故ならば少量の化学薬品および液体が狭い空所に侵
入して薄い接触層11のみを形成するからであり、これが局部的な弱点17,1
7’を重要な剥ぎ取り面積部分に形成する。第2に、化学的および電気的な付着
(第1図〜第8図による変形例の場合と同様に)の必要性がなく、マスク層11
を形成する代わりの金属が純化学的に(第18図〜第25図による変形例の場合
と同様に)付着できるからである。この場合、使用金属間の化学的電位差の結果
として、局部的に平面状の金属付着が生じる。これは第18図〜第25図の変形
例に記載されている。
第28図〜第32図は箔回路基板の一部に被覆を機械的に構造化する本発明の
方法の他の変形例を示し、これは前記基板の平坦な延在部に沿って断面とされて
いる。
第28図は2層箔回路基板を示しており、この回路基板は絶縁体層2で互いに
電気的に分離されている電路SPおよび接点K,K’を含み、これらは2つの導
電被覆すなわち導体層1,1’に配置されている。箔回路基板の平坦な延在部に
よる2つの表面は面O,O’と称される。異なる導体層1,1’の電路SPはイ
ンターフェーシャル接続部Dで互いに電気的に接続される。構造化被覆を付与す
る目的は回路基板の接点K,K’をあらゆる被覆から自由状態に保持して、後で
それに素子を搭載できるようにするためであり、一方、例えば電路SPおよび絶
縁体層2の絶縁表面積は被覆されて、金属製の電路の機械的損傷または腐食から
保護する為である。
第29図は被覆層A,A’およびマスク箔7,7’で形成されたこのような回
路基板を被覆面O,O’に付与できることを示している。被覆層A,A’は例え
ばポリイミドまたはエポキシフィルム、並びにエポキシ樹脂被覆ポリイミドフィ
ルムを含む。後者は、例えばポリイミドフィルムを未硬化エポキシ樹脂の被覆で
マスク箔7,7’または箔導体基板等に接続するために使用される。マスク箔7
,7’は例えば銅、ステンレス鋼、真鍮、青銅、アルミニウム−マグネシウム合
金、アンバー、モリブデン等で作られる。
このようなエポキシ樹脂被覆ポリイミドフィルムは、その平坦な延在部に沿っ
て片側で銅箔を積層され、反対側で箔回路基板上に積層されることができる。こ
れは、同一積層処理において加圧され且つ温度を上昇されて行われることが有利
である。これらの材料はエポキシ樹脂が硬化した後も非常に可撓性であり、それ
故に一般に可撓性の回路支持体の被覆として使用される。
それらは安価であり、この方法は安価に実施できる。被覆層A,A’は箔回路
基板の両側に実質的に同時に積層され、これはソルダーレジストを使用する前述
した方法の大部分においてできない。ソルダーレジスト一方の側に付与されて第
2の側が処理される前に乾燥できる(これに対する1つの例外は高価な電気泳動
処理である)。
箔回路基板のインターフェーシャル接続部Dは積層の間に例えばエポキシ樹脂
被覆ポリイミドフィルムで充填されて、前記導体が保護される。このような銅箔
およびエポキシ樹脂被覆ポリイミド材料の厚さは10μmより薄い。
第30図は被覆層A,A’および箔回路基板に付与された第29図のマスク箔
7,7’を、接続構造部3,3’における箔7,7’の光化学構造化後の状態で
示している。これは周知の光化学処理を使用して行われ、接続構造部3,3’は
フォトマスクによりマスク箔7,7’に転写される。接続構造部3,3’は被覆
層A,A’まで下方へ延在する。前記接続構造部3,3’の形状は自由に選択で
き、例えば円柱、円、楕円、四角、三角または高く形の形状を有することができ
る。
第31図は箔回路基板に付与された第30図のマスク箔7,7’を、レジスト
開口4,4’における被覆層A,A’の機械的構造化の後の状態で示している。
レジスト開口4,4’は銅の未保護面積部分において、マスク箔7,7’の接続
構造部3,3’によりプラズマエッチング処理で形成される。これとは別にマス
ク箔7,7’が被覆層A,A’をプラズマ作用から保護するならば、この点にお
ける被覆層A,A’のエッチングは生じない。マスク箔7,7’の接続構造部3
,3’のエッジは後方エッチングされ、レジスト開口4,4’は傾斜した壁を有
することになる。
被覆層A,A’のレジスト開口4,4’は箔回路基板の面O,O’まで下方へ
プラズマエッチングされる。マスク箔7,7’のこれらの接続構造部3,3’の
全てはプラズマエッチング処理にて同時にエッチングされる。プラズマエッチン
グは周知の認定された処理であり、後方エッチングおよびエッチング深さは、例
えばガス圧力、エッチング時間等のようなエッチングパラメータにより熟練者が
正確に調整および制御できる。プラズマエッチングは環境に優しい処理であり、
後で処理されねばならない廃水または下水の汚染をもたらさず、特別な廃棄を必
要とする残留物質は生じない。
箔回路基板の面O,O’の接点K,K’が露出される結果として、電路SPお
よび絶縁体層2の絶縁表面は被覆装置A,A’で被覆されて残される。それ故に
、箔回路基板のための構造化被覆の前記第1の具体例の前述した目的は満足され
ることになる。
第32図は第31図の被覆構造を備えた箔回路基板を、マスク箔7,7’を取
外した後の状態で示している。これは、例えば湿式化学エッチングで行える。こ
の処理段階では、接点K,K’のような箔回路基板の露出面積部分は普通は化学
エッチングされる。しかしながらマスク箔7,7’は接点K,K’の厚さの20
%より薄いことを表すように非常に薄く(3〜5μm)加工することもできるの
で、マスク材料および接点材料が同じエッチング速度とされて、接点K,K’の
材料消失が20%より薄くなることを示す一方、マスク箔7,7’が除去される
ようになされる。接点のような箔回路基板の露出面積部分の厚さの20%より薄
いエッチング除去は、許容できる。この湿式化学的エッチングは周知の認定され
た処理であり、熟練者は十分に制御できる。
このような露出した接点K,K’およびマスク箔7,7’のエッチング速度は
相違させることもできる。例えば、接点K,K’は薄いニッケル被覆または化学
的付着の金被覆のようなエッチング遅延手段すなわち保護手段を備えることがで
き、またはこのような導体を完全に含み込んでマスク箔7,7’の湿式エッチン
グ時にこのように処理される接点K,K’が20%より薄くまで浸食されるか全
く浸食されないようにできる。接点K,K’に対するニッケルまたは金の被覆の
付与は、第29図により箔回路基板に被覆を付与する前に行われることが有利で
ある。
構造化マスク箔7,7’は構造化被覆層A,A7から除去する必要がなく、残
されて、受動電気素子として使用される。従って、例えば箔回路基板の電子回路
の作動に支障のある高周波放射をシールドするために電磁シールド面としての使
用が適当である。同じ厚さのマスク箔7,7’により、構造化マスク箔7,7’
は箔回路基板の電圧供給部またはアースリード線として使用できる。同じ厚さ形
状のマスク箔7,7’、マスク箔7,7’の間の電気的接続の必然的な取付け、
および箔回路基板の全ては、熟達者により本発明の知識で実現できる。
第33図は、本発明の方法により構造化された被覆を有する箔プリント回路基
板の例示した具体例の面Oの一部を示している。箔回路基板は構造化被覆層Aで
部手に被覆される。電路SPは例えば被覆層Aのポリイミド層により有害な環境
の影響から保護され、これに対して接点Kは四角いレジスト開口4内でアクセス
可能であり、その結果これはワイヤーボンディング等のために素子を搭載するよ
うに使用できる。
第34図〜第37図は箔回路基板の一部の被覆を機械的に構造化する本発明に
よる方法の他の変形例を示している。これは回路基板の平坦な延在部に沿う断面
とされている。この変形例の工程段階は第28図〜第32図に関して記載された
変形例に似ているので、相違点だけを以下に説明する。
本発明の方法の変形例の間の主な相違点は、第34図〜第37図の変形例にお
いてマスク箔7,7’が被覆層A,A’に不可逆的の状態で連結されており、こ
の代わりに可逆的取付け可能な箔7,7’が使用されていることである。これら
は被覆構造部3,3’を備え、再使用できる手段を構成しているということであ
る。
第34図は第28図に正確に示されるように、例示された構造化可能な2層箔
回路基板を示している。
第35図は被覆層A,A’およびマスク箔7,7’が箔回路基板の面O,O’
に付与されることを含む被覆形成を示している。この変形例で、被覆層A,A’
は片側だけに、例えば平坦延在部に未硬化エポキシで被覆され、また前記エポキ
シ樹脂で積層処理における回路基板の面O,O’に不可逆的な状態で接続される
ポリイミドフィルムを含む。前記エポキシ樹脂で被覆されたポリイミドフィルム
は100μmより薄い。しかしながら、マスク箔7,7’は被覆層A,A’に可
逆的可能に接続される。マスク箔7,7’は例えばステンレス鋼で作られ、10
0μmより薄い厚さを有する。これらは例えばクリップ15,15’のような保
持手段で固定され、例えばクリップを外すことでマスク箔から再び除去される。
この工程は緊密な圧縮をなす。マスク箔7,7’の位置決めは周知の方法で、例
えば整合ボルトで行われる。従って、箔回路基板およびマスク箔の上に特別な形
状のマーキングで行われ、これは例えば一致させるようになされて、制御された
位置決めが行われる。プラズマエッチング後にマスク箔7,7’がレジスト開口
4,4’から再び除去され、また第1の変形例では破壊されず且つまた残されな
いという事実により、それらは再使用の手段をなす。
マスク箔7,7’は形状エッチングで構造化され、また接触構造部3,3’を
有する。それ故に、被覆層A,A’に付与される前に、マスク箔7,7’は接触
構造部3,3’において光化学で構造化される。例えば、接触構造部3,3’は
フォトマスクによりマスク箔7,7’に転写され、その後接触構造部3,3’は
箔7,7’を通して湿式エッチングされ、被覆層A,A’に対する箔7,7’の
付与に続いて、構造部3,3’は被覆層A,A’上にマスク材料の無い面積部分
を形成する。円形開口、角形開口、真直な細長い開口、湾曲した開口のような不
規則形状および構造を有する接触構造部3,3’を製造することができる。
第36図は、レジスト開口4,4’における被覆層A,A’の機械的構造化に
続いて箔回路基板に付与された第35図によるマスク箔7,7’を示している。
これらのレジスト開口4,4’は、マスク箔7,7’の接触結合部3,3’に応
じて、銅による未保護面積部分においてプラズマエッチング処理でエッチングさ
れる。これと相違してマスク箔7,7’が被覆層A,A’をプラズマ作用から保
護するならば、この点における被覆層A,A’のエッチングは生じない。マスク
箔7,7’の接触結合部3,3’のエッジは後方エッチングされ、またレジスト
開口4,4’は傾斜した壁面を有する。被覆層A,A’のレジスト開口4,4’
は箔回路基板面O,O’まで下方へエッチングされる。この結果として、箔回路
基板面O,O’の接点K,K’が露出され、これに対して例えば電路PSおよび
絶縁体層2の絶縁面積部分は被覆層A,A’で被覆されたまま残される。
第37図は第36図の被覆構造体を備えた箔回路基板を、マスク箔7,7’が
取除かれた後の状態で示しており、本発明の方法により構造化された被覆コイル
回路基板Fは第32図のものと同じである。
本発明の方法により製造された多段プリント回路基板および箔プリント回路基
板は従ってレジスト開口4,4’を有する構造化被覆を有し、この開口は回路基
板および箔回路基板の被覆材料の無い面積部分を形成しており、前記開口4,4
’は自由な形状方法で加工されて円柱、円、正方形、四、または多角形を有し、
前記開口4,4’は鋭い輪郭のエッジで構造部を形成し、この解像度は100μ
mより小さく、可撓性であって、可撓性の回路キャリアすなわち支持部の曲げに
よっては破断しない。
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 EP(AT,BE,CH,DE,
DK,ES,FR,GB,GR,IE,IT,LU,M
C,NL,PT,SE),CA,JP,US
【要約の続き】
4’)は円筒形、円、楕円、正方形、四角、または多角
形のように自由な形状を有し得る。
Claims (1)
- 【特許請求の範囲】 1. 回路基板、箔回路基板を製造するための、および箔回路基板用の金属ク ラッド積層板製造するための、絶縁体層(2)に構造化されたインターフェーシ ャル接続部(12)および被覆層(A,A’)に構造化されたレジスト開口(4 ,4’)を有し、必要な光化学的な構造化のための回数を減少させるためにイン ターフェーシャル接続部(12)およびレジスト開口(4,4’)が機械的に構 造化され、絶縁層(2)に予備加工されたインターフェーシャル接続部開口(1 0,10’)がマスク箔(7,7’)のインターフェーシャル接続部構造(8, 8’)によりエッチングされ、また被覆層(A,A’)のレジスト開口(4,4 ’)がマスク箔(7,7’)の接触構造部(3,3’)によりエッチングされる プリント回路基板を接続する方法。 2. マスク箔(7,7’)が可逆的状態で被覆層(A,A’)に付与される ことを特徴とする請求項1による方法。 3. マスク箔(7,7’)が不可逆的状態で被覆層(A,A’)に付与され ることを特徴とする請求項1による方法。 4. 機械的構造化用のレジスト開口(4,4’)が回路基板、箔回路基板上 の、および箔回路基板のための金属クラッド積層板上のレジスト材料の無い面積 部分としてエッチングされ、接点(K,K’)とされることができ、また回路基 板、箔回路基板、および箔回路基板の金属クラッド積層板の他の面積部分はマス ク箔(7,7’)で被覆されたままに残されると共に電路(SP)とすることが できることを特徴とする請求項1による方法。 5. レジスト開口(4,4’)が自由な形状でエッチングでき、また円筒形 、円、楕円、正方形、四角形および多角形の外形を有することができることを特 徴とする請求項4による方法。 6. 被覆層(A,A’)が平坦部に沿って片側に未硬化エポキシ樹脂を被覆 されたポリイミドフィルムで構成でき、また被覆層(A,A’)が積層処理にお いて回路基板、箔回路基板および箔回路基板の金属クラッド積層板の面(O,O ’)に前記エポキシ樹脂により不可逆的状態で接続されることを特徴とす る請求項1による方法。 7. 被覆層(A,A’)に対してマスク箔(7,7’)を与える前に、それ らが接触構造部(3,3’)光化学的に構造化され、接触構造部(3,3’)が フォトマスクによりマスク箔(7,7’)に転写され、マスク箔(7,7’)を 経て接触構造部(3,3’)が湿式エッチングされ、またこの結果、被覆層(A ,A’)に対してマスク箔(7,7’)を与えた後接触構造部(3,3’)が被 覆層(A,A’)にマスク材料の無い面積部分を形成することを特徴とする請求 項1または請求項6による方法。 8. 被覆層(A,A’)が平坦部に沿って両側に未硬化エポキシ樹脂を被覆 されたポリイミドフィルムで構成され、被覆層(A,A’)が積層処理において 回路基板、箔回路基板および箔回路基板の金属クラッド積層板の面(O,O’) に対して前記エポキシ樹脂により可逆的状態で片側で接続され、他側でマスク箔 (7,7’)に接続されたことを特徴とする請求項1による方法。 9. 被覆層(A,A’)に対してマスク箔(7,7’)を与えた後に、それ らが接触構造部(3,3’)光化学的に構造化され、接触構造部(3,3’)が フォトマスクによりマスク箔(7,7’)に転写され、マスク箔(7,7’)を 経て接触構造部(3,3’)が湿式エッチングされ、またこの結果、接触構造部 (3,3’)が被覆層(A,A’)にマスク材料の無い面積部分を形成すること を特徴とする請求項1または請求項8による方法。 10. マスク箔(7,7’)の接触構造部(3,3’)が自由な形状に加工 され、また円筒形、円、楕円、正方形、四角形および多角形の外形を有すること ができることを特徴とする請求項7または請求項9による方法。 11. マスク箔(7,7’)が銅、ステンレス鋼、真鍮、青銅アルミニウム ・マグネシウム合金、アンバーおよびモリブデンの薄い導体箔で構成されたこと を特徴とする請求項1による方法。 12. マスク箔(7,7’)が被覆層(A,A’)にクリップのような保持 手段で固定されると共にクリップを外して被覆層(A,A’)から再び取外され 、マスク箔(7,7’)がこの工程作用により被覆層(A,A’)に緊密に圧縮 され、マスク箔(7,7’)は整合ボルトにより制御できるように位置決めされ 、 回路基板、箔回路基板、箔回路基板のための金属クラッド積層板、およびマスク 箔(7,7’)が特別な形状のマーキングにより一致されるようになされたこと を特徴とする請求項2による方法。 13. マスク箔(7,7’)が機械的構造化またはパターン化のために再使 用できる手段として使用されることを特徴とする請求項12による方法。 14. マスク箔(7,7’)の被覆の機械的な構造化がエッチングで行われ ることを特徴とする請求項3による方法。 15. 被覆化において露出された接点(K,K’)の厚さの20%より薄い 厚さのマスク箔(7,7’)が取付けられ、同じエッチング速度のマスク材料お よび接点材料が使用され、およびエッチングにより接点(K,K’)の厚さの2 0%より薄くマスク箔(7,7’)がエッチングされることを特徴とする請求項 14による方法。 16. 異なるエッチング速度のマスク材料および接点材料が使用され、接点 (K,K’)の厚さの20%より薄くマスク箔(7,7’)がエッチングされる ことを特徴とする請求項14による方法。 17. 被覆の機械的構造化の後にマスク箔(7,7’)が被覆の上に残され ることを特徴とする請求項1による方法。 18. マスク箔(7,7’)が不動態電子素子として使用され、それらは電 磁シールド面として使用でき、それらは回路基板、箔回路基板および箔回路基板 の金属クラッド積層板の電子回路の作動に支障を生じる高周波放射に対するシー ルド面として使用でき、またそれらは回路基板、箔回路基板および箔回路基板の 金属クラッド積層体のための電圧供給部またはアースリード線として使用できる ことを特徴とする請求項17による方法。 19. レジスト開口(4,4’)が回路基板、箔回路基板および箔回路基板 の金属クラッド積層板にレジスト材料の無い面積部分を形成し、前記レジスト開 口(4,4’)は自由な形状に加工され、円筒形、円、楕円、正方形、四角また は多角形の外形を有し、また前記レジスト開口(4,4’)は鋭い輪郭エッジを 有する構造部を形成し、その寸法は解像度は100μmよりも小さく、可撓性で あると共に、可撓性の回路キャリアの曲げによって粉砕しないことを特徴とする 請求項1から請求項18までの何れか1項による方法で接続された多層回路基板 および箔回路基板。 20. インターフェーシャル接続部開口(10,10’)がインターフェー シャル開口(10)内の接触層(11)の形成のために、導電性付着物質を付着 されたことを特徴とする請求項1による方法。 21. 機械的構造化が中間製品(V)で行われ、マスク箔(7,7’)がク リップ(15,15’)により中間製品(V)に押しつけられて位置決めされる ことを特徴とする請求項20による方法。 22. マスク箔(7,7’)が凹形状であり、中間製品(V)に押しつける 曲げ応力により位置決めされる請求項21による方法。 23. 絶縁体層(2)の機械的な構造化が電路(SP)およびパッド(L) に対する導体層(1,1’)の光化学的な構造化の後に行われることを特徴とす る請求項21による方法。 24. 導体層(1,1’)の光化学的な構造化のために、フォトレジスト被 覆(3,3’)が導体層(1,1’)に与えられ、前記フォトレジスト被覆接触 構造部(3,3’)は露出されて電路構造部(5)に発展され、前記導体層(1 ,1’)が電路構造部(5)により電路(SP)およびパッド(L)にエッチン グされることを特徴とする請求項23による方法。 25. 予備加工されたインターフェーシャル接続部開口(4)に対する導体 層(1,1’)の光化学的な構造化の後に、絶縁体層(2)の機械的な構造化が 行われることを特徴とする請求項21による方法。 26. 予備加工されたインターフェーシャル接続部開口(4’)に対する導 体層(1,1’)の光化学的な構造化のために、フォトレジスト被覆(3,3’ )が前記導体層(1,1’)に与えられたこと、インターフェーシャル接続部構 造(4)に対して前記フォトレジスト被覆(3,3’)が露出されて発展された こと、および導体層(1,1’)が予備加工されたインターフェーシャル接続部 開口(4’)に対してインターフェーシャル接続部構造(4)に従ってエッチン グされることを特徴とする請求項25による方法。 27. 予備加工されたインターフェーシャル接続部開口(4’)がパッド (L)に囲まれてエッチングされることを特徴とする請求項24および請求項2 6による方法。 28. マスク箔(7,7’)の貫通開口(8,8’)の外径がパッド(L) の外径よりも小さく、導体層(1,1’)の予備加工されたインターフェーシャ ル接続部開口(4’)の外径よりも大きく、また最も都合良い直径(Dg)を有 する最適寸法の貫通開口(8,8’)が使用され、この寸法はパッド(L)の外 径から貫通開口(8,8’)の外径を差し引いて2で割ることで計算されること を特徴とする請求項27による方法。 29. 電路(SP)、パッド(L)および導体層(1,1’)の予備加工さ れたインターフェーシャル接続部開口(4)の光化学的な構造化が1段の工程で 行われることを特徴とする請求項23および請求項25による方法。 30. 10μmより薄い厚さを有する局部的に薄い弱点(17,17’)が 付与され、これは機械的構造化が行われた後、中間製品(V)からマスク箔(7 ,7’)の損傷の無い取外しを可能にすることを特徴とする請求項21による方 法。 31. 弱点(17,17’)の形成がフォトレジスト被覆(3,3’)の後 方エッチング面積部分にて行われ、フォトレジスト被覆は中間製品(V)におけ るマスク箔(7,7’)の位置決めに以降の他の段階において中間製品(V)お よびマスク箔(7,7’)の間の接続部の近くに狭い空所を形成し、および前記 空所において少量の付着物質が局部的に付着して、局部的な弱点(17,17’ )が形成されるようになされることを特徴とする請求項25および請求項30に よる方法。 32. 弱点(17,17’)の形成がマスク箔(7,7’)の貫通開口(8 ,8’)の形状(20,20’)により誘発され、他の段階において且つ中間製 品(V)におけるマスク箔(7,7’)の位置決めの後に中間製品(V)とマス ク箔(7,7’)の間の接続部の近くに空所を形成し、および前記空所内に付着 物質の少量が局部的に付着して、これにより局部的な弱点(17,17’)が形 成されることを特徴とする請求項30による方法。 33. 弱点(17,17’)の形成が使用材料の間の化学的な電位差で誘発 され、およびマスク箔(7,7’)上には中間製品(V)におけるよりも少量の 付着物質が付着して、局部的な弱点(17,17’)が形成されることを特徴と する請求項30による方法。 34. 研磨されたマスク箔(7,7’)が使用され、そこからメッキされた 接触層(11)が容易に取外せることを特徴とする請求項20から請求項33ま での何れか1項による方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH2036/93-4 | 1993-07-07 | ||
| CH203593 | 1993-07-07 | ||
| CH203693 | 1993-07-07 | ||
| CH2035/93-2 | 1993-07-07 | ||
| PCT/CH1994/000134 WO1995002312A1 (de) | 1993-07-07 | 1994-06-24 | Strukturierte leiterplatten und folienleiterplatten und verfahren zu deren herstellung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08501663A true JPH08501663A (ja) | 1996-02-20 |
Family
ID=25689340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7503730A Pending JPH08501663A (ja) | 1993-07-07 | 1994-06-24 | 構造化プリント回路基板および箔プリント回路基板、およびそれらの製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5729897A (ja) |
| EP (1) | EP0658300B1 (ja) |
| JP (1) | JPH08501663A (ja) |
| AT (1) | ATE196710T1 (ja) |
| CA (1) | CA2143833A1 (ja) |
| DE (1) | DE59409539D1 (ja) |
| WO (1) | WO1995002312A1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3624967B2 (ja) * | 1995-06-01 | 2005-03-02 | 日立化成工業株式会社 | 多層プリント配線板の製造方法 |
| US5969286A (en) * | 1996-11-29 | 1999-10-19 | Electronics Development Corporation | Low impedence slapper detonator and feed-through assembly |
| US6635514B1 (en) * | 1996-12-12 | 2003-10-21 | Tessera, Inc. | Compliant package with conductive elastomeric posts |
| DE69730629T2 (de) * | 1996-12-26 | 2005-02-03 | Matsushita Electric Industrial Co., Ltd., Kadoma | Leiterplatte und Elektronikkomponente |
| JP3395621B2 (ja) * | 1997-02-03 | 2003-04-14 | イビデン株式会社 | プリント配線板及びその製造方法 |
| CH692890A5 (de) * | 1997-11-21 | 2002-11-29 | Heinze Dyconex Patente | Strukturierte Leiterplatten und Folienleiterplatten und Verfahren zu deren Herstellung. |
| US6131279A (en) | 1998-01-08 | 2000-10-17 | International Business Machines Corporation | Integrated manufacturing packaging process |
| US6617671B1 (en) | 1999-06-10 | 2003-09-09 | Micron Technology, Inc. | High density stackable and flexible substrate-based semiconductor device modules |
| US6772515B2 (en) * | 2000-09-27 | 2004-08-10 | Hitachi, Ltd. | Method of producing multilayer printed wiring board |
| RU2182409C1 (ru) * | 2001-02-14 | 2002-05-10 | Сухолитко Валентин Афанасьевич | Способ подготовки к металлизации конических отверстий многослойных печатных плат |
| US6504111B2 (en) * | 2001-05-29 | 2003-01-07 | International Business Machines Corporation | Solid via layer to layer interconnect |
| US6395625B1 (en) * | 2001-10-12 | 2002-05-28 | S & S Technology Corporation | Method for manufacturing solder mask of printed circuit board |
| EP1318707A1 (en) * | 2001-10-16 | 2003-06-11 | Ultratera Corporation | Method for manufacturing solder mask of printed circuit board |
| US7367114B2 (en) * | 2002-08-26 | 2008-05-06 | Littelfuse, Inc. | Method for plasma etching to manufacture electrical devices having circuit protection |
| US7189929B2 (en) * | 2004-01-16 | 2007-03-13 | Hewlett-Packard Development Company, L.P. | Flexible circuit with cover layer |
| JP4319167B2 (ja) * | 2005-05-13 | 2009-08-26 | タツタ システム・エレクトロニクス株式会社 | シールドフィルム、シールドプリント配線板、シールドフレキシブルプリント配線板、シールドフィルムの製造方法及びシールドプリント配線板の製造方法 |
| US7462939B2 (en) * | 2005-10-20 | 2008-12-09 | Honeywell International Inc. | Interposer for compliant interfacial coupling |
| US7476570B2 (en) | 2006-05-02 | 2009-01-13 | Honeywell International Inc. | System and method of attaching an integrated circuit assembly to a printed wiring board |
| JP4945167B2 (ja) * | 2006-05-12 | 2012-06-06 | スタンレー電気株式会社 | 半導体発光素子の製造方法及び該製造方法により製造された半導体発光素子の実装方法 |
| TW200833202A (en) * | 2007-01-26 | 2008-08-01 | Advanced Semiconductor Eng | Method for manufacturing a circuit board |
| US7891091B2 (en) * | 2008-11-25 | 2011-02-22 | Yonggang Li | Method of enabling selective area plating on a substrate |
| AU2013208114B2 (en) * | 2012-01-10 | 2014-10-30 | Hzo, Inc. | Masks for use in applying protective coatings to electronic assemblies, masked electronic assemblies and associated methods |
| GB2498994B (en) * | 2012-02-02 | 2014-03-19 | Trackwise Designs Ltd | Method of making a flexible circuit |
| US9568288B2 (en) * | 2014-02-05 | 2017-02-14 | Battelle Memorial Institute | Surface mount exploding foil initiator |
| CN110521292B (zh) * | 2017-04-05 | 2022-06-17 | 阿莫善斯有限公司 | 印刷电路板及其制造方法 |
| WO2021155222A1 (en) * | 2020-01-31 | 2021-08-05 | Ttm Technologies Inc. | Printed circuit board assemblies with engineered thermal paths and methods of manufacturing |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4277321A (en) * | 1979-04-23 | 1981-07-07 | Bell Telephone Laboratories, Incorporated | Treating multilayer printed wiring boards |
| GB8630392D0 (en) * | 1986-12-19 | 1987-01-28 | Prestwick Circuits Ltd | Producing printed circuit boards |
| US4720322A (en) * | 1987-04-13 | 1988-01-19 | Texas Instruments Incorporated | Plasma etching of blind vias in printed wiring board dielectric |
| US4840093A (en) * | 1987-12-16 | 1989-06-20 | Goldman Jr Leman | Lid loosener and tightener |
| US4985990A (en) * | 1988-12-14 | 1991-01-22 | International Business Machines Corporation | Method of forming conductors within an insulating substrate |
| US5108553A (en) * | 1989-04-04 | 1992-04-28 | Olin Corporation | G-tab manufacturing process and the product produced thereby |
| JP2751509B2 (ja) * | 1990-01-09 | 1998-05-18 | 住友電気工業株式会社 | フレキシブルプリント配線板の製造方法 |
| ATE154259T1 (de) * | 1991-02-28 | 1997-06-15 | Heinze Dyconex Patente | Verfahren zur herstellung eines aus mikrosieben bestehenden verbundkörpers |
| US5227013A (en) * | 1991-07-25 | 1993-07-13 | Microelectronics And Computer Technology Corporation | Forming via holes in a multilevel substrate in a single step |
| US5404044A (en) * | 1992-09-29 | 1995-04-04 | International Business Machines Corporation | Parallel process interposer (PPI) |
-
1994
- 1994-06-24 JP JP7503730A patent/JPH08501663A/ja active Pending
- 1994-06-24 DE DE59409539T patent/DE59409539D1/de not_active Expired - Fee Related
- 1994-06-24 US US08/397,106 patent/US5729897A/en not_active Expired - Fee Related
- 1994-06-24 CA CA002143833A patent/CA2143833A1/en not_active Abandoned
- 1994-06-24 EP EP94918266A patent/EP0658300B1/de not_active Expired - Lifetime
- 1994-06-24 WO PCT/CH1994/000134 patent/WO1995002312A1/de not_active Ceased
- 1994-06-24 AT AT94918266T patent/ATE196710T1/de not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5729897A (en) | 1998-03-24 |
| EP0658300A1 (de) | 1995-06-21 |
| WO1995002312A1 (de) | 1995-01-19 |
| EP0658300B1 (de) | 2000-09-27 |
| ATE196710T1 (de) | 2000-10-15 |
| DE59409539D1 (de) | 2000-11-02 |
| CA2143833A1 (en) | 1995-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08501663A (ja) | 構造化プリント回路基板および箔プリント回路基板、およびそれらの製造方法 | |
| US7829985B2 (en) | BGA package having half-etched bonding pad and cut plating line and method of fabricating same | |
| US5071518A (en) | Method of making an electrical multilayer interconnect | |
| TWI246753B (en) | Package substrate for electrolytic leadless plating and manufacturing method thereof | |
| KR100427794B1 (ko) | 다층 배선 기판의 제조 방법 | |
| US6370768B1 (en) | Circuit board, a method for manufacturing same, and a method of electroless plating | |
| EP0198928A1 (en) | Fabrication of a printed circuit board with metal-filled channels | |
| CN102763494B (zh) | 导体结构元件及其制造方法 | |
| KR20010071409A (ko) | 경식/연식 인쇄회로기판 및 그 제조 방법 | |
| CN103416110B (zh) | 印刷电路板及其制造方法 | |
| US5639389A (en) | Process for the production of structures | |
| EP0362161A2 (en) | Method of manufacturing a substrate for microwave integrated circuits | |
| CN103416109B (zh) | 印刷电路板及其制造方法 | |
| JP2010529694A (ja) | 金属コア基材を備える回路アセンブリおよびこの回路アセンブリを作製するためのプロセス | |
| CN111837210B (zh) | 布线基板及其制造方法 | |
| US6136512A (en) | Method of forming resistors | |
| US5799393A (en) | Method for producing a plated-through hole on a printed-circuit board | |
| CN104798452B (zh) | 使用零底切技术在印刷电路板上形成触垫的方法与构件 | |
| JP2001111201A (ja) | 配線板の製造方法およびそれを用いて製造された配線板 | |
| JPH04234192A (ja) | 恒久マンドレルを使用する印刷回路の製造方法 | |
| US4647851A (en) | Fine line circuitry probes and method of manufacture | |
| CN1222201C (zh) | 具有粗糙导线结构和至少一个部位带精密导线结构的导线的制造方法 | |
| KR100651320B1 (ko) | 보드 온 칩 볼 그리드 어레이 기판 및 그 제조방법 | |
| JPWO2000052977A1 (ja) | 多層配線基板の製造方法 | |
| CN1973369A (zh) | 用于制造陶瓷印刷电路板的方法 |