JPH0850302A - 薄膜トランジスタパネルの製造方法 - Google Patents

Abstract

(57)【要約】 【目的】透明導電膜からなる容量形成用電極を、フォト
レジスト膜を所定パターンに露光処理するための露光マ
スクを用いず、しかも高価な高精度露光処理装置を使用
することなく、低コストに形成する。 【構成】基板１上に金属膜からなるゲートライン２を形
成した後、この基板１上に透明導電膜１１ａを成膜する
とともに、この透明導電膜１１ａの上にネガ型のフォト
レジスト膜１２を形成し、このレジスト膜１２を基板１
の下面側からゲートライン２を遮光膜として露光処理し
た後に現像処理して、ゲートライン２の上のレジスト膜
を除去し、その後前記透明導電膜１１ａを、ゲートライ
ン２の側面に被着した部分が全て除去されるまでエッチ
ングして、レジスト膜１２の下に残された透明導電膜１
１ａを容量形成用電極１１とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリック
ス液晶表示素子に用いられる薄膜トランジスタパネル
（以下、ＴＦＴパネルという）に関するものである。

【０００２】

【従来の技術】アクティブマトリックス液晶表示素子に
用いられるＴＦＴパネルは、ガラス等からなる透明な基
板上に、複数の透明な画素電極を行方向および列方向に
並べて配設し、これら各画素電極にそれぞれ対応させて
複数の薄膜トランジスタ（ＴＦＴ）を配設するととも
に、各画素電極行ごとにその行の各薄膜トランジスタに
ゲート信号を供給するゲートラインを設け、各画素電極
列ごとにその列の各薄膜トランジスタにデータ信号を供
給するデータラインを設けた構成となっている。

【０００３】このＴＦＴパネルとしては、一般に、上記
ゲートラインを基板上に配線し、データラインを基板上
に設けた絶縁膜の上に配線したものが知られており、上
記薄膜トランジスタは、前記ゲートラインに一体に形成
されたゲート電極と、このゲート電極を覆うゲート絶縁
膜と、このゲート絶縁膜の上に形成されたｉ型半導体膜
と、このｉ型半導体膜の上にｎ型半導体膜を介して形成
されたソース電極およびドレイン電極とで構成されてい
る。

【０００４】上記ゲート絶縁膜は、Ｓi Ｎ（窒化シリコ
ン）等からなる透明絶縁膜であり、このゲート絶縁膜は
基板のほぼ全面にわたって設けられており、画素電極
は、前記ゲート絶縁膜の上に形成され、その端縁部にお
いて上記薄膜トランジスタのソース電極に接続されてい
る。

【０００５】一方、データラインは、上記ゲート絶縁膜
の上にデータライン配線領域に対応させて形成した層間
絶縁膜の上に配線されており、このデータラインは、前
記層間絶縁膜に設けたコンタクト孔において上記薄膜ト
ランジスタのドレイン電極に接続されている。

【０００６】そして、アクティブマトリックス液晶表示
素子は、上記ＴＦＴパネルと、透明基板上に前記ＴＦＴ
パネルの全ての画素電極に対向する対向電極を設けた対
向パネルとを枠状のシール材を介して接合し、この両パ
ネルの前記シール材で囲まれた領域に液晶を封入して構
成されている。

【０００７】このアクティブマトリックス液晶表示素子
は、各行の画素の選択期間にその行の薄膜トランジスタ
にゲート信号を供給し、それに同期させて各列の薄膜ト
ランジスタにデータ信号を印加して表示駆動されてお
り、選択期間にゲート信号の印加によって薄膜トランジ
スタがオンすると、この薄膜トランジスタを介して画素
電極と対向電極との間に前記データ信号に応じた電圧が
印加され、その電荷が画素電極と対向電極およびその間
の液晶とで構成される画素容量に蓄積される。

【０００８】また、非選択期間になると、上記画素容量
に蓄積された電荷が薄膜トランジスタのオフによって画
素容量に保持され、その電荷量に対応する電圧が画素容
量の保持電圧となって、この画素容量の保持電圧に応じ
て液晶が立上り動作する。

【０００９】ところで、上記アクティブマトリックス液
晶表示素子においては、非選択期間になって薄膜トラン
ジスタがオフすると、選択期間に画素容量に蓄積された
電圧が、ゲート信号の電圧変化分のうち画素容量と薄膜
トランジスタのゲート・ソース間容量（ゲート電極とソ
ース電極との間の容量）との容量比に応じた電圧だけ低
下する。この電圧低下分は、ゲート・ソース間容量が画
素容量に比べて大きいほど大きい。

【００１０】このため、上記アクティブマトリックス液
晶表示素子では、そのＴＦＴパネルに、画素容量に保持
される電圧の低下を補償するための付加容量を設けて、
画素電極容量の保持電圧を十分に確保するようにしてい
る。

【００１１】この付加容量は、上記基板の上に、ゲート
絶縁膜をはさんで画素電極と対向する容量形成用電極を
設けることにより、この容量形成用電極と画素電極およ
びその間のゲート絶縁膜とで構成されている。

【００１２】ところで、上記付加容量を構成する容量形
成用電極は、一般に、ゲートラインと同じ金属膜で形成
されているが、容量形成用電極を金属膜で形成すると、
各画素の光透過領域の面積が、容量形成用電極と画素電
極との対向面積分だけ小さくなるため、液晶表示素子の
開口率が低下してしまう。

【００１３】このため、従来から、上記容量形成用電極
をＩＴＯ膜等の透明導電膜で形成することが考えられて
おり、このように容量形成用電極を透明導電膜で形成す
れば、液晶表示素子の開口率を高くすることができる
し、また容量形成用電極の面積を大きくして、上記付加
容量の容量値を大きくすることができる。

【００１４】この透明導電膜からなる容量形成用電極
は、従来、基板上に金属膜からなるゲートラインを形成
した後、この基板上にＩＴＯ膜等の透明導電膜をスパッ
タ装置等によって成膜し、この透明導電膜をフォトリソ
グラフィ法によりパターニングして形成されている。

【００１５】

【発明が解決しようとする課題】しかしながら、従来
は、透明導電膜からなる容量形成用電極を、基板上に透
明導電膜を成膜した後、この透明導電膜の上にフォトレ
ジスト膜を形成し、このレジスト膜を、所定パターンの
露光マスクを用いて露光処理した後に現像処理して、前
記レジスト膜をパターニングし、その後、前記透明導電
膜をエッチングする方法で形成しているため、容量形成
用電極の形成に、フォトレジスト膜を所定パターンに露
光処理するための露光マスクが必要不可欠であり、した
がって露光マスクの製作費がかかるし、また、前記露光
マスクを高精度に位置合わせしてレジスト膜を露光処理
しなければならないため、レジスト膜の露光処理に高価
な高精度露光処理装置を使用しなければならないから、
容量形成用電極の形成コストが高くなってしまうという
問題があった。

【００１６】本発明は、透明導電膜からなる容量形成用
電極を、フォトレジスト膜を所定パターンに露光処理す
るための露光マスクを用いず、しかも高価な高精度露光
処理装置を使用することなく、低コストに形成すること
ができるＴＦＴパネルの製造方法を提供することを目的
としたものである。

【００１７】

【課題を解決するための手段】本発明のＴＦＴパネルの
製造方法は、基板上に金属膜からなるゲートラインを形
成した後、この基板上に透明導電膜を成膜するととも
に、この透明導電膜の上にネガ型のフォトレジスト膜を
形成し、このレジスト膜を前記基板の下面側から前記ゲ
ートラインを遮光膜として露光処理した後に現像処理し
て、前記ゲートラインの上のレジスト膜を除去し、その
後前記透明導電膜を、前記ゲートラインの側面に被着し
た部分が全て除去されるまでエッチングして、前記レジ
スト膜の下に残された透明導電膜を容量形成用電極とす
ることを特徴とするものである。

【００１８】

【作用】本発明のＴＦＴパネルの製造方法においては、
ゲートラインを形成した基板上に透明導電膜を成膜し、
その上にフォトレジスト膜を形成して、このレジスト膜
を前記基板の下面側から露光処理しているため、前記基
板の下面側から照射される光のうち、金属膜からなるゲ
ートラインが形成されている部分への照射光が前記ゲー
トラインによって遮光され、前記レジスト膜が、前記ゲ
ートラインの上の部分を除いて露光される。

【００１９】そして、前記レジスト膜はネガ型のフォト
レジスト膜であるため、露光処理したレジスト膜を現像
処理すると、ゲートラインの上の未露光のレジスト膜が
除去されるため、その後に前記透明導電膜のエッチング
を行なうと、この透明導電膜のゲートラインの上の部分
がエッチングされるとともに、ゲートラインの側面に被
着した部分もエッチングされてゆく。

【００２０】このため、前記透明導電膜を、ゲートライ
ンの側面に被着した部分が全て除去されるまでエッチン
グすれば、この透明導電膜がゲートラインから切り離さ
れ、前記レジスト膜の下に残された透明導電膜が、ゲー
トラインとは電気的に分離された容量形成用電極とな
る。

【００２１】そして、このＴＦＴパネルの製造方法は、
ゲートラインを形成した基板上に透明導電膜を成膜し、
この透明導電膜の上にフォトレジスト膜を形成した後
の、前記レジスト膜の露光処理を、前記基板の下面側か
ら、前記ゲートラインを遮光膜として行なうものである
ため、前記フォトレジスト膜を所定パターンに露光処理
するための露光マスクを用いる必要はなく、したがっ
て、露光マスクを用いる露光処理のように高価な高精度
露光処理装置を使用する必要もないから、透明導電膜か
らなる容量形成用電極を、低コストに形成することがで
きる。

【００２２】

【実施例】以下、本発明の一実施例を図１および図２を
参照して説明する。図１は容量形成用電極の形成工程を
示す各工程での断面図、図２は製造されたＴＦＴパネル
の一部分の平面図である。

【００２３】まず、製造されたＴＦＴパネルについて説
明すると、このＴＦＴパネルは、ガラス等からなる透明
基板１上に、金属膜からなるゲートライン２と、ゲート
電極４が前記ゲートライン２に一体に形成された薄膜ト
ランジスタ３と、この薄膜トランジスタ３のゲート絶縁
膜５の上に形成されて前記薄膜トランジスタ３のソース
電極７に接続された画素電極９と、前記薄膜トランジス
タ３のドレイン電極８につながるデータライン１０とを
設け、かつ、前記基板１上に、前記ゲート絶縁膜５をは
さんで前記画素電極９と対向する容量形成用電極１１を
設けて、この容量形成用電極１１と前記画素電極９およ
びその間の前記ゲート絶縁膜５とで付加容量を構成した
ものである。

【００２４】上記薄膜トランジスタ３は、上記ゲートラ
イン２に一体に形成されたゲート電極４と、このゲート
電極４を覆うゲート絶縁膜５と、このゲート絶縁膜５の
上に形成されたａ−Ｓi （アモルファスシリコン）等か
らなるｉ型半導体膜６と、このｉ型半導体膜６の上に不
純物をドープしたａ−Ｓi 等からなるｎ型半導体膜（図
示せず）を介して形成されたソース電極７およびドレイ
ン電極８とで構成されている。

【００２５】上記ゲート絶縁膜５は、Ｓi Ｎ等からなる
透明絶縁膜であり、このゲート絶縁膜５は基板１のほぼ
全面にわたって設けられている。なお、上記ゲートライ
ン２の端子部は、図示しないが、前記ゲート絶縁膜５に
開口を設けることによって露出されている。

【００２６】そして、画素電極９は、上記ゲート絶縁膜
５の上に、ＩＴＯ膜等の透明導電膜によって形成されて
おり、その端縁部において薄膜トランジスタ３のソース
電極７に接続されている。

【００２７】また、図２ではデータライン１０を薄膜ト
ランジスタ３のドレイン電極８と一体に示しているが、
このデータライン１０は、上記ゲート絶縁膜５の上にデ
ータライン配線領域に対応させて形成した層間絶縁膜
（図示せず）の上に配線されており、前記層間絶縁膜に
設けたコンタクト孔において薄膜トランジスタ３のドレ
イン電極８に接続されている。

【００２８】さらに、上記付加容量を構成する容量形成
用電極１１は、ＩＴＯ膜等の透明導電膜からなってお
り、この容量形成用電極１１は、各ゲートライン２のほ
ぼ全長に沿わせて、隣り合うゲートライン２，２間の間
隔より僅かに小さい幅に形成されている。

【００２９】次に、上記ＴＦＴパネルの製造方法を図１
を参照して説明する。まず、図１の（ａ）に示すよう
に、基板１上に、上記ゲートライン（薄膜トランジスタ
３のゲート電極４を含む）２を形成する。このゲートラ
イン２は、基板１上にＡl （アルミニウム）またはＡl
系合金等の金属膜をスパッタ装置等によって成膜し、こ
の金属膜をフォトリソグラフィ法によりパターニングし
て形成する。

【００３０】次に、図１の（ｂ）に示すように、上記ゲ
ートライン２を形成した基板１上に、ＩＴＯ膜等の透明
導電膜１１ａをスパッタ装置等によって成膜する。な
お、この透明導電膜１１ａは、ゲートライン２の厚さに
比べて極く薄く成膜する。

【００３１】次に、図１の（ｃ）に示すように、上記透
明導電膜１１ａの上に、ネガ型のフォトレジスト膜１２
を形成し、このレジスト膜１２を基板１の下面側から露
光処理する。

【００３２】なお、前記レジスト膜１２は、透明導電膜
１１ａ上にネガ型フォトレジストをスピンコート装置等
によって均一厚さに塗布し、その塗布膜を乾燥して形成
する。また、レジスト膜１２の露光処理は、基板１の全
体にその下面側から光（紫外線）を照射して行なう。

【００３３】このように、前記レジスト膜１２を基板１
の下面側から露光処理すると、基板１の下面側から照射
される光のうち、前記基板１のゲートライン２が形成さ
れている部分への照射光が、金属膜で形成されているゲ
ートライン２によって遮光され、レジスト膜１２が、ゲ
ートライン２の上の部分を除いて露光される。

【００３４】次に、露光処理したレジスト膜１２を現像
処理して、ゲートライン２の上のレジスト膜を除去し、
図１の（ｄ）に示すように、上記透明導電膜１１ａのゲ
ートライン２の上の部分を露出させる。

【００３５】なお、前記レジスト膜１２はネガ型のフォ
トレジスト膜であるため、露光処理したレジスト膜１２
を現像処理すると、ゲートライン２の上の未露光のレジ
スト膜が除去される。

【００３６】次に、上記透明導電膜１１ａを、ウエット
エッチング装置により、ゲートライン２の側面に被着し
た部分が全て除去されるまでエッチングして、前記レジ
スト膜１２の下に残された透明導電膜１１ａを容量形成
用電極１１とし、その後前記レジスト膜１２を剥離し
て、容量形成用電極１１の形成工程を終了する。図１の
（ｅ）は、前記容量形成用電極１１の形成工程を終了し
たときの状態を示している。

【００３７】このように、上記レジスト膜１２のゲート
ライン２の上の部分を除去した状態で透明導電膜１１ａ
のエッチングを行なうと、この透明導電膜１１ａのゲー
トライン２の上の部分がエッチングされるとともに、ゲ
ートライン２の側面に被着した部分もエッチングされて
ゆき、透明導電膜１１ａのゲートライン２の側面に被着
した部分が除去される。

【００３８】なお、この透明導電膜１１ａのエッチング
は、ゲートライン２の側面に被着した部分を完全に除去
するのに要するエッチング時間をあらかじめ把握してお
き、そのエッチング時間だけ行なえばよい。

【００３９】そして、前記透明導電膜１１ａのゲートラ
イン２の側面に被着した部分が全て除去されると、この
透明導電膜１１ａがゲートライン２から図１の（ｅ）に
示したように切り離され、レジスト膜１２の下に残され
た透明導電膜１１ａが、ゲートライン２とは電気的に分
離された容量形成用電極１１となる。

【００４０】このようにして基板１上に透明導電膜１１
ａからなる容量形成用電極１１を形成した後は、前記基
板１上にゲート絶縁膜５を成膜し、その上にｉ型半導体
膜、ｎ型半導体膜、ソース，ドレイン電極用金属膜を順
次成膜するとともにこれらをパターニングして薄膜トラ
ンジスタ３を形成し、さらに画素電極９およびデータラ
イン１０を形成して、図２に示したＴＦＴパネルを完成
する。なお、前記薄膜トランジスタ３の形成、画素電極
９の形成、データライン１０の形成は、公知の方法によ
って行なうから、その説明は省略する。

【００４１】すなわち、上記ＴＦＴパネルの製造方法
は、基板１上に金属膜からなるゲートライン２を形成し
た後、この基板１上に透明導電膜１１ａを成膜するとと
もに、この透明導電膜１１ａの上にネガ型のフォトレジ
スト膜１２を形成し、このレジスト膜１２を基板１の下
面側から露光処理した後に現像処理して、前記ゲートラ
イン２の上のレジスト膜を除去し、その後前記透明導電
膜１１ａを、ゲートライン２の側面に被着した部分が全
て除去されるまでエッチングして、前記レジスト膜１２
の下に残された透明導電膜１１ａを容量形成用電極とす
るものである。

【００４２】そして、この製造方法は、ゲートライン２
を形成した基板１上に透明導電膜１１ａを成膜し、この
透明導電膜１１ａの上にフォトレジスト膜１２を形成し
た後の、前記レジスト膜１２の露光処理を、基板１の下
面側から、前記ゲートライン２を遮光膜として行なうも
のであるため、前記フォトレジスト膜１２を所定パター
ンに露光処理するための露光マスクを用いる必要はな
く、したがって、露光マスクを用いる露光処理のように
高価な高精度露光処理装置を使用する必要もないから、
透明導電膜１１ａからなる容量形成用電極１１を、低コ
ストに形成することができる。

【００４３】

【発明の効果】本発明のＴＦＴパネルの製造方法は、基
板上に金属膜からなるゲートラインを形成した後、この
基板上に透明導電膜を成膜するとともに、この透明導電
膜の上にネガ型のフォトレジスト膜を形成し、このレジ
スト膜を基板の下面側から前記ゲートラインを遮光膜と
して露光処理した後に現像処理して、前記ゲートライン
の上のレジスト膜を除去し、その後前記透明導電膜を、
ゲートラインの側面に被着した部分が全て除去されるま
でエッチングして、前記レジスト膜の下に残された透明
導電膜を容量形成用電極とするものであるため、前記フ
ォトレジスト膜を所定パターンに露光処理するための露
光マスクを用いる必要はなく、したがって、露光マスク
を用いる露光処理のように高価な高精度露光処理装置を
使用する必要もないから、透明導電膜からなる容量形成
用電極を、低コストに形成することができる。

【図面の簡単な説明】

【図１】本発明の一実施例による容量形成用電極の形成
工程を示す各工程での断面図。

【図２】製造されたＴＦＴパネルの一部分の平面図。

【符号の説明】

１…基板 ２…ゲートライン ３…薄膜トランジスタ ４…ゲート電極 ５…ゲート絶縁膜 ６…ｉ型半導体膜 ７…ソース電極 ８…ドレイン電極 ９…画素電極 １０…データライン １１…容量形成用電極 １１ａ…透明導電膜 １２…レジスト膜

Claims (1)

【特許請求の範囲】
1. 【請求項１】透明基板上に、ゲートラインと、ゲート電
   極が前記ゲートラインに一体に形成された薄膜トランジ
   スタと、この薄膜トランジスタのゲート絶縁膜の上に形
   成されて前記薄膜トランジスタのソース電極に接続され
   た画素電極と、前記薄膜トランジスタのドレイン電極に
   つながるデータラインとを設けてなり、かつ前記基板上
   に、前記ゲート絶縁膜をはさんで前記画素電極と対向す
   る容量形成用電極を設けて、この容量形成用電極と前記
   画素電極およびその間の前記ゲート絶縁膜とで付加容量
   を構成した薄膜トランジスタパネルの製造方法であっ
   て、 前記基板上に金属膜からなるゲートラインを形成した
   後、この基板上に透明導電膜を成膜するとともに、この
   透明導電膜の上にネガ型のフォトレジスト膜を形成し、
   このレジスト膜を前記基板の下面側から前記ゲートライ
   ンを遮光膜として露光処理した後に現像処理して、前記
   ゲートラインの上のレジスト膜を除去し、その後前記透
   明導電膜を、前記ゲートラインの側面に被着した部分が
   全て除去されるまでエッチングして、前記レジスト膜の
   下に残された透明導電膜を容量形成用電極とすることを
   特徴とする薄膜トランジスタパネルの製造方法。