JPH08505259A

JPH08505259A - フラットな電界放出カソードを用いたトライオード構造のフラットパネルディスプレイ

Info

Publication number: JPH08505259A
Application number: JP6515187A
Authority: JP
Inventors: クマー，ナリン; シエ，チェンギャング
Original assignee: エスアイダイアモンドテクノロジー，インコーポレイテッド
Priority date: 1992-12-23
Filing date: 1993-12-06
Publication date: 1996-06-04
Also published as: WO1994015352A1; KR950704802A; DE69333555T2; EP0676084B1; EP0971386B1; KR100284830B1; DE69333555D1; AU5897494A; EP0676084A1; EP0676084A4; EP0971386A2; DE69328977D1; EP0971386A3; DE69328977T2; CA2152472A1

Abstract

(57)【要約】視覚情報を表示するフラットパネルディスプレイであって、複数の対応する発光アノード（130）と電界放出カソード（170）を具え、各アノードが、対応する各カソードからの放出に応答して光を発し、各カソードは、低仕事関数材料の層を含み、比較的平らな放出表面を有し、局部的に分配された複数の電子放出サイトを具えており、対応するアノードとカソードの間にグリッド装置（102）が配備され、これによって、対応するカソードからアノードまで放出レベルをコントロールできるようにする。

Description

【発明の詳細な説明】フラットな電界放出カソードを用いたトライオード構造のフラットパネルディスプレイ関連出願この出願は1992年３月16日出願された出願番号第07/851,701号、発明の名称「ダイヤモンド薄膜に基づくフラットパネルディスプレイ」の一部継続出願であり、この文献の引用を以て本願への記載加入とする。発明の技術分野この発明は、一般的には、コンピュータ等のフラットパネルディスプレイに関し、より具体的には、フラットカソードエミッタを具え、画素（pixels）が個々にアドレスされ得るトライオード（３端子）の画素構造を用いた電界放出（fiel d emission）型フラットパネルディスプレイに関する。発明の背景電界放出コンピュータディスプレイは、一般的な意味において新規なものでない。複数の電界放出カソードと、対応するアノードを具えたディスプレイは何年も前からあり、アノードは対応するカソードからの電子ボンバードに応答して光を発する。しかし、このディスプレイについて説明する前に、電界放出の性質を理解することが有用であると考える。電界放出は、放出材料の表面近傍の電界が、放出材料の表面に存在するポテンシャル障壁（potential barrier）の幅を狭くするときに起こる現象である。これは量子トンネル効果をもたらし、これによって電子はポテンシャル障壁を通過し、材料から放出される。特定材料の表面から電子の放出を開始させるのに必要な電界強度（field stre ngth）は、その材料の「仕事関数（work function）」に依存する。多くの材料は、正の仕事関数を有しており、電界放出をもたらすために比較的強い電界を必要とする。実際、材料によっては、仕事関数は低く、負のものすらあり、放出を起こすために強い電界を必要とする。このような材料は、導電体（conductor）の上に薄膜として形成されてもよく、その結果、カソードは、電子の放出を作り出すのに必要なスレッショルド電圧が比較的低くなる。従来の装置では、円錐カソード（マイクロチップカソードと称される)のチップに、電子放出を単一の比較的尖鋭なポイントに集束させるカソード形状にすることにより、電子の電界放出を高めることが好ましいとされていた。トライオード電界放出ディスプレイにおいて、これらのマイクロチップカソードは、カソード近傍の引出しグリッド（extraction grids）と共に何年も前から使用されてきた。例えば、スピントら（Spindt et al.）に1989年８月15日付で付与された米国特許第4,857,799号は、マトリックスアドレスされた（matrix-addressed）フラットパネルディスプレイに電界放出カソードを用いている。カソードはディスプレイの裏板構造体の中に入れられ、フェースプレート上の対応するカソードルミネセンスの領域を励磁する。フェースプレートは、望ましい実施例のカソード構造体から４０ミクロン離間しており、プレートとカソードの間の空間は真空にされる。画素の間に脚の形態で配備されたスペーサにより、間隔が維持される。また、カソードのベース部に対する電気的接続は、裏板構造体を通じて行なわれる。スピントらは、マトリックス装置の中に複数のマイクロチップ電界放出カソードを用いており、カソードのチップは、カソードの上の引出しグリッドの孔の延長線上にある。アノードを引出しグリッドの上に追加する場合、スピントらに開示されたディスプレイはトライオードディスプレイ（triode display）ある。残念ながら、マイクロチップは微細な形態であるから、マイクロチップが採用する構造は製造が困難である。マイクロチップがディスプレイの全体を通じて一定の形状でない場合、チップとチップの間の放出に変動が起こり、ディスプレイの照明（illumination）が不均一な結果となる。さらに、製造公差は比較的厳格であるから、そのようなマイクロチップは製造コストが高くつく。マイクロチップカソードの他の実施例が、バーダイら（Bardai et al.）に199 1年８月６日付で付与された米国特許第5,038,070号に記載されている。これは、トライオードディスプレイに関するもので、モールディング法により成形された中空で真直ぐな円錐体またはピラミッド形態の複数の電界エミッタが開示されている。複数の電界エミッタは電気導電層の表面から伸びている。電気導電性のメッシュは、高温ろう付け法により導電層の反対側表面に固着され、導電層と電気的に接続されている。メッシュは、頑丈な金属のベースに、取付けに良好な熱導電性をもたらす。電界放出型のトライオードアレイ等を形成するために、ゲート及びアノード構造体の如き追加の要素が、電界エミッタと同一線上に揃うように導電層上に形成されてもよい。バーダイらが開示した電界エミッタ構造は、エミッタ円錐体をフォトリソグラフィー法によって成長させなければならず、非常に複雑で、高コストとなる欠点がある。その他のマイクロチップ構造が、Technical Digest of IVMC,Nagahama,1991に掲載された”Recent Developments on Microtips Disp1ay at LETI”に示されている。著者のアール．メイヤー（R.Meyer）は、次の２つの顕著な特徴をもったマイクロチップディスプレイを記載している：マイクロガン（又はマイクロチップ）の大マトリックスアレイからの電界効果による冷電子放出と、（数百ボルトの)低電圧カソードルミネセンスである。また、メイヤーは前述した欠点を有するマイクロチップカソードを用いている。スピントら（Spindt et al.）に1991年５月14日付で付与された別の米国特許第5,015,912号は、マトリックスアドレスされたフラットパネルディスプレイを開示しており、電界放出型のマイクロチップカソードを用いている。スピントらは、マイクロチップカソードと共に使用されるグリッド構造を開示している。スピントらに開示された発明は、マトリックスアドレッシングの構成をカソード装置内の全体に設けることに特徴を有している。各カソードは、離間した数多くの電子放出チップを含んでおり、フェース構造体に向けて上向きに突出している。電気導電性のゲート又は引出し電極は、チップに隣接して配置され、後者から電子を発生させて、電子の放出をコントロールする。これらは、ベース片に直交して配置され、チップによって放出された電子が通過する孔を有している。引出し電極は、選択された個々のカソードと共にアドレスされ、選択された個々のカソードから電子を放出する。タングステン、モリブデン又はシリコンから構成されるマイクロチップのカソードにおいて、グリッドカソードを配置する必要があるが、これは電子を放出させるのに必要な引出し電界が５０MV/mを越えるからである。従って、グリッドはマイクロチップカソードに近いところ（約１μm以内）に配置されなければならない。これらの公差は厳格であるであるから、ゲート電極は、各画素のゲートを通ベースから電気的に絶縁する電気絶縁層の上に、光学的フォトリソグラフィーによって作る必要がある。このようなフォトリソグラフィー術はコストが高くつき、このディスプレイに必要な精度を得ることが難しいため、ディスプレイ完成品の不良率が高くなる。さらに、スピントらが開示した抽出グリッドは、マイクロチップカソードと一緒に使用するように設計されており、その他形状のものと使用することができなかった。スピントらが開示した装置は、主として次の２つの問題がある。1）マイクロチップを形成すること、2）引出し電極をカソードに関して形成及び調整すること。スピントらの特許に開示された構造は非常に複雑であり、大面積ディスプレイを作ることが困難である。今までは、製造が困難であるにも拘わらず、マイクロチップのカソードに関心が向けられていたが、それは、トライオード（３端子）構造では、引出しグリッドと共に使用されるのが有利であるためである。トライオード（３端子）の画素構造において、電子引出しグリッド構造体は、対応するカソードとアノード対の間に介在される。トライオードディスプレイの場合、グリッドにより、余分のコントロールパラメータ与えられ、幾つかの利点がもたらされる。第１に、グリッドは、カソードとアノードから独立してコントロールされることができ、独立して制御可能なカソード・アノード及びカソード・グリッド電界を作り出すことができる。これは、電子放出を行なうために、カソード・グリッド電界に印加される制御電圧を非常に低くすることができる。一方、グリッド・アノード電圧を非常に高く（数百〜数千ボルト）することができ、これによって、ディスプレイの電力効率をより高めることができる。このため、アノード蛍光物質はより高いポテンシャルから放出される電子によって励起されることができ、それゆえ、より大きな運動エネルギーを有する電子によって衝突されることができる。第２に、個々のグリッド・アノード対にアドレスして励起するために選択的に印加される電圧を低く（４０ボルトのオーダ）することができるから、駆動回路に従来の電子装置を用いることができることである。最後に、グリッドとアノードの電界を低く（１マイクロメートルあたり１〜５ボルトのオーダ）することにより、カソードとアノードの組立体を分離するのに用いられるスペーサ材料の誘電体条件を緩和することができることである。従来の引出しグリッド構造は、電子の引出しと放出の制御を高めるために、マイクロチップと一緒に使用するように設計されていた。 1992年３月16日に出願された特許出願第07/851,701号「Flat Panel Display Based on Diamond This Fi1ms（ダイヤモンドの薄膜をベースにしたフラットパネルディスプレイ)」では、他のカソード構造が初めて開示された。特許出願第07/851,701号は、比較的平らな電子放出面を有するカソードを開示している。その望ましい実施例において、カソードは、有効仕事関数が比較的低いエミッション材料を使用している。材料は導電層の上に堆積形成され、複数のエミッションサイトを形成しており、各サイトは、強度が比較的低い電界の存在下で電子を電界放出することができる。フラットカソードは、微細なマイクロチップ形状でないから、非常に安価であるが大量に作ることは難しい。フラットカソード構造の利点は、その中で詳細に論じられている。その出願の全体は、本願と共に譲り受けられており、引用を以て本願への記載加入とする。比較的最近では、材料科学の分野において、アモルフィックダイヤモンド（am orphic diamond）が発見されている。アモルフィックダイヤモンドの構造と特徴は、Texas Journal of Sciennce，Vol.41，No.4，1989に掲載されたコリンズら（C.Collins et al.）による"Thin-Film Diamond"の中で詳細に論じられており、この文献の引用を以て、その全体を本願への記載加入とする。コリンズらは、レーザ積層技術を用いて、アモルフィックダイヤモンド膜を作る方法を記載している。そこに記載されているように、アモルフィックダイヤモンドは複数の微小結晶（micro-crystallit es）を有しており、その各々は膜の作製方法に応じて、特有の構造を有している。これら微小結晶の形成方法及びそれら特有の特性は完全に理解されているわけではない。ダイヤモンドは、（111）方向に負電子の親和力を有している。このようにｎ型ダイヤモンドは負の仕事関数を有している。即ち、ダイヤモンドの表面に存在するポテンシャル障壁を歪ませるのに、比較的低い電界を必要とするだけである。従って、ダイヤモンドは、電界放出カソードと共に使用するのに非常に望ましい材料である。実際、マイクロチップカソードの電子放出表面としてダイヤモンド膜がこれまで使用されてきた。しかし、アモルフィックダイヤモンドは物理的特性が他の形態のダイヤモンドとは実質的に異なり、特に放出材料として良好であることは認識されていなかった。特許出願第07/851,701号は、放出材料としてアモルフィックダイヤモンド膜を使用することを初めて開示した。実際、その特許出願に記載された発明の望ましい実施例において、アモルフィックダイヤモンド膜がフラットカソード構造と共に使用されており、その結果、電界放出力ソード構造は根本的に相違する。アモルフィックダイヤモンド膜に存在する微小結晶は、個々の構造に応じて、電子放出サイトとして機能させるために多少なりとも配備されている。それゆえ、比較的平らなカソード放出表面の上では、アモルフィックダイヤモンドの微小結晶は、その表面の回りに分配され、その何割かは局部的な電子放出サイトとして作用する。従来のものは全て、モリブデン、タングステン、シリコン又は同様な材料から構成されるマイクロチップカソードに基づいたトライオード方式のフラットパネルディスプレイを対象としている。従来のものは、マトリックスアドレス可能なフラットパネルディスプレイにおいて、1）比較的構造が簡単である、2）製造費用が比較的安い、3）局部的に分配された複数の電子放出サイトを具える比較的平らな放出表面を有するカソードを用いたトライオード（３端子）の画素構造を用いる、フラットパネルディスプレイを提供することはできなかった。。従来のものは、適当なグリッド構造をフラットカソードと共に使用に供するという問題を扱うことはなかった。本発明の目的は、アモルフィックダイヤモンド膜を、比較的平坦な電界放出カソードの表面に堆積形成するという考え方に基づいており、フラットカソード近傍に新規な引出しグリッドを用いたトライオードディスプレイ構造を提供することにより、該構造から電子を放出させるようにしたものである。発明の要旨本発明は、フラットパネルディスプレイ装置に関し、物理的に薄い形状を維持しつつ、ＣＲＴに用いられるタイプの発光蛍光体（lumi nescent phosphor）の利点を採用するものである。特に、本発明はフラットパネルディスプレイを提供するもので、該ディスプレイは、対応する複数の発光アノードと電界放出力ソードを具え、各アノードは、対応する各カソードからの放出に応答して光を発光し、各カソードは、仕事関数が低い材料の層を含んでおり、比較的平坦な放出表面を有し、分配されて局在化された複数の電子放出サイトを具えており、対応するアノードとカソードの間に散在されたグリッド装置を具え、これによって、対応するカソードからアノードへの放出レベルを制御できるようにしており、グリッド装置はその中に孔（apertures）を有し、孔の直径は対応するカソードに等しくしており、カソードはグリッド装置の下に位置しないようにしている。換言すれば、フラットパネルディスプレイはトライオード（３端子）の画素構造を用いた電界放出型である。ディスプレイは、細片状のグリッド装置とカソード装置を互いに直交するように配置することにより、マトリックスアドレス可能であり、これによって、各グリッド片と各カソード片は、夫々、グリッドとカソード電圧ドライバーにより個々にアドレス可能である。「画素（pixel）」は、グリッド片とカソード片の各交差部に形成するのが効果的である。その結果、ディスプレイ内の各画素は個々に照明されることになる。グリッド片自体は新規な構造であり、フラットカソードと一緒に使用することができる。より具体的には、グリッド片は、望ましくはＳｉＯ₂からなる基板を具えており、その上に、望ましくは金属からなる導電層が堆積形成される。導電層はエッチングされて孔を形成し、孔は特定のカソード・アノード対に対応し、孔のエッジは対応するカソードのエッジの略上方に位置している。カソード装置は、複数のフラットカソードを具えており、本発明の望ましい実施例では、フォトリソグラフィー法によりパターンが形成される。パターニングは、グリッドの孔を通して形成されてもよいし、グリッドの孔と同一線上に位置するように形成されてもよい。各カソードは、導電材料が基板に堆積形成され、導電材料の上に抵抗性材料が堆積形成される。有効仕事関数の低い薄膜は、次に抵抗層の上に堆積形成される。抵抗層は、カソード片の様々な小分割部の間を、ある程度電気的に絶縁する。アノード装置は、基板の上に導電材料（望ましい実施例ではインジウム-錫酸化物）が堆積形成され、低エネルギーの蛍光体（望ましい実施例では酸化亜鉛）が導電層の上に堆積形成されている。本発明の他の実施例では、カラーディスプレイを提供するために、赤、緑及び青の蛍光体を導電層の上に積層することもできる。得られたアノード装置とカソード装置は、周辺にフリットシールを用いて、プリント回路基板の上に一緒に接合される。装置と装置の間は、グラスファイバー若しくはガラス球によって、又は代表的な積層技術で作られた固定スペーサによって適当な間隔に維持される。装置は密封シールされ、アノード装置とカソード装置の間の空間内は排気チューブを介して真空吸引される。この構造の内部を真空に維持するためのシステムは当該分野において広く知られている。真空内部の残留ガスは、ゲッターと称される装置により、共に集められる。グリッド片とカソード片は、個々の横列と縦列が、代表的な半導体実装技術によってもたらされる可撓性コネクターにより、外部にアクセス可能である。これらのコネクターは、ディスプレイ内部の各画素をアドレス可能性とするために、グリッドとカソードドライバーに取り付けられる。個々の画素の照明は、その画素に対応するカソード片及びグリッド片の部分の電気的ポテンシャル差が、カソードを被覆する放出材料から電子を引き出すのに十分である、つまり、電子がカソードから放出され、制御グリッドを通り、アノードに向けて進むときに行なわれる。電子がアノードに進むと、低エネルギーの蛍光物質に衝突し、これによって光が発生する。トライオードのディスプレイにおいて、カソードとグリッドの間のギャップは、１マイクロメートルのオーダである。間隔はこのように小さいから、放出を生じさせるのに約４０ボルトで十分である。４０ボルトの切換えを行なうのに、市販の装置を用いることができる。これらの電圧ドライバーは、グリッドドライバー及びカソードドライバーと呼ばれることもある。画素はアドレスされ、必要なドライバー電圧が対応するグリッド片及びカソード片に印加されるときに照明され、グリッド片に隣接するカソード片のその部分から電子を放出する。対応するカソード片又は対応するグリッド片が、必要なドライバー電圧によって駆動されさえすれば、電子は、特定の画素領域に放出されない。これは、カソードとグリッドの間で必要なスレッショルド電位が得られないからである。本発明は、制御グリッドに供給される電圧を制御することにより、ディスプレイをグレイスケールモードで使用できる能力を有している。制御グリッドは、カソードからアノードへの電子の放出を調節し、アノードに積層された蛍光体物質の光子放出を変動させる。グリッドは誘電性材料の層によって支持される。誘電性材料は、カソードとそれに対応する孔の間の誘電性材料を排除するために、異方性エッチングされる。この結果、誘電性材料からなる複数のマッシュルーム形構造体が存在し、グリッド層を支持する。他の実施例において、マッシュルーム形構造体がエッチングにより取り除かれるまで、誘電層は等方性エッチングされ、グリッドを局部的に浮いた状態にしておく。これにより、空間ブリッジ構造ができる。本発明の利点の幾つかには、電力消費が少なく、明るさ（brightness）にすぐれ、コストが安いことが含まれる。更に、本発明のカソード装置は複雑でなく、製造費用が安くなるが、これは、望ましいフラットカソード装置とグリッド装置を作るのに、精巧なフォトリソグラフィー法を用いなくてもよいからである。前記説明は、以下の発明の詳細な説明をより良く理解できるようにするために、本発明の特徴及び技術的利点について広くその概要を記載したものである。発明の請求の範囲の主題を形成する発明の追加の特徴及び利点について、以下に説明する。当該分野の専門家であれは、記述した概念及び具体的実施例は、本発明の同じ目的を実行するためのその他構造を構成するための基礎として容易に使用することができるであろう。当該分野の専門家であれば、そのような均等物の構造は、添付の請求の範囲に記載された発明の精神及び範囲から逸脱するものでないことは理解されるであろう。図面の簡単な説明本発明及びその利点を完全に理解するために、添付の図面を参照しながら以下に説明する。図１は、接合されたカソードと引出しグリッドの組合せの平面図である。図２は、トライオードディスプレイの断面図である。図３は、図２の接合されたカソードと引出しグリッドの組合せの部分側面図である。図４は、カソードを堆積形成する前で、支持ピラーなしのエミッタアレイの部分側面図である。図５は、カソードを堆積形成した後で、支持ピラーなしのエミッタアレイの部分側面図である。図６は、カソードを堆積形成する前で、支持ピラーを有するエミッタアレイの部分側面図である。図７は、カソードを積層する前で、支持ピラーを有するエミッタアレイの部分側面図である。図８は、効果的でないグリッド構造を示す図である。図９は、接合されたカソードと引出しグリッドの組合せであって、誘電層を介在させたものを示す斜視図である。発明の詳細な説明図１を参照すると、本発明の実施例であって、接合されたカソード装置と引出しグリッド（extraction grid）装置の平面図が示されている。それらの構造と機能は、図２に関する説明の際に、より完全に記述する。グリッド構造体（102 ）は、電気的に絶縁されて、個々にアドレス可能な細片に分割され、それらはカソード片に直交して配置される。カソード片は、一緒になって、カソード構造体（101）を形成する。カソード片はアノード片（図示せず）と平行である。この直交配置により、構造体（101）（102）の細片は垂直方向及び水平方向にアドレス可能な構造をもたらし、フラットパネルディスプレイのベースを形成する。外部コネクター（22 0）により、カソード構造（101）体とグリッド構造体（102）に対して電気的にアクセスできる。本発明の望ましい実施例において、カソード片とグリッド片は誘電層（dielectric layer）によって分離されている。図２を参照すると、本発明のトライオード方式のフラットパネルディスプレイの「画素」（100）の側面図を示している。図１のカソード構造体の各カソード片（103）は、基板（101）、導電層（150）、抵抗層（160）及びフラットカソード（170）を具えている。個々のフラットカソード（170）は互いに離間しており、それらの分離状態は抵抗層（160）によって維持されている。アノード装置（1 04）は、典型的にはガラスの基板（120）、、典型的にはインジウム-錫酸化物（ＩＴＯ）の導電層（130）、酸化亜鉛（ＺｎＯ)の如き低エネルギー蛍光体（140 ）から構成される。しかしながら、カラーディスプレイが所望される場合、ＺｎＯに代えて、赤、緑及び青の蛍光体が使用される。アノード装置（104）は、グリッド構造体（102）から離間し、複数の誘電性スペーサ（190）によって、アノード装置（10 4）とグリッド構造体（102）の間に所望の離間距離が維持される。カソード片（103）とアノード装置（104）の間には、グリッド構造体（102）が配備される。グリッド構造体（102）の開口を通過する電子は導電層（130）の方に向けて加速され、低エネルギー蛍光体（140）に衝突し、それに応答して低エネルギー蛍光体を発光させる。グリッド構造体（102）は、スペーサ（180）により、カソード片（103）の下の基板と分離される。本発明の望ましい実施例において、スペーサは、望ましくは二酸化シリコン（ＳｉＯ₂）の誘電物質の層である。後記するように、孔は、グリッド構造体とＳｉＯ₂を通してエッチングされ（etched）、グリッド体の対応する孔を通じて、カソードから、対応するアノードまでチャンネル（channel）を形成する。画素（100）の照明は、画素（100）に繋がれた導電層（150）と、その特定画素（100）に対応するグリッド構造体（102）との間に十分なドライバー電圧が印加されるときに行なわれる。２つのドライバー電圧は、一定のＤＣ電圧と合成されて、画素（100）に繋がれたグリッド構造体（102）とカソード構造体（101）（両方とも図１参照）の間に十分なスレッショルドポテンシャルを供給する。スレッショルドポテンシャルによりフラットカソード（170）から電子が放出される。図３は、図２の接合されたカソードと引出しグリッドの組合せを、図２の３−３線に沿って断面した状態を示している。図３に示す実施例において、スペーサ（180）が配備され、グリッド構造体（102）とカソード片（103）の下の基板の間に適当な間隔を設けている。また、スペーサ（300）は、誘電性材料の層であることが望ましい。グリッド構造体（102）は、対応するカソード（図示せず）と同一線上の位置に複数の孔（310）が設けられている。図４は、カソードを積層する前で、支持ピラー（supporting pillars）なしのエミッタアレイの部分側面図である。エミッタアレイは、基板、カソード導電層及び抵抗層を具えており、これらは全て、図１中に詳細に示され、記載されている。ＳｉＯ₂の誘電層（400）は基板の上に堆積形成され、引出しゲートの導電層（102）のベースを構成している。図４に示される如く、層（102）は既に層（40 0）の上に形成されており、フォトリソグラフィー法によりエッチングした孔が開設されている。図４は断面図であるから、孔は層（102）の中にスペースとして示されている。孔が一旦エッチングされた後、ＳｉＯ₂層は、層（102）のその部分の下から、誘電層（400）の間に除去されるまで、等方性エッチング（isotr opically etched）される。特定の画素に対応する複数のゲート孔は、画素の領域に密に開設されているから、ＳｉＯ₂層を等方性エッチングすることにより、空間ブリッジ構造となり、層（102）はピラーに支持されることなく、局部的に画素の上に存在する。特定の画素が、本発明の望ましい実施例の複数のカソードとゲート孔を具えているときでも、図４に示される如く、層（102）は、画素の周囲の全ての側部で層（400）によって支持される。しかしながら、ＳｉＯ₂ の等方性エッチングにより、層（102）は、種々の孔のエッジから幾分エッチバック（etched back）されることに留意されるべきである。これは、本発明の重要な特徴であり、図５を参照して詳細に説明する。図５を参照すると、カソードを堆積形成した後、支持ピラーなしのエミッタアレイの部分側面を示している。図示のカソード（500）は、孔の中を通して抵抗層の上に積層されたものである。カソードは、グリッド構造体の孔と同じ幅寸法であることに留意することが重要である。カソードが完全に孔の下にあることが本発明の重要な特徴である。この結果、グリッドにより、カソード周囲に存在する電界は、カソードの表面に亘って比較的均一である。この結果、表面に均一に電子が放出される。さらに、カソードのどの部分も直接グリッドの下にないから、一旦放出された電子は、アノードの代わりにグリッドに衝突するようなことはない。これは、アノードに衝突しない電子のために電力を消費しなくてすむから、ディスプレイ効率を向上させる。図６は、カソードを堆積形成する前であって、支持ピラーを有するエミッタアレイの部分側面図である。グリッド層（102）に孔が一旦エッチングされると、その下のＳｉＯ₂の誘電層（400 ）は、全てのＳｉＯ₂が孔の下から離間してエッチされるまで、異方性エッチング（anisotr opically etched）される。これにより、個々の孔の間にマッシュルーム形の複数のピラー（600）が残される。図７は、カソードを堆積形成する前であって、支持ピラーを有するエミッタアレイの部分側面図である。カソードはグリッド層の孔と同じ幅寸法にすることに留意することが重要である。また、ピラー（600）は、グリッド層の孔のエッジから幾分エッチバックされることに留意することが重要である。図５と同じように、堆積形成されるべきカソードは孔と同径にすることに留意すべきである。誘電層をカソードに直接接触させることは、（カソード、ＳｉＯ₂及び空間の間で「３箇所接続（triple junction）」を形成することになるから、極めて好ましくない。そうでないと、カソードから発せられた電子は、誘電層の壁を登る傾向にあり、低抵抗径路を生じさせ、対応するアノードへの電子の放出を抑制することになるからである。これは、前記の場合と同じように、ディスプレイの効率を悪くする。このため、孔からエッチバックされ、カソードから僅かな距離だけ除去された誘電層を設けることにより、この現象は最小にされる。グリッド導電層をマスクとして用いることにより、グリッド導電層の孔を通してカソードを堆積形成する方法は、本発明を達成するための望ましい形態である。図４乃至図７に示す他の方法では、カソードは、グリッド導電層の孔を通してカソードを堆積形成する代わりに、誘電層とグリッド導電層を堆積形成する前に、カソード導電層の上に形成することができる。しかし、この他の実施例の方法は、カソードをグリッド導電層の孔に関する位置を揃えるのに注意を払わねばならない欠点がある。もし、位置がずれると、ディスプレイの効率が悪く、動作不良が起こるかもしれない。図８は、効果的でないグリッド構造体を示している。この構造体は、その全体を符号（801）で示しており、カソード基板（802）を具え、その上にカソード導電層（803）と、カソード放出材料層（804）の細片が堆積形成されている。誘電層（805）は、材料層（804）の上に積層され、カソード放出材料の細片に直交する向きの細片を形成し、エッチングされて孔を形成し、個々にカソード・アノード対を構成する。導電材料からなるグリッド層（806）は、次に導電層（805）の上に堆積形成される。グリッド層（806）は、誘電層（805）の細片に対応する細片に形成され、その中に対応する孔が設けられている。蛍光層を具えるアノード装置（807）は、グリッド層（806）の上方に配置され、複数の繊維質の誘電性スペーサ（808）により、グリッド層から所定間隔が存するように保持される。構造（801）はフラットカソードにも適用可能であるが、幾つかの不都合がある。第１に、グリッド層（806）の下の電界が、グリッド層（806）の細片の間に存在する電界よりもはるかに高いことである。この結果、前述したように、エミッタからの電子の多くは、アノード（807）ではなく、グリッド層（806）に向けられることになる。これらの電子は蛍光体に衝突しないから、それらのエネルギーは無駄になる。第２に、グリッド層（806）の細片の孔及びその孔の中の電界の比率が、グリッド層（806）の孔の直径と、誘電層（805）の肉厚に依存することである。ディスプレイの動作を良好にするには、孔の直径と誘電層（805）の肉厚を、１対１に対応させるべきである。本発明の望ましい実施例において、孔の大きさは、直径約１〜２０μmである。第３に、放出層（804）は孔を完全に横切って伸びているから、誘電材料近傍の放出層の部分（３箇所接続位置）から過剰に放出されることである。換言すれば、放出層（804）からの放出は、一方の側から他方の側まで均一でないのである。これでは、カソードのエッジが非常に強くなる。これは、誘電層（805）の表面に沿って電流を漏洩させることになり、放出層（804）とグリッド層（806）は誘電層（805）の間で短絡させることになり、画素の動作を妨げたり、動作不能にしたりする。従って、（801）の構造は満足すべきものではない。図８の構造と、図５及び図７に示された望ましい構造との重要な違いは、前者の放出層（804）が３箇所接続部を有する均一層であるのに対し、図５及び図７に示される個々のカソードは、ゲートの孔を通して堆積形成されているか、或は孔と同一線上に位置するように先に堆積形成されていることである。どちらの場合も、カソードは直接孔の下方に位置しており、ゲート導電体の下まで伸びていないことである。ゲート導電体まで伸びると、前述した欠点があることは、図８から明らかである。さらに、図７のように、マッシュルーム形ＳｉＯ₂誘電支持体は、個々のカソードの間に位置し、誘電支持体は３箇所接続とならないように、カソードから離間しており、表面に電流漏洩の発生を少なくすることができる。これらのエミッタは、グリッド層の中に形成された孔の一方側から他方側まで伸びていないから、誘電層とは接触せず、漏洩電流の発生を最小にすることができる。カソードを分離ユニットとする代わりに、導電層の上に分離して堆積形成される。図９は、誘電層を介在して接合されたカソードと引出しグリッド装置の斜視図である。前述したように、基板（901）の上に、導電層（902）が堆積形成される。導電層（902）は、図示の如く、細片状に形成される。誘電層（903）は、導電層（902）と基板（901）の部分の上に被覆層として堆積形成される。次に、制御グリッド層（904）は、細片の形態にて、導電層（902）の細片に関して直交する方向に、誘電層（903）の上に堆積形成され、誘電層（903）の孔に対応する複数の孔が形成される。複数の孔（906）は誘電層（903）の中に形成され、導電層（902）に形成された又は形成されるべきカソードに対応している。グリッド層（904）は駆動回路に連結されることのできる複数の端部導電体（905）で終端しており、グリッド層（904）は選択的かつ潜在的に導電層（902）から分離されることができる。図９では、アノード層と繊維状の離間材料を図示していないが、もし図示するとすれば、グリッド層（904）の上である。前記の説明から明らかなように、複数の対応する発光アノードと電界放出カソードを具え、各アノードは、対応する各カソードからの放出に応答して光を発光し、各カソードは、仕事関数が低い材料の層を含んでおり、比較的平坦な放出表面を有し、分配されて局所化された複数の電子放出サイトを具えており、対応するアノードとカソードの間にグリッド装置を配備し、これによって、対応するカソードからアノードへの放出レベルを制御できるようにした、フラットパネルディスプレイは、本発明が最初のものであることは明白である。本発明とその利点を詳細に説明したが、添付の請求の範囲に規定された発明の精神及び範囲から逸脱することなく、種々の変更、置換え、改変をなすことはできる。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＺ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＧＢ，ＨＵ，ＪＰ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＵ，ＭＧ，ＭＮ，ＭＷ，ＮＬ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＫ，ＵＡ，ＶＮ

Claims

【特許請求の範囲】１．フラットパネルディスプレイであって：複数の対応する発光アノードと電界放出カソードを具え、各アノードは、対応する各カソードからの放出に応答して光を発し、各カソードは、仕事関数が低い材料の層を含み、比較的平坦な放出表面を有し、分配されて局所化された複数の電子放出サイトを具えており；対応するアノードとカソードの間にグリッド装置が配備され、これによって、対応するカソードからアノードへの放出レベルを制御できるようにしている。２．仕事関数の低い材料の層はアモルフィックダイヤモンド膜である請求項１に記載のディスプレイ。３．カソードはカソード装置に接合されている請求項１に記載のディスプレイ。４．カソード装置は複数のカソード片を具えている請求項３に記載のディスプレイ。５．グリッド装置は複数のグリッド片を具えている請求項４に記載のディスプレイ。６．グリッド片は、カソード片と直交して配置される請求項５に記載のディスプレイ。７．誘電層は、グリッド装置とカソード装置の間を所定間隔に維持するために、グリッド装置とカソード装置の間に配備される請求項３に記載のディスプレイ。８．カソードの各々は：基板；基板に堆積形成された電子抵抗層；及び抵抗層の上に堆積形成された低仕事関数の材料の層；を具えている請求項１に記載のディスプレイ。９．グリッド装置は、個々にアドレス可能な複数のグリッド要素を具え、グリッド要素の各々は、特定の対応するカソード及びアノードに対応している請求項１に記載のディスプレイ。１０．グリッド要素には、電気ポテンシャルが選択的に配備される請求項９に記載のディスプレイ。１１．平面パネルディスプレイであって：複数の電界放出カソードが互いに離間して配備され、各カソードは、比較的フラットな放出表面を形成するために堆積形成された低仕事関数材料の層を含んでおり；導電層が複数のカソードの上に堆積形成され、導電層はその中に孔が形成され、各孔は個々のカソードに対応しており、孔のエッジは個々のカソードのエッジの略上方に位置している。１２．低仕事関数材料の層はアモルフィックダイヤモンドである請求項１１に記載のディスプレイ。１３．個々のカソードはカソード装置の中に接合されている請求項１１に記載のディスプレイ。１４．カソード装置は複数のカソード片を具えている請求項１３に記載のディスプレイ。１５．導電層はグリッド装置として作られ、複数のグリッド片を具えている請求項１４に記載のディスプレイ。１６．グリッド片は、カソード片と直交するように配置される請求項１４に記載のディスプレイ。１７．誘電層は、グリッド装置とカソード装置の間を所望間隔に維持するために、グリッド装置とカソード装置の間に配備される請求項１５に記載のディスプレイ。１８．カソードの各々は：基板；基板に堆積形成された電子抵抗層；及び抵抗層の上に堆積形成された低仕事関数の材料の層；を具えている請求項１１に記載のディスプレイ。