JPH08507187A

JPH08507187A - 適応フィルタを用いる１ビットアナログ・デジタル及びデジタル・アナログ変換器

Info

Publication number: JPH08507187A
Application number: JP6519314A
Authority: JP
Inventors: ガンドリー、ケニス・ジェイムズ
Original assignee: Dolby Laboratories Licensing Corp
Current assignee: Dolby Laboratories Licensing Corp
Priority date: 1993-02-16
Filing date: 1994-02-14
Publication date: 1996-07-30
Also published as: US5451949A; WO1994019872A1; EP0686323B1; DE69402840D1; AU6251394A; MY111084A; EP0686323A1

Abstract

(57)【要約】適応フィルタを用いる１ビットアナログ・デジタル変換器（ＡＤＣ）及びデジタル・アナログ変換器（ＤＡＣ）。同フィルタは２様式の作動を有する。すなわち、低レベル信号状態下では通過帯域内で可変利得を有し、高レベル信号状態下では固定利得を有するが可変フィルタ遮断周波数（滑動帯域）をも有する。従って、無信号状態下における過度な低周波利得が避けられ、電圧制御増幅器（ＶＣＡ）を用いて実施する場合には、低レベル信号状態下でＶＣＡからのオフセットを低下させる必要はない。

Description

【発明の詳細な説明】適応フィルタを用いる１ビットアナログ・デジタル及びデジタル・アナログ変換器発明の背景本発明は１ビットのアナログ・デジタル変換器（ＡＤＣｓ）及びデジタル・アナログ変換器（ＤＡＣｓ）に関する。本発明は特に、２つの作動様式を持つ適応フィルタを用いる変換器に関する。１ビットデジタルシステムは高精度の構成成分を要しないという大きな利点がある。１ビットシステムのデジタル・アナログ変換器（ＤＡＣ）は、単に図１ａに示すような低域フィルタ２から成る。図１ｂに示すようなアナログ・デジタル変換器（ＡＤＣ）は、概して局部復合器（デコーダ）として知られる同一のフィルタ２と、アナログ入力信号を局部デコーダの出力と比較する比較器４と、サンプラ・１ビット量子化器６のようなサンプリング（標本化）システムとから成る。サンプリングシステムはＤフリップフロップとして与えられ、入力信号に関して局部デコーダの出力が正か負かに依存して極性（１又は０）が変わるデータパルスを伝達するために規則的な間隔でクロック（刻時）される。すべてのＡＤＣがＤＡＣ（局部デコーダ、通常は単なるフィルタ）を含むので、以下の記載は主としてフィルタそれ自体に向けられる。フィルタはＡＤＣ又はＤＡＣに用いられることを理解されたい。非適応１ビットシステムのデジタル・アナログ変換器においては、アナログ出力信号を生成するためにフィルタを経てインパルスが供給される。インパルスは２振幅のもので、データビットの１及び０（例えば、＋５及び−５）に相当する。フィルタの性質が１ビットシステムの種類を決める。デルタ変調システムにおけるフィルタは、メッセージ帯域（伝達すべき信号で占められる周波数範囲）の下部より低いか又はそれに近い遮断周波数を有する積分器又は低域フィルタで、フィルタの応答は周波数の増加と共にその帯域に亘り漸減（最も一般的には6dB／octave）するようにされる。デルタ・シグマ変調システムにおけるフィルタは、メッセージ帯域の上部より高いか又はそれに近い遮断周波数を有する低域フィルタで、その帯域に亘りフィルタの応答はほぼ平坦である。例えば、メッセージ帯域が30Hz乃至15kHzの高品質オーディオ用に設計されたシステムにおいては、デルタ変調システムは100Hz にカットオフを持つ単極フィルタ（しばしば疑似（漏洩）積分器と呼ばれる）であり、一方デルタ・シグマ変調システムのフィルタは10kHzにカットオフを持つであろう。１ビットシステムは適応型でよい。現在知られている方法は２種類、すなわち、振幅変動及びフィルタ適応型に大別できる。振幅変動は従来の適応デルタ変調に用いられる方法である。瀘波（フィルタリング）の前にインパルスの振幅が連続的に又は不連続的な方法で変えられる。制御回路は、増加する信号振幅が増加するインパルス振幅に帰着するように設計される。図２ａの例においては、固定低域フィルタ１０に先行する電圧制御増幅器（ＶＣＡ）８により入力パルスの大きさが変調されるが、他の方法も可能である。図２ｂに示す同等な構成を持つ代わりのものは、固定振幅インパルスを用いているが、フィルタ１０の後にＶＣＡ８が設けられる。いずれの方法も、非適応システムと比べて、低レベル信号に対して大幅に改良された信号対雑音比を与える。雑音は、ほぼ一定なスペクトルを持つが信号レベルと共に変化し、パルス振幅に直接比例する。この変動は雑音変調として聴取可能である。それは恐らく、高周波数においては雑音上昇を隠蔽するが低及び中周波数において付随する上昇は隠蔽しない、高周波信号の存在において特に聴取可能であろう。フィルタ適応方法は固定振幅パルスを用いるが、フィルタの遮断周波数を再び連続的に又は不連続的に変えている。図３は、可変低域フィルタ２′を有するこのような装置を示す。無信号又は低レベル信号下における当該システムは、概してメッセージ帯域の下部より実質的に低いフィルタ周波数を有する従来のデルタ変調システムである。信号レベルが増加するにつれてフィルタは上方に移動するが、当初は依然としてメッセージ帯域より低い遮断周波数を有する。しかし、一旦遮断周波数がメッセージ帯域内になれば、遮断周波数未満の利得は一定になる。従ってシステムは、高周波信号の存在においては遥かに少ない低周波雑音を有する可変雑音スペクトルを与える。高信号レベルにおいてフィルタは周波数的に上方に滑動してメッセージ帯域の上部に近付き、システムはデルタからデルタ・シグマ変調に変わる。このフィルタ適応技術は、高レベル高周波信号の存在で本質的によりよい信号対雑音比を与える。なぜならばこれらの条件下ではフィルタの低周波利得は積分器のものより低く、従って隠蔽が殆どないか又は全くない低周波において雑音スペクトルはより低いエネルギを含むからである。しかし無信号状態下におけるフィルタは、メッセージ帯域の下方からその上部まで及びそれを越えた広範な周波数に亘り事実上純粋な積分器である。従って、振幅適応を用いるシステムと比べて超低周波ではより大きな増幅度があり、それゆえに音声スペクトルの下部及びその下方ではより大きな比率の低周波雑音がある。この増大した低周波雑音はそれ自体では重大な欠点とはならないかも知れない。その理由は、これらの信号状態下では音声帯域の絶対フィルタ利得が小さく、従って絶対雑音レベルが低いからである。さらに人の耳は低レベルの低周波音に非常に鈍感で、従って特別低周波雑音は多分聴取できないであろう。しかし、必要とされる電圧制御されたフィルタ（ＶＣＦ）は実際なんらかの形のＶＣＡを用いるであろう。小さな割合の制御信号が制御された信号に加えられ、影響を最小化するように調整される場合においてもＶＣＦ出力がフィルタ遮断周波数の位置と共に変わる電圧又は電流オフセット（残留偏差）を含むようにすることは、大部分のＶＣＡ設計上望ましくない特性である。もし可変フィルタが小信号状態下で事実上積分器であるなら、この可変なオフセットが過度に増幅されて、高周波渦渡状態で聴取可能なサンプ（雑音）を発生すると共にオシロスコープで出力波形を観察するとき基線の目に見える変位を生成するかもしれない。上述のとおり、従来の（振幅）適応デルタ変調と比較してフィルタ適応は可聴雑音変調を低下させるが、適応回路に用いるＶＣＡのよりよい性能を必要とする。本発明のＡＤＣ又はＤＡＣが用いる適応フィルタは、高レベル状態下では滑動低域フィルタの利点を保持するが、低レベル状態下ではＶＣＡからのより少ないオフセットは要求しない。さらに本発明の滑動帯域（可変フィルタ遮断特性）の利点は、無信号状態下で過度な超低周波利得があっても高レベル高周波状態下で実現され、従って静止又は低レベル状態で超低周波雑音を低減させる。それゆえに本発明のＡＤＣ及びＤＡＣは、振幅適応及びフィルタ適応装置の弱点を避けながらそれらの利点を提供する。発明の概要本発明によるＡＤＣ及びＤＡＣの利点、特にこのような変換器の適応フィルタをよりよく理解するために先行技術によるフィルタの作用をより詳細に説明するのが有用である。正弦波の周波数が全オーディオスペクトルを横切って掃引される正弦波で完全変調された１ビットＡＤＣからのビットストリーム（列）を考察しよう。変調は１及び０の相対比の変動からなり、完全変調とは、変調正弦波の最大正変位における殆どすべてのビットが、例えば、１の一種類で、最大負変位における殆どすべてのビットが他の種類、すなわち、０であることを意味する。変調正弦波の零交差では１及び０は同一周波数で起こる。もしこのようなビットストリームが音声範囲上部に遮断周波数を有する低域フィルタに供給されるなら、出力は一定の振幅を有する掃引された正弦波であろう。このようなフィルタは非適応デルタシグマＤＡＣを構成する。出力振幅が周波数と共に一定であることが再び必要とされると仮定して、同一ビットストリームが供給される適応デルタ復号器に要求される作用を考察しよう。もし適応が純粋に振幅におけるものであるなら（すなわち、疑似積分器に供給されるビットの大きさが図２ａに示すように変るなら）、入力データからアナログ出力への伝達関数は全てが同一形状の一群の曲線、すなわち、メッセージ帯域の下部に近い固定遮断周波数を有する低域フィルタである。完全に変調されたデータから一定の出力を得るためには、利得は増加する周波数と共に上昇しなければならない（図４参照）。曲線ａ１ないしａ３はそれぞれ100Hz、1kHz及び10kHz で同一出力を発生させるために要する関数を示す。例えば100Hzの利得、従って雑音は、応答（レスポンス）が10kHzで必要な出力を与えるように順応した場合よりも遥かに高いことに注目のこと。曲線ａ０は、無変調の場合に応答がどの様になるかを示す。利得は劇的に下がり、従って出力雑音は非常に小さい。もし適応が図３のような滑動フィルタを必要とするなら、図５の曲線ｂ１乃至ｂ３が３つの同一周波数100Hz、1kHz及び10kHzにおいてそれぞれ同一出力を発生させために要する応答を示す。高レベル高周波数信号であっても、低周波数における利得は、低及び中周波数を再生するのに要するよりも数dB（図示の例では約 10dB）を越えて上昇することはなく、従って低周波雑音は過度に上昇しない。曲線ｂ３をａ３と比較すると、10kHzが存在すると低周波利得、従って雑音は約20d B低いことが分かる。しかし無信号状態下におけるフィルタは、低雑音を得るために、例えば、曲線ｂ０に沿って下方に活動しなければならない。雑音が最も聴取可能な音声帯域の中央では現在利得は低いが、メッセージ帯域の下部及びその下方では遥かに高い。すなわち、曲線ｂ０とａ０を比較すると、1kHzの利得は同一であるが、滑動フィルタは20Hzで約12dB高い利得を有し、その差は音声帯域下方の周波数で増加し続ける。この過剰利得は、通常はそれ自体では問題にならないが超低周波でより高い雑音に帰着すると共に可変フィルタ回路のあらゆる可変オフセットの望ましくない増幅に帰着する。図６は異なった一群の適応曲線を示す。無信号及び100Hz曲線、すなわち、ｃ０及びｃ１は、振幅アダプタ（適応器）の曲線（図４のａ０及びａ１）と同一であるが、さらに適応させるために同システムは図５の曲線のように滑動する（図６の曲線ｃと図５の曲線ｂを比較すると、ｃ２＝ｂ２、ｃ３＝ｂ３である）。図６から、無信号状態下で過度の超低周波利得を伴うことなく滑動帯域（可変フィルタ遮断周波数）の利点が高レベル高周波状態下で実現され、従って静止又は低レベル状態で超低周波雑音を低下させることが明らかである。従って、図６の特性曲線は振幅適応及びフィルタ適応装置の弱点を避けながらそれらの利点を提供している。適応方法の相違は以下のように要約できる。図２ａ，２ｂ及び４で述べた通り可変振幅装置においては群中の各曲線は利得軸に沿った変位、すなわち、垂直移動により達成される。可変フィルタ折点（コーナ）周波数（滑動帯域）装置では、図３及び５で述べた通り、群中の各曲線は周波数軸に沿った変位、すなわち、水平移動により達成される。本発明（図６及び図８−１１の実施態様）の適応フィルタ装置においては、曲線は最初利得軸に沿って上方に（垂直）移動し、次いで周波枢軸（水平）に沿って移動する。図７は、先行技術による適応フィルタの典型的実施態様の構成図を示す。順方向路は、直列のＶＣＡ１２及び積分器１４を含み、最大順方向利得を課す総負帰還を伴う。ＶＣＡ及び積分器の順序は図７及び図８−１１のいずれでもよいが、実際上は雑音及び歪みを考慮すると通常図示の順序を必要とする。積分器は１／ｓＴの伝達関数を有する。ＶＣＡに加えられる制御信号がその利得を変える。制御信号は概してＡＤＣへのアナログ入力信号又はＤＡＣのアナログ出力の振幅の関数である。アナログ信号の振幅が増加するにつれて、ＶＣＡの利得を増加させるために制御信号が増加する。制御信号を発生させるための回路は当業界ではよく知られている。結合器１６が増幅度ａの入力信号と増幅度−ｂの負帰還路の出力信号とを加算的に結合する。帰還システムの標準的分析によりラプラス変換記号式として表される総合利得は次ぎの通りである。ａ／ｂ・１／（１＋ｓＴ／ｂｃ）この式は、通過帯域における一定利得がａ／ｂでＶＣＡ利得ｃと共に変化する遮断周波数がｂｃ／２πＴの低域フィルタを表す。図面の簡単な説明図１ａは、１ビットデジタル・アナログ変換器（ＡＤＣ）の構成図である。図１ｂは、１ビットアナログ・デジタル変換器（ＤＡＣ）の構成図である。図２ａは、一種の振幅適応デルタ復号器の構成図である。図２ｂは、別種の振幅適応デルタ復号器又は図２ａのものと同等の装置の構成図である。図３は、周波数適応デルタ復号器の構成図である。図４は、可変振幅フィルタを用いる１ビットＤＡＣの理論的伝達関数を示す一連の波形である。図５は、可変周波数（滑動帯域）フィルタを用いる１ビットＤＡＣの理論的伝達関数を示す一連の波形である。図６は、本発明による適応フィルタを用いる１ビットＤＡＣの理論的伝達関数を示す一連の波形である。図７は、可変低域フィルタを用いる先行技術によるＤＡＣの構成図である。図８は、本発明によるＡＤＣ又はＤＡＣで用いる適応フィルタの構成図である。図９は、本発明によるＡＤＣ又はＤＡＣで用いる適応フィルタのさらに詳細な構成図である。図１０は、代わりの実施態様の構成図で、本発明によるＡＤＣ又はＤＡＣで用いる適応フィルタとほぼ同等な装置を示す。図１１は、代わりの実施態様のさらに詳細な構成図で、本発明によるＡＤＣ又はＤＡＣで用いる適応フィルタとほぼ同等な装置を示す。望ましい実施態様の詳細な説明図８は、本発明によるＡＤＣ又はＤＡＣで用いる可変フィルタを示す。既に述べた通り、このようなフィルタは図１ａ及び１ｂのようにＡＤＣ及び相補のＤＡＣで用いられる。図８の実施態様においては、図７の積分器が伝達関数１／（１＋ｓＴ）を有する固定低域フィルタ１８で置換される。図７の装置におけるようにＶＣＡ１２に印加された制御信号がその利得を変化させる。この回路の総合利得は次の通りである。ａｃ／（１＋ｂｃ）・１／｛１＋ｓＴ／（１＋ｂｃ）｝ＶＡＣ利得が低く、ｂｃ＜＜１となるような場合にはこれは以下のように単純化される。ａｃ・１／（１＋ｓＴ／ｂｃ）これは図７の積分器装置の場合と同一である。すなわち、固定通過帯域利得ａ／ｂ及び可変遮断周波数ｂｃ／２πＴを有する滑動フィルタである。従って、図８の構成は所望の可変応答を達成し、理想的回路として低い値ｃに対する純粋な利得変化及び高い値のｃに対する純粋な滑動帯域を示す。一作動様式から他の様式への転移はｂｃ＝１のしきい値で起こる。本発明のＡＤＣ及びＤＡＣで用いる適応フィルタの望ましい実施態様の詳細は図９に示す。図８の実施態様のように、このようなフィルタは図１ａ及び１ｂのようにＡＤＣ及び相補のＤＡＣで用いられる。図９の実施態様は演算増幅器２２と直列の可変相互コンダクタンス増幅器２０（例えば、National Semiconductor IC type LM13700）を用いる。図７の方法で制御信号が増幅器２０に加えられ、その利得を変えるようにする。図７の制御信号に関する説明がここでも同様に当てはまる。演算増幅器は、並列のコンデンサＣ１及び抵抗器Ｒ３を有する局部帰還路を持つ。可変相互コンダクタンス増幅器２０は、図８のＶＣＡ１２のように機能し、その増幅度も制御信号により同様に変えられる。演算増幅器２２及びその局部帰還路は、図８の低域フィルタのように機能する。抵抗器Ｒ２は増幅器２０の正入力において節２４への負帰還路を提供する。抵抗器Ｒ１を通して供給される入力は節２４で負帰還路の出力と合算される。図９の装置は、演算増幅器を積分器（Ｒ３を持たない）から固定低域フィルタに変換する抵抗器Ｒ３を加えた点で先行技術とは異なる。この抵抗器は低周波数（そこではＣ１は高いリアクタンスを表す）において演算増幅器の回りの局部帰還路のインピーダンスを低下させ、従って可変相互コンダクタンスから発生するあらゆるオフセット電流の増幅度を低下させる。図９の回路は、次ぎの総合伝達特性を持つ。 -gm・R1R3/(R1+R3)・1/｛1+gm・R1R3/(R1+R2)+jωR3C1｝ここでgmは制御信号に比例する可変コンダクタンスである。gmが低い場合には次ぎのように単純化される。 -gm・R1R3/(R1+R3)・1/(1+jωR3C1) これは可変通過帯域利得を持つ固定低域フィルタを表す。gmが高い場合には式は次ぎのように単純化される。 -R2/R1・1/｛1+jω・(R1+R2)C1/gmR1｝これは可変周波数を持たない固定利得の固定低域フィルタを表す。２つの作動様式間の転移又は限界は、gm=R1+R2/R1R2の場合に発生する。本発明のＡＤＣ又はＤＡＣで用いる可変フィルタの代わりの望ましい実施態様は図１０に示す。この代わりの実施態様も同様に２様式の作動を提供すると共にＶＡＣの欠点から生じる可変オフセットの影響を低減させる。この装置では、図８の実施態様のように順方向路のＶＣＡと直列に低域フィルタを設ける代わりに、帰還路にＶＣＡ１２′と直列にプレエンファシス型回路網２６を配置することにより可変フィルタ特性を達成している。図１０の実施態様は実施上不便で、また図８のように通常はＶＣＡにより提供される電流出力よりはむしろＶＣＡ１２ ′からの電圧出力を提供するために追加の増幅器を要するので図８の実施態様が望ましい。先の実施態様におけるようにＶＣＡに印加される制御信号がその利得を変化させる。しかし、制御信号は図８の実施態様のものとは逆の意味で作動する。図７の制御信号に関する説明がここでも当てはまる。回路網２６は伝達特性1＋sTを持ち、これは図８の回路網１８特性の逆数である。回路網２６伝達特性は固定単位利得及び微分回路の和である。このような回路網は、ＦＭラジオ（米国においてはTは75μSである）のプレエンファシスを提供するために広く用いられかつ容易に実現できる。結合器１６は増幅度+a/bを持つ入力信号を増幅度-1/bを持つ負帰還路の出力における信号と合算的に結合する。ＶＣＡ１２′は1/cの利得を持つ。回路の総合利得は図８のものと同一で、次の通りである。 ac/(1+bc)・1/｛1+sT/(1+bc)｝図８の実施態様のようにbc<<1の場合にはこれは次ぎのように単純化される。 ac・1/(1+sT) しかし、これはＶＣＡ利得が低いよりはむしろ高いときに起こる。ＶＣＡ利得が低く、bc>>1となる場合には次ぎのように単純化される。 a/b・1/(1+sT/bc) これは図７の積分器装置の場合と同一で、a/bの固定通過帯域利得及びbc/2πＴの可変遮断周波数を有する滑動フィルタである。従って、図９の構成も同様に所望の可変応答を達成し、理想回路として低い値の1/c（ｃよりはむしろ）に対して純粋な利得変化及び高い値の1/c（ｃよりはむしろ）に対して純粋な滑動帯域を示す。一作動様式から他の様式への転移はbc=1 の閾値で起こる。制御回路が図８の実施態様とは逆の意味で作動するので、制御信号が閾値より上の場合特性は、固定遮断周波数を有するが可変通過帯域利得をも有する低域フィルタのものとなり、また制御信号が閾値よりしたの場合特性は、可変遮断周波数を有するが固定通過帯域利得をも有する低域フィルタのものとなる。本発明のＡＤＣ又はＤＡＣで用いる可変フィルタの図１０に示す代わりの実施態様は図１１でさらに詳述される。可変相互コンダクタンス増幅器２８（例えば、National Semiconductor IC type LM13700）は、演算増幅器３２の負帰還ループの演算増幅器３０と直列に配置される。先に述べた実施態様と同様に、制御信号が増幅器２８に印加されてその利得を変化させる。図７の制御信号に関する説明はここでも当てはまる。演算増幅器３０は、プレエンファシス機能を提供するために、局部入力及び並列のコンデンサＣ２及び抵抗器Ｒ６並びに直列の抵抗器Ｒ７を有する帰還路を持つ。演算増幅器３２は抵抗器Ｒ５を有する局部帰還路を持つ。全装置への入力は抵抗器Ｒ４を通して供給され、合算節３４で増幅器２８からの負帰還路の出力と結合される。同回路は次ぎの総合伝達特性を持つ。 -R5/R4・1/｛1+gm・R5R1/R6(1+jωR6C2)｝ここでgmは制御信号に比例する可変相互コンダクタンスである。gm・R5R1/R6>>1 の場合にこれは次ぎのように単純化される。 -1/gm・R6/R4R1・1/(1+jωR6C2) これはgmとは逆に変化する通過帯域利得を有する固定低域フィルタを表す。 gm・R5R1/R6<<1の場合同式は次ぎのようの単純化される。 -R5/R4・1/(1+jωgmR5R7C2) これは可変周波数を有する固定利得の低域フィルタを表す。gm・R5R1/R6=1のとき２つの作動様式間の転移又は限界が生じる。本発明は特定的に開示したもの以外の回路装置及び構成を用いて実施可能である。さらに、アナログの実施態様を開示しているが、本発明は全体又は部分的にデジタル領域で実施してもよい。純粋なデジタルによる実施は、本発明のアナログ実施態様で解決されるＶＣＡオフセット電流問題の主題ではないが、デジタルによる実施は２様式の作動及び静止又は低レベル状態における超低周波雑音の低減の各利点をアナログによる実施と共有する。

【手続補正書】特許法第１８４条の８【提出日】１９９４年９月１２日【補正内容】これは図７の積分器装置の場合と同一である。すなわち、固定通過帯域利得ａ／ｂ及び可変遮断周波数ｂｃ／２πＴを有する滑動フィルタである。従って、図８の構成は所望の可変応答を達成し、理想的回路として低い値ｃに対する純粋な利得変化及び高い値のｃに対する純粋な滑動帯域を示す。一作動様式から他の様式への転移はｂｃ＝１のしきい値で起こる。本発明のＡＤＣ及びＤＡＣで用いる適応フィルタの望ましい実施態様の詳細は図９に示す。図８の実施態様のように、このようなフィルタは図１ａ及び１ｂの方法でＡＤＣ及び相補のＤＡＣで用いられる。図９の実施態様は演算増幅器２２と直列の可変相互コンダクタンス増幅器２０（例えば、National Semiconductor IC type LM13700）を用いる。図７の方法で制御信号が増幅器２０に加えられ、その利得を変えるようにする。図７の制御信号に関する説明がここでも同様に当てはまる。演算増幅器は、並列のコンデンサＣ１及び抵抗器Ｒ３を有する局部帰還路を持つ。可変相互コンダクタンス増幅器２０は、図８のＶＣＡ１２のように機能し、その増幅度も制御信号により同様に変えられる。演算増幅器２２及びその局部帰還路は、図８の低域フィルタのように機能する。抵抗器Ｒ２は増幅器２０の正入力において節２４への負帰還路を提供する。抵抗器Ｒ１を通して供給される入力は節２４で負帰還路の出力と合算される。図９の装置は、演算増幅器を積分器（Ｒ３を持たない）から固定低域フィルタに変換する抵抗器Ｒ３を加えた点で先行技術とは異なる。この抵抗器は低周波数（そこではＣ１は高いリアクタンスを表す）において演算増幅器の回りの局部帰還路のインピーダンスを低下させ、従って可変相互コンダクタンスから発生するあらゆるオフセット電流の増幅度を低下させる。図９の回路は、次ぎの総合伝達特性を持っ。 -gm・R2R3/（R1+R2）・1/｛1+gm・R1R3/（R1+R2）+jωR3C1｝ここでgmは制御信号に比例する可変コンダクタンスである。gmが低い場合には次ぎのように単純化される。 -gm・R2R3/（R1+R2）・1/（1+jωR3C1）これは可変通過帯域利得を持つ固定低域フィルタを表す。gmが高い場合には式は次ぎのように単純化される。【手続補正書】特許法第１８４条の８【提出日】１９９５年２月１０日【補正内容】平移動により達成される。本発明（図６及び図８−１１の実施態様）の適応フィルタ装置においては、曲線は最初利得軸に沿って上方に（垂直）移動し、次いで周波枢軸（水平）に沿って移動する。図７は、先行技術による適応フィルタの典型的実施態様の構成図を示す。順方向路は、直列のＶＣＡ１２及び積分器１４を含み、最大順方向利得を課す総負帰還を伴う。ＶＣＡ及び積分器の順序は図７及び図８−１１のいずれでもよいが、実際上は雑音及び歪みを考慮すると通常図示の順序を必要とする。積分器は１／ｓＴの伝達関数を有する。ＶＣＡに加えられる制御信号がその利得を変える。制御信号は概してＡＤＣへのアナログ入力信号又はＤＡＣのアナログ出力の振幅の関数である。アナログ信号の振幅が増加するにつれて、ＶＣＡの利得を増加させるために制御信号が増加する。制御信号を発生させるための回路は当業界ではよく知られている。結合器１６が増幅度ａの入力信号と増幅度−ｂの負帰還路の出力信号とを加算的に結合する。帰還システムの標準的分析によりラプラス変換記号式として表される総合利得はａ／ｂ・１／（１＋ｓＴ／ｂｃ）である。この式は、通過帯域における一定利得がａ／ｂでＶＣＡ利得ｃと共に変化する遮断周波数がｂｃ／２πＴの低域フィルタを表す。以上積分器に基づいて先行技術を説明したが、この説明は積分器が低域フィルタで置換された場合にも当てはまる。但し、低域フィルタの遮断周波数が可聴範囲未満であることを条件とする。実際、『真の』積分器は周波数零で無限大の利得を有し、従って実現不能である。『音声遅延のための１ビットＡ／Ｄ・Ｄ／Ａ変換器ＩＣ』と題する文献（IEEE Transactions on Consumer Electronics，Nov .1989，vol.35,No.4,New York，US，pages 767-773；T.ISHIKAWA et al.）は、図８に示すのものと類似の可変フィルタを開示しているが、遮断周波数は約1Hz で可聴範囲より遥かに低い。従って、可聴範囲内の全ての周波数に対しこの先行技術の低域フィルタは積分器として作動する。図面の簡単な説明図１ａは、１ビットデジタル・アナログ変換器（ＡＤＣ）の構成図である。図１ｂは、１ビットアナログ・デジタル変換器（ＤＡＣ）の構成図である。図２ａは、一種の振幅適応デルタ復号器の構成図である。図２ｂは、別種の振幅適応デルタ復号器又は図２ａのものと同等の装置の構成図である。図３は、周波数適応デルタ復号器の構成図である。図４は、可変振幅フィルタを用いる１ビットＤＡＣの理論的伝達関数を示す一連の波形である。図５は、可変周波数（滑動帯域）フィルタを用いる１ビットＤＡＣの理論的伝達関数を示す一連の波形である。図６は、本発明による適応フィルタを用いる１ビットＤＡＣの理論的伝達関数を示す一連の波形である。図７は、可変低域フィルタを用いる先行技術によるＤＡＣの構成図である。図８は、本発明によるＡＤＣ又はＤＡＣで用いる適応フィルタの構成図である。図９は、本発明によるＡＤＣ又はＤＡＣで用いる適応フィルタのさらに詳細な構成図である。図１０は、代わりの実施態様の構成図で、本発明によるＡＤＣ又はＤＡＣで用いる適応フィルタとほぼ同等な装置を示す。図１１は、代わりの実施態様のさらに詳細な構成図で、本発明によるＡＤＣ又はＤＡＣで用いる適応フィルタとほぼ同等な装置を示す。望ましい実施態様の詳細な説明図８は、本発明によるＡＤＣ又はＤＡＣで用いる可変フィルタを示す。既に述べた通り、このようなフィルタは図１ａ及び１ｂの方法でＡＤＣ及び相補のＤＡＣで用いられる。図８の実施態様においては、図７の積分器が伝達関数１／（１＋ｓＴ）を有する固定低域フィルタ１８で置換され、遮断周波数は可聴範囲内である。図７の装置におけるようにＶＣＡ１２に印加された制御信号がその利得を変化させる。この回路の総合利得は次の通りである。ａｃ／（１＋ｂｃ）・１／｛１＋ｓＴ／（１＋ｂｃ）｝ＶＡＣ利得が低く、ｂｃ<<１となるような場合にはこれは以下のように単純化される。ａｃ・１／（１＋ｓＴ／ｂｃ）信号路装置とから成り、該信号路装置が、前記結合装置の出力を受容してその出力において該変換器の出力及び該不帰還路への入力を与える順方向路と、前記順方向路を該結合装置に接続する不帰還路（R2;30,R6,C2,R7,28）とを含み、前記信号路装置が可変相互コンダクタンス増幅器をさらに含み、該適応低域フィルタ装置の可変利得が低下するにつれて該可変相互コンダクタンス増幅器（ 12;20）の不要なオフセットを低減させる、請求項３の装置。５前記信号路装置が、前記可変相互コンダクタンス増幅器と直列に演算増幅器（22）をさらに含み、前記演算増幅器及び該可変相互コンダクタンス増幅器が前記順方向路に配置される、請求項４の装置。６前記信号路装置が、前記可変相互コンダクタンス増幅器と直列に演算増幅器（30）をさらに含み、前記演算増幅器及び該可変相互コンダクタンス増幅器（28 ）が前記負帰還路に配置される、請求項４の装置。７前記演算増幅器（22）が、その帰還路において並列な抵抗器（R3）及びコンデンサ（C1）を有し、該抵抗器が低周波数において該演算増幅器の帰還路のインピーダンスを低下させ、従って前記可変相互コンダクタンス増幅器（20）により発生されるあらゆるオフセット電流の増幅を低減させるようにする、請求項５の装置。８前記適応低域フィルタ装置（12,16,18;12',16,26）は、gmが制御信号に比例する可変コンダクタンスであるときは -gm・R2R3/(R1+R2)・1/｛1+gm・R1R3/(R1+R2)+jωR3C1｝の式で表される総合伝達特性を持つことにより、gmが低い場合には総合伝達特性を表す該式は -gm・R2R3/(R1+R2)・1/(1+jωR3C1) の式で表される可変利得を持つ固定低域フィルタに単純化され、gmが高い場合には総合伝達特性を表す該式は -R2/R1・1/｛1+jω(R1+R2)C1/gmR1｝の式に単純化され、該式は可変周波数を有するが固定利得の低域フィルタ及び gmが（R1+R2）/R1R3のとき２つの作動様式間で起こる転移を表すようにされる、請求項７の装置。【手続補正書】特許法第１８４条の８【提出日】１９９５年３月２２日【補正内容】請求の範囲１データパルスを受容するための入力と、前記入力に接続される適応低域フィルタ装置（12,16,18;12',16,26）であって、一方においては固定遮断周波数を有するが可変通過帯域利得をも有する低域フィルタの特性で作動し、他方においては可変遮断周波数を有するが固定通過帯域利得をも有する低域フィルタの特性で作動する２つの作動様式を有する適応低域フィルタ装置と、前記適応低域フィルタ装置の出力を受容するために接続される出力とから成る適応１ビット音声デジタル・アナログ変換器。２局部復号器を含む適応１ビット音声アナログ・デジタル変換器であって、前記局部復号器が、一方においては固定遮断周波数を有するが可変通過帯域利得をも有する低域フィルタの特性で作動し、他方においては可変遮断周波数を有するが固定通過帯域利得をも有する低域フィルタの特性で作動する２つの作動様式を有する適応低域フィルタ装置（12,16,18,12',16,26）と、該局部復号器からの信号が入力アナログ信号に関して正又は負のいずれかに依存した極性（１又は０）を持つ出力データパルスを与えるために、該局部復号器からの該信号に関して該入力信号を比較及びサンプリングするための装置（4, 6）とから成る適応１ビット音声アナログ・デジタル変換器。３前記適応低域フィルタ装置（12,16,18;12',16,26）のフィルタ特性が制御信号に応答して変化し、該制御信号が閾値の一方側の値を持つときは該特性が固定遮断周波数を有するが可変通過帯域利得をも有する低域フィルタの特性であり、該制御信号が閾値の他方側の値を持つときは該特性が可変遮断周波数を有するが固定通過帯域利得をも有する低域フィルタの特性であるようにされる、請求項１又は２の装置。４前記適応低域フィルタ装置が、該変換器に印加された入力データパルス及び不帰還路からの信号を受容し、該入力信号及び該不帰還路信号を加算的に結合させるための結合装置（16;R1,24 ,R4,24）と、

Claims

【特許請求の範囲】１データパルスを受容するための入力と、前記入力に接続される適応低域フィルタ装置であって、一方においては固定遮断周波数を有するが可変通過帯域利得をも有する低域フィルタの特性で作動し、他方においては可変遮断周波数を有するが固定通過帯域利得をも有する低域フィルタの特性で作動する２つの作動様式を有する適応低域フィルタ装置と、前記適応低域フィルタ装置の出力を受容するために接続される出力とから成る適応１ビット音声デジタル・アナログ変換器。２局部復号器を含む適応１ビット音声アナログ・デジタル変換器であって、前記局部復号器が、一方においては固定遮断周波数を有するが可変通過帯域利得をも有する低域フィルタの特性で作動し、他方においては可変遮断周波数を有するが固定通過帯域利得をも有する低域フィルタの特性で作動する２つの作動様式を有する適応低域フィルタ装置と、該局部復号器からの信号が入力アナログ信号に関して正又は負のいずれかに依存した極性（１又は０）を持つ出力データパルスを与えるために、該局部復号器からの該信号に関して該入力信号を比較及びサンプリングするための装置とから成る適応１ビット音声アナログ・デジタル変換器。３前記適応低域フィルタ装置のフィルタ特性が制御信号に応答して変化し、該制御信号が閾値の一方側の値を持つときは該特性が固定遮断周波数を有するが可変通過帯域利得をも有する低域フィルタの特性であり、該制御信号が閾値の他方側の値を持つときは該特性が可変遮断周波数を有するが固定通過帯域利得をも有する低域フィルタの特性であるようにされる、請求項１又は２の装置。４前記適応低域フィルタ装置が、該変換器に印加された入力データパルス及び不帰還路からの信号を受容し、該入力信号及び該不帰還路信号を加算的に結合させるための結合装置と、信号路装置とから成り、該信号路装置が、前記結合装置の出力を受容してその出力において該変換器の出力及び該不帰還路への入力を与える順方向路と、前記順方向路を該結合装置に接続する不帰還路とを含み、前記信号路装置が可変相互コンダクタンス増幅器をさらに含み、該適応低域フィルタ装置の可変利得が低下するにつれて該可変相互コンダクタンス増幅器の不要なオフセットを低減させる、請求項３の装置。５前記信号路装置が、前記可変相互コンダクタンス増幅器と直列に演算増幅器をさらに含み、前記演算増幅器及び該可変相互コンダクタンス増幅器が前記順方向路に配置される、請求項４の装置。６前記信号路装置が、前記可変相互コンダクタンス増幅器と直列に演算増幅器をさらに含み、前記演算増幅器及び該可変相互コンダクタンス増幅器が前記負帰還路に配置される、請求項４の装置。７前記演算増幅器が、その帰還路において並列な抵抗器及びコンデンサを有し、該抵抗器が低周波数において該演算増幅器の帰還路のインピーダンスを低下させ、従って前記可変相互コンダクタンスにより発生されるあらゆるオフセット電流の増幅を低減させるようにする、請求項５の装置。８前記適応低域フィルタ装置は、gmが制御信号に比例する可変コンダクタンスであるときは -gm・R1R3/(R1+R3)・1/｛1+gm・R1R3/(R1+R2)+jωR3C1｝の式で表される総合伝達特性を持つことにより、gmが低い場合には総合伝達特性を表す該式は -gm・R1R3/(R1+R3)・1/(1+jωR3C1) の式で表される可変利得を持つ固定低域フィルタに単純化され、gmが高い場合には総合伝達特性を表す該式は -R2/R1・1/｛1+jω(R1+R2)C1/gmR1｝の式に単純化され、該式は可変周波数を有するが固定利得の低域フィルタ及び gmが（R1＋R2）/R1R3のとき２つの作動様式間で起こる転移を表すようにされる、請求項７の装置。