JPH08508371A - 負性抵抗セルを用いたｂｉｃｍｏｓモノリシック・マイクロ波発振器 - Google Patents

Abstract

(57)【要約】 負性抵抗セル（14）を用いたモノリシック・マイクロ波発振器には、共振器（16）、アクティブ素子を使用する負性抵抗セル（14）、電圧と電流増幅のための出力バッファ（16）、及び電解効果トランジスタ（20）が含まれる。負性抵抗セルには、アクティブ素子としてのバイポーラ接合トランジスタ（ＢＪＴ）が含まれ、出力バッファ回路が、電界効果トランジスタを介して、ＢＪＴのベースに結合される。共振器と負性抵抗セルの組み合わせにより、劣化せずに、バッファ回路により、サンプル、増幅、及びバッファされるＲＦマイクロ波信号が生成される。

Description

【発明の詳細な説明】 負性抵抗セルを用いたＢＩＣＭＯＳモノリシック・マイクロ波発振器 発明の背景 本発明は、一般的に、マイクロ波装置用の集積回路に関する。より特には、本 発明は、ＢｉＣＭＯＳ製造技術を用いて、モノリシック基板上に集積された負性 抵抗セルを用いた、マイクロ波発振器に関する。負性抵抗セルは、周期的な出力 信号を生成するための発振システムを提供するために、アクティブ回路での用途 として、当該技術において周知である。図５は、アクティブ回路１０４に結合さ れた共振回路１０２を有する、従来的な負性抵抗発振器１００のブロック図であ る。共振回路１０２とアクティブ回路１０４の組み合わせにより、発振器が生成 される。Gonzalez氏による「マイクロ波トランジスタ増幅器（Microwave Transi stor Amplifiers）」,Prentice Hall,1989年,第５章,194-199頁に、マイクロ波 トランジスタ発振器の設計、及び動作が、より詳細に記載されており、全ての目 的のために、参照として本明細書に特に取り入れる。 図６は、更に詳細に示す発振器１００のブロック図である。共振回路には、出 力ポート１１６と接地１１８間に全てが結合される、インピーダンス１１０、イ ンダクタンス１１２、キャパシタンス１１４が含まれる。アクティブ回路１０４ には、出力ポート１１６、接地１１８、及び出力回路１２２に接続される、負性 抵抗セル１２０が含まれる。出力回路１２２には、負性抵抗セル１２０をＲＦ出 力ポート１３０に結合する、直列接続のキャパシタンス１２４と負荷抵抗１２６ が含まれる。キャパシタンス１２４は、直流電流を遮断する。 図７は、図６に示す基本的な負性抵抗セル１２０の好適な実施例の概略図であ る。負性抵抗セル１２０には、そのエミッタと接地１１８間に結合される、並列 接続のインピーダンス１５２とキャパシタンス１５４を有する、バイポーラ接合 ＮＰＮトランジスタ１５０が含まれる。トランジスタ１５０のコレクタは、電源 Ｖccに接続される。トランジスタ１５０のベースは、インピーダンス１６０を介 して、Ｖccに結合され、インピーダンス１６２を介し、また負荷１５６を介して 接地１１８に結合される。トランジスタ１５０のベースは、共振回路１０２に直 接結合される。 発振器１００には、トランジスタ１５０のコレクタに結合される、出力バッフ ァ１２２が含まれる。図６に示す発振器１００についての一つの問題は、トラン ジスタ１５０のコレクタとベース間に存在するミラー・キャパシタンスとして知 られる現象が、ノード１７０での如何なる電圧変動をも、トランジスタのベース に帰還結合することである。これらの電圧変動は、発振周波数に影響し、従って 発振器１００の出力に影響を及ぼす。この困難に立ち向かうために、発振器１０ ０の従来的な設計には、ＲＦ出力を、負性抵抗セル１２０のトランジスタ１５０ のコレクタに結合する、異なるバッファシステムが含まれる。図８から図１０は 、出力信号のバッファリングに注目した、従来技術の異なる実施例である。 図８は、変形されたアクティブ回路１０４’を有する発振器１００の出力信号 をバッファするための、一つの従来的な手法の概略図である。アクティブ回路１ ０４’はバッファ１２２’を含む。バッファ１２２’には、ＮＰＮトランジスタ ２００、ＮＰＮトランジスタ２０２、電流源２０４と２０６、及びインピーダン ス２０８と２１０が含まれる。図８に示すバッファリング・システム１２２’は 、発振器１００の機能を劣化させる、ミラー・キャパシタンスの問題に影響され やすい。 図９は、変形されたアクティブ回路１０４''を有する発振器１００の出力信号 をバッファするための、一つの従来的な手法の概略図である。アクティブ回路１ ０４''は、アクティブ回路１０４’に類似しており、インピーダンス２０８と、 負性抵抗セル１２０のＮＰＮトランジスタ１５０との間にトランジスタ２２０を 含み、カスコード構成をもたらす。ＮＰＮトランジスタ２００のベースは、ＮＰ Ｎトランジスタ２２０のコレクタに結合される。ＮＰＮトランジスタ２２０は、 バッファと増幅回路を、負性抵抗セルのトランジスタ１５０のベースから絶縁す るように働く。図９に示すシステムには、有効動作のために、３ボルトより高い Ｖccが要求され、従って現在持ち上がっている半導体規格に対して要求されるよ うな、３ボルトより低い電圧で動作すべき回路での用途には望ましくない。 図１０は、変形されたアクティブ回路１０４'''を有する発振器１００の出力 信号をバッファするための、一つの従来的な手法の概略図である。アクティブ回 路１０４'''は、アクティブ回路１０４ ’に類似しており、バッファ回路１２２'''を含む。バッファ１２２'''には、ト ランジスタ１５０のベースに接続されたベースを有する、絶縁バイポーラトラン ジスタ２５０が含まれる。トランジスタ２５０のコレクタは、Ｖccに接続され、 一方インピーダンス２５２が、トランジスタ２５０のエミッタを接地に結合する 。バッファ１２２'''は、増幅のために、第２のトランジスタ２５４を含む。ト ランジスタ２５４のベースは、トランジスタ２５０のエミッタに接続され、その エミッタは、接地に接続される。インピーダンス２５６が、Ｖccをトランジスタ ２５４のコレクタに結合する。インピーダンス２５８が、トランジスタ２５４の コレクタを、ＲＦ出力ポートに結合する。 図１０に示す構成は、所望の発振周波数における機能に対して、動作可能で、 調整可能であるが、その回路は、その設計、及び安定性を低減させる特性を有す る。この特性は、トランジスタ２５４と関連したキャパシタンス、すなわちその Ｃ_bc及びＣ_be寄生キャパシタンスが、組み合わされ、インピーダンス２５２と並 列のキャパシタンスとしてモデル化される。この組み合わせは、トランジスタ２ ５０を、負性抵抗セルとして動作せしめる。トランジスタ２５０が、負性抵抗セ ルのように動作する場合、その存在により、負性抵抗セル１２０、及び共振回路 １０２によって唯一決定される理論的な発振周波数が変更される。設計には、所 望の発振周波数を得るために、より多くの変数を考慮しなければならず、それは 結果として、制御するのがより困難な発振器となる。 発明の摘要 本発明は、マイクロ波放射を簡単、有効に、且つ経済的に生成し、同時に、従 来技術の欠点の幾つかを克服するための装置、及び方法を提供する。本発明は、 単一半導体基板上に新規のマイクロ波要素の要素を取り込む、モノリシック基板 を提供する。本発明の好適な実施例により、負性抵抗セルを使用して、同時に、 より安定性、及びより低コストを維持し、従来技術のデバイス、特にディスクリ ート素子を用いるそれら従来技術のデバイスに比べ、縮減されたスペースしか必 要としない、改善されたマイクロ波発振器が可能となる。 本発明の一つの態様によれば、本発明には、モノリシック半導体基板上に集積 され、ＢｉＣＭＯＳ製造プロセスを用いて生産される要素を備える、共振器、電 解効果トランジスタにより、共振器に全て結合される負性抵抗セル、及び出力バ ッファが含まれる。好適な実施例の負性抵抗セルには、共振器に接続されるベー スを有する、バイポーラ接合トランジスタが含まれる。電解効果トランジスタも 又、負性抵抗セルのトランジスタのベースに接続される。 動作時に、共振器、及び負性抵抗セルは、協働して、所望の周波数で周期的な 信号を生成する。出力バッファは、共振器／負性抵抗セルの組み合わせに結合さ れる電解効果トランジスタを介して、周期的な信号を引き出す。電解効果トラン ジスタのゲートの高入力インピーダンスにより、共振器の共振信号から出力バッ ファが絶縁される。出力バッファは、発振周波数に干渉しない。好適な実施例に おいて、単一か、又はＦＥＴと結合した、出力バッファは、任意の 所望の増幅をもたらす。負性抵抗セルのアクティブ素子は、もはや出力ＲＦ信号 を増幅するために使用されない。 他の特徴、改善、及び利点は、添付図面を含めた、明細書の以下の記載を参照 して実現できる。添付図面において、 図１は、本発明による、マイクロ波発振器１０の好適な実施例のブロック図で ある。 図２は、本発明の好適な実施例の概略図である。 図３は、本発明の代替の好適な実施例の概略図である。 図４は、出力バッファ１６''を有する、本発明の代替の好適な実施例の概略図 である。 図５は、アクティブ回路１０４に結合された共振回路１０２を有する、従来の 負性抵抗発振器１００のブロック図である。 図６は、更に詳細に示す、発振器１００のブロック図である。 図７は、図６に示す、基本的な負性抵抗セル１２０の好適な実施例の概略図で ある。 図８は、変形されたアクティブ回路１０４’を有する発振器１００の出力信号 をバッファするための、一従来の手法の概略図である。 図９は、変形されたアクティブ回路１０４''を有する発振器１００の出力信号 をバッファするための、一従来の手法の概略図である。 図１０は、変形されたアクティブ回路１０４'''を有する発振器１００の出力 信号をバッファするための、一従来の手法の概略図である。 好適な実施例の説明 図１は、本発明による、マイクロ波発振器１０の好適な実施例のブロック図で ある。マイクロ波発振器には、共振器１２、負性抵抗セル１４、及び出力バッフ ァ１６が含まれる。共振器１２、及び負性抵抗セル１４は、上記のように、特定 の周波数を有する周期的な信号を生成するように動作する。負性抵抗セルは、図 ７に示し、説明したようなアクティブ回路であっても、又は負性抵抗特性を示す 、ある他のアクティブ回路であってもよい。好適な実施例において、負性抵抗セ ル１４、及び出力バッファ１６は、共振器１２と同じく、単一の半導体基板に形 成される。共振器を、他の部品から分離させ、ディスクリート部品で実際に形成 することも可能である。 出力バッファ１６は、電解効果トランジスタ（ＦＥＴ）２０の非ベース端子（ ソース、又はドレイン）を介して、共振器１２の直における、共振器１２／負性 抵抗セル１４の組み合わせの周期的な信号を引き出す。ＦＥＴ２０は、出力バッ ファ１６をノード２２に結合する。ＦＥＴ２０のゲートは、ノード２２に直接接 続され、ＦＥＴ２０のドレインは、Ｖcc及び出力バッファ１６の入力に接続され る。ＦＥＴ２０のソースは、接地２４に接続される。ＦＥＴ２０のサイズは、Ｆ ＥＴが、相応の利得、しかしノード２２での相当な容量性負荷を避けるために十 分小さな利得をもたらすことが可能なように、選択される。好適な実施例は、２ ０／０．８の長さに対する幅の比率を有するＦＥＴ２０を使用する。 図２は、本発明の好適な実施例の概略図である。図２は、出力バッファ１６の 好適な実施例の詳細を示す。図２の出力バッファ１６ には、ＮＰＮバイポーラ接合トランジスタ３０、ＮＰＮバイポーラ接合トランジ スタ３２、２つの電流源３４と３６、及び２つのインピーダンス３８と４０が含 まれる。トランジスタ３０と３２のコレクタは、Ｖccに接続される。トランジス タ３０のベースは、ＦＥＴ２０のドレインに接続される。インピーダンス３８は 、トランジスタ３０のベースをＶccに結合する。電流源３４と３６は、それぞれ 、トランジスタ３０と３２のエミッタを接地に結合する。更に、トランジスタ３ ２のベースは、トランジスタ３０のエミッタに接続される。インピーダンス４０ は、トランジスタ３２のエミッタをＲＦ出力に結合する。トランジスタ３０と３ ２、及びそれぞれの電流源３４と３６は、ＲＦ出力をバッファする。ノード２２ での周期的な信号の増幅は、ＦＥＴ２０とインピーダンス３８の組み合わせに起 因する。トランジスタ３０と３２で構成されるバッファは、更なる電力増幅をも たらすように機能し、インピーダンス３８とＲＦ出力ポート間のインピーダンス 整合を可能にする。 図３は、本発明の代替の好適な実施例の概略図である。図３には、ＦＥＴ２０ に結合される、異なる形式の出力バッファ１６’が含まれる。出力バッファ１６ ’には、図２に示す、ＮＰＮトランジスタ３０と３２、電流源３４と３６、及び インピーダンス３８と４０で構成される出力バッファ１６からの基本的なバッフ ァが含まれる。その構成は、出力バッファ１６’が、ＮＰＮトランジスタ５０と 、２つのインピーダンス、つまりトランジスタ３０のベースに入力を供給する、 インピーダンス５２とインピーダンス５４との、組み合 わせソース・フォロワを含むことにおいて異なる。出力バッファ１６’における 増幅は、トランジスタ５０から生成される。 トランジスタ５０のコレクタは、トランジスタ３０のベースに接続され、トラ ンジスタ５０のエミッタは、接地に接続される。インピーダンス５２は、トラン ジスタ５０のベースを、ＦＥＴ２０のソースに結合し、インピーダンス５４は、 ＦＥＴ２０のソースを接地に結合する。出力バッファ１６’の増幅器は、そのバ ッファが図２のバッファに類似しているが、ＮＰＮトランジスタ５０とインピー ダンス３８により形成される、付加的な利得段を含むという特徴をかなり本質的 に有している。特別な利得段は、ＦＥＴ２０が、電圧バッファであり、電圧利得 をもたらさないために、電圧利得をもたらすことができる。 図４は、出力バッファ１６''を有する、本発明の代替の好適な実施例の概略図 である。出力バッファ１６''には、図２及び図３に関して上記した、ＦＥＴ２０ 、インピーダンス３８を含む、差動増幅器だけでなく、ＭＯＳＦＥＴ７０、電流 源７２、キャパシタンス７４、及びインピーダンス７６、７８、８０を含む、付 加的な要素も含まれる。インピーダンス３８、及びインピーダンス７８は、ＦＥ Ｔ２０のドレイン、及びＦＥＴ７０のドレインをそれぞれ、Ｖccに結合する。Ｆ ＥＴ２０と７０のソースは、互いに結合され、両方とも、電流源７２を介して、 接地に結合される。インピーダンス８０は、ＦＥＴ７０のゲートをＶccに結合し 、一方キャパシタンス７４とインピーダンス７６の並列組み合わせは、ゲートを 接地に結合す る。トランジスタ３０のベースは、ＦＥＴ２０のドレインに接続される。差動増 幅器は、何の入力増幅率変動にも関係なく、比較的一定である出力増幅率をもた らす。 好適な実施例は、モノリシック構成要素の整合技術を使用して、ＦＥＴ２０と ＦＥＴ７０のゲートにほとんど等しいバイアス電圧を確立することが可能である ので、モノリシック構成に非常に良く適合している。バイアス電圧は、プロセス 、及び温度変動に同じく無関係のままであり、そのことが、製造許容差、及び／ 又は動作条件に対して比較的敏感でない回路性能へと導くことになる。 要するに、本発明は、マイクロ波発振器に対する、出力安定性、及び低コスト 化の課題に対して、単純で、有効的な解決策を提供するものである。上記は、本 発明の好適な実施例の完全な記載であるが、各種の代替、変形、及び等価物も使 用可能である。従って、上記の説明は、請求の範囲により規定される、本発明の 範囲を限定するようにとられるべきではない。

Claims (1)

1. 【特許請求の範囲】 １．共振器を含むマイクロ波発振器において、 半導体基板上に形成され、共振器の出力に結合された入力を有するアクティブ 素子を含む、負性抵抗セルと、 前記半導体基板上に形成され、前記アクティブ素子の前記入力に結合されたゲ ートを有する、電解効果トランジスタと、 前記半導体基板上に形成され、前記電解効果トランジスタの非ゲート端子を介 して、前記負性抵抗セルに結合される、出力バッファと、 からなるマイクロ波発振器。 ２．前記アクティブ素子は、バイポーラ接合トランジスタであり、前記アクティ ブ素子の前記入力は、前記バイポーラ接合トランジスタのベースである、請求項 １に記載のマイクロ波発振器。 ３．共振器を含むマイクロ波発振器において、 半導体基板上に形成され、共振器の出力に結合されたベースを有するバイポー ラ接合トランジスタを含む、負性抵抗セルと、 前記半導体基板上に形成され、前記バイポーラ接合トランジスタの前記ベース に結合されたゲートを備えた、電解効果トランジスタを含む、出力バッファと からなるマイクロ波発振器。 ４．前記出力バッファは、差動増幅器を含む、請求項３に記載のマイクロ波発振 器。 ５．前記出力バッファには、ソース・フォロワとしての前記電解効 果トランジスタに結合される、バイポーラ接合トランジスタ増幅器が含まれる、 請求項３に記載のマイクロ波発振器。