JPH0851330A - バースト信号用自動利得制御回路 - Google Patents
バースト信号用自動利得制御回路Info
- Publication number
- JPH0851330A JPH0851330A JP20152094A JP20152094A JPH0851330A JP H0851330 A JPH0851330 A JP H0851330A JP 20152094 A JP20152094 A JP 20152094A JP 20152094 A JP20152094 A JP 20152094A JP H0851330 A JPH0851330 A JP H0851330A
- Authority
- JP
- Japan
- Prior art keywords
- burst
- signal
- input
- time
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】線形変調方式の受信信号の自動利得制御回路を
バースト信号に追従できるようにする。 【構成】入力強度検出回路２で検出したバースト信号の
受信レベル（ｂ）を比較器５に入力して基準値を超えた
受信情報（ｃ）をタイミング制御回路４に与える。タイ
ミング制御回路４は、バースト信号時間，バースト間
隔，受信情報（ｃ）の先頭から受信レベル（ｂ）が安定
するまでの時間ｔ2 ，バースト終了後のバースト休止区
間の所定の時間ｔ3 を指定する制御データを記憶回路３
に対して入力し、時刻ｔ2 に受信レベル（ｂ）を書き込
み、時刻ｔ3 に記憶内容を読み出して可変利得増幅器１
に与えるタイミング制御信号（ｄ）を出力するように構
成した。
バースト信号に追従できるようにする。 【構成】入力強度検出回路２で検出したバースト信号の
受信レベル（ｂ）を比較器５に入力して基準値を超えた
受信情報（ｃ）をタイミング制御回路４に与える。タイ
ミング制御回路４は、バースト信号時間，バースト間
隔，受信情報（ｃ）の先頭から受信レベル（ｂ）が安定
するまでの時間ｔ2 ，バースト終了後のバースト休止区
間の所定の時間ｔ3 を指定する制御データを記憶回路３
に対して入力し、時刻ｔ2 に受信レベル（ｂ）を書き込
み、時刻ｔ3 に記憶内容を読み出して可変利得増幅器１
に与えるタイミング制御信号（ｄ）を出力するように構
成した。
Description
【０００１】
【産業上の利用分野】本発明は、無線受信機に用いら
れ、バースト信号の受信に対応できる自動利得制御回路
（以下、ＡＧＣ回路という）に関するものである。
れ、バースト信号の受信に対応できる自動利得制御回路
（以下、ＡＧＣ回路という）に関するものである。
【０００２】
【従来の技術】無線ローカルエリアネットワーク（ＬＡ
Ｎ：Local Area Network）等では短いバケットに区分さ
れた通信データをバースト伝送する方式が一般に採用さ
れている。このようなバースト信号を受信する受信機で
の入力の増幅方法として、非線形変調の場合は、リミッ
タアンプなどを利用する方法があり、バースト信号の受
信増幅にも対応は可能であるが、電波の周波数の有効利
用に寄与する線形変調の場合は、受信入力に対する線形
性を維持するためのＡＧＣ回路が必要である。
Ｎ：Local Area Network）等では短いバケットに区分さ
れた通信データをバースト伝送する方式が一般に採用さ
れている。このようなバースト信号を受信する受信機で
の入力の増幅方法として、非線形変調の場合は、リミッ
タアンプなどを利用する方法があり、バースト信号の受
信増幅にも対応は可能であるが、電波の周波数の有効利
用に寄与する線形変調の場合は、受信入力に対する線形
性を維持するためのＡＧＣ回路が必要である。
【０００３】図５は従来のＡＧＣ回路の構成例図であ
る。図５において、１は可変利得増幅器、２は入力強度
検出回路である。この回路では、入力信号のレベルを入
力強度検出回路２によって検出する。この検出信号はＲ
ＳＳＩ（Receiving Signal Strength Indicator ）と呼
ばれている。周囲環境の影響で入力信号レベルが変動し
ても可変利得増幅器１の出力レベルが大きく変動しない
ようにするため、入力強度検出回路２からの出力に対応
して可変利得増幅器１の利得を変えて出力信号レベルを
一定に保つように制御することができる。
る。図５において、１は可変利得増幅器、２は入力強度
検出回路である。この回路では、入力信号のレベルを入
力強度検出回路２によって検出する。この検出信号はＲ
ＳＳＩ（Receiving Signal Strength Indicator ）と呼
ばれている。周囲環境の影響で入力信号レベルが変動し
ても可変利得増幅器１の出力レベルが大きく変動しない
ようにするため、入力強度検出回路２からの出力に対応
して可変利得増幅器１の利得を変えて出力信号レベルを
一定に保つように制御することができる。
【０００４】
【発明が解決しようとする課題】しかしながら、ＴＤＭ
Ａ（Time Division Multiple Access ）通信方式におけ
る振幅変調を伴う線形変調方式のバースト信号が入力さ
れた場合、バースト信号のレベル変動は数１０ｄＢにな
り急激であるため、可変利得増幅器１の応答が追従でき
なくなる。このときの回路動作のタイムチャートを図６
に示す。図示したように、入力バースト信号の先頭か
ら、ＲＳＳＩ電圧が立ち上がって出力レベルが安定状態
になるまでの過渡状態の間の信号が正常に増幅されない
という不具合が生ずる。このことは、高速通信で、バー
スト区間が短くなる程、バースト先頭から大半の部分の
再生信号が劣化して無効となり、有効に再生できる信号
部分が少なくなるという問題を生ずる。
Ａ（Time Division Multiple Access ）通信方式におけ
る振幅変調を伴う線形変調方式のバースト信号が入力さ
れた場合、バースト信号のレベル変動は数１０ｄＢにな
り急激であるため、可変利得増幅器１の応答が追従でき
なくなる。このときの回路動作のタイムチャートを図６
に示す。図示したように、入力バースト信号の先頭か
ら、ＲＳＳＩ電圧が立ち上がって出力レベルが安定状態
になるまでの過渡状態の間の信号が正常に増幅されない
という不具合が生ずる。このことは、高速通信で、バー
スト区間が短くなる程、バースト先頭から大半の部分の
再生信号が劣化して無効となり、有効に再生できる信号
部分が少なくなるという問題を生ずる。
【０００５】本発明の目的は、従来回路において問題と
なっているバースト信号受信時におけるバースト先頭部
分の再生信号の劣化を回避し、特に、振幅変調を伴う変
調方式のバースト信号でも入力レベルの急激な変動に追
随して安定した出力を得ることができるバースト信号用
自動利得制御回路を提供することにある。
なっているバースト信号受信時におけるバースト先頭部
分の再生信号の劣化を回避し、特に、振幅変調を伴う変
調方式のバースト信号でも入力レベルの急激な変動に追
随して安定した出力を得ることができるバースト信号用
自動利得制御回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明の自動利得制御回
路は、バースト入力信号を利得制御信号によって制御さ
れた利得で増幅する可変利得増幅器と、前記バースト入
力信号の受信レベルを検出して出力する入力強度検出回
路と、該入力強度検出回路の出力レベルを基準値と比較
し該基準値を超えた各バーストに対応する信号を出力す
る比較器と、前記入力強度検出回路の出力を、タイミン
グ制御信号に従って更新記憶／読み出しを行う記憶回路
と、バースト時間，バースト間隔，入力信号レベルが前
記基準値を超えて前記入力強度検出回路の出力が安定す
るまでの時間ｔ2 ，及びバースト区間終了後バースト間
隔内の所定の時間ｔ3 を指定する制御データに従って前
記記憶回路に対して、前記時間ｔ2 に前記入力強度検出
回路の出力を記憶させる更新記憶タイミング制御信号を
出力し、前記時間ｔ3 に記憶内容を出力させる読み出し
タイミング制御信号を出力する制御回路とを備えたこと
を特徴とするものである。
路は、バースト入力信号を利得制御信号によって制御さ
れた利得で増幅する可変利得増幅器と、前記バースト入
力信号の受信レベルを検出して出力する入力強度検出回
路と、該入力強度検出回路の出力レベルを基準値と比較
し該基準値を超えた各バーストに対応する信号を出力す
る比較器と、前記入力強度検出回路の出力を、タイミン
グ制御信号に従って更新記憶／読み出しを行う記憶回路
と、バースト時間，バースト間隔，入力信号レベルが前
記基準値を超えて前記入力強度検出回路の出力が安定す
るまでの時間ｔ2 ，及びバースト区間終了後バースト間
隔内の所定の時間ｔ3 を指定する制御データに従って前
記記憶回路に対して、前記時間ｔ2 に前記入力強度検出
回路の出力を記憶させる更新記憶タイミング制御信号を
出力し、前記時間ｔ3 に記憶内容を出力させる読み出し
タイミング制御信号を出力する制御回路とを備えたこと
を特徴とするものである。
【０００７】
【実施例】図１は本発明の実施例を示す構成図である。
図１において１は可変利得増幅器、２は入力強度検出回
路で従来と同じである。３は記憶回路、４はタイミング
制御回路、５は比較器である。可変利得増幅器１は記憶
回路３からの出力ｅに従った利得で入力信号ａを増幅す
る。入力強度検出回路２は入力信号ａの受信レベルを検
出して入力信号レベル情報を記憶回路３と比較器５に与
える。記憶回路３は入力強度検出回路２の出力値ｂを一
時記憶する。記憶するタイミングや記憶値を読み出して
出力するタイミングはタイミング制御回路４からの制御
信号ｄによって制御される。タイミング制御回路４は外
部から入力される制御データと比較回路５からの出力ｃ
をもとに、記憶回路３に対して記憶するタイミングと記
憶値を読み出して出力するタイミングを指示する制御信
号ｄを出力する。比較回路５は入力強度検出回路２の出
力と基準値とを比較し、入力信号レベルが基準値を超え
たとき信号ｃをタイミング制御回路４へ出力する。基準
値は誤動作防止のため雑音レベル以上の値に設定され、
制御データには、一連のバースト信号のバースト時間，
バースト間隔、及び後述するｔ2 ，ｔ3 が含まれる。
図１において１は可変利得増幅器、２は入力強度検出回
路で従来と同じである。３は記憶回路、４はタイミング
制御回路、５は比較器である。可変利得増幅器１は記憶
回路３からの出力ｅに従った利得で入力信号ａを増幅す
る。入力強度検出回路２は入力信号ａの受信レベルを検
出して入力信号レベル情報を記憶回路３と比較器５に与
える。記憶回路３は入力強度検出回路２の出力値ｂを一
時記憶する。記憶するタイミングや記憶値を読み出して
出力するタイミングはタイミング制御回路４からの制御
信号ｄによって制御される。タイミング制御回路４は外
部から入力される制御データと比較回路５からの出力ｃ
をもとに、記憶回路３に対して記憶するタイミングと記
憶値を読み出して出力するタイミングを指示する制御信
号ｄを出力する。比較回路５は入力強度検出回路２の出
力と基準値とを比較し、入力信号レベルが基準値を超え
たとき信号ｃをタイミング制御回路４へ出力する。基準
値は誤動作防止のため雑音レベル以上の値に設定され、
制御データには、一連のバースト信号のバースト時間，
バースト間隔、及び後述するｔ2 ，ｔ3 が含まれる。
【０００８】本発明の上記実施例の動作を、図２，図３
及び図４のタイムチャートによって説明する。図２は図
１の回路に連続するバースト信号が入力されたときの各
ブロックの動作の一例である。（ａ）は連続するバース
ト信号Ａ，Ｂ，Ｃを示す。（ｂ）は入力強度検出回路２
の検出波形である。（ｃ）は比較器５の出力波形であ
り、基準値を超えて受信の判定をするまで時間ｔ1 の遅
延が生じている。バースト信号Ａ，Ｂ，Ｃ区間でのそれ
ぞれの受信レベルには、多少の違いがあることがあり、
（ｃ）のｔ1 はそれぞれ異なる。そのため、Ａ，Ｂ，Ｃ
のレベルの差によってはｔ1 が各バーストで大きく異な
ることは可能性として考えられる。しかしｔ1 は入力強
度検出回路２２のみの応答時間であるので、バースト信
号時間は通常ｔ1 よりも充分大きくｔ1 の変動は無視で
きるほど小さい。（ｄ）はタイミング制御回路４の出力
ｄの波形でり、受信の判定後、受信レベル出力が安定す
るまでの時間ｔ2 後に、タイミング制御回路４は記憶回
路３に入力強度検出回路２の出力値を記憶させるタイミ
ングパルスを出力し、バースト区間終了後時間ｔ3 経過
してから、タイミング制御回路４は記憶回路３の記憶内
容を読み出して出力させるタイミングパルスを出力す
る。（ｅ）は記憶回路３から出力される可変利得増幅器
１の利得制御信号であり、可変利得増幅器１の利得を制
御する値は、（バーストＡに対応する利得）→（バース
トＢに対応する利得）→……と各バースト毎に直前（１
バースト過去）の受信レベルで制御する。このようにし
てバースト区間内において急激に大きなレベル変動が生
じない限り各バースト信号の先頭から安定した利得制御
を行うことができる。
及び図４のタイムチャートによって説明する。図２は図
１の回路に連続するバースト信号が入力されたときの各
ブロックの動作の一例である。（ａ）は連続するバース
ト信号Ａ，Ｂ，Ｃを示す。（ｂ）は入力強度検出回路２
の検出波形である。（ｃ）は比較器５の出力波形であ
り、基準値を超えて受信の判定をするまで時間ｔ1 の遅
延が生じている。バースト信号Ａ，Ｂ，Ｃ区間でのそれ
ぞれの受信レベルには、多少の違いがあることがあり、
（ｃ）のｔ1 はそれぞれ異なる。そのため、Ａ，Ｂ，Ｃ
のレベルの差によってはｔ1 が各バーストで大きく異な
ることは可能性として考えられる。しかしｔ1 は入力強
度検出回路２２のみの応答時間であるので、バースト信
号時間は通常ｔ1 よりも充分大きくｔ1 の変動は無視で
きるほど小さい。（ｄ）はタイミング制御回路４の出力
ｄの波形でり、受信の判定後、受信レベル出力が安定す
るまでの時間ｔ2 後に、タイミング制御回路４は記憶回
路３に入力強度検出回路２の出力値を記憶させるタイミ
ングパルスを出力し、バースト区間終了後時間ｔ3 経過
してから、タイミング制御回路４は記憶回路３の記憶内
容を読み出して出力させるタイミングパルスを出力す
る。（ｅ）は記憶回路３から出力される可変利得増幅器
１の利得制御信号であり、可変利得増幅器１の利得を制
御する値は、（バーストＡに対応する利得）→（バース
トＢに対応する利得）→……と各バースト毎に直前（１
バースト過去）の受信レベルで制御する。このようにし
てバースト区間内において急激に大きなレベル変動が生
じない限り各バースト信号の先頭から安定した利得制御
を行うことができる。
【０００９】各バースト信号の間の無信号区間における
制御レベルは、最新のバースト区間での信号レベルに対
応した値に固定される。また、無信号区間に可変利得増
幅器１への制御レベルを更新するため、更新による可変
利得増幅器１の出力の変動をバースト信号区間外におく
ことができる。従って、従来回路の構成例における可変
利得増幅器１で発生していたバースト開始時のＡＧＣ出
力の過渡状態は解消され、バースト信号受信と同時に安
定状態を得ることができる。各バースト区間の受信入力
レベルの差は、無信号区間のレベルに比べ明らかに小さ
いので制御レベルの変更にともなう可変利得増幅器１の
応答時間も小さい。
制御レベルは、最新のバースト区間での信号レベルに対
応した値に固定される。また、無信号区間に可変利得増
幅器１への制御レベルを更新するため、更新による可変
利得増幅器１の出力の変動をバースト信号区間外におく
ことができる。従って、従来回路の構成例における可変
利得増幅器１で発生していたバースト開始時のＡＧＣ出
力の過渡状態は解消され、バースト信号受信と同時に安
定状態を得ることができる。各バースト区間の受信入力
レベルの差は、無信号区間のレベルに比べ明らかに小さ
いので制御レベルの変更にともなう可変利得増幅器１の
応答時間も小さい。
【００１０】そこで、図３に示すように受信入力レベル
を記憶すると同時に制御レベルを変動させることにより
比較的に短い時間で応答するように構成することも可能
である。
を記憶すると同時に制御レベルを変動させることにより
比較的に短い時間で応答するように構成することも可能
である。
【００１１】さらに、バースト区間が長く、バースト区
間を一定の制御レベルで行うことが妥当でない場合は、
図４に示すように、受信入力レベルが安定して取り込む
ことができる領域では記憶内容を時間的に小さい間隔Δ
ｔで逐次更新し、更新された受信入力レベルを利用して
制御を行い、それ以外の領域では最終的に記憶したレベ
ルを保持することにより、バースト信号の入力レベルに
追従し、かつ安定した制御を行うように構成することが
できる。
間を一定の制御レベルで行うことが妥当でない場合は、
図４に示すように、受信入力レベルが安定して取り込む
ことができる領域では記憶内容を時間的に小さい間隔Δ
ｔで逐次更新し、更新された受信入力レベルを利用して
制御を行い、それ以外の領域では最終的に記憶したレベ
ルを保持することにより、バースト信号の入力レベルに
追従し、かつ安定した制御を行うように構成することが
できる。
【００１２】これまでの説明では説明を簡単にするため
に、制御に使用する受信入力レベルは、直前のバースト
信号または当該信号のみを対象としたが、ＴＤＭＡ（Ti
me Division Multiple Access ）システム等の基地局受
信の場合のように、異なる複数の移動局からのバースト
区間の受信入力レベルを個別にそれぞれ移動局毎に記憶
更新することにより数個前のバースト区間の受信入力レ
ベルの情報に基づく利得制御を安定に行うように構成で
きることも明らかである。
に、制御に使用する受信入力レベルは、直前のバースト
信号または当該信号のみを対象としたが、ＴＤＭＡ（Ti
me Division Multiple Access ）システム等の基地局受
信の場合のように、異なる複数の移動局からのバースト
区間の受信入力レベルを個別にそれぞれ移動局毎に記憶
更新することにより数個前のバースト区間の受信入力レ
ベルの情報に基づく利得制御を安定に行うように構成で
きることも明らかである。
【００１３】
【発明の効果】以上詳細に説明したように、本発明を実
施することにより、バースト信号受信に対して各バース
トの先頭から安定した利得の増幅出力信号が得られるた
め、線形変調方式バースト伝送への適応を可能にするこ
とができ実用上極めて大きな効果がある。
施することにより、バースト信号受信に対して各バース
トの先頭から安定した利得の増幅出力信号が得られるた
め、線形変調方式バースト伝送への適応を可能にするこ
とができ実用上極めて大きな効果がある。
【図１】本発明の実施例を示す構成図である。
【図２】本発明の動作例を示すタイムチャートである。
【図３】本発明の動作例を示すタイムチャートである。
【図４】本発明の動作例を示すタイムチャートである。
【図５】従来のＡＧＣ回路の構成例図である。
【図６】従来のＡＧＣ回路にバースト信号を入力したと
きのタイムチャートである。
きのタイムチャートである。
１ 可変利得制御回路 ２ 入力強度検出回路 ３ 記憶回路 ４ タイミング制御回路 ５ 比較器
Claims (1)
- 【請求項１】 バースト入力信号を利得制御信号によっ
て制御された利得で増幅する可変利得増幅器と、 前記バースト入力信号の受信レベルを検出して出力する
入力強度検出回路と、 該入力強度検出回路の出力レベルを基準値と比較し該基
準値を超えた各バーストに対応する信号を出力する比較
器と、 前記入力強度検出回路の出力を、タイミング制御信号に
従って更新記憶／読み出しを行う記憶回路と、 バースト時間，バースト間隔，入力信号レベルが前記基
準値を超えて前記入力強度検出回路の出力が安定するま
での時間ｔ2 ，及びバースト区間終了後バースト間隔内
の所定の時間ｔ3 を指定する制御データに従って前記記
憶回路に対して、前記時間ｔ2 に前記入力強度検出回路
の出力を記憶させる更新記憶タイミング制御信号を出力
し、前記時間ｔ3 に記憶内容を出力させる読み出しタイ
ミング制御信号を出力する制御回路とを備えたバースト
信号用自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20152094A JPH0851330A (ja) | 1994-08-04 | 1994-08-04 | バースト信号用自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20152094A JPH0851330A (ja) | 1994-08-04 | 1994-08-04 | バースト信号用自動利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0851330A true JPH0851330A (ja) | 1996-02-20 |
Family
ID=16442414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20152094A Pending JPH0851330A (ja) | 1994-08-04 | 1994-08-04 | バースト信号用自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0851330A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6493360B1 (en) | 1997-12-09 | 2002-12-10 | Nec Corporation | Reception synchronization circuit, receiver using the same, and digital communication system |
| US6853837B1 (en) | 1999-10-13 | 2005-02-08 | Nec Corporation | CDMA receiver and DCMA demodulator with AGC circuit |
| WO2008050391A1 (en) * | 2006-10-23 | 2008-05-02 | Panasonic Corporation | Radio signal receiving apparatus |
-
1994
- 1994-08-04 JP JP20152094A patent/JPH0851330A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6493360B1 (en) | 1997-12-09 | 2002-12-10 | Nec Corporation | Reception synchronization circuit, receiver using the same, and digital communication system |
| US6853837B1 (en) | 1999-10-13 | 2005-02-08 | Nec Corporation | CDMA receiver and DCMA demodulator with AGC circuit |
| WO2008050391A1 (en) * | 2006-10-23 | 2008-05-02 | Panasonic Corporation | Radio signal receiving apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5303268A (en) | Automatic power control apparatus | |
| JPH0758564A (ja) | 信号レベル制御手段を有する高周波増幅器およびそれを備えた送信機 | |
| US5095542A (en) | Apparatus for controlling transmission output level for burst signal | |
| US6370358B2 (en) | Mobile station having drift-free pulsed power detection method and apparatus | |
| US5266906A (en) | Linear amplifier performing distortion compensation control | |
| EP0416613A2 (en) | Transmission power control circuit | |
| ES2263089T3 (es) | Receptor tdd con unidad de medida de señal agc activada selectivamente. | |
| JPH088768A (ja) | 送信電力制御回路、基地局、移動機及び移動体通信システム | |
| JPH08265073A (ja) | Ａｇｃ回路 | |
| JPH0394522A (ja) | 出力波形制御回路 | |
| US5507016A (en) | Power control circuit for a digital radio telephone | |
| EP0554097A1 (en) | Control device for power amplifier | |
| JPH0851330A (ja) | バースト信号用自動利得制御回路 | |
| US7315581B2 (en) | Method for power detection of multicarrier signals, radio transmission unit and module for such a unit | |
| EP0567546B1 (en) | Amplitude control of a burst signal in a receiver | |
| JP3197467B2 (ja) | 送信出力制御装置 | |
| JP3976741B2 (ja) | 送信信号生成装置、無線基地局、自動利得制御方法および無線信号送信方法 | |
| JP2004072339A (ja) | Ａｇｃ回路及び自動利得制御方法 | |
| JPH0414335A (ja) | 時分割多重通信用利得制御回路 | |
| KR20060085624A (ko) | 주파수 호핑 애플리케이션 및 방법에서의 증폭기 전력 제어 | |
| JPS6341454B2 (ja) | ||
| JP3107803B2 (ja) | 自動利得制御装置 | |
| JP2680366B2 (ja) | 自動利得制御増幅回路 | |
| KR100387064B1 (ko) | 자동이득조정회로의 비선형성 보상방법 | |
| JPS6119131B2 (ja) |