JPH0851440A - 情報セル流を代替経路に障害なく迂回する方法及び装置 - Google Patents
情報セル流を代替経路に障害なく迂回する方法及び装置Info
- Publication number
- JPH0851440A JPH0851440A JP11344195A JP11344195A JPH0851440A JP H0851440 A JPH0851440 A JP H0851440A JP 11344195 A JP11344195 A JP 11344195A JP 11344195 A JP11344195 A JP 11344195A JP H0851440 A JPH0851440 A JP H0851440A
- Authority
- JP
- Japan
- Prior art keywords
- path
- information cell
- synchronization
- information
- alternative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/02—Topology update or discovery
- H04L45/10—Routing in connection-oriented networks, e.g. X.25 or ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/74—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/22—Alternate routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5625—Operations, administration and maintenance [OAM]
- H04L2012/5627—Fault tolerance and recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
- H04L2012/5674—Synchronisation, timing recovery or alignment
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【構成】 情報セル流を代替経路に障害なく迂回するた
めに、セル指向の通信網内で、経路対の始点に位置して
いる結合スイッチ装置（ＣＣａ）により、ここに供給さ
れる情報セル流が複製される。そのようにして得られた
各情報セル流は、別個に、経路対の、作動経路（ＡＰ）
及びこの作動経路に対応して配属されている代替経路
（ＥＰ）を介して、この経路対の終端に位置している結
合スイッチ装置（ＣＣｂ）に供給される。この結合スイ
ッチ装置内には、分散された一つの同期装置（ＳＹ）乃
至分散された複数同期装置（ＳＹ１，ＳＹ２乃至ＳＹ
３，ＳＹ４）が設けられており、そこでは、先ず、作動
経路で情報セル流を転送しつつ、両情報セル流の同期化
が行なわれる。そのような同期化達成後、それ以降は、
代替経路の情報セル流だけが転送される。
めに、セル指向の通信網内で、経路対の始点に位置して
いる結合スイッチ装置（ＣＣａ）により、ここに供給さ
れる情報セル流が複製される。そのようにして得られた
各情報セル流は、別個に、経路対の、作動経路（ＡＰ）
及びこの作動経路に対応して配属されている代替経路
（ＥＰ）を介して、この経路対の終端に位置している結
合スイッチ装置（ＣＣｂ）に供給される。この結合スイ
ッチ装置内には、分散された一つの同期装置（ＳＹ）乃
至分散された複数同期装置（ＳＹ１，ＳＹ２乃至ＳＹ
３，ＳＹ４）が設けられており、そこでは、先ず、作動
経路で情報セル流を転送しつつ、両情報セル流の同期化
が行なわれる。そのような同期化達成後、それ以降は、
代替経路の情報セル流だけが転送される。
Description
【０００１】
【産業上の利用分野】本発明は、請求項第１，２，１０
及び１１の上位概念の、情報セル流を代替経路（ルー
ト）を介して迂回するための方法及び切替装置に関す
る。
及び１１の上位概念の、情報セル流を代替経路（ルー
ト）を介して迂回するための方法及び切替装置に関す
る。
【０００２】
【従来の技術】その様な方法及びその様な切替装置は、
既に、非公開のドイツ連邦共和国特許出願第Ｐ４３３１
５７７．１号明細書により提案されている。この特許出
願では、その際、作動パスから代替パスへの情報セル流
の迂回のために、２つの異なった方法が記載されてい
る。これらのうちの第１の方法によると、先ず、作動パ
スを介して伝送される情報セルが、パス対の終端に位置
する結合スイッチ装置の、この作動パスに属する入力側
を介して転送され、他方、夫々のパス対の代替パスを介
して当該結合スイッチ装置の、この代替パスに属する入
力側に伝送される情報セルは廃棄される。作動パスの遮
断の場合、パス対の終端に位置する結合スイッチ装置に
遮断信号が供給され、この遮断信号の出現により、当該
結合スイッチ装置の、代替パスに属している入力側及び
作動パスに属している入力側が内部制御信号により制御
されて、次からは、代替パスを介して伝送されてきた方
の情報セルが転送され、それに対して、作動パスを介し
て伝送されてきた方の情報セルは廃棄されるようにされ
る。
既に、非公開のドイツ連邦共和国特許出願第Ｐ４３３１
５７７．１号明細書により提案されている。この特許出
願では、その際、作動パスから代替パスへの情報セル流
の迂回のために、２つの異なった方法が記載されてい
る。これらのうちの第１の方法によると、先ず、作動パ
スを介して伝送される情報セルが、パス対の終端に位置
する結合スイッチ装置の、この作動パスに属する入力側
を介して転送され、他方、夫々のパス対の代替パスを介
して当該結合スイッチ装置の、この代替パスに属する入
力側に伝送される情報セルは廃棄される。作動パスの遮
断の場合、パス対の終端に位置する結合スイッチ装置に
遮断信号が供給され、この遮断信号の出現により、当該
結合スイッチ装置の、代替パスに属している入力側及び
作動パスに属している入力側が内部制御信号により制御
されて、次からは、代替パスを介して伝送されてきた方
の情報セルが転送され、それに対して、作動パスを介し
て伝送されてきた方の情報セルは廃棄されるようにされ
る。
【０００３】第２の方法によると、作動パス及び代替パ
スを介して伝送される情報セルは、パス対の終端に位置
している結合スイッチ装置の、当該パス対に関わる出力
側迄転送される。その際、当該出力側では、連続的に、
作動パス及び代替パスを介して到来した情報セルの個数
が別個に検出される。代替パスを介して到来した方の情
報セルの個数が、作動パスを介して到来した方の情報セ
ルの個数よりも所定値だけ多い場合、代替パスを介して
到来した方の情報セルが転送され、作動パスを介して到
来した方の情報セルは廃棄される。
スを介して伝送される情報セルは、パス対の終端に位置
している結合スイッチ装置の、当該パス対に関わる出力
側迄転送される。その際、当該出力側では、連続的に、
作動パス及び代替パスを介して到来した情報セルの個数
が別個に検出される。代替パスを介して到来した方の情
報セルの個数が、作動パスを介して到来した方の情報セ
ルの個数よりも所定値だけ多い場合、代替パスを介して
到来した方の情報セルが転送され、作動パスを介して到
来した方の情報セルは廃棄される。
【０００４】更に、既に、オオタ、Ｈ．、ウエダ、
Ｈ．”ヒットレス・ライン・プロテクション・スイッチ
ング・メソッド・フォ・ＡＴＭネットワーク”、ＩＥＥ
Ｅインターナショナル・コンファレンス・オン・コミュ
ニケーションズ ＩＣＣ’９３、第２７２頁〜第２７６
頁により、伝送路対の始点に位置する結合スイッチ装置
の出力側、並びに、伝送路対の終端に位置する結合スイ
ッチ装置の入力側に、夫々一つずつ別個の制御装置を設
けることが公知である。その際、当該出力側に位置して
いる制御装置により、伝送すべき情報セル流が複製され
て、伝送路対を介して２つの同一情報セル流が当該伝送
路対の終端に位置している、各伝送路固有の２つのバッ
ファから構成されている制御装置に伝送されるようにさ
れる。この２つのバッファから構成されている制御装置
により、供給された２つの情報セル流が同期化され、こ
の同期化達成後、伝送路対のうち、代替経路として設定
された方の伝送路を介して伝送される情報セル流が転送
される。この作動のために、３つの異なった方法が記載
されている。これらの方法のうちの一つでは、伝送路対
を介して伝送される情報セルがビット形式で比較され
る。別の方法では、同一の制御セル（ＯＡＭセル）が、
両情報セル流内に挿入され、その際、制御セルの出現が
両バッファ内で別個に監視される。先ず、セレクタを介
して転送されている先行情報セル流内に制御セルが出現
した場合、この転送が遮断される。それから、セレクタ
は、制御セルの出現を以って、後行情報セル流の方に切
替制御され、その結果、この時点から、この情報セル流
だけが転送される。最後に、残りの方法では、制御セル
が、周期的に、両情報セル流内に挿入される。その際、
後行情報セル流内に制御セルが出現することにより、セ
レクタの切替接続なしに、こちらの方の情報セルの転送
だけが開始される。しかし、使用される制御セルに関す
る詳細な規定及び当該制御セルの、伝送路固有のバッフ
ァ内での評価については、前述の刊行物には何等開示さ
れていない。
Ｈ．”ヒットレス・ライン・プロテクション・スイッチ
ング・メソッド・フォ・ＡＴＭネットワーク”、ＩＥＥ
Ｅインターナショナル・コンファレンス・オン・コミュ
ニケーションズ ＩＣＣ’９３、第２７２頁〜第２７６
頁により、伝送路対の始点に位置する結合スイッチ装置
の出力側、並びに、伝送路対の終端に位置する結合スイ
ッチ装置の入力側に、夫々一つずつ別個の制御装置を設
けることが公知である。その際、当該出力側に位置して
いる制御装置により、伝送すべき情報セル流が複製され
て、伝送路対を介して２つの同一情報セル流が当該伝送
路対の終端に位置している、各伝送路固有の２つのバッ
ファから構成されている制御装置に伝送されるようにさ
れる。この２つのバッファから構成されている制御装置
により、供給された２つの情報セル流が同期化され、こ
の同期化達成後、伝送路対のうち、代替経路として設定
された方の伝送路を介して伝送される情報セル流が転送
される。この作動のために、３つの異なった方法が記載
されている。これらの方法のうちの一つでは、伝送路対
を介して伝送される情報セルがビット形式で比較され
る。別の方法では、同一の制御セル（ＯＡＭセル）が、
両情報セル流内に挿入され、その際、制御セルの出現が
両バッファ内で別個に監視される。先ず、セレクタを介
して転送されている先行情報セル流内に制御セルが出現
した場合、この転送が遮断される。それから、セレクタ
は、制御セルの出現を以って、後行情報セル流の方に切
替制御され、その結果、この時点から、この情報セル流
だけが転送される。最後に、残りの方法では、制御セル
が、周期的に、両情報セル流内に挿入される。その際、
後行情報セル流内に制御セルが出現することにより、セ
レクタの切替接続なしに、こちらの方の情報セルの転送
だけが開始される。しかし、使用される制御セルに関す
る詳細な規定及び当該制御セルの、伝送路固有のバッフ
ァ内での評価については、前述の刊行物には何等開示さ
れていない。
【０００５】
【発明が解決しようとする課題】本発明の課題は、請求
範囲１，２，１０及び１１の上位概念による方法及び切
替装置において、情報セル流を作動経路から代替経路に
障害なく（エラーフリーに）迂回することができるよう
に構成し得る手法を提示することにある。
範囲１，２，１０及び１１の上位概念による方法及び切
替装置において、情報セル流を作動経路から代替経路に
障害なく（エラーフリーに）迂回することができるよう
に構成し得る手法を提示することにある。
【０００６】
【課題を解決するための手段】この課題は、特許請求の
範囲請求項１及び２の上位概念による方法において、こ
れらの特許請求の範囲各請求項に示した方法の各特徴要
件により解決される。
範囲請求項１及び２の上位概念による方法において、こ
れらの特許請求の範囲各請求項に示した方法の各特徴要
件により解決される。
【０００７】前述の課題は、特許請求の範囲請求項１０
及び１１の上位概念による切替装置において、これらの
特許請求の範囲請求項に示した切替技術上の各特徴要件
により解決される。
及び１１の上位概念による切替装置において、これらの
特許請求の範囲請求項に示した切替技術上の各特徴要件
により解決される。
【０００８】
【作用】例えば、設定された制御セル内で連続的に変化
する順序番号の伝送により、及び、この順序番号の評価
により、障害なく迂回することができるようになる。本
発明による方法の有利な実施例は、特許請求の範囲請求
項３〜９により達成される。本発明による切替装置の有
利な実施例は、特許請求の範囲請求項１２〜１６により
達成される。
する順序番号の伝送により、及び、この順序番号の評価
により、障害なく迂回することができるようになる。本
発明による方法の有利な実施例は、特許請求の範囲請求
項３〜９により達成される。本発明による切替装置の有
利な実施例は、特許請求の範囲請求項１２〜１６により
達成される。
【０００９】
【実施例】次に、本発明を図示の実施例を用いて詳細に
説明する。
説明する。
【００１０】図１には、セル指向の通信網（ネットワー
ク）の実例として用いる非同期転送モード（Ａsynchron
ous Ｔransfer Ｍode ）で作動するＡＴＭ通信網のＡＴ
ＭＮ(多数の結合スイッチ装置から構成することができ
る）が部分的に示されている。このＡＴＭ通信網内で
は、同じ方向に延在していて、公知のように設定された
バーチャルサーキット（仮想回線）において、例えば、
所謂バーチャルパスを介して伝送され、即ち、このバー
チャルパスを通って、その都度多数のバーチャルサーキ
ットが伝送される。その際、結合スイッチ装置は、所謂
「クロスコネクト」として構成することができ、このク
ロスコネクトを介して、バーチャルパスは、固定的に設
定されて、比較的長時間に亘って維持し続けられる。但
し、この結合スイッチ装置は、交換機から構成すること
もでき、この交換機を介して、バーチャルパスが相応の
サーキット構成の過程で選択的に設定され得る。そのよ
うなバーチャルパスは、例えば、６５５３６本ものバー
チャルサーキットを含み、かつ、更に、例えば、２．４
ギガバイト／秒もの高い合計ビットレートを有すること
ができるので、そのようなバーチャルパスは、必要な場
合、出来る限り速く代替経路に障害なく（エラーフリー
に）切替えられなければならず、即ち、セル損失（欠
損）なしに、セルの重複なしに、個別セル内での情報の
品質劣化なしに、かつ、セルの順序を維持して切替えら
れなければならない。そのために、ＡＴＭ通信網内で各
パス（以下では、作動パスと呼ぶ）に対して、代替パス
が決められている。夫々の作動パス及びそれらに属する
代替パスは、以下、パス対と呼び、別個の経路を経て形
成されている。ここで、予め、次のことを指摘してお
く。即ち、以下、本発明について、ＡＴＭ通信網内に設
定された複数バーチャルパスを用いて説明するが、しか
し、本発明は、夫々一つの作動経路及び一つの代替経路
から構成された経路対を介して形成することができる個
別複数バーチャルサーキット乃至パス群に用いることも
できる。
ク）の実例として用いる非同期転送モード（Ａsynchron
ous Ｔransfer Ｍode ）で作動するＡＴＭ通信網のＡＴ
ＭＮ(多数の結合スイッチ装置から構成することができ
る）が部分的に示されている。このＡＴＭ通信網内で
は、同じ方向に延在していて、公知のように設定された
バーチャルサーキット（仮想回線）において、例えば、
所謂バーチャルパスを介して伝送され、即ち、このバー
チャルパスを通って、その都度多数のバーチャルサーキ
ットが伝送される。その際、結合スイッチ装置は、所謂
「クロスコネクト」として構成することができ、このク
ロスコネクトを介して、バーチャルパスは、固定的に設
定されて、比較的長時間に亘って維持し続けられる。但
し、この結合スイッチ装置は、交換機から構成すること
もでき、この交換機を介して、バーチャルパスが相応の
サーキット構成の過程で選択的に設定され得る。そのよ
うなバーチャルパスは、例えば、６５５３６本ものバー
チャルサーキットを含み、かつ、更に、例えば、２．４
ギガバイト／秒もの高い合計ビットレートを有すること
ができるので、そのようなバーチャルパスは、必要な場
合、出来る限り速く代替経路に障害なく（エラーフリー
に）切替えられなければならず、即ち、セル損失（欠
損）なしに、セルの重複なしに、個別セル内での情報の
品質劣化なしに、かつ、セルの順序を維持して切替えら
れなければならない。そのために、ＡＴＭ通信網内で各
パス（以下では、作動パスと呼ぶ）に対して、代替パス
が決められている。夫々の作動パス及びそれらに属する
代替パスは、以下、パス対と呼び、別個の経路を経て形
成されている。ここで、予め、次のことを指摘してお
く。即ち、以下、本発明について、ＡＴＭ通信網内に設
定された複数バーチャルパスを用いて説明するが、しか
し、本発明は、夫々一つの作動経路及び一つの代替経路
から構成された経路対を介して形成することができる個
別複数バーチャルサーキット乃至パス群に用いることも
できる。
【００１１】図１には、ＡＴＭ通信網ＡＴＭＮ内に形成
された多数のバーチャルパス対の代わりに、２つの結合
スイッチ装置間に設定し得るバーチャルパス対が略示さ
れている。その際、これらの結合スイッチ装置は、ＣＣ
ａ及びＣＣｂで示されている。結合スイッチ装置ＣＣａ
は、バーチャルパス対の始点を示し、搬送パスＶＰＣ内
に現れる各情報セルが供給されるインタフェース装置Ｒ
１にて受信する。ＡＰで示した作動パスは、結合スイッ
チ装置ＣＣａから出発して、この結合スイッチ装置ＣＣ
ａと接続されたインタフェース装置Ｔ２並びにＣＣで示
された２つの中間結合スイッチ装置を介して、Ｒ３で示
された、結合スイッチ装置ＣＣｂのインタフェース装置
に続いている。それに対して、所属の代替パスＥＰは、
結合スイッチ装置ＣＣａに所属のインタフェース装置Ｔ
１及び中間結合スイッチ装置ＣＣを介して、結合装置Ｃ
Ｃｂのインタフェース装置Ｒ２に続いている。その際、
通常の場合、情報セルは、作動パスＡＰを介してのみ、
結合スイッチ装置ＣＣｂの出力側を示すインタフェース
装置Ｔ３へと転送される。結合スイッチ装置ＣＣａに配
属された制御装置ＳＴａ及び結合スイッチ装置ＣＣｂに
配属された制御装置ＳＴｂと接続されている網制御装置
ＮＳＴの制御下でのみ、以下更に詳述するように、作動
パスＡＰから、所属の代替パスＥＰに切替られ、即ち、
この切替後、この代替パスを介して到来した情報セル
は、インタフェース装置Ｔ３へと転送される。
された多数のバーチャルパス対の代わりに、２つの結合
スイッチ装置間に設定し得るバーチャルパス対が略示さ
れている。その際、これらの結合スイッチ装置は、ＣＣ
ａ及びＣＣｂで示されている。結合スイッチ装置ＣＣａ
は、バーチャルパス対の始点を示し、搬送パスＶＰＣ内
に現れる各情報セルが供給されるインタフェース装置Ｒ
１にて受信する。ＡＰで示した作動パスは、結合スイッ
チ装置ＣＣａから出発して、この結合スイッチ装置ＣＣ
ａと接続されたインタフェース装置Ｔ２並びにＣＣで示
された２つの中間結合スイッチ装置を介して、Ｒ３で示
された、結合スイッチ装置ＣＣｂのインタフェース装置
に続いている。それに対して、所属の代替パスＥＰは、
結合スイッチ装置ＣＣａに所属のインタフェース装置Ｔ
１及び中間結合スイッチ装置ＣＣを介して、結合装置Ｃ
Ｃｂのインタフェース装置Ｒ２に続いている。その際、
通常の場合、情報セルは、作動パスＡＰを介してのみ、
結合スイッチ装置ＣＣｂの出力側を示すインタフェース
装置Ｔ３へと転送される。結合スイッチ装置ＣＣａに配
属された制御装置ＳＴａ及び結合スイッチ装置ＣＣｂに
配属された制御装置ＳＴｂと接続されている網制御装置
ＮＳＴの制御下でのみ、以下更に詳述するように、作動
パスＡＰから、所属の代替パスＥＰに切替られ、即ち、
この切替後、この代替パスを介して到来した情報セル
は、インタフェース装置Ｔ３へと転送される。
【００１２】更に、代替パスＥＰは、ＡＴＭ通信網の構
成に応じて決定することができるか、又は、前述の制御
で最初に、網の負担能力（スループット）及び所要伝送
容量に応じて決定することができ、又は、予め、経路に
関して決定しておくことができ、その際、この最後の場
合には、代替パスのために、制御の最初に、作動パスの
伝送容量に相応する伝送容量が要求される。その際、要
求された伝送容量は、相応の事態が生じる迄は、低い優
先順位の情報通信のために使用することが出来る。
成に応じて決定することができるか、又は、前述の制御
で最初に、網の負担能力（スループット）及び所要伝送
容量に応じて決定することができ、又は、予め、経路に
関して決定しておくことができ、その際、この最後の場
合には、代替パスのために、制御の最初に、作動パスの
伝送容量に相応する伝送容量が要求される。その際、要
求された伝送容量は、相応の事態が生じる迄は、低い優
先順位の情報通信のために使用することが出来る。
【００１３】図２〜７を用いて、次に、作動パスＡＰか
ら代替パスＥＰへの切替のための方法の３つの実施例に
ついて、詳細に説明する。
ら代替パスＥＰへの切替のための方法の３つの実施例に
ついて、詳細に説明する。
【００１４】第１の、図２に示した実施例の場合、作動
パスＡＰから代替パスＥＰへの切替は、インタフェース
装置Ｔ３内に設けられている、作動パスに少なくとも一
時的に配属される同期装置（その可能な構成は、図３に
詳細に示されている）を用いて行なわれる。その際、前
提としていることは、先ず、供給パスＶＰＣを介して到
来した情報セルは、専ら、結合スイッチ装置ＣＣａのイ
ンタフェース装置Ｒ１から、作動パスＡＰを介して結合
スイッチ装置ＣＣｂのインタフェース装置Ｔ３に伝送さ
れるということである。そのため、各情報セルは、結合
スイッチ装置ＣＣａ及びＣＣｂ内で、例えば、いわゆる
「セルフルーティング」方式により転送することがで
き、その際、各情報セルには、夫々の結合スイッチ装置
内に到来した際に、この各情報セル内に夫々設けられて
いる外部セルヘッド（「ヘッダ」）に応じて、内部「セ
ルフルーティング」セルヘッドが最初に設定される。こ
の内部セルヘッドは、バーチャルパスの整定の過程で、
例えば、夫々の結合スイッチ装置に配属されている制御
装置ＳＴａ乃至ＳＴｂにより設定されていて、夫々の結
合スイッチ装置内に、バーチャルパスに属している情報
セルの転送のための全経路( ルート) 情報を有してい
る。結合スイッチ装置ＣＣａの場合、この情報は、イン
タフェース装置Ｒ１とインタフェース装置Ｔ２との間の
情報セルの伝送用である。それに対して、バーチャルパ
ス用の結合スイッチ装置ＣＣｂ内に設定された内部セル
ヘッドは、インタフェース装置Ｒ３からインタフェース
装置Ｔ３への情報セルの伝送用の情報を有している。そ
の際、夫々の内部セルヘッドは、インタフェース装置Ｒ
１乃至Ｒ３内及びバーチャルパス内に含まれている、通
信網ＡＴＭＮの、その他の結合スイッチ装置の相応の各
インタフェース装置内に記憶される。
パスＡＰから代替パスＥＰへの切替は、インタフェース
装置Ｔ３内に設けられている、作動パスに少なくとも一
時的に配属される同期装置（その可能な構成は、図３に
詳細に示されている）を用いて行なわれる。その際、前
提としていることは、先ず、供給パスＶＰＣを介して到
来した情報セルは、専ら、結合スイッチ装置ＣＣａのイ
ンタフェース装置Ｒ１から、作動パスＡＰを介して結合
スイッチ装置ＣＣｂのインタフェース装置Ｔ３に伝送さ
れるということである。そのため、各情報セルは、結合
スイッチ装置ＣＣａ及びＣＣｂ内で、例えば、いわゆる
「セルフルーティング」方式により転送することがで
き、その際、各情報セルには、夫々の結合スイッチ装置
内に到来した際に、この各情報セル内に夫々設けられて
いる外部セルヘッド（「ヘッダ」）に応じて、内部「セ
ルフルーティング」セルヘッドが最初に設定される。こ
の内部セルヘッドは、バーチャルパスの整定の過程で、
例えば、夫々の結合スイッチ装置に配属されている制御
装置ＳＴａ乃至ＳＴｂにより設定されていて、夫々の結
合スイッチ装置内に、バーチャルパスに属している情報
セルの転送のための全経路( ルート) 情報を有してい
る。結合スイッチ装置ＣＣａの場合、この情報は、イン
タフェース装置Ｒ１とインタフェース装置Ｔ２との間の
情報セルの伝送用である。それに対して、バーチャルパ
ス用の結合スイッチ装置ＣＣｂ内に設定された内部セル
ヘッドは、インタフェース装置Ｒ３からインタフェース
装置Ｔ３への情報セルの伝送用の情報を有している。そ
の際、夫々の内部セルヘッドは、インタフェース装置Ｒ
１乃至Ｒ３内及びバーチャルパス内に含まれている、通
信網ＡＴＭＮの、その他の結合スイッチ装置の相応の各
インタフェース装置内に記憶される。
【００１５】更に、「セルフルーティング」方式の代わ
りに、択一的に、夫々の結合スイッチ装置内で情報セル
を転送するための所謂変換データ方式（Umwerteprinzi
p)を利用することもでき、それによると、夫々の情報セ
ルに属する外部セルヘッドだけが変更される。
りに、択一的に、夫々の結合スイッチ装置内で情報セル
を転送するための所謂変換データ方式（Umwerteprinzi
p)を利用することもでき、それによると、夫々の情報セ
ルに属する外部セルヘッドだけが変更される。
【００１６】例えば、中央網制御装置ＮＳＴにより、例
えば、少なくとも一つの制御セル(「運用、管理及び保
守」セル；以下では、ＯＡＭセルと呼ぶ）の形式で、結
合スイッチ装置ＣＣａ及びＣＣｂの制御装置に供給され
る切替信号により、バーチャルパスＡＰの、代替パスＥ
Ｐへの切替が開始される。その際、そのような切替信号
を受信する制御装置の場合、例えば、結合スイッチ装置
ＣＣｂに配属された制御装置ＳＴｂが用いられる。この
制御装置は、それに基づいて、インタフェース装置Ｒ２
内で内部セルヘッドを設定し、この内部セルヘッドは、
当該代替パスＥＰに属する情報セルを、このインタフェ
ース装置Ｒ２からインタフェース装置Ｔ３に供給するた
めの経路情報を有している。付加的に、この要求信号に
基づいて、インタフェース装置Ｔ３内に設けられてい
て、以下詳述する同期装置が作動される。続いて、この
インタフェース装置Ｔ３または所属の制御装置ＳＴｂに
より、一つの制御信号が、同期装置の作動を指示する少
なくとも一つのＯＡＭセルの形式で、結合スイッチ装置
ＣＣａの制御装置ＳＴａに伝送される。そのために、例
えば、両結合スイッチ装置ＣＣｂ及びＣＣａ間に設定さ
れたバーチャル制御チャネルを利用することができ、こ
のバーチャル制御チャネルは、例えば、作動パスＡＰ内
に属しているが、逆方向に延在しているパス内に設定さ
れている。そのようなＯＡＭセルの出現の場合、制御装
置ＳＴａにより、それ迄バーチャルパスＡＰ用のインタ
フェース装置Ｒ１内に記憶されていた内部セルヘッドが
次のように変更される。即ち、バーチャルパスの後続の
情報セルが複製され、かつ、それにより得られた相互に
対応して配属された各情報セルが、別個に、作動パスＡ
Ｐ及び所属の代替パスＥＰを介して伝送されるように変
更される。従って、インタフェース装置Ｔ３には、作動
経路ＡＰ並びに代替経路ＥＰをも介して、夫々一つの情
報セル流が供給される。しかし、その際、先ず、既述の
同期装置によりこれから開始される同期化期間内では、
作動パスＡＰを介して供給された情報セル流だけが転送
される。但し、同期化期間（以下詳細に述べる）中、作
動パスＡＰ及び代替パスＥＰを介して到来した情報セル
流が同期化され、その際、この両パスで現れる種々の遅
延時間が補償される。その際、作動パスで、代替パスで
の遅延時間よりも小さな遅延時間が現れた場合、作動パ
スを介して伝送される情報セルは、代替パスでの情報セ
ルとの同期を達成するために遅延される。それに対し
て、代替パスでの情報セルが、作動パスでの所属の情報
セルよりも小さな遅延を被っている場合、この代替パス
を介して伝送される情報セルは相応に遅延される。
えば、少なくとも一つの制御セル(「運用、管理及び保
守」セル；以下では、ＯＡＭセルと呼ぶ）の形式で、結
合スイッチ装置ＣＣａ及びＣＣｂの制御装置に供給され
る切替信号により、バーチャルパスＡＰの、代替パスＥ
Ｐへの切替が開始される。その際、そのような切替信号
を受信する制御装置の場合、例えば、結合スイッチ装置
ＣＣｂに配属された制御装置ＳＴｂが用いられる。この
制御装置は、それに基づいて、インタフェース装置Ｒ２
内で内部セルヘッドを設定し、この内部セルヘッドは、
当該代替パスＥＰに属する情報セルを、このインタフェ
ース装置Ｒ２からインタフェース装置Ｔ３に供給するた
めの経路情報を有している。付加的に、この要求信号に
基づいて、インタフェース装置Ｔ３内に設けられてい
て、以下詳述する同期装置が作動される。続いて、この
インタフェース装置Ｔ３または所属の制御装置ＳＴｂに
より、一つの制御信号が、同期装置の作動を指示する少
なくとも一つのＯＡＭセルの形式で、結合スイッチ装置
ＣＣａの制御装置ＳＴａに伝送される。そのために、例
えば、両結合スイッチ装置ＣＣｂ及びＣＣａ間に設定さ
れたバーチャル制御チャネルを利用することができ、こ
のバーチャル制御チャネルは、例えば、作動パスＡＰ内
に属しているが、逆方向に延在しているパス内に設定さ
れている。そのようなＯＡＭセルの出現の場合、制御装
置ＳＴａにより、それ迄バーチャルパスＡＰ用のインタ
フェース装置Ｒ１内に記憶されていた内部セルヘッドが
次のように変更される。即ち、バーチャルパスの後続の
情報セルが複製され、かつ、それにより得られた相互に
対応して配属された各情報セルが、別個に、作動パスＡ
Ｐ及び所属の代替パスＥＰを介して伝送されるように変
更される。従って、インタフェース装置Ｔ３には、作動
経路ＡＰ並びに代替経路ＥＰをも介して、夫々一つの情
報セル流が供給される。しかし、その際、先ず、既述の
同期装置によりこれから開始される同期化期間内では、
作動パスＡＰを介して供給された情報セル流だけが転送
される。但し、同期化期間（以下詳細に述べる）中、作
動パスＡＰ及び代替パスＥＰを介して到来した情報セル
流が同期化され、その際、この両パスで現れる種々の遅
延時間が補償される。その際、作動パスで、代替パスで
の遅延時間よりも小さな遅延時間が現れた場合、作動パ
スを介して伝送される情報セルは、代替パスでの情報セ
ルとの同期を達成するために遅延される。それに対し
て、代替パスでの情報セルが、作動パスでの所属の情報
セルよりも小さな遅延を被っている場合、この代替パス
を介して伝送される情報セルは相応に遅延される。
【００１７】それから、そのようにして同期が達成され
ると代替パスに切替られ、即ち、この時点からは、代替
パスを介して到来した情報セルだけがインタフェース装
置Ｔ３を介して転送される。そのようにして切替が完了
したことは、例えば、結合スイッチ装置ＣＣｂに属して
いる制御装置に、相応のＯＡＭセルによって指示され
る。更に、結合スイッチ装置ＣＣａの制御装置ＳＴａに
は、前述の制御チャネルを介して、制御信号が、例え
ば、この切替を代替パスに指示する少なくとも一つのＯ
ＡＭセルの形式で供給され、それに続いて、制御装置Ｓ
Ｔａの制御下で、インタフェース装置Ｒ１内にそれ迄記
憶されていた内部セルヘッドは、後続の情報セルが単に
代替パスＥＰを介してだけ転送されるように変更され
る。
ると代替パスに切替られ、即ち、この時点からは、代替
パスを介して到来した情報セルだけがインタフェース装
置Ｔ３を介して転送される。そのようにして切替が完了
したことは、例えば、結合スイッチ装置ＣＣｂに属して
いる制御装置に、相応のＯＡＭセルによって指示され
る。更に、結合スイッチ装置ＣＣａの制御装置ＳＴａに
は、前述の制御チャネルを介して、制御信号が、例え
ば、この切替を代替パスに指示する少なくとも一つのＯ
ＡＭセルの形式で供給され、それに続いて、制御装置Ｓ
Ｔａの制御下で、インタフェース装置Ｒ１内にそれ迄記
憶されていた内部セルヘッドは、後続の情報セルが単に
代替パスＥＰを介してだけ転送されるように変更され
る。
【００１８】前述のことが前提とすることは、制御装置
ＳＴｂの前述の切替信号（単数又は複数のＯＡＭセル）
は、網制御装置ＮＳＴから供給されるということであ
る。それに対して、択一的に、この単数又は複数のＯＡ
Ｍセルは、結合スイッチ装置ＣＣａの制御装置ＳＴａに
も供給することができる。この場合、先ず、制御装置Ｓ
Ｔａから、例えば、作動パスＡＰを介して、設定された
ＯＡＭセルが制御装置ＳＴｂに伝送され、それにより、
制御装置ＳＴｂ及び続いて制御装置ＳＴａ内で、前述の
制御過程が経過する。即ち、各情報セルの時間毎の伝送
は、結合スイッチ装置ＣＣａから、作動パスＡＰ並びに
代替パスＥＰも介して行なわれ、それに続く情報セルの
排他的な伝送は代替パスを介して行なわれ、その際、そ
のような伝送は、結合スイッチ装置ＣＣｂにより、切替
制御信号の存在を指示するＯＡＭセルが送出されてから
初めて行なわれる。
ＳＴｂの前述の切替信号（単数又は複数のＯＡＭセル）
は、網制御装置ＮＳＴから供給されるということであ
る。それに対して、択一的に、この単数又は複数のＯＡ
Ｍセルは、結合スイッチ装置ＣＣａの制御装置ＳＴａに
も供給することができる。この場合、先ず、制御装置Ｓ
Ｔａから、例えば、作動パスＡＰを介して、設定された
ＯＡＭセルが制御装置ＳＴｂに伝送され、それにより、
制御装置ＳＴｂ及び続いて制御装置ＳＴａ内で、前述の
制御過程が経過する。即ち、各情報セルの時間毎の伝送
は、結合スイッチ装置ＣＣａから、作動パスＡＰ並びに
代替パスＥＰも介して行なわれ、それに続く情報セルの
排他的な伝送は代替パスを介して行なわれ、その際、そ
のような伝送は、結合スイッチ装置ＣＣｂにより、切替
制御信号の存在を指示するＯＡＭセルが送出されてから
初めて行なわれる。
【００１９】図３を用いて、前述の同期方法並びに前述
の、インタフェース装置Ｔ３内に設けられている同期化
装置の可能な構成について、詳細に説明する。その際、
この同期化装置に対しては、単に、本発明の理解のため
に重要な回路部分だけしか示していない。それによる
と、ＳＹで示した同期化装置は、入力側に、データ分割
部ＤＷを有しており、このデータ分割部には、結合スイ
ッチ装置ＣＣｂから、先ず、作動パスＡＰを介して到来
した情報セル流、及びそれに続いて、マルチプレックス
作動での同期化期間中、付加的に代替パスＥＰを介して
到来する情報セル流が供給される。その際、夫々の情報
セル流内には、例えば、結合スイッチ装置ＣＣａによ
り、設定された各時間間隔内で、その都度特別に示され
たＯＡＭセルが挿入される。これらの各ＯＡＭセルは、
夫々一つずつＯＡＭセル毎に順次連続する順序番号を有
している。この実施例の場合、夫々２５６個の情報セル
に応じて夫々一つのＯＡＭセルが、夫々の情報セル流を
遅延しつつ挿入されて、夫々の順序番号は８ビットによ
りコーディングされている。それに対して択一的に、夫
々の情報セル流に含まれていて各情報セルの設定された
個数に続く空きセルの替わりに、そのような一つのＯＡ
Ｍセルにより換えることもできる。その際、そのような
空きセルが、設定された時間、例えば、１２８セルによ
って設定された時間内に出現しない場合、ＯＡＭセルが
目的通り情報セル流内に、１セルの情報セル流だけ遅延
して挿入される。但し、この方式では、ＯＡＭセルの挿
入のために、設定された時間間隔が平均して維持され
る。
の、インタフェース装置Ｔ３内に設けられている同期化
装置の可能な構成について、詳細に説明する。その際、
この同期化装置に対しては、単に、本発明の理解のため
に重要な回路部分だけしか示していない。それによる
と、ＳＹで示した同期化装置は、入力側に、データ分割
部ＤＷを有しており、このデータ分割部には、結合スイ
ッチ装置ＣＣｂから、先ず、作動パスＡＰを介して到来
した情報セル流、及びそれに続いて、マルチプレックス
作動での同期化期間中、付加的に代替パスＥＰを介して
到来する情報セル流が供給される。その際、夫々の情報
セル流内には、例えば、結合スイッチ装置ＣＣａによ
り、設定された各時間間隔内で、その都度特別に示され
たＯＡＭセルが挿入される。これらの各ＯＡＭセルは、
夫々一つずつＯＡＭセル毎に順次連続する順序番号を有
している。この実施例の場合、夫々２５６個の情報セル
に応じて夫々一つのＯＡＭセルが、夫々の情報セル流を
遅延しつつ挿入されて、夫々の順序番号は８ビットによ
りコーディングされている。それに対して択一的に、夫
々の情報セル流に含まれていて各情報セルの設定された
個数に続く空きセルの替わりに、そのような一つのＯＡ
Ｍセルにより換えることもできる。その際、そのような
空きセルが、設定された時間、例えば、１２８セルによ
って設定された時間内に出現しない場合、ＯＡＭセルが
目的通り情報セル流内に、１セルの情報セル流だけ遅延
して挿入される。但し、この方式では、ＯＡＭセルの挿
入のために、設定された時間間隔が平均して維持され
る。
【００２０】作動パスＡＰの情報セルは、データ分割部
ＤＷからバッファメモリＰ１に送られ、代替パスＥＰの
情報セルは、バッファメモリＰ２に供給される。このバ
ッファメモリの夫々は、別個の評価装置Ａ１乃至Ａ２に
後続して接続されており、その際、これらの各評価装置
は、制御装置Ｃと一緒に接続されている。これは、同期
化装置Ｓの出力側を示す切替装置Ｓの制御入力側と接続
されていて、切替装置Ｓの入力側は、付加的に各評価装
置Ａ１及びＡ２の各出力側と接続されている。その際、
この切替装置は、制御装置Ｃにより制御され、その際、
先ず、バッファメモリＰ１及びＰ２に送られた情報セル
により、作動パスＡＰを介して到来した情報セルだけが
転送されるように制御される。しかし、その際、前述の
切替制御信号の発生により、ＯＡＭセルの発生が、その
都度、評価装置Ａ１乃至Ａ２により定常的に監視され
て、夫々ＯＡＭセルが制御装置Ｃに供給される。ここ
で、各ＯＡＭセル内に夫々挿入された順序番号を用い
て、先ず、両情報セル流のうちどれが先行なのか検知さ
れる。それから、先行情報セル流の後続の各情報セル
が、制御装置Ｃの制御下で夫々のバッファメモリ（Ｐ１
乃至Ｐ２）内に転送の前に一時記憶され、その際、後行
情報セル流内に、先行情報セル流に対してちょうど検知
された順序番号に相応している順序番号が現れるまで一
時記憶される。それから、これらの各順序番号が同等の
場合、即ち、両情報セル流の同期が達成されてから、切
替装置Ｓは、制御装置Ｃによって制御されて、代替経路
を介して到来した情報セルだけが転送されるようにされ
る。
ＤＷからバッファメモリＰ１に送られ、代替パスＥＰの
情報セルは、バッファメモリＰ２に供給される。このバ
ッファメモリの夫々は、別個の評価装置Ａ１乃至Ａ２に
後続して接続されており、その際、これらの各評価装置
は、制御装置Ｃと一緒に接続されている。これは、同期
化装置Ｓの出力側を示す切替装置Ｓの制御入力側と接続
されていて、切替装置Ｓの入力側は、付加的に各評価装
置Ａ１及びＡ２の各出力側と接続されている。その際、
この切替装置は、制御装置Ｃにより制御され、その際、
先ず、バッファメモリＰ１及びＰ２に送られた情報セル
により、作動パスＡＰを介して到来した情報セルだけが
転送されるように制御される。しかし、その際、前述の
切替制御信号の発生により、ＯＡＭセルの発生が、その
都度、評価装置Ａ１乃至Ａ２により定常的に監視され
て、夫々ＯＡＭセルが制御装置Ｃに供給される。ここ
で、各ＯＡＭセル内に夫々挿入された順序番号を用い
て、先ず、両情報セル流のうちどれが先行なのか検知さ
れる。それから、先行情報セル流の後続の各情報セル
が、制御装置Ｃの制御下で夫々のバッファメモリ（Ｐ１
乃至Ｐ２）内に転送の前に一時記憶され、その際、後行
情報セル流内に、先行情報セル流に対してちょうど検知
された順序番号に相応している順序番号が現れるまで一
時記憶される。それから、これらの各順序番号が同等の
場合、即ち、両情報セル流の同期が達成されてから、切
替装置Ｓは、制御装置Ｃによって制御されて、代替経路
を介して到来した情報セルだけが転送されるようにされ
る。
【００２１】その際、この実施例では、作動パスを介し
て伝送される情報セル流の方が先行である場合に、前述
のような瞬時的な遅延の代わりに、段階的に遅延を実行
することもでき、その際、この情報セル流は、制御装置
Ｃの制御下で、バッファメモリＰ１の作動により段階的
に遅延され、その際、制御装置Ｃ内に同時に２つの同一
順序番号が存在するようになるまで遅延される。相応の
やり方で、先ず代替パスに対して実施すべき遅延を、切
替接続を行なった後段階的に再び小さくすることができ
る。その際、遅延をこのように段階的に変化させること
により、遅延時間変動を許容可能な限界値内に保持する
ことができるという利点が得られる。このことは、特
に、遅延時間変動を確実に最小にする必要がある、切替
接続すべきバーチャルパスの内部でオーディオ、ビデ
オ、又は、マルチメディア接続が行われる場合、有意義
である。更に、そのように段階的に変化させることによ
り、情報セルの転送により生じるバースト量を制限する
ことができる。
て伝送される情報セル流の方が先行である場合に、前述
のような瞬時的な遅延の代わりに、段階的に遅延を実行
することもでき、その際、この情報セル流は、制御装置
Ｃの制御下で、バッファメモリＰ１の作動により段階的
に遅延され、その際、制御装置Ｃ内に同時に２つの同一
順序番号が存在するようになるまで遅延される。相応の
やり方で、先ず代替パスに対して実施すべき遅延を、切
替接続を行なった後段階的に再び小さくすることができ
る。その際、遅延をこのように段階的に変化させること
により、遅延時間変動を許容可能な限界値内に保持する
ことができるという利点が得られる。このことは、特
に、遅延時間変動を確実に最小にする必要がある、切替
接続すべきバーチャルパスの内部でオーディオ、ビデ
オ、又は、マルチメディア接続が行われる場合、有意義
である。更に、そのように段階的に変化させることによ
り、情報セルの転送により生じるバースト量を制限する
ことができる。
【００２２】前述の説明では、唯一の作動パスを、図３
に示した同期化装置ＳＹを用いて、対応して設けられた
代替パスに切替ることができる場合の実施例としてだけ
説明してきた。そのような同期化装置は、多数のバーチ
ャルパスが順次連続してこれらのバーチャルパスに夫々
対応して配属された代替パスに切替えられる場合、多数
のバーチャルパスのマルチプレックス作動の際にも対応
して設けることができる。各バーチャルパスを同時に切
替える必要がある場合、同時に切替えるべき多数のバー
チャルパスに相応する個数の同期化装置を設けることが
できる。
に示した同期化装置ＳＹを用いて、対応して設けられた
代替パスに切替ることができる場合の実施例としてだけ
説明してきた。そのような同期化装置は、多数のバーチ
ャルパスが順次連続してこれらのバーチャルパスに夫々
対応して配属された代替パスに切替えられる場合、多数
のバーチャルパスのマルチプレックス作動の際にも対応
して設けることができる。各バーチャルパスを同時に切
替える必要がある場合、同時に切替えるべき多数のバー
チャルパスに相応する個数の同期化装置を設けることが
できる。
【００２３】図４及び５では、作動パスＡＰから代替パ
スＥＰへの、情報セル流の迂回用の別の実施例が示され
ている。この実施例では、網制御装置ＮＳＴ（図１）か
ら送出された切替制御信号により、前述の制御過程に相
応する制御過程が結合スイッチ装置ＣＣａ及びＣＣｂ内
で行われる。しかし、前述の制御過程との相違点は、こ
の第２の実施例では、作動パスＡＰ及び代替パスＥＰを
介して伝送された両情報セル流の同期化が、結合スイッ
チ装置ＣＣｂに対応して設けられたインタフェース装置
Ｒ２及びＲ３内で行われるという点にある。図４に示し
たように、結合スイッチ装置ＣＣｂに配属された制御装
置ＳＴｂの制御下で、前述の切替制御信号の出現によ
り、この結合スイッチ装置を介しての通信経路が、各イ
ンタフェース装置Ｒ２及びＲ３内に含まれている２つの
同期化装置（作動パス及び代替パスに少なくとも一時的
に配属されている）間に設定される。図５では、これら
の各同期化装置は部分的に示されており、その際、イン
タフェース装置Ｒ２に所属の同期化装置はＳＹ２で示さ
れ、それに対して、インタフェース装置Ｒ３に所属の同
期化装置はＳＹ２で示されている。
スＥＰへの、情報セル流の迂回用の別の実施例が示され
ている。この実施例では、網制御装置ＮＳＴ（図１）か
ら送出された切替制御信号により、前述の制御過程に相
応する制御過程が結合スイッチ装置ＣＣａ及びＣＣｂ内
で行われる。しかし、前述の制御過程との相違点は、こ
の第２の実施例では、作動パスＡＰ及び代替パスＥＰを
介して伝送された両情報セル流の同期化が、結合スイッ
チ装置ＣＣｂに対応して設けられたインタフェース装置
Ｒ２及びＲ３内で行われるという点にある。図４に示し
たように、結合スイッチ装置ＣＣｂに配属された制御装
置ＳＴｂの制御下で、前述の切替制御信号の出現によ
り、この結合スイッチ装置を介しての通信経路が、各イ
ンタフェース装置Ｒ２及びＲ３内に含まれている２つの
同期化装置（作動パス及び代替パスに少なくとも一時的
に配属されている）間に設定される。図５では、これら
の各同期化装置は部分的に示されており、その際、イン
タフェース装置Ｒ２に所属の同期化装置はＳＹ２で示さ
れ、それに対して、インタフェース装置Ｒ３に所属の同
期化装置はＳＹ２で示されている。
【００２４】インタフェース装置Ｒ３に供給される、作
動パスＡＰの情報セル流は、この図５では、データ分割
部ＤＷ２からバッファメモリＰ４（評価装置Ａ４が後ろ
に接続されている）に送られる。この評価装置Ａ４は、
一方では、マスタ機能（更に説明する）を担当する制御
装置ＭＣと接続されており、他方では、結合スイッチ装
置ＣＣｂの結合ネットワークと接続されている。相応の
形式で、インタフェース装置Ｒ２に所属の同期化装置Ｓ
Ｙ１は、データ分割部ＤＷ１，バッファメモリＰ３，評
価装置Ａ３、並びに、ＳＣで示した制御装置を有してお
り、その際、この制御装置ＳＣは、同期化装置ＳＹ２に
所属の制御装置とは異なり、スレーブ機能を担当する。
動パスＡＰの情報セル流は、この図５では、データ分割
部ＤＷ２からバッファメモリＰ４（評価装置Ａ４が後ろ
に接続されている）に送られる。この評価装置Ａ４は、
一方では、マスタ機能（更に説明する）を担当する制御
装置ＭＣと接続されており、他方では、結合スイッチ装
置ＣＣｂの結合ネットワークと接続されている。相応の
形式で、インタフェース装置Ｒ２に所属の同期化装置Ｓ
Ｙ１は、データ分割部ＤＷ１，バッファメモリＰ３，評
価装置Ａ３、並びに、ＳＣで示した制御装置を有してお
り、その際、この制御装置ＳＣは、同期化装置ＳＹ２に
所属の制御装置とは異なり、スレーブ機能を担当する。
【００２５】上述の切替制御信号の出現まで、インタフ
ェース装置Ｒ３に供給される、作動パスＡＰの各情報セ
ルだけが、図１及び４に示したインタフェース装置Ｔ３
に転送される。それに対して、インタフェース装置Ｒ２
に供給される、代替パスＥＰの各情報セルは、制御装置
ＳＣの制御下で抑制される。切替制御信号の出現によ
り、制御装置ＭＣ及びＳＣは、結合スイッチ装置ＣＣｂ
に配属されている制御装置ＳＴｂによって作動されて、
これらの制御装置ＭＣ及びＳＣが相互に独立して、所属
の評価装置Ｒ１から供給されるＯＡＭセルを、そこに夫
々含まれている順序番号を評価するようにされる。その
際、制御装置ＳＣによって検出される、制御装置ＭＣの
順序番号は、前述の通信経路を介して供給される。その
際、この制御装置ＳＣは、先ず、供給された順序番号を
用いて、両同期化装置ＳＹ１及びＳＹ２のうちどちらの
装置内で遅延が実行されるべきであるのかについて検出
する。同期化装置ＳＹ２の方が遅延されるべきである場
合、制御装置ＭＣによって、この情報セルの遅延は、上
述のように制御される。遅延（この実施例では、段階的
に行うこともできる）が行われた後、制御装置ＳＣに
は、通信経路を介して制御装置ＭＣから制御信号（例え
ば、再度ＯＡＭセルの形式）が供給される（同期化装置
ＳＹ１に供給される情報セルをインタフェース装置Ｔ３
に転送することを制御装置ＳＣに指示するため）。それ
と同時に、この制御信号の送出により、同期化装置に作
動パスＡＰを介して供給される各情報セルは、制御装置
ＭＣの制御下で抑圧される。他方、即ち、同期化装置Ｓ
Ｙ１内で遅延が実行されるべきである場合、制御装置Ｓ
Ｃには、制御装置ＭＣから各制御信号（ＯＡＭセル）
（制御装置ＭＣにより受信される順序番号を有する）が
供給される（これらの各順序番号によって、相応に、場
合により段階的に実行すべき、情報セルの遅延を制御す
るため）。遅延が行われた後、両制御装置ＭＣ及びＳＣ
間で、各制御信号（ＯＡＭセル）が交換され（後続し
て、インタフェース装置Ｒ２に供給される情報セル流を
インタフェース装置Ｔ３に転送するため）、その際、イ
ンタフェース装置Ｒ３に供給される情報セル流を抑圧し
て行われる。その結果、作動パスＡＰから代替パスＥＰ
への情報セル流の所要の迂回が終了する。
ェース装置Ｒ３に供給される、作動パスＡＰの各情報セ
ルだけが、図１及び４に示したインタフェース装置Ｔ３
に転送される。それに対して、インタフェース装置Ｒ２
に供給される、代替パスＥＰの各情報セルは、制御装置
ＳＣの制御下で抑制される。切替制御信号の出現によ
り、制御装置ＭＣ及びＳＣは、結合スイッチ装置ＣＣｂ
に配属されている制御装置ＳＴｂによって作動されて、
これらの制御装置ＭＣ及びＳＣが相互に独立して、所属
の評価装置Ｒ１から供給されるＯＡＭセルを、そこに夫
々含まれている順序番号を評価するようにされる。その
際、制御装置ＳＣによって検出される、制御装置ＭＣの
順序番号は、前述の通信経路を介して供給される。その
際、この制御装置ＳＣは、先ず、供給された順序番号を
用いて、両同期化装置ＳＹ１及びＳＹ２のうちどちらの
装置内で遅延が実行されるべきであるのかについて検出
する。同期化装置ＳＹ２の方が遅延されるべきである場
合、制御装置ＭＣによって、この情報セルの遅延は、上
述のように制御される。遅延（この実施例では、段階的
に行うこともできる）が行われた後、制御装置ＳＣに
は、通信経路を介して制御装置ＭＣから制御信号（例え
ば、再度ＯＡＭセルの形式）が供給される（同期化装置
ＳＹ１に供給される情報セルをインタフェース装置Ｔ３
に転送することを制御装置ＳＣに指示するため）。それ
と同時に、この制御信号の送出により、同期化装置に作
動パスＡＰを介して供給される各情報セルは、制御装置
ＭＣの制御下で抑圧される。他方、即ち、同期化装置Ｓ
Ｙ１内で遅延が実行されるべきである場合、制御装置Ｓ
Ｃには、制御装置ＭＣから各制御信号（ＯＡＭセル）
（制御装置ＭＣにより受信される順序番号を有する）が
供給される（これらの各順序番号によって、相応に、場
合により段階的に実行すべき、情報セルの遅延を制御す
るため）。遅延が行われた後、両制御装置ＭＣ及びＳＣ
間で、各制御信号（ＯＡＭセル）が交換され（後続し
て、インタフェース装置Ｒ２に供給される情報セル流を
インタフェース装置Ｔ３に転送するため）、その際、イ
ンタフェース装置Ｒ３に供給される情報セル流を抑圧し
て行われる。その結果、作動パスＡＰから代替パスＥＰ
への情報セル流の所要の迂回が終了する。
【００２６】図５に示された同期化装置ＳＹ１及びＳＹ
２に関して、更に指摘しておく点は、この各装置に夫々
所属のデータ分割部には、バッファメモリ、それに後続
して接続された評価装置及び制御装置から構成された別
の各切替素子を接続することができる（複数のバーチャ
ルパスを、それらに対応して配属されている各代替パス
に同時に切替接続することができるようにするため）こ
とである。それに対して択一的に、夫々のバッファメモ
リ（Ｐ３，Ｐ４）は、複数のバーチャルパス用の共通の
バッファメモリとして構成することもでき、その結果、
所属のデータ分割部を省くことができる。
２に関して、更に指摘しておく点は、この各装置に夫々
所属のデータ分割部には、バッファメモリ、それに後続
して接続された評価装置及び制御装置から構成された別
の各切替素子を接続することができる（複数のバーチャ
ルパスを、それらに対応して配属されている各代替パス
に同時に切替接続することができるようにするため）こ
とである。それに対して択一的に、夫々のバッファメモ
リ（Ｐ３，Ｐ４）は、複数のバーチャルパス用の共通の
バッファメモリとして構成することもでき、その結果、
所属のデータ分割部を省くことができる。
【００２７】最後に、図６及び７には、作動パスから代
替パスへの情報セル流の迂回用の第３の実施例が示され
ている。この実施例の場合、図４及び５を用いて説明し
た実施例の場合同様に、同期化及び代替パスへの迂回
は、各インタフェース装置Ｒ２及びＲ３内に設けられた
各同期化装置（代替パスと共に作動パスに少なくとも一
時的に配属されている）を用いて同期が行なわれた後に
行なわれる。その際、インタフェース装置Ｒ２に所属の
同期化装置はＳＹ３で示されている。それに対して、イ
ンタフェース装置Ｒ３に所属の同期化装置はＳＹ４で示
されている。同期化装置ＳＹ３では、図７によると、デ
ータ分割部ＤＷ３が情報セル流の受取りのために使用さ
れ、このデータ分割部ＤＷ３には、バッファメモリＰ５
が接続されている。このバッファメモリＰ５の後には、
評価装置Ａ５が接続されており、この評価装置により、
夫々の同期化装置の出力側が形成される。相応の形式
で、同期化装置ＳＹ４は、データ分割部ＤＷ４、バッフ
ァメモリＰ６及びこのバッファメモリの後に接続された
評価装置Ａ６を有している。これらの各回路部分は、前
述の、図５でＤＷ１，ＤＷ２，Ｐ３，Ｐ４，Ａ３及びＡ
４で示した各回路要素の機能に相応する。しかし、図５
に示した同期化装置ＳＹ１及びＳＹ２との相違点は、図
７に示した同期化装置ＳＹ３及びＳＹ４には、個別の制
御装置が設けられていない点である。むしろ、この実施
例では、図６では、中央制御装置Ｃ１が設けられてお
り、この中央制御装置は、その機能及び夫々のバッファ
メモリ及び夫々の評価装置への接続に関しては、図３を
用いて説明した制御装置Ｃに相応している。即ち、この
制御装置Ｃ１によって、上述の切替制御信号の出現後、
両評価装置Ｒ２により供給される、ＯＡＭセル内に含ま
れている順序番号が評価される（この順序番号を用い
て、先行情報セル流を遅延（場合によっては、また段階
的に）するため）。
替パスへの情報セル流の迂回用の第３の実施例が示され
ている。この実施例の場合、図４及び５を用いて説明し
た実施例の場合同様に、同期化及び代替パスへの迂回
は、各インタフェース装置Ｒ２及びＲ３内に設けられた
各同期化装置（代替パスと共に作動パスに少なくとも一
時的に配属されている）を用いて同期が行なわれた後に
行なわれる。その際、インタフェース装置Ｒ２に所属の
同期化装置はＳＹ３で示されている。それに対して、イ
ンタフェース装置Ｒ３に所属の同期化装置はＳＹ４で示
されている。同期化装置ＳＹ３では、図７によると、デ
ータ分割部ＤＷ３が情報セル流の受取りのために使用さ
れ、このデータ分割部ＤＷ３には、バッファメモリＰ５
が接続されている。このバッファメモリＰ５の後には、
評価装置Ａ５が接続されており、この評価装置により、
夫々の同期化装置の出力側が形成される。相応の形式
で、同期化装置ＳＹ４は、データ分割部ＤＷ４、バッフ
ァメモリＰ６及びこのバッファメモリの後に接続された
評価装置Ａ６を有している。これらの各回路部分は、前
述の、図５でＤＷ１，ＤＷ２，Ｐ３，Ｐ４，Ａ３及びＡ
４で示した各回路要素の機能に相応する。しかし、図５
に示した同期化装置ＳＹ１及びＳＹ２との相違点は、図
７に示した同期化装置ＳＹ３及びＳＹ４には、個別の制
御装置が設けられていない点である。むしろ、この実施
例では、図６では、中央制御装置Ｃ１が設けられてお
り、この中央制御装置は、その機能及び夫々のバッファ
メモリ及び夫々の評価装置への接続に関しては、図３を
用いて説明した制御装置Ｃに相応している。即ち、この
制御装置Ｃ１によって、上述の切替制御信号の出現後、
両評価装置Ｒ２により供給される、ＯＡＭセル内に含ま
れている順序番号が評価される（この順序番号を用い
て、先行情報セル流を遅延（場合によっては、また段階
的に）するため）。
【００２８】図６では、中央制御装置Ｃ１は、同期化装
置ＳＹ３及びＳＹ４と、伝送路系を介して接続されてい
る。これは、例えば、リング型伝送路系又は逆方向二重
バス型伝送路系として構成することができる。後者の場
合、中央制御装置Ｃ１は、そのようなバス型伝送路系が
設けられたヘッドステーションに所属乃至対応して設け
られている。その際、評価装置Ａ５及びＡ６での通信並
びにバッファメモリＰ５及びＰ６の制御のためには、任
意の通信プロトコルを使用することができる。例えば、
ここでは、ＩＥＥＥ標準８０２．６によるＤＱＤＢ（分
散行列型デュアルバス）プロトコル並びにＣＲＭＡＩＩ
プロトコルを挙げておく。
置ＳＹ３及びＳＹ４と、伝送路系を介して接続されてい
る。これは、例えば、リング型伝送路系又は逆方向二重
バス型伝送路系として構成することができる。後者の場
合、中央制御装置Ｃ１は、そのようなバス型伝送路系が
設けられたヘッドステーションに所属乃至対応して設け
られている。その際、評価装置Ａ５及びＡ６での通信並
びにバッファメモリＰ５及びＰ６の制御のためには、任
意の通信プロトコルを使用することができる。例えば、
ここでは、ＩＥＥＥ標準８０２．６によるＤＱＤＢ（分
散行列型デュアルバス）プロトコル並びにＣＲＭＡＩＩ
プロトコルを挙げておく。
【００２９】図７に示された同期化装置ＳＹ３及びＳＹ
４に関して指摘しておく点は、これらの同期化装置に夫
々所属しているデータ分割部ＤＷ３乃至ＤＷ４には、バ
ッファメモリ及び後に接続された評価装置から構成され
ている別の各回路要素を接続することができ、それは、
同時に、複数のバーチャルパスを、それに対応して設け
られている各代替パスに切替ることができるようにする
ためであるという点である。それに対して択一的に、夫
々のバッファメモリＰ５乃至Ｐ６を、複数バーチャルパ
ス用の共通のバッファメモリとして構成することもで
き、その結果、所属のデータ分割部ＤＷ３乃至ＤＷ４を
省くことができる。更に、伝送路系（リング型伝送路系
乃至二重バス型伝送路系）に、多数の同期化装置（それ
らの各入力側インタフェース装置が結合スイッチ装置Ｃ
Ｃｂ（図６）に所属している）を接続することができ
る。このようにして、中央制御装置Ｃ１により、多数の
情報セル流の、作動パスから代替パスへの切替を制御す
ることができる。
４に関して指摘しておく点は、これらの同期化装置に夫
々所属しているデータ分割部ＤＷ３乃至ＤＷ４には、バ
ッファメモリ及び後に接続された評価装置から構成され
ている別の各回路要素を接続することができ、それは、
同時に、複数のバーチャルパスを、それに対応して設け
られている各代替パスに切替ることができるようにする
ためであるという点である。それに対して択一的に、夫
々のバッファメモリＰ５乃至Ｐ６を、複数バーチャルパ
ス用の共通のバッファメモリとして構成することもで
き、その結果、所属のデータ分割部ＤＷ３乃至ＤＷ４を
省くことができる。更に、伝送路系（リング型伝送路系
乃至二重バス型伝送路系）に、多数の同期化装置（それ
らの各入力側インタフェース装置が結合スイッチ装置Ｃ
Ｃｂ（図６）に所属している）を接続することができ
る。このようにして、中央制御装置Ｃ１により、多数の
情報セル流の、作動パスから代替パスへの切替を制御す
ることができる。
【００３０】最後に、更に指摘しておく点は、前述の、
バーチャルパスから代替パスへの切替のための方法を以
下のようにして変更することができ、即ち、結合スイッ
チ装置ＣＣａにより、供給される情報セル流を複製し
て、常に作動パス並びにそれに対応して設けられた代替
パスを介して伝送し、その結果得られる両情報セル流を
前述の、図３，５，及び７に示した同期化装置に供給す
るように変更できる点である。この場合、常に、上述の
同期化が、各経路の一つの欠落（欠損）の場合に残りの
経路に切替るために行なわれる。
バーチャルパスから代替パスへの切替のための方法を以
下のようにして変更することができ、即ち、結合スイッ
チ装置ＣＣａにより、供給される情報セル流を複製し
て、常に作動パス並びにそれに対応して設けられた代替
パスを介して伝送し、その結果得られる両情報セル流を
前述の、図３，５，及び７に示した同期化装置に供給す
るように変更できる点である。この場合、常に、上述の
同期化が、各経路の一つの欠落（欠損）の場合に残りの
経路に切替るために行なわれる。
【００３１】
【発明の効果】本発明により、比較的僅かな制御技術上
の手間で以って、情報セル流を作動経路から代替経路
に、パス固有乃至サーキット固有の様式で迂回させるこ
とができるという効果を奏することができる。
の手間で以って、情報セル流を作動経路から代替経路
に、パス固有乃至サーキット固有の様式で迂回させるこ
とができるという効果を奏することができる。
【００３２】本発明の切替装置により、僅かな切替技術
上のコストで、情報セル流を作動経路から代替経路に障
害なく（エラーフリーに）迂回させることができるとい
う効果を奏することができる。
上のコストで、情報セル流を作動経路から代替経路に障
害なく（エラーフリーに）迂回させることができるとい
う効果を奏することができる。
【図１】本発明が用いられているセル指向の通信網を部
分的にブロック接続図で示す。
分的にブロック接続図で示す。
【図２】本発明の第１の実施例を示す。
【図３】図２に略示した出力側のインターフェース装置
の可能な構成を部分的に示す。
の可能な構成を部分的に示す。
【図４】本発明の第２の実施例を示す。
【図５】図４に略示した入力側の２つのインターフェー
ス装置の可能な構成を部分的に示す。
ス装置の可能な構成を部分的に示す。
【図６】本発明の第３の実施例を示す。
【図７】図６に略示した入力側の２つのインターフェー
ス装置の可能な構成を示す。
ス装置の可能な構成を示す。
ＡＰ 作動経路、 ＥＰ 代替経路、 ＡＴＭＮ ＡＴ
Ｍ通信網、 ＣＣａ，ＣＣｂ 結合スイッチ装置、 Ｔ
１，Ｔ２，Ｔ３，Ｔ４，Ｒ１，Ｒ２，Ｒ３ インタフェ
ース装置、 ＳＹ１，ＳＹ２，ＳＹ３，ＳＹ４ 同期化
装置、 ＭＣ，ＳＣ 制御装置、 Ｐ１，Ｐ２，Ｐ３，
Ｐ４，Ｐ５，Ｐ６ メモリ手段、 Ｓ切替手段、 ＭＣ
マスタ制御装置、 ＳＣ スレーブ制御装置、 Ｃ１
中央制御装置
Ｍ通信網、 ＣＣａ，ＣＣｂ 結合スイッチ装置、 Ｔ
１，Ｔ２，Ｔ３，Ｔ４，Ｒ１，Ｒ２，Ｒ３ インタフェ
ース装置、 ＳＹ１，ＳＹ２，ＳＹ３，ＳＹ４ 同期化
装置、 ＭＣ，ＳＣ 制御装置、 Ｐ１，Ｐ２，Ｐ３，
Ｐ４，Ｐ５，Ｐ６ メモリ手段、 Ｓ切替手段、 ＭＣ
マスタ制御装置、 ＳＣ スレーブ制御装置、 Ｃ１
中央制御装置
Claims (16)
- 【請求項１】 バーチャルパス乃至バーチャルサーキッ
トにて、現用作動経路（ＡＰ）を介して伝送される情報
セル流を予備代替経路（ＥＰ）に迂回する方法であっ
て、前記代替経路（ＥＰ）は、セル指向の、複数の結合
スイッチ装置を有する通信網（ＡＴＭＮ）内で、前記作
動経路と共にバーチャル経路対を形成し、その際、情報
セル流は、前記経路対の始点に位置している結合スイッ
チ装置（ＣＣａ）内で複製されて、その結果得られた当
該両情報セル流は、別個に、前記作動経路（ＡＰ）及び
前記代替経路（ＥＰ）を介して、前記経路対の終端に位
置している結合スイッチ装置（ＣＣｂ）に供給され、そ
の際、前記経路対を介して伝送される前記両情報セル流
は、前記経路対の終端に位置している前記結合スイッチ
装置によって監視されて、前記両情報セル流のうちの一
方だけが、当該結合スイッチ装置に属する出力側インタ
フェース装置(Ｔ３）を介して転送されるようにされる
方法において、両情報セル流は、当該のインタフェース
装置（Ｔ３）に属していて、前述のバーチャルパス乃至
前述のバーチャルサーキットに少なくとも一時的に配属
された同期化装置（ＳＹ）に供給され、前記同期化装置
により、一方では、先ず、作動経路（ＡＰ）を介して伝
送される情報セル流だけが転送され、かつ、他方では、
前記両情報セル流が同期化され、当該同期化が達成され
ると、前記作動経路（ＡＰ）を介して供給される情報セ
ル流の代わりに、今度は、代替経路（ＥＰ）を介して供
給される情報セル流が前記インタフェース装置（Ｔ３）
を介して転送されることを特徴とする情報セル流を代替
経路に迂回する方法。 - 【請求項２】 バーチャルパス乃至バーチャルサーキッ
トにて現用作動経路（ＡＰ）を介して伝送される情報セ
ル流を予備代替経路（ＥＰ）に迂回する方法であって、
前記代替経路（ＥＰ）は、セル指向の、複数の結合スイ
ッチ装置を有する通信網（ＡＴＭＮ）内で、前記作動経
路と共にバーチャル経路対を形成し、その際、情報セル
流は、前記経路対の始点に位置している結合スイッチ装
置（ＣＣａ）内で複製されて、その結果得られた両情報
セル流は、別個に、前記作動経路（ＡＰ）及び前記代替
経路（ＥＰ）を介して、前記経路対の終端に位置してい
る結合スイッチ装置（ＣＣｂ）に供給され、その際、前
記経路対を介して伝送される前記両情報セル流は、前記
経路対の終端に位置している前記結合スイッチ装置によ
って監視されて、前記両情報セル流のうちの一方だけ
が、当該結合スイッチ装置に属する出力側インタフェー
ス装置(Ｔ３）を介して転送されるようにされる方法に
おいて、両情報セル流の夫々は、別個に、当該のバーチ
ャルパス乃至当該のバーチャルサーキットに少なくとも
一時的に配属された２つの同期化装置（ＳＹ１，ＳＹ２
乃至，ＳＹ３，ＳＹ４）のうちの一つに供給され、前記
両同期化装置は、経路対の終端に位置している結合スイ
ッチ装置（ＣＣｂ）の、作動経路（ＡＰ）乃至代替経路
（ＥＰ）内に位置している入力側のインタフェース装置
（Ｒ２，Ｒ３）に属しており、前記両同期化装置は、先
ず、単に、前記作動経路（ＡＰ）内に位置している方の
同期化装置（ＳＹ２，ＳＹ４）によってのみ、供給すべ
き情報セル流が前述の出力側インタフェース装置（Ｔ
３）に転送され、他方、前記代替経路を介して供給され
る情報セル流は、当該代替経路内に位置している方の同
期化装置（ＳＹ１，ＳＹ３）によって抑圧されるように
制御され、前記各情報セル流は、前記両同期化装置によ
って同期化され、当該同期が達成されると、前記両同期
化装置は、前記作動経路（ＡＰ）を介して供給される情
報セル流の代わりに、今度は、前記代替経路（ＥＰ）を
介して供給される前記情報セル流が前述のインタフェー
ス装置（Ｔ３）を介して転送されるように制御されるこ
とを特徴とする情報セル流を代替経路に迂回する方法。 - 【請求項３】 情報セル流の複製は、経路対の始点に位
置している結合スイッチ装置（ＣＣａ）において、要求
信号により初めて実行される請求項１又は２記載の方
法。 - 【請求項４】 代替経路（ＥＰ）は、要求信号により初
めて設定されて確立される請求範囲３記載の方法。 - 【請求項５】 代替経路（ＥＰ）及び当該代替経路のた
めに必要な伝送容量は、予め作動経路（ＡＰ）と一緒に
設定されているが、情報セル流の伝送は、要求信号の出
現まで、前記作動経路（ＡＰ）を介してだけ行なわれる
請求項３記載の方法。 - 【請求項６】 作動経路（ＡＰ）と一緒に、単に代替経
路（ＥＰ）の経過経路だけが設定されているが、前記代
替経路に必要な伝送容量は、要求信号により初めて要求
される請求項３記載の方法。 - 【請求項７】 代替経路（ＥＰ）に必要な伝送容量は、
要求信号の出現まで、優先順位の低い情報通信のために
利用される請求項５又は６記載の方法。 - 【請求項８】 単数同期化装置（ＳＹ）乃至複数同期化
装置（ＳＹ１，ＳＹ２，乃至ＳＹ３，ＳＹ４）の両方内
に供給される情報セル流は、その都度設定された時間間
隔内で夫々一つの制御セルを挿入され、前記制御セル内
には、夫々一つの、制御セル毎に連続して変化する順序
番号が含まれており、前記単数同期化装置（ＳＹ）乃至
複数同期化装置（ＳＹ１，ＳＹ２，乃至ＳＹ３，ＳＹ
４）により、前記両情報セル流の各制御セル内に現われ
る順序番号に応じて、前記両情報セル流の同期化が、作
動経路（ＡＰ）及び代替経路（ＥＰ）により制約された
伝送遅延時間差が補償されるように行なわれる請求項１
〜７までのいずれか１記載の方法。 - 【請求項９】 単数同期化装置（ＳＹ）乃至複数同期化
装置（ＳＹ１，ＳＹ２，乃至ＳＹ３，ＳＹ４）により、
伝送遅延時間差の補償が段階的に実行される請求項８記
載の方法。 - 【請求項１０】 バーチャルパス乃至バーチャルサーキ
ットにて、現用作動経路（ＡＰ）を介して伝送される情
報セル流を予備代替経路（ＥＰ）に迂回する装置であっ
て、前記代替経路（ＥＰ）は、セル指向の、複数の結合
スイッチ装置を有する通信網（ＡＴＭＮ）内で、前記作
動経路と共にバーチャル経路対を形成し、その際、情報
セル流は、前記経路対の始点に位置している結合スイッ
チ装置（ＣＣａ）内で複製されて、その結果得られる両
情報セル流は、別個に、前記作動経路（ＡＰ）及び前記
代替経路（ＥＰ）を介して、前記経路対の終端に位置し
ている結合スイッチ装置（ＣＣｂ）に供給され、その
際、前記経路対を介して伝送される前記両情報セル流
は、前記経路対の終端に位置している前記結合スイッチ
装置によって監視されて、前記両情報セル流のうちの一
方だけが、当該結合スイッチ装置に属する出力側インタ
フェース装置(Ｔ３）を介して転送されるようにされる
装置において、両情報セル流は、当該のインタフェース
装置（Ｔ３）に属していて、前述のバーチャルパス乃至
前述のバーチャルサーキットに少なくとも一時的に配属
された同期化装置（ＳＹ）に供給され、前記同期化装置
の構成は、一方では、先ず、作動経路（ＡＰ）を介して
伝送される方の情報セル流だけが転送され、かつ、他方
では、前記両情報セル流が同期化されるようになされて
おり、当該同期が達成されると、前記作動経路（ＡＰ）
を介して供給される情報セル流の代わりに、今度は、代
替経路（ＥＰ）を介して供給される方の情報セル流が前
述のインタフェース装置（Ｔ３）を介して転送されるこ
とを特徴とする情報セル流を代替経路に迂回する装置。 - 【請求項１１】 バーチャルパス乃至バーチャルサーキ
ットにて、現用作動経路（ＡＰ）を介して伝送される情
報セル流を予備代替経路（ＥＰ）に迂回するための装置
であって、前記代替経路（ＥＰ）は、セル指向の、複数
の結合スイッチ装置を有する通信網（ＡＴＭＮ）内で、
前記作動経路と共にバーチャル経路対を形成し、その
際、情報セル流は、前記経路対の始点に位置している結
合スイッチ装置（ＣＣａ）内で複製されて、その結果得
られた両情報セル流は、別個に、前記作動経路（ＡＰ）
及び前記代替経路（ＥＰ）を介して、前記経路対の終端
に位置している結合スイッチ装置（ＣＣｂ）に供給さ
れ、その際、前記経路対を介して伝送される前記両情報
セル流は、前記経路対の終端に位置している前記結合ス
イッチ装置によって監視されて、前記両情報セル流のう
ちの一方だけが、当該結合スイッチ装置に属する出力側
インタフェース装置(Ｔ３）を介して転送されるように
される装置において、両情報セル流の夫々は、別個に、
当該バーチャルパス乃至当該バーチャルサーキットに少
なくとも一時的に配属された２つの同期化装置（ＳＹ
１，ＳＹ２乃至，ＳＹ３，ＳＹ４）のうちの一つに供給
され、前記両同期化装置は、前記経路対の終端に位置し
ている結合スイッチ装置（ＣＣｂ）の、作動経路（Ａ
Ｐ）乃至代替経路（ＥＰ）内に位置している入力側のイ
ンタフェース装置（Ｒ２，Ｒ３）に属しており、前記両
同期化装置は、先ず、単に、前記作動経路（ＡＰ）内に
位置している同期化装置（ＳＹ２，ＳＹ４）によっての
み、供給すべき方の情報セル流が前述の出力側インタフ
ェース装置（Ｔ３）に転送され、他方、代替経路を介し
て供給される方の情報セル流は、当該代替経路内に位置
している同期化装置（ＳＹ１，ＳＹ３）によって抑圧さ
れるように相互に接続され、且つ、構成されており、前
記各情報セル流は、前記両同期化装置によって同期化さ
れ、当該同期が達成されると、前記作動経路（ＡＰ）を
介して供給される方の情報セル流の代わりに、今度は、
前記代替経路（ＥＰ）を介して供給される方の前記情報
セル流が前記インタフェース装置（Ｔ３）を介して転送
されることを特徴とする情報セル流を代替経路に迂回す
る装置。 - 【請求項１２】 夫々の同期化装置（ＳＹ）は、作動経
路（ＡＰ）を介して伝送される情報セル流の受取用の第
１のメモリ手段（Ｐ１）、並びに代替経路(ＥＰ）を介
して伝送される情報セル流の受取用の第２のメモリ手段
（Ｐ２）を有しており、前記第１及び第２メモリ手段
（Ｐ１，Ｐ２）には、夫々、その都度情報セル流が伝送
供給される評価手段（Ａ１，乃至Ａ２）が後に接続され
ており、前記評価手段の出力側は、切替手段（Ｓ）に接
続されていて、該切替手段により、その都度、夫々の情
報セル流内での各制御セルの出現が監視されて、当該各
制御セル内に含まれる順序番号が制御装置（Ｃ）に供給
され、該制御装置（Ｃ）は、先ず、単に、前記作動経路
（ＡＰ）を介して伝送される情報セル流が、前記切替手
段を介して転送されるようにように構成され、かつ、前
記第１及び第２メモリ手段（Ｐ１，Ｐ２）並びに前記切
替手段（Ｓ）と接続されており、前記両情報セル流内に
現れる順序番号に応じて、先行情報セル流が検出され、
前記両情報セル流の同期化のために、前記先行情報セル
流が、前記第１乃至第２メモリ手段（Ｐ１，Ｐ２）にお
いて、後行情報セル流内に、前記先行情報セル流の場合
に検出された順序番号に相応する順序番号が現れるまで
遅延され、前記同期の達成後、単に、前記代替経路（Ｅ
Ｐ）を介して到来した情報セル流だけが、前記切替手段
（Ｓ）を介して転送される請求項１０記載の切替装置。 - 【請求項１３】 両同期化装置（ＳＹ１乃至ＳＹ２）の
夫々は、作動経路(ＡＰ）乃至代替経路（ＥＰ）を介し
て伝送された情報セル流の受取用のメモリ手段（Ｐ３乃
至Ｐ４）を有しており、前記メモリ手段（Ｐ３乃至Ｐ
４）には、夫々の情報セル流が伝送供給される各評価手
段（Ａ３乃至Ａ４）が後に接続されており、該各評価手
段により、夫々の情報セル流内での各制御セルの出現が
監視されて、該各制御セル内に含まれる順序番号が制御
装置（ＭＣ乃至ＳＣ）に供給され、前記両同期化装置
（ＳＹ１及びＳＹ２）の各制御装置（ＭＣ乃至ＳＣ）
は、先ず、「マスタ」制御装置（ＭＣ）として作動する
両制御装置の制御下で、単に、前記作動経路（ＡＰ）を
介して伝送された情報セル流だけが、前述の出力側イン
タフェース装置（Ｔ３）に転送されるように構成されて
いて、所属の各メモリ手段（Ｐ３乃至Ｐ４）と接続さ
れ、且つ、相互に接続されており、「マスタ」制御装置
（ＭＣ）により、前記所属の評価手段（Ａ４）及び「ス
レーブ」制御装置として機能する残りの制御装置（Ｓ
Ｃ）から供給される当該の順序番号に応じて、先行情報
セル流が検出され、前記作動経路（ＡＰ）及び前記代替
経路（ＥＰ）を介して伝送される情報セル流の同期化の
ために、「マスタ」制御装置（ＭＣ）の制御下で、前記
先行情報セル流が、当該「マスタ」制御装置に対応して
設けられているメモリ手段（Ｐ４）の直接制御により、
並びに、「スレーブ」制御装置（ＳＣ）に対応して設け
られているメモリ手段（Ｐ３）の間接的制御により、後
行情報セル流内で、前記先行情報セル流の場合に検出さ
れた順序番号に相応する順序番号が現れるまで遅延さ
れ、前記同期の達成後、「マスタ」制御装置（ＭＣ）の
制御下で、単に、前記代替経路（ＥＰ）を介して到来し
た情報セル流だけが、前述の出力側インタフェース装置
（Ｔ３）に転送される請求項１１記載の切替装置。 - 【請求項１４】 両同期化装置（ＳＹ３乃至ＳＹ４）の
夫々は、作動経路(ＡＰ）乃至代替経路（ＥＰ）を介し
て伝送された情報セル流の受取用のメモリ手段（Ｐ５乃
至Ｐ６）を有しており、前記メモリ手段には、夫々の情
報セル流が伝送供給される各評価手段（Ａ５乃至Ａ６）
が後に接続されており、該各評価手段により、夫々の情
報セル流内での各制御セルの出現が監視されて、該各制
御セル内に含まれる順序番号が、前記両同期化装置（Ｓ
Ｙ１及びＳＹ２）に共通に配属された中央制御装置（Ｃ
１）に供給され、前記中央制御装置（Ｃ１）は、先ず、
単に、前記作動経路（ＡＰ）を介して伝送された情報セ
ル流だけが、前述の出力側インタフェース装置（Ｔ３）
に転送されるように構成されていて、前記各メモリ手段
（Ｐ５，Ｐ６）並びに前記両同期化装置（ＳＹ３，ＳＹ
４）の前記評価手段（Ａ５，Ａ６）と接続されており、
前記作動経路（ＡＰ）及び前記代替経路（ＥＰ）を介し
て伝送される前記両情報セル流内に現れる順序番号に応
じて、先行情報セル流が検出され、前記両情報セル流の
同期化のために、前記先行情報セル流が、夫々のメモリ
手段（Ｐ５乃至Ｐ６）において、後行情報セル流内で、
前記先行情報セル流の場合に検出された順序番号に相応
する順序番号が現れるまで遅延され、前記同期の達成
後、単に、前記代替経路（ＥＰ）を介して到来した情報
セル流だけが、更に前述の出力側インタフェース装置
（Ｔ３）に転送される請求項１１記載の切替装置。 - 【請求項１５】 中央制御装置（Ｃ１）は、各メモリ手
段（Ｐ５，Ｐ６）及び両同期化装置（ＳＹ３，ＳＹ４）
の各評価手段（Ａ５，Ａ６）と、バス型伝送路系を介し
て接続されている請求項１４記載の切替装置。 - 【請求項１６】 中央制御装置（Ｃ１）は、各メモリ手
段（Ｐ５，Ｐ６）及び両同期化装置（ＳＹ３，ＳＹ４）
の各評価手段（Ａ５，Ａ６）と、リング型伝送路系を介
して接続されている請求項１４記載の切替装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4416718.0 | 1994-05-11 | ||
| DE4416718A DE4416718C2 (de) | 1994-05-11 | 1994-05-11 | Schaltungsanordnung zum störungsfreien Umleiten eines Nachrichtenzellenstromes auf einen Ersatzweg |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0851440A true JPH0851440A (ja) | 1996-02-20 |
Family
ID=6517927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11344195A Pending JPH0851440A (ja) | 1994-05-11 | 1995-05-11 | 情報セル流を代替経路に障害なく迂回する方法及び装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5627822A (ja) |
| EP (1) | EP0683619A3 (ja) |
| JP (1) | JPH0851440A (ja) |
| CA (1) | CA2148997A1 (ja) |
| DE (1) | DE4416718C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015502711A (ja) * | 2011-11-21 | 2015-01-22 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | ストリームのシームレスなパス切り換えを伴うハイブリッドネットワーキングシステム |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2737371A1 (fr) * | 1995-07-26 | 1997-01-31 | Trt Telecom Radio Electr | Securisation par doublement d'au moins certaines voies logiques dans un reseau de telecommunications |
| JPH0974412A (ja) * | 1995-09-04 | 1997-03-18 | Fujitsu Ltd | Ａｔｍ交換網のａｐｓシステム |
| JP2929993B2 (ja) | 1996-02-02 | 1999-08-03 | 日本電気株式会社 | ルーティング方式 |
| JP3432664B2 (ja) * | 1996-02-14 | 2003-08-04 | 富士通株式会社 | 通信ノード及び障害復旧方法並びに通信ネットワーク |
| JP3473262B2 (ja) * | 1996-04-05 | 2003-12-02 | 株式会社日立製作所 | パケット通信装置 |
| US5854899A (en) * | 1996-05-09 | 1998-12-29 | Bay Networks, Inc. | Method and apparatus for managing virtual circuits and routing packets in a network/subnetwork environment |
| CA2291192C (en) * | 1997-05-22 | 2003-12-30 | Telcordia Technologies, Inc. | System and method for equalizing delay in a dynamic packet switching network |
| US6065062A (en) * | 1997-12-10 | 2000-05-16 | Cisco Systems, Inc. | Backup peer pool for a routed computer network |
| US6587441B1 (en) | 1999-01-22 | 2003-07-01 | Technology Alternatives, Inc. | Method and apparatus for transportation of data over a managed wireless network using unique communication protocol |
| US6665726B1 (en) * | 2000-01-06 | 2003-12-16 | Akamai Technologies, Inc. | Method and system for fault tolerant media streaming over the internet |
| US7028071B1 (en) | 2000-01-28 | 2006-04-11 | Bycast Inc. | Content distribution system for generating content streams to suit different users and facilitating e-commerce transactions using broadcast content metadata |
| US7463581B1 (en) | 2000-02-07 | 2008-12-09 | Cisco Technology, Inc. | Re-routing connections using redundant path connections and loopbacks |
| US7002908B1 (en) * | 2000-02-28 | 2006-02-21 | Telefonaktiebolaget Lm Ericsson (Publ) | Interconnection link redundancy in a modular switch node |
| US6725274B1 (en) * | 2000-03-29 | 2004-04-20 | Bycast Inc. | Fail-safe system for distributing streaming media having a dynamically reconfigurable hierarchy of ring or mesh topologies |
| US7099327B1 (en) | 2000-10-12 | 2006-08-29 | Lucent Technologies Inc. | Data communications networks with high performance and reliability |
| DE10112814B4 (de) * | 2001-03-16 | 2004-07-08 | Siemens Ag | Verfahren zur Umverlegung einer operativen Verbindung auf eine alternative Verbindung in einem Kommunikationsnetz |
| US6975588B1 (en) | 2001-06-01 | 2005-12-13 | Cisco Technology, Inc. | Method and apparatus for computing a path through a bidirectional line switched |
| US7031253B1 (en) | 2001-06-01 | 2006-04-18 | Cisco Technology, Inc. | Method and apparatus for computing a path through specified elements in a network |
| US7051113B1 (en) | 2001-06-01 | 2006-05-23 | Cisco Technology, Inc. | Method and apparatus for computing a primary path while allowing for computing an alternate path by using a blocked list |
| US7082124B1 (en) | 2001-07-10 | 2006-07-25 | Cisco Technology, Inc. | Method and apparatus for computing primary and alternate paths in mixed protection domain networks |
| US7490165B1 (en) | 2001-07-18 | 2009-02-10 | Cisco Technology, Inc. | Method and apparatus for computing a path in a system with nodal and link diverse constraints |
| US20030048808A1 (en) | 2001-09-12 | 2003-03-13 | Stahl Thomas Anthony | Method and apparatus for changing received streaming content channels |
| US6766482B1 (en) | 2001-10-31 | 2004-07-20 | Extreme Networks | Ethernet automatic protection switching |
| US7164652B2 (en) * | 2001-12-17 | 2007-01-16 | Alcatel Canada Inc. | System and method for detecting failures and re-routing connections in a communication network |
| US6735718B2 (en) | 2001-12-21 | 2004-05-11 | Hubbell Incorporated | Protection switch to support redundant application of converter units |
| US7707307B2 (en) * | 2003-01-09 | 2010-04-27 | Cisco Technology, Inc. | Method and apparatus for constructing a backup route in a data communications network |
| US8078756B2 (en) | 2003-06-03 | 2011-12-13 | Cisco Technology, Inc. | Computing a path for an open ended uni-directional path protected switched ring |
| US7580360B2 (en) * | 2003-10-14 | 2009-08-25 | Cisco Technology, Inc. | Method and apparatus for generating routing information in a data communications network |
| US7542414B1 (en) | 2003-10-31 | 2009-06-02 | Cisco Technology, Inc. | Computing a diverse path while providing optimal usage of line protected links |
| US7577106B1 (en) | 2004-07-12 | 2009-08-18 | Cisco Technology, Inc. | Method and apparatus for managing a transition for a class of data between first and second topologies in a data communications network |
| US7496644B2 (en) * | 2004-11-05 | 2009-02-24 | Cisco Technology, Inc. | Method and apparatus for managing a network component change |
| US7616584B2 (en) * | 2004-11-12 | 2009-11-10 | Cisco Technology, Inc. | Minimizing single points of failure in paths with mixed protection schemes |
| JP2007088949A (ja) * | 2005-09-22 | 2007-04-05 | Fujitsu Ltd | 情報処理装置、通信負荷分散方法および通信負荷分散プログラム |
| JP5176623B2 (ja) * | 2008-03-18 | 2013-04-03 | 日本電気株式会社 | イーサネットの伝送方法、伝送装置およびシステム |
| RU2635263C2 (ru) * | 2012-01-17 | 2017-11-09 | Нэт Инсайт Интеллекчуал Пропэти Аб | Способ резервирования для сетей связи |
| US9722943B2 (en) | 2012-12-17 | 2017-08-01 | Qualcomm Incorporated | Seamless switching for multihop hybrid networks |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2044718C (en) * | 1990-06-18 | 1998-07-28 | Katsumi Omuro | Rerouting and change-back systems for asynchronous transfer mode network |
| JPH0498917A (ja) * | 1990-08-17 | 1992-03-31 | Hitachi Ltd | Ａｔｍ伝送路の無瞬断切替方法及び回路 |
| JP2868609B2 (ja) * | 1990-11-09 | 1999-03-10 | 富士通株式会社 | 通信ネットワークにおける経路切替方式 |
| US5285441A (en) * | 1992-03-17 | 1994-02-08 | At&T Bell Laboratories | Errorless line protection switching in asynchronous transer mode (ATM) communications systems |
| US5479396A (en) * | 1993-09-07 | 1995-12-26 | Nec Corporation | Redundant system having signal path operation function |
-
1994
- 1994-05-11 DE DE4416718A patent/DE4416718C2/de not_active Expired - Fee Related
-
1995
- 1995-05-08 EP EP95106942A patent/EP0683619A3/de not_active Ceased
- 1995-05-09 CA CA002148997A patent/CA2148997A1/en not_active Abandoned
- 1995-05-11 US US08/438,786 patent/US5627822A/en not_active Expired - Fee Related
- 1995-05-11 JP JP11344195A patent/JPH0851440A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015502711A (ja) * | 2011-11-21 | 2015-01-22 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | ストリームのシームレスなパス切り換えを伴うハイブリッドネットワーキングシステム |
| US9461777B2 (en) | 2011-11-21 | 2016-10-04 | Qualcomm Incorporated | Hybrid networking system with seamless path switching of streams |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4416718C2 (de) | 1997-08-21 |
| EP0683619A3 (de) | 1998-06-24 |
| US5627822A (en) | 1997-05-06 |
| CA2148997A1 (en) | 1995-11-12 |
| EP0683619A2 (de) | 1995-11-22 |
| DE4416718A1 (de) | 1995-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0851440A (ja) | 情報セル流を代替経路に障害なく迂回する方法及び装置 | |
| AU734413B2 (en) | Switch control circuit and switch control method of ATM switchboard | |
| RU2635263C2 (ru) | Способ резервирования для сетей связи | |
| EP0217490B1 (en) | Communications system with protection switching using channel identities and individual selectors | |
| US5621722A (en) | Method and circuit arrangement for disturbance-free redirection of a message cell stream onto an alternate route | |
| US5561661A (en) | Method for synchronizing redundantly transmitted message cell streams | |
| WO1983001549A1 (en) | Telephone switching control arrangement | |
| JPH08288981A (ja) | 異モード間における二重化伝送装置の回線切替えシステム | |
| JPH05103005A (ja) | Ａｔｍセルフ・ルーテイングスイツチングマトリツクス回路網 | |
| JPH02135833A (ja) | 複数チヤネルを有するネツトワークの伝送方式 | |
| US20020006128A1 (en) | Rearrangement of data streams | |
| JPH02266729A (ja) | 二重ループ通信システムにおける通信制御方式 | |
| EP0892524B1 (en) | Communication apparatus, network system using communication apparatus and control method used in network system | |
| JP3321470B2 (ja) | メッセージパケットの受入れおよび転送方法 | |
| EP0821509B1 (en) | Network system and communication method | |
| JP2611805B2 (ja) | 伝送路切替方式 | |
| JP3881716B2 (ja) | 通信信号伝送用の通信ネットワーク | |
| US5440557A (en) | Apparatus and methods for providing an interface between FDDI-II rings | |
| JP3679214B2 (ja) | 冗長構成システムにおける伝搬位相差吸収方法及び装置 | |
| JP2002044100A (ja) | 現用系予備系切替装置 | |
| JP2834030B2 (ja) | Ａｔｍセルインタフェースおよび該インタフェースを用いたａｔｍセル伝送システム | |
| JPH0695693B2 (ja) | 時分割多重時間スイッチ回路 | |
| JP3110061B2 (ja) | 回線切り替え方式 | |
| JPS63287294A (ja) | 回線・パケット複合スイッチ方式 | |
| JP2560737B2 (ja) | 無瞬断切替制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041203 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050228 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050308 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050727 |