JPH0851556A - 水平ａｆｃ回路 - Google Patents
水平ａｆｃ回路Info
- Publication number
- JPH0851556A JPH0851556A JP18726594A JP18726594A JPH0851556A JP H0851556 A JPH0851556 A JP H0851556A JP 18726594 A JP18726594 A JP 18726594A JP 18726594 A JP18726594 A JP 18726594A JP H0851556 A JPH0851556 A JP H0851556A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- horizontal
- pulse
- circuit
- retrace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】 水平出力パルスが、位相制御電圧に生ずる三
角波の影響を受けることのなく、位相制御電圧の変化に
対して、水平出力パルスがその位相のみ変化しデューテ
ィの変化することのない、安定動作の水平ＡＦＣ回路を
提供すること。 【構成】 第１のループである周波数制御ループは、従
来の構成と変わらない。第２のループである位相制御ル
ープにおいて、第２の位相検波器５と位相シフト回路６
の間に、カウントダウン回路４ａからの基準パルスＤに
より位相制御電圧をサンプルホールドするサンプルホー
ルド回路８を設けている。これにより、位相制御電圧の
位相検波期間の三角波の影響を排除して、位相制御電圧
の変化に対して、水平出力パルス（帰線パルス）の変化
は位相のみとしそのデューティが変化することのない水
平ＡＦＣ回路を実現できる。
角波の影響を受けることのなく、位相制御電圧の変化に
対して、水平出力パルスがその位相のみ変化しデューテ
ィの変化することのない、安定動作の水平ＡＦＣ回路を
提供すること。 【構成】 第１のループである周波数制御ループは、従
来の構成と変わらない。第２のループである位相制御ル
ープにおいて、第２の位相検波器５と位相シフト回路６
の間に、カウントダウン回路４ａからの基準パルスＤに
より位相制御電圧をサンプルホールドするサンプルホー
ルド回路８を設けている。これにより、位相制御電圧の
位相検波期間の三角波の影響を排除して、位相制御電圧
の変化に対して、水平出力パルス（帰線パルス）の変化
は位相のみとしそのデューティが変化することのない水
平ＡＦＣ回路を実現できる。
Description
【０００１】
【産業上の利用分野】本発明は水平ＡＦＣ回路に係り、
特に周波数制御ループと位相制御ループの２つの制御ル
ープを用いて水平同期信号と同期した水平出力パルス
（帰線パルス）を得る水平ＡＦＣ回路に関する。
特に周波数制御ループと位相制御ループの２つの制御ル
ープを用いて水平同期信号と同期した水平出力パルス
（帰線パルス）を得る水平ＡＦＣ回路に関する。
【０００２】
【従来の技術】複合映像信号から振幅分離された複合同
期信号には、水平同期信号と垂直同期信号が含まれてい
る。水平同期信号の周波数は15.75 kHz と高く、垂直同
期信号の周波数は60kHz と低い。従って、水平同期信号
は前記複合同期信号を微分回路で処理し、垂直同期信号
は前記複合同期信号を積分回路で処理することによって
分離される。前記複合同期信号に高周波成分の多いパル
ス性雑音が混入していても、積分回路にて分離される垂
直同期信号にはその影響が現れない。しかし、複合同期
信号に高周波成分の多いパルス性雑音が混入している
と、微分回路にて分離される水平同期信号にはその影響
がそのまま現れる。このため、水平同期偏向回路には、
自動周波数制御（ＡＦＣ）方式を用いた水平ＡＦＣ回路
が使用される。
期信号には、水平同期信号と垂直同期信号が含まれてい
る。水平同期信号の周波数は15.75 kHz と高く、垂直同
期信号の周波数は60kHz と低い。従って、水平同期信号
は前記複合同期信号を微分回路で処理し、垂直同期信号
は前記複合同期信号を積分回路で処理することによって
分離される。前記複合同期信号に高周波成分の多いパル
ス性雑音が混入していても、積分回路にて分離される垂
直同期信号にはその影響が現れない。しかし、複合同期
信号に高周波成分の多いパルス性雑音が混入している
と、微分回路にて分離される水平同期信号にはその影響
がそのまま現れる。このため、水平同期偏向回路には、
自動周波数制御（ＡＦＣ）方式を用いた水平ＡＦＣ回路
が使用される。
【０００３】水平ＡＦＣ回路は、分離した水平同期信号
と水平出力段からの水平出力（帰線パルス）との位相を
比較し、双方の位相差に比例した制御電圧を発生し、こ
れで水平発振回路を制御することにより、水平同期信号
と同期のとれた水平出力を得る回路である。これによっ
て、水平発振周波数及び位相を放送局の水平発振周波数
及び位相に一致させることができる。
と水平出力段からの水平出力（帰線パルス）との位相を
比較し、双方の位相差に比例した制御電圧を発生し、こ
れで水平発振回路を制御することにより、水平同期信号
と同期のとれた水平出力を得る回路である。これによっ
て、水平発振周波数及び位相を放送局の水平発振周波数
及び位相に一致させることができる。
【０００４】ところで、カラーテレビジョン受像機用の
集積回路には、２つの制御ループを備えた水平ＡＦＣ回
路がある。この水平ＡＦＣ回路では、入力される水平同
期信号に同期したパルスを発生させる周波数制御ループ
と、水平出力（帰線パルス）の位相を前記周波数制御ル
ープからの出力の位相に同期させる位相制御ループとを
備えている。
集積回路には、２つの制御ループを備えた水平ＡＦＣ回
路がある。この水平ＡＦＣ回路では、入力される水平同
期信号に同期したパルスを発生させる周波数制御ループ
と、水平出力（帰線パルス）の位相を前記周波数制御ル
ープからの出力の位相に同期させる位相制御ループとを
備えている。
【０００５】図３は、従来の２つの制御ループを備えた
水平ＡＦＣ回路のブロック図である。
水平ＡＦＣ回路のブロック図である。
【０００６】図３においては、入力端子１には水平同期
信号が入力されており、この水平同期信号は第１の位相
検波器２の一方の入力端に供給されている。第１の位相
検波器２の他方の入力端には、発振周波数を分周して基
準パルスを生成するカウントダウン回路４からの基準パ
ルスＡが供給されている。第１の位相検波器２は、カウ
ントダウン回路４からの基準パルスＡと前記入力水平同
期信号とを位相比較し、その比較結果として双方の位相
差に比例した周波数制御電圧を出力する。この周波数制
御電圧は、水平発振器３に供給される。水平発振器３
は、水平同期周波数のｎ倍（ｎは整数）の周波数の信号
を発振するもので、前記位相検波器２からの周波数制御
電圧により、その発振周波数が制御可能である。水平発
振器３からの発振信号は、カウントダウン回路４にて１
／ｎに分周され、前記基準パルスＡとして前記第１の位
相検波器２に供給される。前記第１の位相検波器２と前
記水平発振器３と前記カウントダウン回路４とは、周波
数制御ループを構成している。
信号が入力されており、この水平同期信号は第１の位相
検波器２の一方の入力端に供給されている。第１の位相
検波器２の他方の入力端には、発振周波数を分周して基
準パルスを生成するカウントダウン回路４からの基準パ
ルスＡが供給されている。第１の位相検波器２は、カウ
ントダウン回路４からの基準パルスＡと前記入力水平同
期信号とを位相比較し、その比較結果として双方の位相
差に比例した周波数制御電圧を出力する。この周波数制
御電圧は、水平発振器３に供給される。水平発振器３
は、水平同期周波数のｎ倍（ｎは整数）の周波数の信号
を発振するもので、前記位相検波器２からの周波数制御
電圧により、その発振周波数が制御可能である。水平発
振器３からの発振信号は、カウントダウン回路４にて１
／ｎに分周され、前記基準パルスＡとして前記第１の位
相検波器２に供給される。前記第１の位相検波器２と前
記水平発振器３と前記カウントダウン回路４とは、周波
数制御ループを構成している。
【０００７】前記周波数制御ループにより同期制御され
たカウントダウン回路４からの基準パルスＢは、第２の
位相検波器５の一方の入力端に供給されており、第２の
位相検波器５の他方の入力端には、水平出力回路７から
の帰線パルスが供給されている。第２の位相検波器５
は、カウントダウン回路４からの基準パルスＢと水平出
力回路７からの帰線パルスを位相比較し、その比較結果
として双方の位相差に比例した位相制御電圧を出力す
る。この位相制御電圧は、位相シフト回路６に供給され
る。位相シフト回路６は、前記カウントダウン回路４か
らの基準パルスＣに基づいて作成され鋸歯状波を、前記
位相制御電圧でスライスして、水平出力回路７に対して
水平ドライブパルスを出力する。水平出力回路７は、位
相シフト回路６からの水平ドライブパルスに応答して、
水平偏向コイルに水平偏向電流を供給する一方、水平出
力パルス（帰線パルス）を出力する。前記第２の位相検
波器５と前記位相シフト回路６と前記水平出力回路７と
は、位相制御ループを構成している。
たカウントダウン回路４からの基準パルスＢは、第２の
位相検波器５の一方の入力端に供給されており、第２の
位相検波器５の他方の入力端には、水平出力回路７から
の帰線パルスが供給されている。第２の位相検波器５
は、カウントダウン回路４からの基準パルスＢと水平出
力回路７からの帰線パルスを位相比較し、その比較結果
として双方の位相差に比例した位相制御電圧を出力す
る。この位相制御電圧は、位相シフト回路６に供給され
る。位相シフト回路６は、前記カウントダウン回路４か
らの基準パルスＣに基づいて作成され鋸歯状波を、前記
位相制御電圧でスライスして、水平出力回路７に対して
水平ドライブパルスを出力する。水平出力回路７は、位
相シフト回路６からの水平ドライブパルスに応答して、
水平偏向コイルに水平偏向電流を供給する一方、水平出
力パルス（帰線パルス）を出力する。前記第２の位相検
波器５と前記位相シフト回路６と前記水平出力回路７と
は、位相制御ループを構成している。
【０００８】図４は、図３における位相制御ループの動
作を示すタイミングチャートである。
作を示すタイミングチャートである。
【０００９】図４において、(a) は入力端子１に入力さ
れる水平同期信号、(b) は水平出力回路７からの帰線パ
ルス、(c) はカウントダウン回路４からの基準パルス
Ｂ、(d) は第２の位相検波器５から出力される位相制御
電圧、(e) はカウントダウン回路４からの基準パルス
Ｃ、(f) は基準パルスＣに基づいて位相シフト回路６内
で作成される鋸歯状波、(g) は(d) の位相制御電圧で
(f) の鋸歯状波をスライスする位相シフト回路６の動作
を示すもので、位相制御電圧が高いレベルの場合（位相
制御電圧−１）と低いレベルの場合（位相制御電圧−
２）のそれぞれの場合におけるスライス動作を示す、
(h) 及び(i) は(g) の位相制御電圧−１，位相制御電圧
−２の各場合に応答して、位相シフト回路６から出力さ
れる水平ドライブパルス−１，水平ドライブパルス−２
のそれぞれの位相及びデューティを示す。
れる水平同期信号、(b) は水平出力回路７からの帰線パ
ルス、(c) はカウントダウン回路４からの基準パルス
Ｂ、(d) は第２の位相検波器５から出力される位相制御
電圧、(e) はカウントダウン回路４からの基準パルス
Ｃ、(f) は基準パルスＣに基づいて位相シフト回路６内
で作成される鋸歯状波、(g) は(d) の位相制御電圧で
(f) の鋸歯状波をスライスする位相シフト回路６の動作
を示すもので、位相制御電圧が高いレベルの場合（位相
制御電圧−１）と低いレベルの場合（位相制御電圧−
２）のそれぞれの場合におけるスライス動作を示す、
(h) 及び(i) は(g) の位相制御電圧−１，位相制御電圧
−２の各場合に応答して、位相シフト回路６から出力さ
れる水平ドライブパルス−１，水平ドライブパルス−２
のそれぞれの位相及びデューティを示す。
【００１０】上記の従来の水平ＡＦＣ回路における位相
制御ループでは、図４(g) に示したように、基準パルス
Ｂと帰線パルスとで位相検波を行った結果得られる位相
制御電圧で、鋸歯状波をスライスすることにより、水平
ドライブパルスを得ているが、前記位相制御電圧は位相
検波期間に三角波を生じている。このため、この三角波
の期間、即ち位相検波期間の電圧で鋸歯状波をスライス
すると、水平ドライブパルスの位相と共にデューティも
変化してしまい、正常なデューティの（正常な操作期間
と帰線期間を有した）帰線パルスが得られないという問
題があった。
制御ループでは、図４(g) に示したように、基準パルス
Ｂと帰線パルスとで位相検波を行った結果得られる位相
制御電圧で、鋸歯状波をスライスすることにより、水平
ドライブパルスを得ているが、前記位相制御電圧は位相
検波期間に三角波を生じている。このため、この三角波
の期間、即ち位相検波期間の電圧で鋸歯状波をスライス
すると、水平ドライブパルスの位相と共にデューティも
変化してしまい、正常なデューティの（正常な操作期間
と帰線期間を有した）帰線パルスが得られないという問
題があった。
【００１１】
【発明が解決しようとする課題】上記の如く、従来の２
つの制御ループを備えた水平ＡＦＣ回路における位相制
御ループでは、位相制御電圧で鋸歯状波をスライスして
水平ドライブパルスを得ようとすると、位相検波期間に
生ずる三角波の影響で、位相制御電圧が変化した場合、
水平ドライブパルスの位相と共にデューティも変化して
しまい、その結果、水平出力パルス（帰線パルス）のデ
ューティも変化してしまうという問題があった。
つの制御ループを備えた水平ＡＦＣ回路における位相制
御ループでは、位相制御電圧で鋸歯状波をスライスして
水平ドライブパルスを得ようとすると、位相検波期間に
生ずる三角波の影響で、位相制御電圧が変化した場合、
水平ドライブパルスの位相と共にデューティも変化して
しまい、その結果、水平出力パルス（帰線パルス）のデ
ューティも変化してしまうという問題があった。
【００１２】そこで、本発明はこのような問題に鑑み、
水平出力パルスが位相検波期間に生ずる三角波の影響を
受けることのなく、水平出力パルスのデューティが変化
することのない水平ＡＦＣ回路を提供することを目的と
するものである。
水平出力パルスが位相検波期間に生ずる三角波の影響を
受けることのなく、水平出力パルスのデューティが変化
することのない水平ＡＦＣ回路を提供することを目的と
するものである。
【００１３】
【課題を解決するための手段】請求項１記載の発明は、
水平同期信号を発生する手段と、前記水平同期信号を一
方の入力とする第１の位相検波器とその位相検波出力に
て発振周波数が制御される発振器とを備え、前記水平同
期信号に同期したパルスを発生する周波数制御ループ
と、この周波数制御ループからのパルスを一方の入力と
し帰線パルスを他方の入力とし、両入力を位相検波し、
前記帰線パルスのレベルが第１の状態のとき第１の電圧
レベルを生成し、前記帰線パルスのレベルが第２の状態
のとき第２の電圧レベルを生成する第２の位相検波器
と、この第２の位相検波器からの出力を入力とし、前記
第１又は第２の電圧レベルのうち、不要な電圧成分を瀘
波し、前記帰線パルスが生成されない期間の電圧レベル
に保持するサンプルホールド回路と、このサンプルホー
ルド回路の出力に応じて水平ドライブパルスのパルスの
位相をシフトする位相シフト回路と、前記水平ドライブ
パルスに応答して、水平偏向コイルに水平偏向電流を供
給する一方、反復する走査期間と帰線期間を有した前記
帰線パルスを生成する水平出力回路とを備え、前記帰線
パルスを前記周波数制御ループからの出力と同期状態に
維持するための位相制御ループとを具備したことを特徴
とする。
水平同期信号を発生する手段と、前記水平同期信号を一
方の入力とする第１の位相検波器とその位相検波出力に
て発振周波数が制御される発振器とを備え、前記水平同
期信号に同期したパルスを発生する周波数制御ループ
と、この周波数制御ループからのパルスを一方の入力と
し帰線パルスを他方の入力とし、両入力を位相検波し、
前記帰線パルスのレベルが第１の状態のとき第１の電圧
レベルを生成し、前記帰線パルスのレベルが第２の状態
のとき第２の電圧レベルを生成する第２の位相検波器
と、この第２の位相検波器からの出力を入力とし、前記
第１又は第２の電圧レベルのうち、不要な電圧成分を瀘
波し、前記帰線パルスが生成されない期間の電圧レベル
に保持するサンプルホールド回路と、このサンプルホー
ルド回路の出力に応じて水平ドライブパルスのパルスの
位相をシフトする位相シフト回路と、前記水平ドライブ
パルスに応答して、水平偏向コイルに水平偏向電流を供
給する一方、反復する走査期間と帰線期間を有した前記
帰線パルスを生成する水平出力回路とを備え、前記帰線
パルスを前記周波数制御ループからの出力と同期状態に
維持するための位相制御ループとを具備したことを特徴
とする。
【００１４】請求項２記載の発明は、水平同期信号を発
生する手段と、前記水平同期信号を一方の入力とし第１
の基準パルスを他方の入力とし、両入力を位相検波し、
位相差に応じた制御電圧を出力する第１の位相検波器
と、前記水平同期信号の整数倍の周波数の信号を発振
し、前記制御電圧にて発振周波数が制御される発振器
と、この発振器からの発振信号を分周して、前記水平同
期信号と同じ周波数の第１，第２，第３，及び第４の基
準パルスを発生するカウントダウン回路とを備え、前記
水平同期信号に同期したパルスを発生する周波数制御ル
ープと、前記カウントダウン回路の第２の基準パルスを
一方の入力とし帰線パルスを他方の入力とし、両入力を
位相検波し、前記帰線パルスのレベルが第１の状態のと
き第１の電圧レベルを生成し、前記帰線パルスのレベル
が第２の状態のとき第２の電圧レベルを生成する第２の
位相検波器と、この第２の位相検波器の出力を入力と
し、前記第１又は第２の電圧レベルのうち、不要な電圧
成分を、前記カウントダウン回路からの第３の基準パル
スを用いて瀘波し、前記帰線パルスが生成されない期間
の電圧レベルに保持するサンプルホールド回路と、この
サンプルホールド回路の出力に応じて、前記カウントダ
ウン回路からの第４の基準パルスに基づいた鋸歯状波を
スライスし、水平ドライブパルスの位相をシフトする位
相シフト回路と、前記水平ドライブパルスに応答して、
水平偏向コイルに水平偏向電流を供給する一方、反復す
る走査期間と帰線期間を有した前記帰線パルスを生成す
る水平出力回路とを備え、前記帰線パルスを前記周波数
制御ループからの出力と同期した状態に維持するための
位相制御ループとを具備したことを特徴とする。
生する手段と、前記水平同期信号を一方の入力とし第１
の基準パルスを他方の入力とし、両入力を位相検波し、
位相差に応じた制御電圧を出力する第１の位相検波器
と、前記水平同期信号の整数倍の周波数の信号を発振
し、前記制御電圧にて発振周波数が制御される発振器
と、この発振器からの発振信号を分周して、前記水平同
期信号と同じ周波数の第１，第２，第３，及び第４の基
準パルスを発生するカウントダウン回路とを備え、前記
水平同期信号に同期したパルスを発生する周波数制御ル
ープと、前記カウントダウン回路の第２の基準パルスを
一方の入力とし帰線パルスを他方の入力とし、両入力を
位相検波し、前記帰線パルスのレベルが第１の状態のと
き第１の電圧レベルを生成し、前記帰線パルスのレベル
が第２の状態のとき第２の電圧レベルを生成する第２の
位相検波器と、この第２の位相検波器の出力を入力と
し、前記第１又は第２の電圧レベルのうち、不要な電圧
成分を、前記カウントダウン回路からの第３の基準パル
スを用いて瀘波し、前記帰線パルスが生成されない期間
の電圧レベルに保持するサンプルホールド回路と、この
サンプルホールド回路の出力に応じて、前記カウントダ
ウン回路からの第４の基準パルスに基づいた鋸歯状波を
スライスし、水平ドライブパルスの位相をシフトする位
相シフト回路と、前記水平ドライブパルスに応答して、
水平偏向コイルに水平偏向電流を供給する一方、反復す
る走査期間と帰線期間を有した前記帰線パルスを生成す
る水平出力回路とを備え、前記帰線パルスを前記周波数
制御ループからの出力と同期した状態に維持するための
位相制御ループとを具備したことを特徴とする。
【００１５】
【作用】本発明においては、第１のループである周波数
制御ループは、従来のものと変わらない。第２のループ
である位相制御ループにおいて、第２の位相検波器と位
相シフト回路の間に、サンプルホールド回路を設けてい
る。サンプルホールド回路では、第２の位相検波器から
の位相制御電圧の位相検波期間の三角波の影響を避ける
ため、カウントダウン回路からの第３の基準パルスを用
いてサンプルホールドしている。即ち、第３の基準パル
スのローレベル，ハイレベルに応じて、位相制御電圧を
サンプル，ホールドするサンプル期間，ホールド期間を
切り替えるもので、サンプル期間とホールド期間のタイ
ミングを設計することにより、第３の基準パルスのサン
プル期間を三角波やその他の影響を避け得る期間に設定
し、ホールド期間をサンプル期間で得られた信号でホー
ルドできるように設定する。これにより、位相制御電圧
の位相検波期間の三角波の影響を排除して、位相制御電
圧の変化に対して、水平出力パルス（帰線パルス）の位
相のみ変化しそのデューティが変化することのない水平
ＡＦＣ回路を実現できる。
制御ループは、従来のものと変わらない。第２のループ
である位相制御ループにおいて、第２の位相検波器と位
相シフト回路の間に、サンプルホールド回路を設けてい
る。サンプルホールド回路では、第２の位相検波器から
の位相制御電圧の位相検波期間の三角波の影響を避ける
ため、カウントダウン回路からの第３の基準パルスを用
いてサンプルホールドしている。即ち、第３の基準パル
スのローレベル，ハイレベルに応じて、位相制御電圧を
サンプル，ホールドするサンプル期間，ホールド期間を
切り替えるもので、サンプル期間とホールド期間のタイ
ミングを設計することにより、第３の基準パルスのサン
プル期間を三角波やその他の影響を避け得る期間に設定
し、ホールド期間をサンプル期間で得られた信号でホー
ルドできるように設定する。これにより、位相制御電圧
の位相検波期間の三角波の影響を排除して、位相制御電
圧の変化に対して、水平出力パルス（帰線パルス）の位
相のみ変化しそのデューティが変化することのない水平
ＡＦＣ回路を実現できる。
【００１６】
【実施例】実施例について図面を参照して説明する。図
１は本発明の一実施例の水平ＡＦＣ回路を示すブロック
図である。
１は本発明の一実施例の水平ＡＦＣ回路を示すブロック
図である。
【００１７】図１において、図３と同様の部分には同一
符号を付して説明する。入力端子１には水平同期信号が
入力されており、この水平同期信号は第１の位相検波器
２の一方の入力端に供給されている。第１の位相検波器
２の他方の入力端には、発振周波数を分周して基準パル
スを生成するカウントダウン回路４ａからの基準パルス
Ａが供給されている。第１の位相検波器２は、カウント
ダウン回路４ａからの基準パルスＡと前記入力水平同期
信号とを位相比較し、その比較結果として双方の位相差
に比例した周波数制御電圧を出力する。この周波数制御
電圧は、水平発振器３に供給される。水平発振器３は、
水平同期周波数のｎ倍（ｎは整数）の周波数の信号を発
振するもので、前記位相検波器２からの周波数制御電圧
により、その発振周波数が制御可能である。水平発振器
３からの発振信号は、カウントダウン回路４ａにて１／
ｎに分周され、前記基準パルスＡとして前記第１の位相
検波器２に供給される。前記第１の位相検波器２と前記
水平発振器３と前記カウントダウン回路４ａとは、周波
数制御ループを構成している。
符号を付して説明する。入力端子１には水平同期信号が
入力されており、この水平同期信号は第１の位相検波器
２の一方の入力端に供給されている。第１の位相検波器
２の他方の入力端には、発振周波数を分周して基準パル
スを生成するカウントダウン回路４ａからの基準パルス
Ａが供給されている。第１の位相検波器２は、カウント
ダウン回路４ａからの基準パルスＡと前記入力水平同期
信号とを位相比較し、その比較結果として双方の位相差
に比例した周波数制御電圧を出力する。この周波数制御
電圧は、水平発振器３に供給される。水平発振器３は、
水平同期周波数のｎ倍（ｎは整数）の周波数の信号を発
振するもので、前記位相検波器２からの周波数制御電圧
により、その発振周波数が制御可能である。水平発振器
３からの発振信号は、カウントダウン回路４ａにて１／
ｎに分周され、前記基準パルスＡとして前記第１の位相
検波器２に供給される。前記第１の位相検波器２と前記
水平発振器３と前記カウントダウン回路４ａとは、周波
数制御ループを構成している。
【００１８】前記周波数制御ループにより同期制御され
たカウントダウン回路４ａからの基準パルスＢは、第２
の位相検波器５の一方の入力端に供給されており、第２
の位相検波器５の他方の入力端には、水平出力回路７か
らの帰線パルスが供給されている。第２の位相検波器５
は、カウントダウン回路４ａからの基準パルスＢと水平
出力回路７からの帰線パルスを位相比較し、その比較結
果として双方の位相差に比例した位相制御電圧を出力す
る。この位相制御電圧は、サンプルホールド回路８に供
給される。サンプルホールド回路８は、前記位相制御電
圧を前記カウントダウン回路４ａからの基準パルスＤを
用いて位相検波期間ホールドし、スライス電圧として出
力する。このスライス電圧は、位相シフト回路６に供給
される。位相シフト回路６は、前記カウントダウン回路
４ａからの基準パルスＣに基づいて作成される鋸歯状波
を、前記スライス電圧でスライスして、水平出力回路７
に対して水平ドライブパルスを出力する。水平出力回路
７は、位相シフト回路６からの水平ドライブパルスに応
答して、水平偏向コイルに水平偏向電流を供給する一
方、水平出力パルス（帰線パルス）を出力する。前記第
２の位相検波器５と前記サンプルホールド回路８と前記
位相シフト回路６と前記水平出力回路７とは、位相制御
ループを構成している。
たカウントダウン回路４ａからの基準パルスＢは、第２
の位相検波器５の一方の入力端に供給されており、第２
の位相検波器５の他方の入力端には、水平出力回路７か
らの帰線パルスが供給されている。第２の位相検波器５
は、カウントダウン回路４ａからの基準パルスＢと水平
出力回路７からの帰線パルスを位相比較し、その比較結
果として双方の位相差に比例した位相制御電圧を出力す
る。この位相制御電圧は、サンプルホールド回路８に供
給される。サンプルホールド回路８は、前記位相制御電
圧を前記カウントダウン回路４ａからの基準パルスＤを
用いて位相検波期間ホールドし、スライス電圧として出
力する。このスライス電圧は、位相シフト回路６に供給
される。位相シフト回路６は、前記カウントダウン回路
４ａからの基準パルスＣに基づいて作成される鋸歯状波
を、前記スライス電圧でスライスして、水平出力回路７
に対して水平ドライブパルスを出力する。水平出力回路
７は、位相シフト回路６からの水平ドライブパルスに応
答して、水平偏向コイルに水平偏向電流を供給する一
方、水平出力パルス（帰線パルス）を出力する。前記第
２の位相検波器５と前記サンプルホールド回路８と前記
位相シフト回路６と前記水平出力回路７とは、位相制御
ループを構成している。
【００１９】上記の構成において、第１のループである
周波数制御ループは、従来の構成と変わらない。従っ
て、周波数制御ループでは、端子１に入力される水平同
期信号に同期した基準パルスＢを出力し、第２のループ
である位相制御ループに出力する。位相制御ループは、
水平出力回路７からの帰線パルスを前記基準パルスＢに
同期した状態に維持するものであるが、本発明と従来例
が異なる点は、この位相制御ループにおいて、第２の位
相検波器５と位相シフト回路６との間に、サンプルホー
ルド回路８を設けたことである。
周波数制御ループは、従来の構成と変わらない。従っ
て、周波数制御ループでは、端子１に入力される水平同
期信号に同期した基準パルスＢを出力し、第２のループ
である位相制御ループに出力する。位相制御ループは、
水平出力回路７からの帰線パルスを前記基準パルスＢに
同期した状態に維持するものであるが、本発明と従来例
が異なる点は、この位相制御ループにおいて、第２の位
相検波器５と位相シフト回路６との間に、サンプルホー
ルド回路８を設けたことである。
【００２０】位相制御ループの動作を、図２を参照して
説明する。図２は、図１における位相制御ループの各部
の信号タイミングを示している。
説明する。図２は、図１における位相制御ループの各部
の信号タイミングを示している。
【００２１】図２において、(a) は入力端子１に入力さ
れる水平同期信号、(b) は水平出力回路７からの帰線パ
ルス、(c) はカウントダウン回路４ａからの基準パルス
Ｂ、(d) は第２の位相検波器５から出力される位相制御
電圧、(e) はカウントダウン回路４ａからの基準パルス
Ｄ、(f) は(d) の位相制御電圧を(e) の基準パルスＤを
用いてサンプルホールドして得られるスライス電圧、
(g) はカウントダウン回路４ａからの基準パルスＣ、
(h) は基準パルスＣに基づいて位相シフト回路６内で作
成される鋸歯状波、(i) は(d) のスライス電圧で(h) の
鋸歯状波をスライスする位相シフト回路６の動作を示す
もので、スライス電圧が高いレベルの場合（スライス電
圧−１）と低いレベルの場合（スライス電圧−２）のそ
れぞれの場合におけるスライス動作を示す、(j) 及び
(k) は(i) のスライス電圧−１，スライ電圧−２の各場
合に応答して、位相シフト回路６から出力される水平ド
ライブパルス−１，水平ドライブパルス−２のそれぞれ
の位相及びデューティを示す。
れる水平同期信号、(b) は水平出力回路７からの帰線パ
ルス、(c) はカウントダウン回路４ａからの基準パルス
Ｂ、(d) は第２の位相検波器５から出力される位相制御
電圧、(e) はカウントダウン回路４ａからの基準パルス
Ｄ、(f) は(d) の位相制御電圧を(e) の基準パルスＤを
用いてサンプルホールドして得られるスライス電圧、
(g) はカウントダウン回路４ａからの基準パルスＣ、
(h) は基準パルスＣに基づいて位相シフト回路６内で作
成される鋸歯状波、(i) は(d) のスライス電圧で(h) の
鋸歯状波をスライスする位相シフト回路６の動作を示す
もので、スライス電圧が高いレベルの場合（スライス電
圧−１）と低いレベルの場合（スライス電圧−２）のそ
れぞれの場合におけるスライス動作を示す、(j) 及び
(k) は(i) のスライス電圧−１，スライ電圧−２の各場
合に応答して、位相シフト回路６から出力される水平ド
ライブパルス−１，水平ドライブパルス−２のそれぞれ
の位相及びデューティを示す。
【００２２】サンプルホールド回路８では、位相制御電
圧の位相検波期間の三角波の影響を避けるため、カウン
トダウン回路４ａからの基準パルスＤ（図２(e) 参照）
のタイミングで、位相制御電圧（図２(d) 参照）をサン
プルホールドし、図２(f) に示すようなスライス電圧と
して出力している。即ち、位相制御電圧における位相検
波期間の電圧（三角波の電圧）を、その位相検波期間外
の電圧に置き換えてスライス電圧として出力している。
しかも、カウントダウン回路４ａからの基準パルスＤを
使用することで、位相制御電圧に対するサンプル及びホ
ールドのタイミングを、位相制御電圧の位相検波期間と
は独立に変えて設定することができる。従って、位相検
波期間が変動したときもこの期間に対応するようにホー
ルド期間を設定することができる。
圧の位相検波期間の三角波の影響を避けるため、カウン
トダウン回路４ａからの基準パルスＤ（図２(e) 参照）
のタイミングで、位相制御電圧（図２(d) 参照）をサン
プルホールドし、図２(f) に示すようなスライス電圧と
して出力している。即ち、位相制御電圧における位相検
波期間の電圧（三角波の電圧）を、その位相検波期間外
の電圧に置き換えてスライス電圧として出力している。
しかも、カウントダウン回路４ａからの基準パルスＤを
使用することで、位相制御電圧に対するサンプル及びホ
ールドのタイミングを、位相制御電圧の位相検波期間と
は独立に変えて設定することができる。従って、位相検
波期間が変動したときもこの期間に対応するようにホー
ルド期間を設定することができる。
【００２３】このように、サンプルホールド回路８を追
加することで、三角波の影響を受けずに済むので、位相
制御電圧の変化（従って、スライス電圧の変化）に伴
う、図２(j) ，(k) に示すように水平ドライブパルスの
変化は位相のみでデューティは常に一定となり、その結
果水平出力パルス（帰線パルス）の変化は位相のみでデ
ューティは常に一定となる。
加することで、三角波の影響を受けずに済むので、位相
制御電圧の変化（従って、スライス電圧の変化）に伴
う、図２(j) ，(k) に示すように水平ドライブパルスの
変化は位相のみでデューティは常に一定となり、その結
果水平出力パルス（帰線パルス）の変化は位相のみでデ
ューティは常に一定となる。
【００２４】更に、位相制御電圧の変化に対して、水平
出力パルスの位相変化量は連続的に変化することが可能
であり、必ず最適値に設定できる。これは、ディジタル
回路はカウントダウン回路４ａだけで済み、残りはアナ
ログ回路で構成できるため、水平出力パルスの位相制御
量はアナログ回路で決まるためである。
出力パルスの位相変化量は連続的に変化することが可能
であり、必ず最適値に設定できる。これは、ディジタル
回路はカウントダウン回路４ａだけで済み、残りはアナ
ログ回路で構成できるため、水平出力パルスの位相制御
量はアナログ回路で決まるためである。
【００２５】
【発明の効果】以上述べたように本発明によれば、水平
出力パルスが位相検波期間に生ずる三角波の影響を排除
でき、位相制御電圧の変化に対して、水平出力パルスの
変化は位相のみとすることができる。従って、水平出力
パルスのデューティが変化することがなく、安定した水
平出力を得ることが可能な水平ＡＦＣ回路を実現するこ
とができる。
出力パルスが位相検波期間に生ずる三角波の影響を排除
でき、位相制御電圧の変化に対して、水平出力パルスの
変化は位相のみとすることができる。従って、水平出力
パルスのデューティが変化することがなく、安定した水
平出力を得ることが可能な水平ＡＦＣ回路を実現するこ
とができる。
【図１】本発明の一実施例の水平ＡＦＣ回路を示すブロ
ック図。
ック図。
【図２】図１の回路動作を説明するためのタイミングチ
ャート。
ャート。
【図３】従来の水平ＡＦＣ回路を示すブロック図。
【図４】図３の回路動作を説明するためのタイミングチ
ャート。
ャート。
１…水平同期信号入力端子 ２…第１の位相検波器 ３…発振器 ４ａ…カウントダウン回路 ５…第２の位相検波器 ６…位相シフト回路 ７…水平出力回路 ８…サンプルホールド回路
Claims (2)
- 【請求項１】水平同期信号を発生する手段と、 前記水平同期信号を一方の入力とする第１の位相検波器
とその位相検波出力にて発振周波数が制御される発振器
とを備え、前記水平同期信号に同期したパルスを発生す
る周波数制御ループと、 この周波数制御ループからのパルスを一方の入力とし帰
線パルスを他方の入力とし、両入力を位相検波し、前記
帰線パルスのレベルが第１の状態のとき第１の電圧レベ
ルを生成し、前記帰線パルスのレベルが第２の状態のと
き第２の電圧レベルを生成する第２の位相検波器と、こ
の第２の位相検波器からの出力を入力とし、前記第１又
は第２の電圧レベルのうち、不要な電圧成分を瀘波し、
前記帰線パルスが生成されない期間の電圧レベルに保持
するサンプルホールド回路と、このサンプルホールド回
路の出力に応じて水平ドライブパルスのパルスの位相を
シフトする位相シフト回路と、前記水平ドライブパルス
に応答して、水平偏向コイルに水平偏向電流を供給する
一方、反復する走査期間と帰線期間を有した前記帰線パ
ルスを生成する水平出力回路とを備え、前記帰線パルス
を前記周波数制御ループからの出力と同期状態に維持す
るための位相制御ループとを具備したことを特徴とする
水平ＡＦＣ回路。 - 【請求項２】水平同期信号を発生する手段と、 前記水平同期信号を一方の入力とし第１の基準パルスを
他方の入力とし、両入力を位相検波し、位相差に応じた
制御電圧を出力する第１の位相検波器と、前記水平同期
信号の整数倍の周波数の信号を発振し、前記制御電圧に
て発振周波数が制御される発振器と、この発振器からの
発振信号を分周して、前記水平同期信号と同じ周波数の
第１，第２，第３，及び第４の基準パルスを発生するカ
ウントダウン回路とを備え、前記水平同期信号に同期し
たパルスを発生する周波数制御ループと、 前記カウントダウン回路の第２の基準パルスを一方の入
力とし帰線パルスを他方の入力とし、両入力を位相検波
し、前記帰線パルスのレベルが第１の状態のとき第１の
電圧レベルを生成し、前記帰線パルスのレベルが第２の
状態のとき第２の電圧レベルを生成する第２の位相検波
器と、この第２の位相検波器の出力を入力とし、前記第
１又は第２の電圧レベルのうち、不要な電圧成分を、前
記カウントダウン回路からの第３の基準パルスを用いて
瀘波し、前記帰線パルスが生成されない期間の電圧レベ
ルに保持するサンプルホールド回路と、このサンプルホ
ールド回路の出力に応じて、前記カウントダウン回路か
らの第４の基準パルスに基づいた鋸歯状波をスライス
し、水平ドライブパルスの位相をシフトする位相シフト
回路と、前記水平ドライブパルスに応答して、水平偏向
コイルに水平偏向電流を供給する一方、反復する走査期
間と帰線期間を有した前記帰線パルスを生成する水平出
力回路とを備え、前記帰線パルスを前記周波数制御ルー
プからの出力と同期した状態に維持するための位相制御
ループとを具備したことを特徴とする水平ＡＦＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18726594A JPH0851556A (ja) | 1994-08-09 | 1994-08-09 | 水平ａｆｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18726594A JPH0851556A (ja) | 1994-08-09 | 1994-08-09 | 水平ａｆｃ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0851556A true JPH0851556A (ja) | 1996-02-20 |
Family
ID=16202961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18726594A Pending JPH0851556A (ja) | 1994-08-09 | 1994-08-09 | 水平ａｆｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0851556A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000049798A1 (en) * | 1999-02-19 | 2000-08-24 | Matsushita Electric Industrial Co., Ltd. | Phase controller of horizontal drive pulse and method of the same |
-
1994
- 1994-08-09 JP JP18726594A patent/JPH0851556A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000049798A1 (en) * | 1999-02-19 | 2000-08-24 | Matsushita Electric Industrial Co., Ltd. | Phase controller of horizontal drive pulse and method of the same |
| US6597404B1 (en) | 1999-02-19 | 2003-07-22 | Matsushita Electric Industrial Co., Ltd. | Phase controller of horizontal drive pulse and method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI94691B (fi) | Kellosignaalin generointijärjestelmä | |
| EP0180450B1 (en) | Television display apparatus having character generator with non-line-locked clock | |
| JP2511917B2 (ja) | 映像表示装置 | |
| JPS5871784A (ja) | 固体カラ−ビデオカメラの同期信号発生回路 | |
| JPH0851556A (ja) | 水平ａｆｃ回路 | |
| KR100228329B1 (ko) | 수평 동기 장치 | |
| US4660080A (en) | Synchronization circuit responsive to time-multiplexed signals | |
| JPH08279927A (ja) | 同期回路 | |
| US5181116A (en) | Television receiver with control of writing and reading of video memory | |
| GB2034137A (en) | Dual phase-control loop horizontal deflection synchronizing circuit | |
| JPS5943036B2 (ja) | カラ−テレビジヨンエンコ−ダにおける回路配置 | |
| US4806883A (en) | Multifrequency oscillator circuit | |
| KR100673922B1 (ko) | 디지털 텔레비전 수신기용 수평 동기 시스템 | |
| DE3909086A1 (de) | Schaltungsanordnung zur fernsehablenkung | |
| JP2794693B2 (ja) | 水平偏向回路 | |
| KR200142695Y1 (ko) | 티브이 수상기의 퍼스널 컴퓨터 동기신호 처리장치 | |
| JP2002006823A (ja) | ディスプレイ装置 | |
| JPH0715216Y2 (ja) | Ｐｌｌ選局装置 | |
| EP0242123A2 (en) | Television deflection apparatus | |
| JP2590871B2 (ja) | テレビジヨン受像機の水平回路 | |
| JPH0635573Y2 (ja) | 倍速テレビの水平回路 | |
| KR20010075397A (ko) | 멀티스탠다드 클록 회복 회로 | |
| JPH09135449A (ja) | パルス生成回路及びこれを用いたコンバージェンス補正回路 | |
| JP2586639Y2 (ja) | ビデオ信号処理装置 | |
| JPS63164580A (ja) | テレビジョン受信機 |