JPH085457A

JPH085457A - 情報検出用デバイス

Info

Publication number: JPH085457A
Application number: JP15552294A
Authority: JP
Inventors: Terutake Kadohara; 輝岳門原
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-06-15
Filing date: 1994-06-15
Publication date: 1996-01-12

Abstract

(57)【要約】【目的】事実上の情報検出性能を低下させることな
く、チップ面積を必要最小限に抑え、かつ、安価なもの
にする。【構成】複数備わった光電変換領域それぞれに蓄積制
御を行う為の回路部３０２−１〜３０２−４，３０３−
１，３０３−４を持ち、該回路部を異なった方式の蓄積
制御を行うものに形成し、単一のチップ上に、異なった
方式の蓄積制御を行う回路部を混在させて形成するよう
にしている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、カメラ等の光学装置に
具備され、例えば焦点検出用として用いられる情報検出
用デバイスの改良に関するのである。

【０００２】

【従来の技術】近年、１つの焦点検出領域から複数の焦
点検出領域へと１チップ上でのセンサ領域が増加する一
方、蓄積制御方式にも様々な方式が考案され、焦点検出
用センサとしての高性能化が進められている。

【０００３】検出領域を多分割化したものとしては、特
開昭６３−１１９０６号に開示されているような３点の
ものから、特開昭６３−４７７１１等にて開示されてい
るような５点のものなどがある。

【０００４】一方、蓄積制御方式は、一般的な暗電流レ
ベルを基準とした出力のピーク値で蓄積制御する方式に
対して、特願６２−２４０８７８号等では出力の最小値
と最大値の差で蓄積制御する方式などが開示されてい
る。

【０００５】図８（Ａ），（Ｂ）及び図９（Ａ），
（Ｂ）は、上記の蓄積制御方式の特徴について説明する
ための図である。

【０００６】図８（Ａ）は暗電流基準のピーク値制御方
式を実現する為の回路構成を示す図であり、蓄積制御部
１０１は、遮光されたダーク用画素の出力とセンサ出力
中の最大値を検出する最大値検出回路１０２の出力の差
が差動増幅器１０３にて一定のレベルに達したことが検
知されたら蓄積終了とする〔この方式をピーク・ダーク
（Ｐｅａｋ−Ｄａｒｋ）、以下においてはＰ／Ｄと記
す〕。

【０００７】従って、センサ出力は図８（Ｂ）に示した
ように、一定レベルのダーク出力とピーク出力ａが重な
った形となる。この場合、回路構成は最大値検出回路１
０２のみが必要となるだけで簡単となる反面、今日主流
となっている位相差検出方式の焦点検出において重要と
なるコントラスト成分は、図中の（ａ−ｂ）のレベルと
なり、低コントラストの被写体が苦手となってしまう。

【０００８】一方、図９（Ａ）は最小値基準のピーク値
制御方式を実現する為の回路構成を示す図であり、蓄積
制御部２０１は、センサ出力中の最小値を検出する最小
値検出回路２０２と最大値を検出する最大値検出回路２
０３の出力の差が差動増幅器２０４にて一定のレベルに
達したことが検知されたら蓄積終了とするものである
〔この方式をピーク・ボトム（Ｐｅａｋ−Ｂｏｔｔｏ
ｍ）、以下においてはＰ／Ｂと記す〕。

【０００９】従って、センサ出力は図９（Ｂ）に示した
ように、一定レベルのオフセット出力（必然ではない）
に最大値と最小値の差となる出力ｃが乗った形となる。
この場合、回路構成は最大検出回路２０３のみでなく最
小検出回路２０２も必要とする反面、コントラスト成分
を出力全域に拡大した形で取出せるため、低コントラス
トの被写体にも十分焦点調節が可能なものとなり、今日
のカメラでは主流となってきている。

【００１０】

【発明が解決しようとする課題】前述したＰ／Ｂ方式の
採用、つまり検出領域の拡大と複雑な蓄積制御を実現す
ることで、装置の性能を向上させることが可能になって
きているが、センサのチップ面積が増大し、結果的に益
々高価なセンサとなってしまっていた。一般的な民生用
に用いる場合、なるべく安価で性能も満足いくものとす
る事がやはり必要となる。

【００１１】（発明の目的）本発明の目的は、事実上の
情報検出性能を低下させることなく、チップ面積を必要
最小限に抑え、かつ、安価なものにすることのできる情
報検出用デバイスを提供することである。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、複数備わった光電変換領域それぞれに蓄
積制御を行う為の回路部を持ち、該回路部を異なった方
式の蓄積制御を行うものに形成し、単一のチップ上に、
異なった方式の蓄積制御を行う回路部を混在させて形成
するようにしている。

【００１３】

【実施例】以下、本発明を図示の実施例に基づいて詳細
に説明する。

【００１４】図１は本発明の一実施例における焦点検出
用デバイスを具備した一眼レフレックスカメラの光学系
の配置を示す図である。

【００１５】図１において、ＬＮＳはズーム撮影レン
ズ、ＱＲＭはクイックリターンミラー、ＦＳＣＲＮは焦
点板、ＩＬＣは液晶表示装置、ＰＰはペンタプリズム、
ＡＥＬは測光レンズ、ＳＰＣは測光センサ、ＥＰＬは接
眼レンズ、ＦＰＬＮはフィルム面、ＳＭはサブミラー、
ＭＳＫは視野マスク、ＩＣＦは赤外カットフィルタ、Ｆ
ＬＤＬはフィールドレンズ、ＲＭ１，ＲＭ２は第１，第
２の反射ミラー、ＳＨＭＳＫは遮光マスク、ＤＰは絞
り、ＡＦＬは二次結像レンズ、ＡＦＰは反射面ＡＦＰ−
１と射出面ＡＦＰ−２を有するプリズム部材、ＳＮＳは
カバーガラスＳＮＳＣＧ及び受光面ＳＮＳＰＬＮを有す
る前出のラインセンサである。

【００１６】前記プリズム部材ＡＦＰは、アルミニウム
等の金属反射膜を蒸着した反射面ＡＦＰ−１を有し、二
次結像レンズＡＦＬからの光束を反射して、射出面ＡＦ
Ｐ−２に偏光する作用を有している。

【００１７】図２は上記焦点検出装置の概略構成を示す
図である。

【００１８】図２において、ＭＳＫは視野マスクであ
り、中央に十字形の開口部ＭＳＫ−１、両側の周辺部に
縦長の開口部ＭＳＫ−２，ＭＳＫ−３を有している。Ｆ
ＬＤＬはフィールドレンズであり、視野マスクの３つの
開口部ＭＳＫ−１，ＭＳＫ−２，ＭＳＫ−３に対応し
て、３つの部分ＦＬＤＬ−１，ＦＬＤＬ−２，ＦＬＤＬ
−３から成っている。ＤＰは絞りであり、中心部には上
下左右に一対ずつ計４つの開口ＤＰ−１ａ，ＤＰ−１
ｂ，ＤＰ−４ｃ，ＤＰ−４ｄを、また左右の周辺部分に
は一対２つの開口ＤＰ−２ａ，ＤＰ−２ｂ及びＤＰ−３
ａ，ＤＰ−３ｂがそれぞれ設けられている。

【００１９】前記フィールドレンズＦＬＤＬの各領域Ｆ
ＬＤＬ−１，ＦＬＤＬ−２，ＦＬＤＬ−３はそれぞれこ
れらの開口対ＤＰ−１，ＤＰ−２，ＤＰ−３を不図示の
対物レンズの射出瞳付近に結像する作用を有している。

【００２０】ＡＦＬは４対計８つのレンズＡＦＬ−１
ａ，ＡＦＬ−１ｂ、ＡＦＬ−４ａ，ＡＦＬ−４ｂ、ＡＦ
Ｌ−２ａ，ＡＦＬ−２ｂ、ＡＦＬ−３ａ，ＡＦＬ−３ｂ
から成る二次結像レンズであり、絞りＤＰの各開口に対
応して、その後方に配置されている。ＳＮＳは４対計８
つのセンサ列ＳＮＳ−１ａ，ＳＮＳ−１ｂ、ＳＮＳ−４
ａ，ＳＮＳ−４ｂ、ＳＮＳ−２ａ，ＳＮＳ−２ｂ、ＳＮ
Ｓ−３ａ，ＳＮＳ−３ｂから成るラインセンサであり、
各二次結像レンズＡＦＬに対応してその像を受光するよ
うに配置されている。

【００２１】尚、本実施例では、使用頻度の高い中央領
域のセンサ列対ＳＮＳ−１，ＳＮＳ−４をＰ／Ｂ制御
し、周辺領域のセンサ列対ＳＮＳ−２，ＳＮＳ−３をＰ
／Ｄ制御としている。

【００２２】この図２に示す焦点検出系では、撮影レン
ズの焦点がフィルム面より前方にある場合、各センサ列
対上に形成される被写体像は互いに近づいた状態にな
り、焦点が後方にある場合には、被写体像は互いに離れ
た状態になる。この被写体像の相対位置変位量は撮影レ
ンズの焦点外れ量と特定の関数関係にあるため、各セン
サ列対でそのセンサ出力に対してそれぞれ適当な演算を
施せば、撮影レンズの焦点外れ量、いわゆるデフォーカ
ス量を検出する事が出来る。

【００２３】図３は上記の構成を持つカメラの具体的な
回路構成の一例を示すブロック図である。

【００２４】図３において、ＰＲＳはカメラの制御回路
で、例えば内部にＣＰＵ（中央処理装置），ＲＯＭ，Ｒ
ＡＭ，Ａ／Ｄ変換機能を有する１チップのマイクロコン
ピュータである。この制御回路ＰＲＳはＲＯＭに格納さ
れたカメラのシーケンス・プログラムに従って、自動露
出制御機能，自動焦点調節機能，フィルムの巻上げ・巻
戻し等のカメラの一連の動作を行っている。そのため
に、該制御回路ＰＲＳは通信用信号ＳＯ，ＳＩ，ＳＣＬ
Ｋ、通信選択信号ＣＬＣＭ，ＣＳＤＲ，ＣＤＤＲを用い
て、カメラ本体内の周辺回路およびレンズ内制御装置と
通信を行って、各々の回路やレンズの動作を制御する。

【００２５】ＳＯは前記制御回路ＰＲＳから出力される
データ信号、ＳＩは前記制御回路ＰＲＳに入力されるデ
ータ信号、ＳＣＬＫは前記信号ＳＯ，ＳＩの同期クロッ
クである。

【００２６】ＬＣＭはレンズ通信バッファ回路であり、
カメラが動作中のときにはレンズ用電源端子ＶＬに電力
を供給するとともに、制御回路ＰＲＳからの選択信号Ｃ
ＬＣＭが高電位レベル（以下、“Ｈ”と略記し、低電位
レベルは“Ｌ”と略記する）のときには、カメラとレン
ズ間の通信バッファとなる。

【００２７】前記制御回路ＰＲＳが通信選択信号ＣＬＣ
Ｍを“Ｈ”にして同期クロックＳＣＬＫに同期して所定
のデータを信号ＳＯとして送出すると、レンズ通信回路
ＬＣＭはカメラ・レンズ間通信接点を介して、ＳＣＬ
Ｋ，ＳＯの各々のバッファ信号ＬＣＫ，ＤＣＬをレンズ
へ出力する。それと同時にレンズからの信号ＤＬＣのバ
ッファ信号をＳＩに出力し、制御回路ＰＲＳはＳＣＬＫ
に同期してＳＩからレンズのデータを入力する。

【００２８】ＤＤＲは各種スイッチＳＷＳの検知及び表
示用回路であり、信号ＣＤＤＲが“Ｈ”の時に選択され
て、ＳＯ，ＳＩ，ＳＣＬＫを用いて制御回路ＰＲＳによ
って制御される。即ち、制御回路ＰＲＳから送られてく
るデータに基づいてカメラの表示部ＤＳＰの表示を切り
替えたり、カメラの各種操作部材のオン・オフ状態を通
信によって制御回路ＰＲＳに報知する。

【００２９】ＳＷ１，ＳＷ２は不図示のレリーズボタン
に連動したスイッチで、レリーズボタンの第１段階の押
下によりスイッチＳＷ１がオンし、引き続いて第２段階
の押下でスイッチＳＷ２がオンする。制御回路ＰＲＳは
前記スイッチＳＷ１のオンで測光，自動焦点調節を行
い、スイッチＳＷ２のオンをトリガとして露出制御とそ
の後のフィルムの巻上げを行う。

【００３０】なお、前記スイッチＳＷ２はマイクロコン
ピュータである制御回路ＰＲＳの「割り込み入力端子」
に接続され、前記スイッチＳＷ１のオン時のプログラム
実行中でも該スイッチＳＷ２のオンによつて割り込みが
かかり、直ちに所定の割り込みプログラムへ制御を移す
ことができる構成となっている。

【００３１】ＭＴＲ１はフィルム給送用、ＭＴＲ２はミ
ラーアップ・ダウン及びシャッタばねチャージ用のモー
タであり、各々の駆動回路ＭＤＲ１，ＭＤＲ２により正
転、逆転の制御が行われる。制御回路ＰＲＳから各駆動
回路ＭＤＲ１，ＭＤＲ２に入力されている信号Ｍ１Ｆ，
Ｍ１Ｒ，Ｍ２Ｆ，Ｍ２Ｒはモータ制御用の信号である。

【００３２】ＭＧ１，ＭＧ２は各々シャッタ先幕・後幕
走行開始用マグネットで、信号ＳＭＧ１，ＳＭＮ２、増
幅トランジスタＴＲ１，ＴＲ２で通電され、制御回路Ｐ
ＲＳによりシャッタ制御が行われる。

【００３３】なお、モータ駆動回路ＭＤＲ１，ＭＤＲ２
の制御やシャッタ制御は、本発明と直接関わりがないの
で、詳しい説明は省略する。

【００３４】レンズ内制御回路ＬＰＲＳにＬＣＫに同期
して入力される信号ＤＣＬは、カメラからレンズＬＮＳ
に対する命令のデータであり、命令に対するレンズの動
作は予め決められている。レンズ内制御回路ＬＰＲＳは
所定の手続きに従ってその命令を解析し、焦点調節や絞
り制御の動作や、出力ＤＬＣからレンズの各部動作状況
（焦点調節光学系の駆動状況や、絞りの駆動状態等）や
各種パラメータ（開放Ｆナンバ、焦点距離、デフォーカ
ス量対焦点調節光学系の移動量の係数等）の出力を行
う。

【００３５】この実施例では、ズームレンズの例を示し
ており、カメラから焦点調節の命令が送られた場合に
は、同時に送られてくる駆動量・方向に従って焦点調節
用モータＬＴＭＲを信号ＬＭＦ，ＬＭＲによって駆動し
て、光学系を光軸方向に移動させて焦点調節を行う。光
学系の移動量は該光学系に連動して回動するパルス板の
パターンをフォトカプラにて検出し、移動量に応じた数
のパルスを出力するエンコーダ回路ＥＮＣＦのパルス信
号ＳＥＮＣＦでモニタし、レンズ内制御回路ＬＰＲＳ内
のカウンタで係数しており、所定の移動が完了した時点
でレンズ内制御回路ＬＰＲＳ自身が信号ＬＭＦ，ＬＭＲ
を“Ｌ”にして前記モータＬＭＴＲを制御する。

【００３６】このため、一旦カメラから焦点調節の命令
が送られた後は、カメラの制御回路ＰＲＳはレンズの駆
動が終了するまで、レンズ駆動に関して全く関与する必
要がない。また、カメラから要求があった場合には、上
記カウンタの内容をカメラに送出することも可能な構成
になっている。

【００３７】カメラから絞り制御の命令が送られた場合
には、同時に送られてくる絞り段数に従って絞り駆動用
としては公知のステッピングモータＤＭＴＲを駆動す
る。なお、ステッピングモータＤＭＴＲはオープン制御
が可能なため、動作をモニタするためのエンコーダを必
要としない。

【００３８】ＥＮＣＺはズーム光学系に付随したエンコ
ーダ回路であり、レンズ内制御回路ＬＰＲＳは該エンコ
ーダ回路ＥＮＣＺからの信号ＳＥＮＣＺを入力してズー
ム位置を検出する。レンズ内制御回路ＬＰＲＳ内には各
ズーム位置におけるレンズ・パラメータが格納されてお
り、カメラ側の制御回路ＰＲＳから要求があった場合に
は、現在のズーム位置に対応したパラメータをカメラに
送出する。

【００３９】ＳＰＣは撮影レンズを介した被写体からの
光を受光する露出制御用の測光センサであり、その出力
ＳＳＰＣは制御回路ＰＲＳのアナログ入力端子に入力さ
れ、Ａ／Ｄ変換後所定のプログラムに従って、自動露出
制御に用いられる。

【００４０】ＳＤＲはＣＣＤ等から構成される焦点検出
用のラインセンサＳＮＳのセンサ駆動回路であり、不図
示のリモコンからの信号の受信用センサＳＲＭの出力Ｓ
ＳＲＭの処理回路であり、信号ＣＳＤＲが“Ｈ”のとき
選択されて、ＳＯ，ＳＩ，ＳＣＬＫを用いて制御回路Ｐ
ＲＳにて制御される。

【００４１】前記センサ駆動回路ＳＤＲからラインセン
サＳＮＳへ与える信号φＳＥＬ０，φＳＥＬ１は制御回
路ＰＲＳからの信号ＳＥＬ０，ＳＥＬ１そのもので、φ
ＳＥＬ０＝“Ｌ”，φＳＥＬ１＝“Ｌ”のときセンサ列
ＳＮＳ−１（ＳＮＳ−１ａ，ＳＮＳ−１ｂ）を、φＳＥ
Ｌ０＝“Ｈ”φＳＥＬ１＝“Ｌ”のときセンサ列ＳＮＳ
−４（ＳＮＳ−４ａ，ＳＮＳ−４ｂ）を、φＳＥＬ０＝
“Ｌ”、φＳＥＬ１＝“Ｈ”のときセンサ列ＳＮＳ−２
（ＳＮＳ−２ａ，ＳＮＳ−２ｂ）を、φＳＥＬ０＝
“Ｈ”、φＳＥＬ１＝“Ｈ”のときセンサ列ＳＮＳ−３
（ＳＮＳ−３ａ，ＳＮＳ−３ｂ）をそれぞれ選択する信
号である。

【００４２】蓄積終了後に、信号ＳＬＥ０，ＳＥＬ１を
適当に設定して、それからクロックφＳＨ、φＨＲＳを
送ることにより、信号ＳＥＬ０，ＳＥＬ１（φＳＥＬ
０，φＳＥＬ１）で選択されたセンサ列の像信号が出力
VOUTから順次シリアルに出力される。

【００４３】ＶＰ１，ＶＰ２，ＶＰ３，ＶＰ４はそれぞ
れ各センサ列ＳＮＳ−１（ＳＮＳ−１ａ，ＳＮＳ−１
ｂ）、ＳＮＳ−２（ＳＮＳ−２ａ，ＳＮＳ−２ｂ）、Ｓ
ＮＳ−３（ＳＮＳ−３ａ，ＳＮＳ−３ｂ）、ＳＮＳ−４
（ＳＮＳ−４ａ，ＳＮＳ−４ｂ）の蓄積制御用信号で、
蓄積開始とともにその電圧が上昇し、これにより各セン
サ列の蓄積制御が行われる。前述した様に、蓄積制御用
信号ＶＰ１，ＶＰ４はＰ／Ｂ方式による信号で、蓄積制
御用信号ＶＰ２，ＶＰ３はＰ／Ｄ方式による信号であ
る。

【００４４】信号φＲＥＳ，φＶＲＳはセンサのリセッ
ト用クロック、φＨＲＳ，φＳＨは像信号の読出し用ク
ロック、φＴ１，φＴ２，φＴ３，φＴ４はそれぞれ各
センサ列対の蓄積を終了させるためのクロックである。

【００４５】前記センサ駆動回路ＳＤＲの出力VIDEO
は、ラインセンサＳＮＳからの像信号VOUTを信号レベル
によって決定されるゲインで増幅された像信号である。
出力VIDEO は制御回路ＰＲＳのアナログ入力端子に入力
されており、制御回路ＰＲＳは同信号をＡ／Ｄ変換後、
そのデジタル値をＲＡＭ上の所定のアドレスへ順次格納
してゆく。

【００４６】信号／TINTE １，／TINTE ２，／TINTE
３，／TINTE ４は、それぞれセンサ列ＳＮＳ−１（ＳＮ
Ｓ−１ａ，ＳＮＳ−１ｂ）、ＳＮＳ−２（ＳＮＳ−２
ａ，ＳＮＳ−２ｂ）、ＳＮＳ−３（ＳＮＳ−３ａ，ＳＮ
Ｓ−３ｂ）、ＳＮＳ−４（ＳＮＳ−４ａ，ＳＮＳ−４
ｂ）に蓄積された電荷が適正となり、蓄積が終了したこ
とを表す信号で、制御回路ＰＲＳはこれを受けて像信号
の読出しを実行する。

【００４７】信号BTIME はセンサ駆動回路ＳＤＲ内の像
信号増幅アンプの読出しゲイン決定のタイミングを与え
る信号で、通常上記センサ駆動回路ＳＤＲはこの信号が
“Ｈ”となった時点での蓄積制御用信号ＶＰ１〜ＶＰ４
の電圧から、対応するセンサ列の読出しゲインを決定す
る。具体的には、予め制御回路ＰＲＳからＳＣＬＫ，Ｓ
Ｏを用いて送られたゲイン決定用データに基づいて生成
された比較レベルと、信号BTIME のタイミングにおける
モニタ信号ＶＰ１〜ＶＰ４のレベルとの上下関係より決
定される。この実施例においては、この比較レベルがモ
ニタ信号ＶＰ１〜ＶＰ４に対して共通となっている。

【００４８】ＣＫ１，ＣＫ２は上記クロックφＲＥＳ，
φＶＲＳ，φＨＲＳ，φＳＨを生成するために制御回路
ＰＲＳからセンサ駆動回路ＳＤＲへ与えられる基準クロ
ックである。

【００４９】制御回路ＰＲＳが通信選択信号ＣＳＤＲを
“Ｈ”として所定の「蓄積開始コマンド」をセンサ駆動
回路ＳＤＲに送出することによって、ラインセンサＳＮ
Ｓの蓄積動作が開始される。

【００５０】これにより、４つのセンサ列対で各センサ
上に形成された被写体像の光電変換が行われ、ラインセ
ンサＳＮＳの光電変換素子部には電荷が蓄積される。同
時に各センサの蓄積制御用信号ＶＰ１〜ＶＰ４が上昇し
ていき、この電圧が所定レベルに達すると、センサ駆動
回路ＳＤＲは前記信号／TINTE １〜／TINTE ４がそれぞ
れ独立に“Ｌ”となる。

【００５１】制御回路ＰＲＳはこれを受けてクロックＣ
Ｋ２に所定の波形を出力する。センサ駆動回路ＳＤＲは
基準クロックＣＫ２に基づいてクロックφＳＨ，φＨＲ
Ｓを生成してラインセンサＳＮＳに与え、このラインセ
ンサＳＮＳは前記クロックによって像信号を出力し、制
御回路ＰＲＳは自ら出力しているＣＫ２に同期して内部
のＡ／Ｄ変換機能でアナログ入力端子に入力されている
出力VIDEO をＡ／Ｄ変換後、ディジタル信号としてＲＡ
Ｍの所定アドレスへ順次格納し、所定の焦点検出演算を
行い、撮影レンズのデフォーカス量を求める。

【００５２】なお、センサ駆動回路ＳＤＲ，ラインセン
サＳＮＳの動作については２対のセンサ列を有する焦点
検出装置として特開昭６３−２１６９０５号等で開示さ
れているので、ここでの詳細な説明は省略する。

【００５３】図４は、図３に示したラインセンサＳＮＳ
の構成を説明するための簡単なブロック図である。

【００５４】駆動信号発生部３０１には、センサ駆動回
路ＳＤＲより、センサ列対の選択を行う為の信号φＳＥ
Ｌ０，φＳＥＬ１や、その他、リセット用クロック信号
φＲＥＳ，φＶＲＳ、像信号の読出し用クロックφＨＲ
Ｓ，φＳＨ，蓄積終了クロックφＴ１，φＴ２，φＴ
３，φＴ４が入力される。そして、各センサ列対ＳＮＳ
−１〜ＳＮＳ−４及びその周辺回路３０２〜３０６に
は、上記入力信号を基に生成された信号が入力される。

【００５５】なお、本実施例では、使用頻度が高いと考
えられる中心視野（センサ列対ＳＮＳ−１，ＳＮＳ−
４）に対する蓄積制御をＰ／Ｂ制御とし、周辺視野（セ
ンサ列対ＳＮＳ−２，ＳＮＳ−３）に対する制御をＰ／
Ｄ制御としている為、センサ列対ＳＮＳ−１，ＳＮＳ−
４の周辺回路には、最大値検出回路３０２−２のみなら
ず、最小値検出回路３０３−２も備わっている。一方、
センサ列対ＳＮＳ−２，ＳＮＳ−３では、最小検出値の
代りにダーク出力値が用いられている。

【００５６】各センサ列対の最大検出結果、最小検出結
果、あるいは、ダーク出力値は差動増幅器ＯＰ１〜ＯＰ
４に入力され、その出力が蓄積制御用信号ＶＰ１〜ＶＰ
４として出力される。一方、各センサ列対の像信号はシ
フトレジスタ３０６−１〜３０６−４によりバッファ回
路ＢＵＦ１〜ＢＵＦ４を通して像信号出力ＶOUT として
出力される。

【００５７】図５は、図４に示した最大値検出回路３０
２−１〜３０２−４の構成と働きを説明する為の、等価
回路の部分図（ｎとｎ＋１画素目）である。

【００５８】図示の様に最大検出値Ｖｐを求めるために
比較器ＣＯＭＰｎとバッファとなるＡＭＰｎ及びスイッ
チＳＷｎの組合せが各画素毎に設定されている。構成上
は最小値検出回路３０３−２，３０３−４も同様で、比
較器の判断基準が逆になっていると考えればよい。

【００５９】現時点での最大検出値Ｖｐに対して、「Ｖ
ｎ＞Ｖｐ」，「Ｖｎ＋１＜Ｖｐ」の場合について動作を
説明すると、「Ｖｎ＞Ｖｐ」による比較器ＣＯＭＰｎの
‘Ｈ’出力でスイッチＳＷｎがオンし、最大検出ライン
にＡＭＰｎでバッファされたＶｎが出力され、Ｖｐ＝Ｖ
ｎとなる。一方、比較器ＣＯＭＰｎ＋１は「Ｖｎ＋１＜
Ｖｐ」のためオフのままとなり、最大検出ラインにはな
んら影響を与えない。この様に常に最大値を検出する事
が出来る。

【００６０】最小値検出回路３０３−２，３０３−４も
同様なので説明を省略するが、両方とも各画素毎に比較
器，バッファを必要とするので、チップデバイス上の占
有面積がかなりなものとなる。

【００６１】従って、本実施例では、使用頻度に応じて
領域毎に蓄積制御方式を使い分けて、更に詳しくは、使
用頻度の低い領域に回路規模の小さい制御方式（Ｐ／Ｄ
方式）を採用し、使用頻度の高い領域に回路規模の大き
な制御方式（Ｐ／Ｂ方式）を採用し、事実上の性能を維
持しつつ、チップ面積の増大をなるべく抑えるようにし
ている。

【００６２】なお、上記の実施例では、図６（Ａ）の様
な測距（焦点検出）視野の配置による使用頻度の違いで
制御方式を切換えてきたが、図６（Ｂ）の様に四隅に領
域を持つ構成のものを考えた場合、センサ列対ＳＮＳ−
ｎａ，ＳＮＳ−ｎｂが光軸対象にならないので光学的に
無理が生じ、高精度な測距が望めない。従って、この様
に配置上高精度が望めない領域という観点で制御方式を
切換えて（四隅の領域をＰ／Ｄ方式で行い、中央領域を
Ｐ／Ｂ方式で行う）、チップ面積の増大を抑えることも
有効である。つまり、高精度が望めない領域には回路規
模の小さい制御方式（Ｐ／Ｄ方式）を採用し、高精度が
望める領域には回路規模の大きな制御方式（Ｐ／Ｂ方
式）を採用し、事実上の性能を維持しつつ、チップ面積
の増大をなるべく抑えるようにしている。

【００６３】（変形例）本発明は、一眼レフカメラ，レ
ンズシャッタカメラ，ビデオカメラ等のカメラに適用し
た場合を述べているが、その他の光学機器や他の装置、
更には構成ユニットとしても適用することができるもの
である。

【００６４】また、本発明を、焦点検出用領域に適用し
た場合を想定しているが、必ずしもこれに限定されるも
のではない。更に、蓄積制御方式として、Ｐ／Ｄ方式と
Ｐ／Ｂ方式を混在させて形成した例を述べているが、以
下に述べるアベレージ・ダーク方式とＰ／Ｂ方式の混在
や、これらの３通りの方式の混在であっても良い。

【００６５】図７（Ａ）は暗電流基準の平均（アベレー
ジ）値制御方式を実現するための回路構成を示す図であ
り、蓄積制御部３０１は、遮光されたダーク用画素の出
力と焦点検出用センサアレイの長手方向視野の全域を１
つのセンサ領域とする蓄積制御用画素の出力差が差動増
幅器３０２にて一定のレベルに達したことが検知された
ら蓄積終了とする〔この方式をアベレージ・ダーク（Ａ
ｖｅｒａｇｅ−Ｄａｒｋ）、以下においてはＡ／Ｄと記
す〕。

【００６６】このＡ／Ｄ方式の特徴は、視野内の小数画
素が極端に他の画素より高出力となる場合でも、視野全
体（平均）が一定レベルの出力となるまで蓄積を続ける
ことである。従って、前述のＰ／Ｄ方式では図７（Ｃ）
に示した様なセンサ出力となる場合でも、このＡ／Ｄ方
式では図７（Ｂ）に示した様に、極端に高い画素出力は
飽和してしまう反面、Ｐ／Ｄ方式では検出しにくい領域
の出力も充分に引き出すことが可能となる。但し、焦点
検出用視野と蓄積制御用視野が若干すれることとなる。

【００６７】一方、回路的には、Ａ／Ｄ方式は蓄積制御
用画素を追加しなければならない反面、Ｐ／Ｄ方式のよ
うな最大値検出回路は不要となる。

【００６８】又、焦点検出用センサからの出力を共通ラ
インに引き出して蓄積制御用出力とすることも可能であ
るが、本来の焦点検出用出力に影響を及ぼさない様にす
るのに多少の工夫が必要となる。

【００６９】従って、これらの一長一短をセンサの生産
プロセスに応じて考慮し、最適なセンサ構造を選択する
事となる。

【００７０】

【発明の効果】以上説明したように、本発明によれば、
複数備わった光電変換領域それぞれに蓄積制御を行う為
の回路部を持ち、該回路部を異なった方式の蓄積制御を
行うものに形成し、単一のチップ上に、異なった方式の
蓄積制御を行う回路部を混在させて形成するようにして
いる。

【００７１】よって、事実上の情報検出性能を低下させ
ることなく、チップ面積を必要最小限に抑え、かつ、安
価なものにすることが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例における焦点検出用デバイス
を具備した一眼レフカメラの光学系の配置を示す図であ
る。

【図２】図１の焦点検出装置の要部構成を示す斜視図で
ある。

【図３】図１のカメラの具体的な構成を示すブロック図
である。

【図４】図３に示したラインセンサＳＮＳの構成を示す
ブロック図である。

【図５】図４に示した最大値検出回路の構成と働きを説
明する為の回路図である。

【図６】本発明を他の領域をものに適用した場合につい
て説明する為の図である。

【図７】一般的な蓄積制御方式（Ａ／Ｄ）の特徴につい
て説明するための図である。

【図８】同じく一般的な蓄積制御方式（Ｐ／Ｄ）の特徴
について説明するための図である。

【図９】同じく一般的な蓄積制御方式（Ｐ／Ｂ）の特徴
について説明するための図である。

【符号の説明】

ＰＲＳ制御回路ＳＮＳ−１〜ＳＮＳ〜４センサ列対ＯＰ１〜ＯＰ−４差動増幅器ＶＰ１〜ＶＰ４蓄積制御信号３０１駆動信号発生部３０２−１〜３０２−４最大値検出回路３０３−１，３０３−４最小値検出回路３０４−１〜３０４−４リセット回路３０５−１〜３０５−４転送回路３０６−１〜３０６−４シフトレジスタ

Claims

【特許請求の範囲】

【請求項１】複数備わった光電変換領域それぞれに蓄
積制御を行う為の回路部を持ち、該回路部を異なった方
式の蓄積制御を行うものに形成したことを特徴とする情
報検出用デバイス。
【請求項２】前記異なった方式の蓄積制御を行う回路
部を、その回路規模の差からチップ上の占有面積が異な
るものとし、デバイスとして使用頻度の低い領域に回路
規模の小さい回路部を形成したことを特徴とする請求項
１記載の情報検出用デバイス。
【請求項３】前記異なった方式の蓄積制御を行う回路
部を、その回路規模の差からチップ上の占有面積が異な
るものとし、検出精度として高精度が望めない領域に回
路規模の小さい回路部を形成したことを特徴とする請求
項１記載の情報検出用デバイス。
【請求項４】前記使用頻度の低い領域に配置される回
路部は、ピーク・ダーク方式により蓄積制御を行う回路
部とアベレージ・ダーク方式の蓄積制御を行う回路部の
うちの少なくとも一方であり、使用頻度の高い領域に配
置される回路部は、ピーク・ボトム方式の蓄積制御を行
う回路部であることを特徴とする請求項１又は２記載の
情報検出用デバイス。
【請求項５】前記高精度が望めない領域に配置される
回路部は、ピーク・ダーク方式により蓄積制御を行う回
路部とアベレージ・ダーク方式の蓄積制御を行う回路部
のうちの少なくとも一方であり、使用頻度の高い領域に
配置される回路部は、ピーク・ボトム方式の蓄積制御を
行う回路部であることを特徴とする請求項１又は２記載
の情報検出用デバイス。