JPH0854954A - 省電力機能付き集積回路 - Google Patents

省電力機能付き集積回路

Info

Publication number
JPH0854954A
JPH0854954A JP6208014A JP20801494A JPH0854954A JP H0854954 A JPH0854954 A JP H0854954A JP 6208014 A JP6208014 A JP 6208014A JP 20801494 A JP20801494 A JP 20801494A JP H0854954 A JPH0854954 A JP H0854954A
Authority
JP
Japan
Prior art keywords
circuit
circuit element
mode
saving function
power saving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6208014A
Other languages
English (en)
Other versions
JP3475510B2 (ja
Inventor
Akitoshi Saito
彰利 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP20801494A priority Critical patent/JP3475510B2/ja
Priority to US08/512,994 priority patent/US5675282A/en
Publication of JPH0854954A publication Critical patent/JPH0854954A/ja
Application granted granted Critical
Publication of JP3475510B2 publication Critical patent/JP3475510B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 回路要素毎のきめ細かい消費電力コントロー
ルが可能であると共に、回路要素の追加や変更にも柔軟
に対処することを可能にする。 【構成】 複数の回路要素から構成された集積回路にお
いて、各回路要素は、入力検知回路１４によってその回
路要素にデータが入力されたことを検知し、タイマー１
５にトリガをかけてその回路要素が処理を終了するのに
必要な時間を計測する。タイマー１５は、計測開始から
計測終了までの間、動作フラグＦＡをオンにし、計測終
了後、動作フラグＦＡをオフにする。スイッチ回路１６
は、動作フラグＦＡがオンの期間、起動モードとしてク
ロック信号ＣＫを主回路１２に供給し、動作フラグＦＡ
がオフの期間、休止モードとして低速クロックＣＫ′を
主回路１２に供給する。これにより、その回路要素自身
で起動モードと休止モードとを切り換える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、複数の回路要素を集
積してなる集積回路において、起動されていない回路要
素を休止モードとすることにより電力消費量を低減させ
るようにした省電力機能付き集積回路に関する。
【０００２】
【従来の技術】従来、ＬＳＩ（大規模集積回路）の電力
消費量を低減させる方法としては、動作していないＬＳ
Ｉに対するクロック供給又は電源供給を制限又は断つ等
の方法により、ＬＳＩ全体を休止モード（スリープモー
ド）とする方法が知られている。
【０００３】また、複数の回路要素をインストラクショ
ン・コントロール・ユニット（以下、ＩＣＵと呼ぶ）等
で集中管理するＬＳＩ等の場合、ＩＣＵが各回路要素の
動作状態を一括して管理し、起動されていない回路要素
については休止モードとすることにより、各回路要素毎
に省電力のためのコントロールを行うようにしている。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来の省電力機能付き集積回路のうち、前者の方式で
は、ＬＳＩの全体を休止モードにするため、ＬＳＩの内
部の一部の回路要素が動作状態にあると、休止モードと
することはできず、消費電力をきめ細かくコントロール
することができない。また、後者の方式では、ＩＣＵで
の集中管理方式であるため、消費電力管理のためのＩＣ
Ｕの負担が重く、ＩＣＵの設計も煩雑である。また、回
路要素の追加や仕様変更があると、ＩＣＵも設計変更し
なければならない。
【０００５】この発明は、このような問題点に鑑みなさ
れたもので、回路要素毎のきめ細かい消費電力コントロ
ールが可能であると共に、回路要素の追加や変更にも柔
軟に対処することができる省電力機能付き集積回路を提
供することを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る省電力機
能付き集積回路は、複数の回路要素から構成され、前記
各回路要素のうちデータ処理が行われていない回路要素
を休止モードとすることにより電力消費量を低減させる
ようにした省電力機能付き集積回路において、前記各回
路要素が、その回路要素にデータが入力されたことを検
知する入力検知手段と、この入力検知手段でデータの入
力が検知されてから当該回路要素が処理を終了するのに
必要な時間を計測したのち終了信号を出力する計時手段
と、この計時手段からの終了信号によって当該回路要素
へのクロック信号の供給モードを休止モードにするクロ
ックコントロール手段とを備え、当該回路要素自身で起
動モードと休止モードとを切り換えることを特徴とす
る。
【０００７】また、この発明の他の省電力機能付き集積
回路は、上記クロックコントロール手段に代えて、前記
計時手段からの終了信号によって当該回路要素への電源
供給モードを休止モードにする電源供給コントロール手
段を備えたことを特徴とする。更に、この発明の他の省
電力機能付き集積回路は、上記計時手段に代えて回路要
素自らが、処理を終了すると終了信号を出力して起動モ
ードから休止モードに切り替わるものであることを特徴
とする。
【０００８】なお、前記終了信号が出力されたのち、前
記起動モードから休止モードへの切り換えのタイミング
を外部から設定可能な遅延量に基づいて遅延させる遅延
手段を更に備えるようにしてもよい。この場合、前記回
路要素は、前記起動モードにおいて処理を終了した時点
で終了フラグを外部に出力するものであることが好まし
い。
【０００９】
【作用】この発明の省電力機能付き集積回路によれば、
各回路要素に備えられた入力検知手段が当該回路要素へ
のデータ入力を検知すると、計時手段がその時点から当
該回路要素の処理に必要な時間を計測し、計測終了後に
その回路要素自身が、クロック供給又は電源供給を制限
して休止モードに入るので、これらの回路要素を制御す
るコントローラが存在しても、コントローラは各回路要
素の起動／休止モードの切り換えに関して何等関知する
必要はない。また、回路要素が追加、変更されても他の
回路要素に対する影響は与えないので、設計変更が極め
て容易になる。また、この発明の他の省電力機能付き集
積回路によれば、各回路要素が処理を終了すると自ら終
了信号を出力して起動モードから休止モードに切り替わ
るので、上記と同様の作用が得られる。
【００１０】なお、起動に時間がかかる回路要素の場合
には、起動モードから休止モードへのタイミングを遅延
させる遅延手段を設けることにより、連続的にデータが
入力される場合の再起動を防止して、効率的な処理を実
現することができる。また、この場合、その回路要素が
処理を終了した時点で終了フラグを外部に出力すること
により、データ入力が起動モードで行われた場合と、休
止モードで行われた場合との処理時間の違いによるデー
タ出力タイミングの違いを、他の外部回路要素が容易に
把握することができる。
【００１１】
【実施例】以下、図面を参照して、この発明の実施例を
説明する。図１は、この発明の一実施例に係る省電力機
能付き集積回路の一例を示すブロック図である。この回
路は、ＤＳＰ（ディジタル・シグナル・プロセッサ）等
に使用されるもので、ＩＣＵ１と、このＩＣＵ１によっ
て制御される複数の回路要素、例えば乗算器（以下、Ｍ
ＰＹと呼ぶ）２、算術論理ユニット（以下、ＡＬＵと呼
ぶ）３と、ＩＣＵ１の動作を規定するプログラムを格納
したプログラムメモリ４とを１チップに集積してなるも
のである。
【００１２】ＭＰＹ２、ＡＬＵ３等の回路要素は、例え
ば図２に示すように構成されている。即ち、入力データ
は、レジスタ１１に一旦格納されたのち、その回路要素
の動作を規定する主回路１２に入力され、ここで演算等
の所定のデータ処理を施された後、レジスタ１３を介し
て外部に出力データとして出力される。入力データは入
力検知回路１４にも供給されている。入力検知回路１４
は、データ入力を検知すると、データ入力フラグＦＩを
立てる。このデータ入力フラグＦＩは、タイマー１５の
トリガ入力となる。タイマー１５は、データ入力フラグ
ＦＩでトリガされると、動作フラグＦＡを立ち上げると
共に、クロック信号ＣＫのカウントを開始し、主回路で
処理を終了するのに必要な時間を計測する。計測終了
後、タイマー１５は、動作フラグＦＡを立ち下げる。こ
の動作フラグＦＡは、スイッチ回路１６の切り換え信号
として供給されている。スイッチ回路１６は、動作フラ
グＦＡがアクティブのとき、クロック信号ＣＫを主回路
１２に供給し、動作フラグＦＡが非アクティブのとき、
クロック信号ＣＫを分周回路１７で分周した低速クロッ
ク信号ＣＫ′を主回路１２に供給する。
【００１３】これにより、前者の場合には主回路１２が
通常のクロックで動作する起動モードとなり、後者の場
合には主回路１２が低速クロックで動作する休止モード
となる。主回路１２は、起動モードの間に動作を済ま
せ、出力データを出力する。なお、休止モードは、上記
のように低速クロックを供給するかわりに、クロック信
号ＣＫの供給を断つことにより実現してもよい。
【００１４】このように、上記回路によれば、回路要素
にデータが入力すると、回路要素が自ら起動モードとな
り、自己の処理時間を計測し、処理時間経過後は、自ら
休止モードとなるので、ＩＣＵ１は各回路要素を全く関
知する必要がない。
【００１５】図３は、この発明に係る回路要素の他の構
成例を示す図である。この実施例が先の実施例と異なる
点は、スイッチ回路２１でクロック信号の供給をコント
ロールする代わりに、電源電圧ＶDDの供給をコントロー
ルしている点である。この回路では、起動モードではス
イッチ回路２１が電源電圧ＶDDを主回路１２に供給する
が、休止モードではスイッチ回路２１が電源電圧ＶDDの
主回路１２への供給を断つようにしている。なお、上記
回路において、電源電圧ＶDDの供給を断つ代わりに、電
源電圧ＶDDを低下させるようにしてもよい。また、この
ような電源電圧のコントロールと前述したクロック信号
のコントロールの双方を組み合わせるようにすると、更
に効果的な省電力コントロールが実現可能である。
【００１６】図４は、この発明に係る回路要素の更に他
の構成例を示すブロック図である。即ち、タイマー１５
が主回路１２での実際の処理時間に合わせて設定されて
いると、データ入力後、このデータの処理を終了すると
直ちに休止モードになるが、引き続き次のデータが入力
される場合には、再度、主回路１２が起動される。そし
て、頻繁にデータが入力される場合には、データが入力
される度に、起動→動作→停止を繰り返すことになる。
このため、回路要素が起動にある程度の時間を要する場
合には、起動を繰り返すことによる処理時間の低下が問
題になる。
【００１７】そこで、この実施例では、タイマー１５で
設定した時間が経過してもスイッチ回路３１は、直ちに
クロックＣＫの供給を停止せず、レジスタ３２に設定さ
れた時間をカウンタ３３がカウントしてコンパレータ３
４の出力が“１”になるまで、クロックＣＫの供給停止
時点を遅延させるようにしている。クロックＣＫの供給
停止をどの程度遅延させるかは、レジスタ３２の設定値
によって決定される。このレジスタ３２の値は、データ
処理の内容に応じて外部から使用者が任意に設定可能に
なっており、最も効率的なコントロールを可能にしてい
る。
【００１８】また、このように、起動にある程度の時間
がかかる回路要素において、起動状態を継続させた場
合、データ入力が起動状態でなされた場合と、休止状態
でなされた場合とでは、データ入力からデータ出力まで
の時間が変わってくる。このため、その回路要素の演算
結果を受け取る必要がある他の回路要素が、どの時点で
演算結果を受け取ったら良いのかの指標を与えるため、
この実施例では、主回路１２での演算終了後、演算終了
フラグＦＥを外部に出力するようにしている。
【００１９】なお、以上は、計時手段を用いて各回路要
素の終了時間を計測して終了信号を出力したが、回路要
素自らが処理を終了したことを検出して終了信号を出力
するようにしてもよい。例えば、回路要素がデータ処理
を終了した時点で、計算終了のフラグを出力ポートやレ
ジスタに書き出すようにすればよい。この場合には、計
時手段が不要になる。
【００２０】また、以上はＩＣＵによって各回路要素が
コントロールされるＤＳＰを一例に挙げて説明したが、
他のＬＳＩ一般にも適用可能であることはいうまでもな
い。
【００２１】
【発明の効果】以上述べたように、この発明によれば、
各回路要素が自ら入力データを検知し、動作終了後、自
ら休止モードに入るので、回路要素毎のきめ細かい消費
電力コントロールが可能であると共に、回路要素の追加
や変更にも柔軟に対処することができる
【図面の簡単な説明】
【図１】 この発明の一実施例に係る省電力機能付き集
積回路の一例を示すブロック図である。
【図２】 同集積回路における回路要素の一構成例を示
すブロック図である。
【図３】 同集積回路における回路要素の他の構成例を
示すブロック図である。
【図４】 同集積回路における回路要素の更に他の構成
例を示すブロック図である。
【符号の説明】
１…インストラクション・コントロール・ユニット（Ｉ
ＣＵ）、２…乗算器（ＭＰＹ）、３…算術論理ユニット
（ＡＬＵ）、４…プログラムメモリ、１１，１３，３２
…レジスタ、１２…主回路、１４…入力検知回路、１５
…タイマー、１６，２１，３１…スイッチ回路、１７…
分周回路、３３…カウンタ、３４…コンパレータ。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 複数の回路要素から構成され、前記各回
    路要素のうちデータ処理が行われている回路要素を起動
    モードとし、データ処理が行われていない回路要素を休
    止モードとすることにより電力消費量を低減させるよう
    にした省電力機能付き集積回路において、 前記各回路要素は、 データが入力されたことを検知して自ら起動モードとな
    り、処理を終了すると終了信号を出力して自ら休止モー
    ドとなることを特徴とする省電力機能付き集積回路。
  2. 【請求項２】 複数の回路要素から構成され、前記各回
    路要素のうちデータ処理が行われている回路要素を起動
    モードとし、データ処理が行われていない回路要素を休
    止モードとすることにより電力消費量を低減させるよう
    にした省電力機能付き集積回路において、 前記各回路要素は、 その回路要素にデータが入力されたことを検知する入力
    検知手段と、 この入力検知手段でデータの入力が検知されてから当該
    回路要素が処理を終了するのに必要な時間を計測したの
    ち終了信号を出力する計時手段と、 この計時手段からの終了信号によって当該回路要素への
    クロック信号の供給モードを休止モードにするクロック
    コントロール手段とを備え、 当該回路要素自身で起動モードと休止モードとを切り換
    えることを特徴とする省電力機能付き集積回路。
  3. 【請求項３】 複数の回路要素から構成され、前記各回
    路要素のうちデータ処理が行われている回路要素を起動
    モードとし、データ処理が行われていない回路要素を休
    止モードとすることにより電力消費量を低減させるよう
    にした省電力機能付き集積回路において、 前記各回路要素は、 その回路要素にデータが入力されたことを検知する入力
    検知手段と、 この入力検知手段でデータの入力が検知されてから当該
    回路要素が処理を終了するのに必要な時間を計測したの
    ち終了信号を出力する計時手段と、 この計時手段からの終了信号によって当該回路要素への
    電源供給モードを休止モードにする電源供給コントロー
    ル手段とを備え、 当該回路要素自身で起動モードと休止モードとを切り換
    えることを特徴とする省電力機能付き集積回路。
  4. 【請求項４】 前記終了信号が出力されたのち、前記起
    動モードから休止モードへの切り換えのタイミングを外
    部から設定可能な遅延量に基づいて遅延させる遅延手段
    を更に備えたことを特徴とする請求項１乃至３のいずれ
    か１項記載の省電力機能付き集積回路。
  5. 【請求項５】 前記回路要素は、前記起動モードにおい
    て処理を終了した時点で終了フラグを外部に出力するも
    のであることを特徴とする請求項１乃至４のいずれか１
    項記載の省電力機能付き集積回路。
JP20801494A 1994-08-09 1994-08-09 省電力機能付き集積回路 Expired - Lifetime JP3475510B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP20801494A JP3475510B2 (ja) 1994-08-09 1994-08-09 省電力機能付き集積回路
US08/512,994 US5675282A (en) 1994-08-09 1995-08-09 Circuit with sleep mode having counter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20801494A JP3475510B2 (ja) 1994-08-09 1994-08-09 省電力機能付き集積回路

Publications (2)

Publication Number Publication Date
JPH0854954A true JPH0854954A (ja) 1996-02-27
JP3475510B2 JP3475510B2 (ja) 2003-12-08

Family

ID=16549252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20801494A Expired - Lifetime JP3475510B2 (ja) 1994-08-09 1994-08-09 省電力機能付き集積回路

Country Status (2)

Country Link
US (1) US5675282A (ja)
JP (1) JP3475510B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002230432A (ja) * 2001-02-06 2002-08-16 Canon Inc デジタルデータ販売システム、デジタルデータ販売方法、コンピュータ読み取り可能な記憶媒体及びコンピュータ・プログラム
JP2006318513A (ja) * 2006-09-04 2006-11-24 Renesas Technology Corp 半導体装置
US7222244B2 (en) 2001-01-30 2007-05-22 Hitachi, Ltd. Semiconductor device including a prediction circuit to control a power status control circuit which controls the power status of a function circuit
JP2012212413A (ja) * 2011-03-18 2012-11-01 Denso Corp 信号入力用回路
JP2013097507A (ja) * 2011-10-31 2013-05-20 Ricoh Co Ltd 半導体装置、電子機器及びクロック信号停止方法
JP2013527963A (ja) * 2010-05-03 2013-07-04 クアルコム，インコーポレイテッド 通信ポートに可変クロックゲーティングヒステリシスを使用する装置および方法
US8719604B2 (en) 2009-12-16 2014-05-06 Canon Kabushiki Kaisha Data processing apparatus
US9431984B2 (en) 2013-05-09 2016-08-30 Canon Kabushiki Kaisha Acoustic apparatus

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834961A (en) * 1996-12-27 1998-11-10 Pacific Communication Sciences, Inc. Gated-clock registers for low-power circuitry
US5996078A (en) * 1997-01-17 1999-11-30 Dell Usa, L.P. Method and apparatus for preventing inadvertent power management time-outs
JP2000347761A (ja) * 1999-06-02 2000-12-15 Alps Electric Co Ltd 制御回路
JP4831899B2 (ja) * 2001-08-28 2011-12-07 富士通セミコンダクター株式会社 半導体集積回路及びクロック制御方法
US6859886B1 (en) * 2001-10-02 2005-02-22 Lsi Logic Corporation IO based embedded processor clock speed control
US7047428B2 (en) * 2002-01-03 2006-05-16 Broadcom Corporation Method and apparatus for performing wake on LAN power management
JP4051682B2 (ja) * 2003-08-06 2008-02-27 ソニー株式会社 クロック制御回路と集積回路
US20050149773A1 (en) * 2004-01-05 2005-07-07 Kevan Connie L. Energy conservation method and mechanism for gaming/arcade/vending/transaction/kiosk machines
US7471333B2 (en) * 2004-03-25 2008-12-30 International Business Machines Corporation Image sensing device interface unit
US7472323B1 (en) * 2005-09-26 2008-12-30 Sun Microsystems, Inc. Mechanism to stop instruction execution at a microprocessor
EP1819148A1 (en) * 2006-02-08 2007-08-15 STMicroelectronics (Research & Development) Limited A method and apparatus for reducing power consumption levels of a video processing device and system
JP7199329B2 (ja) * 2019-09-19 2023-01-05 株式会社東芝 制御方法及び半導体集積回路
JP7311095B2 (ja) * 2020-10-29 2023-07-19 東芝情報システム株式会社 アナログニューロン演算器及びその電力制御方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329178A (en) * 1991-11-27 1994-07-12 North American Philips Corporation Integrated circuit device with user-programmable conditional power-down means
EP0549165A2 (en) * 1991-12-23 1993-06-30 National Semiconductor Corporation Power conserving integrated circuit
US5254888A (en) * 1992-03-27 1993-10-19 Picopower Technology Inc. Switchable clock circuit for microprocessors to thereby save power

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7222244B2 (en) 2001-01-30 2007-05-22 Hitachi, Ltd. Semiconductor device including a prediction circuit to control a power status control circuit which controls the power status of a function circuit
JP2002230432A (ja) * 2001-02-06 2002-08-16 Canon Inc デジタルデータ販売システム、デジタルデータ販売方法、コンピュータ読み取り可能な記憶媒体及びコンピュータ・プログラム
JP2006318513A (ja) * 2006-09-04 2006-11-24 Renesas Technology Corp 半導体装置
US8719604B2 (en) 2009-12-16 2014-05-06 Canon Kabushiki Kaisha Data processing apparatus
JP2013527963A (ja) * 2010-05-03 2013-07-04 クアルコム，インコーポレイテッド 通信ポートに可変クロックゲーティングヒステリシスを使用する装置および方法
US9285860B2 (en) 2010-05-03 2016-03-15 Qualcomm Incorporated Apparatus and methods employing variable clock gating hysteresis for a communications port
JP2012212413A (ja) * 2011-03-18 2012-11-01 Denso Corp 信号入力用回路
JP2013097507A (ja) * 2011-10-31 2013-05-20 Ricoh Co Ltd 半導体装置、電子機器及びクロック信号停止方法
US9431984B2 (en) 2013-05-09 2016-08-30 Canon Kabushiki Kaisha Acoustic apparatus

Also Published As

Publication number Publication date
US5675282A (en) 1997-10-07
JP3475510B2 (ja) 2003-12-08

Similar Documents

Publication Publication Date Title
JP3475510B2 (ja) 省電力機能付き集積回路
CN100483363C (zh) 半导体集成电路及其省电控制方法
US7058834B2 (en) Scan-based state save and restore method and system for inactive state power reduction
CN111142654B (zh) 一种多唤醒源输入的低功耗芯片架构系统及快速启动方法
US5388265A (en) Method and apparatus for placing an integrated circuit chip in a reduced power consumption state
JP2762670B2 (ja) データ処理装置
KR920002754B1 (ko) 전력 소비 절약용슬립 기능을 갖는 마이크로컴퓨터 시스템
CN100354793C (zh) 集成电路器件
US6308279B1 (en) Method and apparatus for power mode transition in a multi-thread processor
US20040148533A1 (en) Power management controller and method
JP2919872B2 (ja) 軽減された電力状態での活動制御装置を備える自動車のオーディオシステム
US6255882B1 (en) Method and system of switching clock signal
JP2003006179A (ja) 半導体装置および半導体装置の動作モード制御方法
US5461652A (en) Clock control circuit
JPH08274605A (ja) 電気装置再起動回路
US5799177A (en) Automatic external clock detect and source select circuit
CN115774484B (zh) Touch mcu的低功耗管理系统
JP3461535B2 (ja) 無線端末装置及びその制御方法
JP2002202830A (ja) マイクロコンピュータ
US20050060593A1 (en) Inquiring apparatus and method thereof
JP2003296292A (ja) ポートサンプリング回路装置およびマイクロコンピュータ
JP4659627B2 (ja) 電子機器
JP2003162412A (ja) Ｃｐｕの省電力回路
US20060195714A1 (en) Clock control device, microprocessor, electronic device, clock control method, and clock control program
JPH0580871A (ja) 電子計算機システム

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070926

Year of fee payment: 4

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070926

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100926

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100926

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 9