JPH0855875A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0855875A
JPH0855875A JP6192955A JP19295594A JPH0855875A JP H0855875 A JPH0855875 A JP H0855875A JP 6192955 A JP6192955 A JP 6192955A JP 19295594 A JP19295594 A JP 19295594A JP H0855875 A JPH0855875 A JP H0855875A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
package substrate
bump
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6192955A
Other languages
English (en)
Inventor
Ikuo Yoshida
育生 吉田
Takayuki Uda
隆之 宇田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6192955A priority Critical patent/JPH0855875A/ja
Publication of JPH0855875A publication Critical patent/JPH0855875A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 フリップチップ実装方式を用いる半導体装置
のバンプ接続部における信頼性を向上させる。 【構成】 ＣＣＢバンプ電極５ａを介して半導体チップ
２が実装されたパッケージ基板３を、ＣＣＢバンプ電極
５ｂを介してモジュール基板６上に実装するＢＧＡ１ａ
において、パッケージ基板３を複数に分割した。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置技術に関
し、特に半導体チップをバンプを介して配線基板上に実
装するフリップチップ実装方式を用いる半導体装置に適
用して有効な技術に関するものである。
【０００２】
【従来の技術】半導体装置内における半導体集積回路の
多様化や素子の高集積化に伴い、半導体装置において、
外部回路との電気的な接続を行う外部端子の数が急速に
増大している。そして、このような外部端子の増大に対
応すべく、半導体チップを包むパッケージの構造も変わ
りつつある。
【０００３】例えばＱＦＰ（Quad Flat Package)のよう
にパッケージ本体の四辺から外部端子を取り出すような
パッケージ構造においては、多ピン化に伴い狭ピッチと
なり、パッケージの製造限界や実装基板上への搭載限界
が生じつつあり、多ピン化に限界が生じつつある。
【０００４】一方、表面実装形のＰＧＡ（Pin Grid Arr
ay）やＢＧＡ（Ball Grid Array)においては、パッケー
ジ基板の裏面全面から端子を取り出す構造となっている
ので、パッケージサイズを大きくすることなく、多くの
ピンを取り出すことが可能となっている。
【０００５】このＢＧＡについては、例えば日経ＢＰ
社、１９９４年３月１日発行 「日経マイクロデバイ
ス」Ｐ５８〜Ｐ６４や「ＯＭＰＡＣ−Ａ ニュウ キッ
ド オンザ ブロック（OMPAC-A New Kid on the Bloc
k）」アブストラクツ オブ ファースト ブイエルエ
スアイ パッケージング ワークショップ オブ ジャ
パン 京都 １９９２（Abstracts of 1st VLSI Packag
ing Workshop of Japan,Kyoto 1992）に記載がある。こ
れらの文献に記載されたＢＧＡの構造は、例えば以下の
通りである。
【０００６】すなわち、半導体チップはその主面を上に
向けた状態でパッケージ基板上に実装されている。半導
体チップの外部端子はボンディングワイヤを通じてパッ
ケージ基板上の端子と電気的に接続されている。この半
導体チップおよびボンディングワイヤはモールドレジン
によって被覆されている。パッケージ基板の裏面には、
バンプ電極がアレイ状に配置されている。
【０００７】このようなＢＧＡは、パッケージ基板裏面
のバンプ電極を介してモジュール基板等の上に実装され
る。パッケージ基板およびモジュール基板は、通常、有
機材料からなるプリント基板を基体として構成される。
このような構造のＢＧＡは、例えば低容量で低インダク
タンスというように電気的特性に優れるだけでなく、低
価格でもある。
【０００８】また、本発明者の検討したＢＧＡの構造
は、半導体チップがその主面を下方に向けた状態でパッ
ケージ基板上に実装される、いわゆるフリップチップ実
装方式を採用した構造であり、この構造においては半導
体チップがＣＣＢ（ControlledCollapse Bonding)バン
プ電極を介してパッケージ基板上に実装されている。こ
の場合、低容量で低インダクタンスというように電気的
特性に優れる上に、ワイヤボンディング方式よりも多く
のピンを配置することができる。
【０００９】なお、ＣＣＢ法については、例えばＩＢＭ
ジャーナル オブ リサーチ アンド デベロップメ
ント（IBM Journal of Research and Development)ＶＯ
ｌ．１３，ＮＯ．３，Ｐ２３９〜Ｐ２５０に記載があ
る。
【００１０】
【発明が解決しようとする課題】ところが、上記フリッ
プチップ実装方式を用いる半導体装置技術においては、
バンプ接続部の微細化に伴って、半導体チップと、配線
基板との熱膨張差に起因するバンプ接続部の信頼性低下
が顕著となってきているという問題がある。
【００１１】従来から半導体装置の不良は、接続点数に
大きく依存し、半導体チップ内の素子そのものの不良よ
りも、半導体チップと配線基板との接続部の不良に起因
するところが大きいとされている。この接続部の不良
は、半導体チップと配線基板との熱膨張係数の相違に起
因して半導体チップと配線基板との接続部で発生する歪
が主な原因とされている。
【００１２】そして、この種の不良は、半導体チップの
寸法が大形化し、電極数が増え、電極サイズが急速に微
細化されつつあるフリップチップ実装方式の半導体装置
において特に問題となりつつある。その接続部が大きけ
れば多少の歪が発生してもその歪を接続部で吸収するこ
とができるが、その接続部が微細化されつつあるため、
僅かな位置ずれ等でも歪の発生により接続部の破壊につ
ながるからである。
【００１３】本発明はの目的は、フリップチップ実装方
式を用いる半導体装置のバンプ接続部における信頼性を
向上させることのできる技術を提供することにある。
【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１６】すなわち、本発明の半導体装置は、複数に
分割された各々の配線基板上に１つの半導体チップが重
なるように第１バンプを介して実装されてなるものであ
る。
【００１７】また、本発明の半導体装置は、前記半導体
チップおよび第１バンプの少なくとも一方を封止する樹
脂の熱膨張係数が、前記半導体チップの熱膨張係数より
も大きく、かつ、前記配線基板の熱膨張係数よりも小さ
いものである。
【００１８】
【作用】半導体チップと配線基板とを接続する第１バン
プに加わる歪は半導体チップにおける最大バンプ間距離
に比例する。この最大バンプ間距離は、バンプ形成領域
の対角線上において最も外側に配置されたバンプ間の距
離である。
【００１９】上記した本発明の半導体装置によれば、配
線基板が複数に分割されていることにより、最大バンプ
間距離を小さくすることができるので、第１バンプに加
わる歪を低減することが可能となる。
【００２０】また、上記した本発明の半導体装置によれ
ば、半導体チップおよび第１バンプを樹脂によって被覆
することにより、個々の第１バンプに加わる歪を分散さ
せることができるとともに、個々の第１バンプを抑え込
み固定することができるので、歪に起因する第１バンプ
の接合破壊を抑制することが可能となる。
【００２１】また、その封止樹脂の材料として、熱膨張
係数が半導体チップの熱膨張係数よりも大きく、配線基
板の熱膨張係数よりも小さくなる材料を選択したことに
より、歪の分散効果をより効果的にすることが可能とな
る。
【００２２】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【００２３】（実施例１）図１は本発明の一実施例であ
る半導体装置の断面図、図２は図１の半導体装置の平面
図、図３〜図９は図１の半導体装置の製造工程中におけ
る平面図および断面図である。
【００２４】本実施例１の半導体装置は、例えば図１お
よび図２に示すようなＢＧＡ（BallGrid ArraY)１ａで
あり、半導体チップ２と、半導体チップ２を搭載するパ
ッケージ基板（配線基板，熱歪緩和板）３と、半導体チ
ップ２を封止するモールドレジン４とを有している。
【００２５】なお、図２には、図面を見易くするため、
モールドレジン４を図示していない。また、図１は図２
のＩ−Ｉ線の断面に相当する。
【００２６】半導体チップ２は、例えば熱膨張係数が約
３×１０-6／℃程度のシリコン（Ｓｉ）単結晶等からな
り、その主面を下に向けた状態でパッケージ基板３上に
実装されている。
【００２７】半導体チップ２の主面（素子形成面）に
は、例えば論理回路、半導体メモリ回路または論理付き
半導体メモリ回路等のような所定の半導体集積回路が形
成されているとともに、その半導体集積回路の電極を引
き出すための複数の外部端子２ａが形成されている。
【００２８】この半導体チップ２の主面上の外部端子２
ａは、パッケージ基板３の主面上の端子３ａと第１バン
プであるＣＣＢバンプ電極（以下、単にバンプ電極とい
う）５ａを介して電気的に接続されている。すなわち、
半導体チップ２は、バンプ電極５ａを介してパッケージ
基板３のチップ搭載面上に実装されている。バンプ電極
５ａは、例えば９6.５ｗｔ％錫（Ｓｎ）−3.５ｗｔ％銀
（Ａｇ）等のような半田からなる。
【００２９】パッケージ基板３は、例えばガラス布基材
ポリイミド樹脂またはガラス布基材ビスマレイドトリア
ジン等を基体とした銅張積層プリント基板等からなり、
その熱膨張係数は、例えば１３〜１６×１０-6／℃程度
である。なお、図示はしないが、パッケージ基板３の各
配線層には、例えば銅（Ｃｕ）からなる内層配線が形成
されている。
【００３０】また、このパッケージ基板３のチップ搭載
面において、半導体チップ２の外部端子２ａに対応する
位置には端子３ａが複数個設けられており、この端子３
ａと外部端子２ａとはバンプ電極５ａを介して電気的に
接続されている。
【００３１】ところで、本実施例１においては、１個の
半導体チップ２が実装されるパッケージ基板３が、例え
ば４個に等分割されている。個々のパッケージ基板３
は、例えば四角形状である。ただし、半導体チップ２
は、個々のパッケージ基板３に対して平面的に均等に重
なるように配置されている。
【００３２】そして、これにより、本実施例１において
は、半導体チップ２とパッケージ基板３との熱膨張係数
差によりバンプ電極５ａに加わる歪を大幅に低減するこ
とが可能な構造となっている。これは、以下のような理
由から説明することができる。
【００３３】まず、その歪をγとすると、γ∝△Ｔ・△
α・Ｌと表すことができる。この式で△Ｔは温度差を表
し、△αは熱膨張係数差を表し、Ｌは最大バンプ間距離
を表している。この最大バンプ間距離とは、パッケージ
基板３と対面している半導体チップ２の対角線上におい
て最も外側にあるバンプ電極５ａ，５ａ間の距離をい
う。
【００３４】この式において△Ｔ、△αは、ほぼ決まっ
た値なので、歪を決める主要因は、最大バンプ間距離で
あることが判る。
【００３５】ここで、本実施例１においては、図２に示
すように、パッケージ基板３を４分割したことにより、
最大バンプ間距離Ｌ1 を、パッケージ基板３を分割しな
い場合の最大バンプ間距離Ｌ0 の１／２以下にすること
ができる。
【００３６】したがって、上記した歪γの式から、本実
施例１のパッケージ構造によれば、バンプ電極５ａに加
わる歪を、パッケージ基板３を分割しない技術に比べて
大幅に低減することが可能となる。
【００３７】また、本実施例１においては、例えば半導
体チップ２と個々のパッケージ基板３とが重なる平面積
が等しくなっているとともに、半導体チップ２と個々の
パッケージ基板３とを接続するバンプ電極５ａの接続数
および接続状態も等しくなっている。
【００３８】すなわち、本実施例１においては、個々の
パッケージ基板３における最大バンプ間距離Ｌ1 が等し
くなっている。これにより、個々のパッケージ基板３に
おけるバンプ電極５ａの接続寿命をほぼ均一にすること
が可能となっている。
【００３９】このようなパッケージ基板３の主面上に
は、モールドレジン４が堆積されており、これによって
半導体チップ２が封止されている。
【００４０】このモールドレジン４は、半導体チップ２
の主面とパッケージ基板３の主面との間にも充填されて
いる。このモールドレジン４は、例えばエポキシ樹脂に
シリカ粉等が含有されてなり、その熱膨張係数は、例え
ば１１×１０-6／℃程度である。すなわち、本実施例１
においては、モールドレジン４の熱膨張係数が、半導体
チップ２の熱膨張係数よりも大きく、パッケージ基板３
の熱膨張係数よりも小さくなるように設定されている。
【００４１】このように、モールドレジン４が半導体チ
ップ２の主面とパッケージ基板３の主面との間にも充填
されていることにより、個々のバンプ電極５ａに加わる
歪を分散させることができるとともに、個々のバンプ電
極５ａを抑え込み固定することができるので、歪に起因
するバンプ電極５ａの接合破壊を抑制することが可能と
なっている。
【００４２】また、モールドレジン４の材料として、そ
の熱膨張係数が半導体チップ２の熱膨張係数よりも大き
く、パッケージ基板３の熱膨張係数よりも小さくなる材
料を選択したことにより、歪の分散効果をより効果的に
することが可能となっている。
【００４３】また、このようなパッケージ基板３の裏面
には端子３ｂが形成されている。この端子３ｂは、パッ
ケージ基板３の内層配線（図示せず）を通じてパッケー
ジ基板３の主面の端子３ａと電気的に接続されている。
【００４４】パッケージ基板３の裏面の端子３ｂは、第
２バンプであるバンプ電極５ｂを介してモジュール基板
６上の端子６ａと電気的に接続されている。すなわち、
ＢＧＡ１ａは、パッケージ基板３の裏面側のバンプ電極
５ｂを介してモジュール基板６上に実装されている。
【００４５】バンプ電極５ｂは、例えば３８ｗｔ％鉛
（Ｐｎ）−６２ｗｔ％錫（Ｓｎ）合金からなる。本実施
例１においては、バンプ電極５ｂにおいても、上記バン
プ電極５ａで得られる効果を得ることが可能となってい
る。前述のバンプ電極５ａの場合と同様に、バンプ電極
５ｂにおいても、最大バンプ間距離をパッケージ基板を
分割しない技術の場合よりも短くすることができるから
である。
【００４６】モジュール基板６は、例えばガラス布基材
エポキシ系樹脂等を基体とした銅張積層プリント基板か
らなり、その熱膨張係数は、例えば１３〜１６×１０-6
／℃程度である。なお、図示はしないが、パッケージ基
板３の各配線層には、例えば銅（Ｃｕ）からなる内層配
線が形成されている。この内層配線は、上記した端子６
ａと電気的に接続されている。
【００４７】次に、本実施例１のＢＧＡ１ａの製造方法
を図１〜図９によって説明する。なお、図２〜図９にお
いては、図面の簡単化のため、半導体チップ２上の外部
端子２ａ、パッケージ基板３上の端子３ａ，３ｂおよび
モジュール基板６上の端子６ａを図示していない。
【００４８】まず、図３に示すように、主面上にバンプ
電極５ａが形成された半導体チップ２を用意する。この
半導体チップ２は、例えばＳｉ単結晶からなる半導体ウ
エハ（図示せず）をダイシング処理によって分割して得
られたものである。
【００４９】バンプ電極５ａは、半導体ウエハの状態の
時に形成される。すなわち、ウエハプロセスの最終工程
における電極形成工程に際して、半導体ウエハ上の各チ
ップ形成領域の主面上に電極のみが露出するようなメタ
ルマスクまたはガラスマスクを配置した後、その半導体
ウエハ上にＳｎ−Ａｇボール供給管によってＳｎ−Ａｇ
合金を形成する。
【００５０】続いて、図２および図４に示すように、例
えば四角形状の４個のパッケージ基板３を所定の間隔を
おいて配置した後、そのチップ実装面と半導体チップ２
のバンプ電極形成面とを対向させ、さらに半導体チップ
２の外部端子２ａと、パッケージ基板３上の端子との相
対的位置を合わせた状態で、半導体チップ２をパッケー
ジ基板３上に載置する。
【００５１】その後、半導体チップ２をパッケージ基板
３上に載置した状態で、はんだリフロー工程に移行し、
バンプを溶融させることにより、半導体チップ２の外部
端子と、パッケージ基板３の端子とをバンプ電極５ａを
介して電気的に接続する。
【００５２】次いで、半導体チップ２をトランスファモ
ールド方法等により樹脂封止する。この際のモールド工
程を図５〜図７に示す。なお、図６および図７はそれぞ
れ図５のＶＩ−ＶＩ線およびＶＩＩ−ＶＩＩ線に相当す
る部分の断面図である。
【００５３】モールド金型７は、下型７ａと上型７ｂと
を有している。このうち下型７ａは、全域に渡って平坦
になっている。上型７ｂの下面中央は窪んでおり、これ
により、キャビィティ８が形成されている。
【００５４】モールド工程に際しては、まず、下型７ａ
の上面に、半導体チップ２の実装されたパッケージ基板
３をその半導体チップ２を上にした状態で載置した後、
パッケージ基板３の上面外周を上型７ｂにおける下面外
周によってクランプする。
【００５５】続いて、溶融されたモールドレジンを、モ
ールドレジン注入部９（図５参照）からランナ１０およ
びゲート１１（図７参照）を通じてキャビィティ８内に
注入する。なお、符号１２ａ〜１２ｃはエアベントを示
している。
【００５６】このモールド処理により、図８に示すよう
なパッケージ構造を形成する。すなわち、パッケージ基
板３上に実装された半導体チップ２の全体をモールドレ
ジン４によって封止した構造である。このモールドレジ
ン４は、半導体チップ２の主面と、パッケージ基板３の
主面との対向面間にも充填されている。
【００５７】これにより、個々のバンプ電極５ａに加わ
る歪が分散されるとともに、個々のバンプ電極５ａが固
定されるため、バンプ電極５ａにおける接合破壊を抑制
することが可能となっている。また、モールドレジン４
の材料として、その熱膨張係数が半導体チップ２の熱膨
張係数よりも大きく、パッケージ基板３の熱膨張係数よ
りも小さい材料を選択したことにより、歪の分散効果を
より効果的にすることが可能となっている。
【００５８】モールド処理の後、図９に示すように、パ
ッケージ基板３の裏面側の端子上に、例えばＰｂ−Ｓｎ
合金からなるバンプ電極５ｂを形成することによりＢＧ
Ａ１ａを製造した後、そのＢＧＡ１ａを、図１に示した
ように、バンプ電極５ｂを介してモジュール基板６上に
実装する。
【００５９】このように、本実施例１によれば、以下の
効果を得ることが可能となる。
【００６０】(1).１個の半導体チップ２を実装するパッ
ケージ基板３を複数個に分割したことにより、半導体チ
ップ２とパッケージ基板３との熱膨張係数差に起因して
バンプ電極５ａに加わる歪を大幅に低減することができ
るので、歪に起因するバンプ電極５ａの接合破壊を抑制
することができ、バンプ電極５ａの接続寿命を大幅に向
上させることが可能となる。
【００６１】(2).モールドレジン４を半導体チップ２の
主面とパッケージ基板３の主面との間にも充填したこと
により、個々のバンプ電極５ａに加わる歪を分散させる
ことができるとともに、個々のバンプ電極５ａを抑え込
み固定することができるので、歪に起因するバンプ電極
５ａの接合破壊を抑制することができ、バンプ電極５ａ
の接続寿命を大幅に向上させることが可能となる。
【００６２】(3).モールドレジン４の材料として、その
熱膨張係数が半導体チップ２の熱膨張係数よりも大き
く、パッケージ基板３の熱膨張係数よりも小さくなる材
料を選択したことにより、歪の分散効果をより効果的に
することが可能となる。
【００６３】(4).上記(1),(2) または(3) により、ＢＧ
Ａ１ａの信頼性および歩留りを向上させることが可能と
なる。
【００６４】(5).パッケージ基板３とモジュール基板６
との材料を互いに熱膨張係数の近い材料によって構成し
たことにより、パッケージ基板３とモジュール基板６と
の熱膨張係数差に起因してバンプ電極５ｂに加わる歪を
低減することが可能となる。
【００６５】(6).上記(1),(5) により、パッケージ基板
３をモジュール基板６上に実装するバンプ電極５ｂの接
続寿命を大幅に向上させることが可能となる。したがっ
て、ＢＧＡ１ａを実装する装置の信頼性および歩留りを
向上させることが可能となる。
【００６６】(7).上記(1),(2),(3),(4),(5) または(6)
により、パッケージ基板３およびモジュール基板６の材
料として、コストの安い樹脂を用いることができるの
で、製品のコストを低減することが可能となる。
【００６７】(8).上記(1),(2) または(3) により、バン
プ電極５ａの信頼性を確保するために生じていた半導体
チップ２のサイズの制約を緩和することができるので、
半導体チップ２のサイズを大きくすることが可能とな
る。
【００６８】(9).個々のパッケージ基板３における最大
バンプ間距離Ｌ1 を等しくしたことにより、個々のパッ
ケージ基板３におけるバンプ電極５ａ，５ｂの接続寿命
をほぼ均一にすることが可能となる。
【００６９】（実施例２）図１０は本発明の他の実施例
である半導体装置の断面図である。なお、図１０におい
ても、図面を見易くするため、図１で示した半導体チッ
プ２上の外部端子２ａ、パッケージ基板３上の端子３
ａ，３ｂおよびモジュール基板６上の端子６ａを図示し
ていない。
【００７０】本実施例２においては、図１０に示すよう
に、ＢＧＡ１ｂを構成する半導体チップ２の裏面に放熱
フィン（ヒートシンク）１３が機械的に接合されてい
る。
【００７１】放熱フィン１３は、例えばＡｌまたは窒化
アルミニウム（ＡｌＮ）等のような熱伝導特性に優れた
材料からなり、その上部は空気との接触面積が大きくな
るように櫛歯状に形成されている。これにより、半導体
チップ２の動作中に発生する熱の放熱効率を向上させる
ことが可能な構造となっている。
【００７２】このように、本実施例２においては、前記
実施例１で得られた効果に加えて、以下の効果を得るこ
とが可能となる。すなわち、半導体チップ２の裏面に放
熱フィン１３を機械的に接合したことにより、半導体チ
ップ２の動作中に発生する熱の放熱効率を向上させるこ
とが可能となる。したがって、ＢＧＡ１ｂの信頼性をさ
らに向上させることが可能となる。
【００７３】（実施例３）図１１は本発明の他の実施例
である半導体装置の断面図である。なお、図１１におい
ても、図面を見易くするため、図１で示した半導体チッ
プ２上の外部端子２ａ、パッケージ基板３上の端子３
ａ，３ｂおよびモジュール基板６上の端子６ａを図示し
ていない。
【００７４】本実施例３においては、図１１に示すよう
に、ＢＧＡ１ｃを構成する個々のパッケージ基板３上に
も半導体チップ２が実装されている。
【００７５】ただし、この半導体チップ２は、その主面
を上に向け、その裏面を所定の接着剤等によってパッケ
ージ基板３に接着された状態で実装されている。そし
て、この半導体チップ２の引出し電極は、例えば金（Ａ
ｕ）等からなるボンディングワイヤ２ｂを通じてパッケ
ージ基板３上の端子と電気的に接続されている。
【００７６】このワイヤボンディング法を用いた半導体
チップ２には、例えばメモリ回路が形成されている。メ
モリ回路においては動作時における発熱量が少ないこと
や引出し電極数も少なくて済むことからワイヤボンディ
ング法でも実装できるからである。
【００７７】また、図１１の中央のＣＣＢ法を用いた半
導体チップ２には、例えば論理回路が形成されている。
論理回路においては動作時における発熱量が多いととも
に、引出し電極数も多いのでＣＣＢ法を用いることが好
ましいからである。
【００７８】なお、このワイヤボンディング法を用いた
半導体チップ２も、ＣＣＢ法を用いた半導体チップ２と
共にモールドレジン４によって封止されている。
【００７９】このように、本実施例３においては、前記
実施例１で得られた効果に加えて、以下の効果を得るこ
とが可能となる。すなわち、分割されたパッケージ基板
３上にワイヤボンディング法を用いた半導体チップ２を
実装したことにより、半導体チップ２の実装密度を向上
させることが可能となる。
【００８０】（実施例４）図１２は本発明の他の実施例
である半導体装置の平面図である。なお、図１２におい
ては、図面を見易くするため、モールドレジンを図示し
ていない。
【００８１】本実施例４においては、図１２に示すよう
に、ＢＧＡ１ｄを構成する１つの半導体チップ２と個々
のパッケージ基板３との平面的な重なり面積が異なる構
造となっている。
【００８２】すなわち、個々のパッケージ基板３におけ
る最大バンプ間距離が異なる構造となっている。そし
て、この個々の最大バンプ間距離は、例えば半導体チッ
プ２の面内における温度分布に応じて変えられている。
【００８３】例えば同一の半導体チップ２にメモリ回路
領域と論理回路領域とが配置されている場合、メモリ回
路領域においては動作中においても余り高温とならない
が、論理回路領域におていては動作中において高温とな
ることが知られている。
【００８４】したがって、この場合は、動作中における
半導体チップ２の熱分布が面内で均一ではないので、半
導体チップ２の動作によって生じた熱によってバンプ電
極５ａが受ける歪もバンプ電極５ａの場所によって異な
ることになる。この場合に、前記実施例１〜３のように
最大バンプ間距離を全て等しくしたのでは、バンプ電極
５ａの接続寿命が不均一となる。
【００８５】そこで、本実施例４においては、例えばメ
モリ回路領域における最大バンプ間距離を比較的長くす
るとともに、論理回路領域における最大バンプ間距離を
比較的短くする等、半導体チップ２の面内の温度分布に
応じて最大バンプ間距離を変えるようにしている。
【００８６】このように、本実施例４によれば、前記実
施例１で得られた効果の他に以下の効果を得ることが可
能となる。
【００８７】すなわち、動作時における半導体チップ２
の面内の温度分布に応じて最大バンプ間距離を個々のパ
ッケージ基板３ごとに変えたことにより、半導体チップ
２の面内に温度分布が生じる場合においても、半導体チ
ップ２の裏面全面におけるバンプ電極５ａの接続寿命を
ほぼ均一にすることが可能となる。
【００８８】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
１〜４に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【００８９】例えば前記実施例１〜４においては、パッ
ケージ基板を、例えばガラス布基材ポリイミド樹脂また
はガラス布基材ビスマレイドトリアジン樹脂等を基体と
した銅張積層プリント基板とした場合について説明した
が、これに限定されるものではなく種々変更可能であ
り、例えば紙基材エポキシ樹脂、紙基材フェノール樹脂
またはガラス布基材エポキシ樹脂等からなるプリント基
板としても良い。
【００９０】また、前記実施例１〜４においては、パッ
ケージ基板およびモジュール基板を樹脂とした場合につ
いて説明したが、これに限定されるものではなく、例え
ば酸化アルミニウム（Ａｌ2 Ｏ3)等のようなセラミック
スとしても良い。
【００９１】また、前記実施例１〜４においては、パッ
ケージ基板を、四角形状の基板に分割した場合について
説明したが、これに限定されるものではなく種々変更可
能であり、例えば図１３に示すように、ＢＧＡ１ｅを構
成するパッケージ基板３を三角形状の基板に分割しても
良い。なお、図１３においては、図面を見易くするた
め、モールドレジンを図示していない。
【００９２】また、図示はしないが、パッケージ基板を
台形状の基板に分割しても良いし、１つのパッケージ基
板を形状の異なる基板に分割しても良い。
【００９３】また、前記実施例１〜４においては、パッ
ケージ基板を４分割した場合について説明したが、これ
に限定されるものではなく種々変更可能であり、例えば
５分割でも良いし、それ以上でも良い。
【００９４】また、前記実施例１〜４においては、半導
体チップ全体をモールドレジンによって被覆した場合に
ついて説明したが、これに限定されるものではなく、例
えば図１４に示すように、ＢＧＡ１ｆを構成する半導体
チップ２の主面と、パッケージ基板３の主面との対向面
間のみにモールドレジン４を介在させる構造としても良
い。
【００９５】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるフリッ
プチップ実装方式としてＣＣＢ法を用いる半導体装置に
適用した場合について説明したが、これに限定されず種
々適用可能であり、例えばフリップチップ実装方式とし
て、対向する接続端子間に予め一定直径の半田細線を介
在させて一括接合するリフロー半田法である、いわゆる
ＣＦＢ（Controlled Flow Bonding method）法を用いる
半導体装置等のような他のフリップチップ実装方式を用
いる半導体装置に適用することも可能である。
【００９６】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００９７】(1).本発明の半導体装置によれば、配線基
板が複数に分割されていることにより、最大バンプ間距
離を小さくすることができるので、第１バンプに加わる
歪を低減することが可能となる。このため、その歪に起
因する第１バンプの接合破壊を抑制することができ、第
１バンプの接続寿命を大幅に向上させることが可能とな
る。したがって、その半導体装置の信頼性および歩留り
を向上させることが可能となる。
【００９８】(2).上記した本発明の半導体装置によれ
ば、半導体チップおよび第１バンプを樹脂によって被覆
することにより、個々の第１バンプに加わる歪を分散さ
せることができるとともに、個々の第１バンプを抑え込
み固定することができるので、歪に起因する第１バンプ
の接合破壊を抑制することができ、第１バンプの接続寿
命を大幅に向上させることが可能となる。したがって、
その半導体装置の信頼性および歩留りを向上させること
が可能となる。
【００９９】(3).その封止樹脂の材料として、熱膨張係
数が半導体チップの熱膨張係数よりも大きく、配線基板
の熱膨張係数よりも小さくなる材料を選択したことによ
り、歪の分散効果をより効果的にすることが可能とな
る。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体装置の断面図で
ある。
【図２】図１の半導体装置の平面図である。
【図３】図１の半導体装置の製造工程中における断面図
である。
【図４】図１の半導体装置の図３に続く製造工程中にお
ける断面図である。
【図５】図１の半導体装置の図４に続く製造工程中にお
ける平面図である。
【図６】図１の半導体装置の図５の製造工程中における
断面図である。
【図７】図１の半導体装置の図５の製造工程中における
断面図である。
【図８】図１の半導体装置の図５に続く製造工程中にお
ける断面図である。
【図９】図１の半導体装置の図８に続く製造工程中にお
ける断面図である。
【図１０】本発明の他の実施例である半導体装置の断面
図である。
【図１１】本発明の他の実施例である半導体装置の断面
図である。
【図１２】本発明の他の実施例である半導体装置の平面
図である。
【図１３】本発明の他の実施例である半導体装置の平面
図である。
【図１４】本発明の他の実施例である半導体装置の断面
図である。
【符号の説明】 １ａ〜１ｆ ＢＧＡ（半導体装置） ２ 半導体チップ ２ａ 外部端子 ２ｂ ボンディングワイヤ ３ パッケージ基板（配線基板） ３ａ 端子 ３ｂ 端子 ４ モールドレジン ５ａ ＣＣＢバンプ電極（第１バンプ） ５ｂ ＣＣＢバンプ電極（第２バンプ） ６ モジュール基板（実装基板） ６ａ 端子 ７ モールド金型 ７ａ 下型 ７ｂ 上型 ８ キャビィティ ９ モールドレジン注入部 １０ ランナ １１ ゲート １２ａ〜１２ｃ エアベント １３ 放熱フィン（ヒートシンク）

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 複数に分割された各々の配線基板上に１
    つの半導体チップが重なるように第１バンプを介して実
    装されてなることを特徴とする半導体装置。
  2. 【請求項２】 半導体チップと実装基板との間に熱歪緩
    和板を設け、前記半導体チップと前記熱歪緩和板とを第
    １バンプを介して接続するとともに、前記熱歪緩和板と
    前記実装基板とを第２バンプを介して接続したことを特
    徴とする半導体装置。
  3. 【請求項３】 請求項２記載の半導体装置において、前
    記熱歪緩和板が、複数に分割された配線基板によって構
    成されていることを特徴とする半導体装置。
  4. 【請求項４】 請求項２記載の半導体装置において、前
    記熱歪緩和板と、前記実装基板とを同一材料または熱膨
    張係数が近い材料によって構成したことを特徴とする半
    導体装置。
  5. 【請求項５】 請求項１または３記載の配線基板が有機
    物材料からなることを特徴とする半導体装置。
  6. 【請求項６】 請求項１〜５のいずれか一項に記載の半
    導体装置において、少なくとも前記半導体チップおよび
    第１バンプが樹脂によって封止されていることを特徴と
    する半導体装置。
  7. 【請求項７】 請求項６記載の半導体装置において、前
    記樹脂の熱膨張係数が、前記半導体チップの熱膨張係数
    よりも大きく、かつ、前記配線基板の熱膨張係数よりも
    小さいことを特徴とする半導体装置。
  8. 【請求項８】 請求項１〜７のいずれか一項に記載の半
    導体装置において、前記半導体チップの裏面にヒートシ
    ンクを接合したことを特徴とする半導体装置。
  9. 【請求項９】 請求項１、３、４、５、６、７または８
    記載の半導体装置において、前記配線基板上に他の半導
    体チップを実装するとともに、前記他の半導体チップの
    端子と前記配線基板上の端子とをボンディングワイヤに
    よって接続したことを特徴とする半導体装置。
JP6192955A 1994-08-17 1994-08-17 半導体装置 Pending JPH0855875A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6192955A JPH0855875A (ja) 1994-08-17 1994-08-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6192955A JPH0855875A (ja) 1994-08-17 1994-08-17 半導体装置

Publications (1)

Publication Number Publication Date
JPH0855875A true JPH0855875A (ja) 1996-02-27

Family

ID=16299812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6192955A Pending JPH0855875A (ja) 1994-08-17 1994-08-17 半導体装置

Country Status (1)

Country Link
JP (1) JPH0855875A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174312A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置およびはんだバンプの形成方法
US6288445B1 (en) 1998-08-04 2001-09-11 Nec Corporation Semiconductor device
US6989607B2 (en) 2002-03-20 2006-01-24 International Business Machines Corporation Stress reduction in flip-chip PBGA packaging by utilizing segmented chips and/or chip carriers
US7126227B2 (en) 2003-01-16 2006-10-24 Seiko Epson Corporation Wiring substrate, semiconductor device, semiconductor module, electronic equipment, method for designing wiring substrate, method for manufacturing semiconductor device, and method for manufacturing semiconductor module
JP2008541464A (ja) * 2005-05-18 2008-11-20 ネオバルブ テクノロジーズ，インコーポレイテッド 集積回路パッケージ構造体およびそれを製造する方法
JP2009043767A (ja) * 2007-08-06 2009-02-26 Elpida Memory Inc 半導体装置及びその製造方法
JP2009049404A (ja) * 2007-08-17 2009-03-05 Ultratera Corp 多基板ブロック式パッケージおよびその製造方法
JP2010114464A (ja) * 2010-01-18 2010-05-20 Elpida Memory Inc 半導体装置及びその製造方法
JP2012069772A (ja) * 2010-09-24 2012-04-05 Fujikura Ltd 半導体装置およびその製造方法
CN103325693A (zh) * 2013-05-16 2013-09-25 华天科技（西安）有限公司 一种采用塑封技术优化fcbga封装的封装件及其制作工艺
JP2023105408A (ja) * 2022-01-19 2023-07-31 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174312A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置およびはんだバンプの形成方法
US6288445B1 (en) 1998-08-04 2001-09-11 Nec Corporation Semiconductor device
US6989607B2 (en) 2002-03-20 2006-01-24 International Business Machines Corporation Stress reduction in flip-chip PBGA packaging by utilizing segmented chips and/or chip carriers
US7126227B2 (en) 2003-01-16 2006-10-24 Seiko Epson Corporation Wiring substrate, semiconductor device, semiconductor module, electronic equipment, method for designing wiring substrate, method for manufacturing semiconductor device, and method for manufacturing semiconductor module
JP2008541464A (ja) * 2005-05-18 2008-11-20 ネオバルブ テクノロジーズ，インコーポレイテッド 集積回路パッケージ構造体およびそれを製造する方法
JP2009043767A (ja) * 2007-08-06 2009-02-26 Elpida Memory Inc 半導体装置及びその製造方法
JP2009049404A (ja) * 2007-08-17 2009-03-05 Ultratera Corp 多基板ブロック式パッケージおよびその製造方法
JP2010114464A (ja) * 2010-01-18 2010-05-20 Elpida Memory Inc 半導体装置及びその製造方法
JP2012069772A (ja) * 2010-09-24 2012-04-05 Fujikura Ltd 半導体装置およびその製造方法
CN103325693A (zh) * 2013-05-16 2013-09-25 华天科技（西安）有限公司 一种采用塑封技术优化fcbga封装的封装件及其制作工艺
JP2023105408A (ja) * 2022-01-19 2023-07-31 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Similar Documents

Publication Publication Date Title
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
JP5420505B2 (ja) 半導体装置の製造方法
US7122401B2 (en) Area array type semiconductor package fabrication method
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
US20080093733A1 (en) Chip package and manufacturing method thereof
CN115700906A (zh) 电子封装件及其制法
CN100378972C (zh) 散热器及使用该散热器的封装体
CN112670278A (zh) 一种芯片封装结构及芯片封装方法
CN119447039A (zh) 电子封装件及其制法
JPWO2003012863A1 (ja) 半導体装置及びその製造方法
JPH0855875A (ja) 半導体装置
US6373125B1 (en) Chip scale package with direct attachment of chip to lead frame
JP3547303B2 (ja) 半導体装置の製造方法
JP5109422B2 (ja) 半導体装置
TWI790054B (zh) 天線整合式封裝結構
JPH0322544A (ja) 半導体装置
KR102233649B1 (ko) 적층형 반도체 패키지 및 적층형 반도체 패키지의 제조방법
TWI914949B (zh) 半導體封裝件及其製法
JP2713879B2 (ja) 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ
US20240421026A1 (en) Electronic package and manufacturing method thereof
US20260011689A1 (en) Semiconductor package
KR100737217B1 (ko) 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
US20060231960A1 (en) Non-cavity semiconductor packages