JPH0855910A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0855910A
JPH0855910A JP6178818A JP17881894A JPH0855910A JP H0855910 A JPH0855910 A JP H0855910A JP 6178818 A JP6178818 A JP 6178818A JP 17881894 A JP17881894 A JP 17881894A JP H0855910 A JPH0855910 A JP H0855910A
Authority
JP
Japan
Prior art keywords
insulating film
precursor
metal wiring
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6178818A
Other languages
English (en)
Inventor
Takeshi Tanaka
剛 田中
Yasukuni Nishioka
泰城 西岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Priority to JP6178818A priority Critical patent/JPH0855910A/ja
Publication of JPH0855910A publication Critical patent/JPH0855910A/ja
Priority to US08/751,793 priority patent/US6133163A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
    • H10P14/6532—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour by exposure to a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/096—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by contacting with gases, liquids or plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/097—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by thermally treating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H10P14/6506—Formation of intermediate materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • H10P14/687—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC the materials being fluorocarbon compounds, e.g. (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体装置において信頼性の高い多層配線を
形成する。 【構成】 基板（１）上に、金属配線（２）を形成した
後、ポリイミドの前駆体をスピナーをもちいてコート
（３）する。その後所定温度でベーク等処理を行うこと
により完全に一体なポリイミド膜を形成する。その後金
属配線（４）を形成する。他の態様も開示する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
配線間の静電容量が小さい多層配線を有する半導体装置
の製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置の高集積化に伴って多
層配線の微細化が進んでいる。多層配線に関する公知例
としては、例えば特開平5-218028号などが知られてい
る。これらは通常図６に示されているように下層金属配
線２０の間に酸化シリコン膜２８ａ等の絶縁膜を用いて
いる例が多い。
【０００３】
【発明が解決しようとする課題】このような従来の多層
配線の構造の多くは、酸化シリコン膜２８ａの比誘電率
が約４程度なので、高集積化に伴う下層金属配線２０の
間隔が１ミクロン以下になる最近の半導体装置において
配線間の容量が増加し、回路の動作速度を劣化させる等
の好ましくない現象を引き起こしつつある。このため、
比誘電率の低い絶縁材料を層間絶縁膜として使用する必
要性がでてきた。通常このような材料はスピンコート法
によって形成されることが多い。しかし、微細配線に応
用しようとすると、微細な配線間を充填するために、粘
性の小さい前駆体を用いなくてはならず、所望の膜厚が
必要な層間絶縁膜に利用するためには積層構造としなく
てはならなかった。しかしながら、この多層化の際には
がれが起こったり、前駆体を塗布することが難しいなど
の問題があった。
【０００４】
【課題を解決するための手段】本発明の一態様において
は、多層配線形成工程において、比誘電率の低い有機物
を含有する絶縁膜を多層化して形成する際、前記絶縁膜
の前駆体をスピンコートしたのち、ポリマーが形成され
る温度以下で有機溶媒等を蒸発させた後、第２の前記絶
縁膜の前駆体を形成することにより、高信頼の多層配線
を形成することが可能になった。さらに、この工程を繰
り返し行うことによって所望の膜厚まで厚膜可能であ
る。この絶縁膜としては、比誘電率が酸化シリコンより
も低いスピンオンガラス（ＳＯＧ）、ポリイミド等を構
成要素として含んでいるとさらに効果的である。
【０００５】又、本発明の他の態様においては、多層配
線形成工程において、比誘電率の低い有機物を含有する
絶縁膜を多層化して形成する際、第１の前記絶縁膜の前
駆体を形成したのち、１）アルゴンプラズマ中で表面処
理を行い、しかる後に第２の前記絶縁膜の前駆体を形成
する工程、または、２）酸素プラズマ中で表面処理し、
酸化膜を前記第１の絶縁膜の表面に形成し、第２の前記
絶縁膜を形成することにより、高信頼の多層配線を形成
することが可能になった。
【０００６】この絶縁膜としては、比誘電率が酸化シリ
コンよりも低い有機スピンオンガラス（ＳＯＧ）、ポリ
イミド、テフロン等を構成要素として含んでいるとさら
に効果的である。
【０００７】
【実施例】次に本発明の実施例を図面を参照して説明す
る。まず本発明の第１の態様（スピンコートを含む場
合）の実施例１及び２を、次に第２の態様（プラズマ処
理を含む場合）の実施例３乃至９を説明する。
【０００８】
【実施例１】（ポリイミドの例） 図１（ａ）から（ｄ）は本発明の第１の実施例の説明に
使用する工程順断面図である。まず、絶縁膜基板１上に
金属配線２を形成した後（ａ）、ポリイミド３の前駆体
をスピナーをもちいて回転速度１０００〜５０００ｒｐ
ｍでウエハ全面にコートする。その後、溶剤を蒸発させ
るため、１００〜１５０度でベークを行う（ｂ）。この
後、この繰り返しで所望の膜厚が得られるまで重ね塗り
を行う（ｃ）。その際、この程度の温度ではポリイミド
中にポリマーが形成されておらず、表面は化学的に活性
なため、均一な重ね塗りが可能となった。この後、２０
０〜２５０度でイミド化し、最後に３００〜４００度で
ファイナルキュアを行う。このファイナルキュアにおい
て、ポリイミドのポリマー化が起こり、かつこのポリマ
ー化は重ね塗り膜中で均一に起こり、完全に一体なポリ
イミド膜を形成することができた。この後、金属配線２
と金属配線４を接続するためのコンタクト穴を形成した
後、金属配線４を形成する（ｄ）。したがって、本方法
により微細な配線を隙間なく埋め込みかつ所望の膜厚が
確保でき、高信頼の多層配線を形成することができた。
【０００９】
【実施例２】（有機ＳＯＧの例） 図２（ａ）から（ｄ）は本発明の第２の実施例の説明に
使用する工程順断面図である。まず、絶縁膜基板１上に
金属配線２を形成した後（ａ）、有機ＳＯＧ５の前駆体
をスピナーをもちいて回転速度１０００〜５０００ｒｐ
ｍでウエハ全面にコートする。その後、有機ＳＯＧのポ
リマーの重縮合が起きない程度の温度で溶剤を蒸発させ
る（ｂ）。この後、この繰り返しで所望の膜厚が得られ
るまで重ね塗りを行う（ｃ）。その際、この程度の温度
では有機ＳＯＧ中にポリマーが形成されておらず、表面
は化学的に活性なため、均一な重ね塗りが可能となっ
た。最後に３５０〜４５０度でファイナルキュアを行
う。このファイナルキュアにおいて、有機ＳＯＧのポリ
マー化が起こり、かつこのポリマー化は重ね塗り膜中で
均一に起こり、完全に一体な有機ＳＯＧ膜を形成するこ
とができた。この後、金属配線２と金属配線４を接続す
るためのコンタクト穴を形成した後、金属配線４を形成
する（ｄ）。したがって、本方法により微細な配線を隙
間なく埋め込みかつ所望の膜厚が確保でき、高信頼の多
層配線を形成することができた。
【００１０】
【実施例３】（ポリイミドの例）（アルゴンプラズマの
場合） 図３（ａ）から（ｄ）は本発明の第３の実施例の説明に
使用する工程順断面図である。まず、絶縁膜基板１上に
金属配線２を形成した後（ａ）、ポリイミド３の前駆体
をスピナーをもちいて回転速度１０００〜５０００ｒｐ
ｍでウエハ全面にコートする（ｂ）。その後、溶剤を蒸
発させるため、１００〜１５０度でベークした後、２０
０〜２５０度でイミド化し、最後に３００〜４００度で
ファイナルキュアを行う。この後、アルゴンプラズマに
さらすことによって表面のポリイミドのボンドが切れ活
性となる。このため、第２のポリイミドの前駆体を塗布
する際に密着性が向上され多層化が可能となった。この
後、所望の膜厚が得られるまでこれを繰り返す。この
後、金属配線２と金属配線４を接続するためのコンタク
ト穴を形成した後、金属配線４を形成する（ｄ）。
【００１１】
【実施例４】（ポリイミドの例）（アルゴンプラズマの
場合） 第３の実施例と工程が類似するので図３（ａ）乃至
（ｄ）を使用して、第４の実施例を説明する。まず、絶
縁膜基板上に金属配線１を形成した後（ａ）、ポリイミ
ド３の前駆体をスピナーをもちいて回転速度１０００〜
５０００ｒｐｍでウエハ全面にコートする（ｂ）。その
後、溶剤を蒸発させるため、１００〜１５０度でベーク
した後、２００〜２５０度でイミド化し、最後に３００
〜４００度でファイナルキュアを行う。この後アルゴン
プラズマにさらすことによってポリイミド表面に凹凸が
できる。このため、第２のポリイミドの前駆体を塗布す
る際に密着性が向上され多層化が可能となった。この
後、所望の膜厚が得られるまでこれを繰り返す。この
後、金属配線２と金属配線４を接続するためのコンタク
ト穴を形成した後、金属配線４を形成する（ｄ）。
【００１２】
【実施例５】（有機ＳＯＧの例）（アルゴンプラズマの
場合） 図４（ａ）から（ｄ）は本発明の第５の実施例の説明に
使用する工程順断面図である。まず、絶縁膜基板１上に
金属配線２を形成した後（ａ）、有機ＳＯＧ５の前駆体
をスピナーをもちいて回転速度１０００〜５０００ｒｐ
ｍでウエハ全面にコートする（ｂ）。その後、溶剤を蒸
発させるため、１００〜２００度（溶剤の沸点によって
異なる）でベークした後、最後に３５０〜４５０度でフ
ァイナルキュアを行う。この後アルゴンプラズマにさら
すことによって表面の有機ＳＯＧのボンドが切れ活性と
なる。このため、第２の有機ＳＯＧの前駆体を塗布する
際に密着性が向上され多層化が可能となった。この後、
所望の膜厚が得られるまでこれを繰り返す。この後、金
属配線２と金属配線４を接続するためのコンタクト穴を
形成した後、金属配線４を形成する（ｄ）。
【００１３】
【実施例６】（有機ＳＯＧの例）（アルゴンプラズマの
場合） 第５の実施例と工程が類似するので図４（ａ）乃至
（ｄ）を使用して、第６の実施例を説明する。まず、絶
縁膜基板１上に金属配線２を形成した後（ａ）、有機Ｓ
ＯＧ５の前駆体をスピナーをもちいて回転速度１０００
〜５０００ｒｐｍでウエハ全面にコートする（ｂ）。そ
の後、溶剤を蒸発させるため、１００〜２００度（溶剤
の沸点によって異なる）でベークした後、最後に３５０
〜４５０度でファイナルキュアを行う。この後アルゴン
プラズマにさらすことによって表面の有機ＳＯＧ表面に
凹凸ができる。このため、第２の有機ＳＯＧの前駆体を
塗布する際に密着性が向上され多層化が可能となった。
この後、所望の膜厚が得られるまでこれを繰り返す。こ
の後、金属配線２と金属配線４を接続するためのコンタ
クト穴を形成した後、金属配線４を形成する（ｄ）。
【００１４】
【実施例７】（有機ＳＯＧの例）（酸素プラズマの場
合） 第５の実施例と工程が類似するので図４（ａ）乃至
（ｄ）を使用して、第７の実施例を説明する。まず、絶
縁膜基板１上に金属配線２を形成した後（ａ）、有機Ｓ
ＯＧ５の前駆体をスピナーをもちいて回転速度１０００
〜５０００ｒｐｍでウエハ全面にコートする（ｂ）。そ
の後、溶剤を蒸発させるため、１００〜２００度（溶剤
の沸点によって異なる）でベークした後、最後に３５０
〜４５０度でファイナルキュアを行う。このとき、有機
ＳＯＧ表面は疎水性となっているために第２の有機ＳＯ
Ｇをはじいてしまい重ね塗りが困難である。そこで、有
機ＳＯＧの表面をＲＩＥ酸素プラズマにさらすことによ
って表面を酸化し、親水性を持たせることによって、重
ね塗りが可能となった。この際極めて薄い酸化膜が形成
されるがこの膜が低誘電率化に影響することは極めて少
ない。この後、所望の膜厚が得られるまでこれを繰り返
す。この後、金属配線２と金属配線４を接続するための
コンタクト穴を形成した後、金属配線４を形成する
（ｄ）。
【００１５】
【実施例８】（ポリテトラフルオロエチレンの例）（ア
ルゴンプラズマの場合） 図５（ａ）から（ｄ）は本発明の第８の実施例の説明に
使用する工程順断面図である。まず、絶縁膜基板１上に
金属配線２を形成した後（ａ）、ポリテトラフルオロエ
チレン６の前駆体をスピナーをもちいて回転速度１００
０〜５０００ｒｐｍでウエハ全面にコートする（ｂ）。
その後、溶剤を蒸発させるため、１００〜２００度（溶
剤の沸点によって異なる）でベークした後、最後に３０
０〜４００度でファイナルキュアを行う。この後アルゴ
ンプラズマにさらすことによって表面のポリテトラフル
オロエチレンのボンドが切れ活性となる。このため、第
２のポリテトラフルオロエチレンの前駆体を塗布する際
に密着性が向上され多層化が可能となった。この後、所
望の膜厚が得られるまでこれを繰り返す。この後、金属
配線２と金属配線４を接続するためのコンタクト穴を形
成した後、金属配線４を形成する（ｄ）。
【００１６】
【実施例９】（ポリテトラフルオロエチレンの例）（ア
ルゴンプラズマの場合） 第８の実施例と工程が類似するので図５（ａ）乃至
（ｄ）を使用して、第９の実施例を説明する。まず、絶
縁膜基板１上に金属配線２を形成した後（ａ）、ポリテ
トラフルオロエチレン６の前駆体をスピナーをもちいて
回転速度１０００〜５０００ｒｐｍでウエハ全面にコー
トする（ｂ）。その後、溶剤を蒸発させるため、１００
〜２００度（溶剤の沸点によって異なる）でベークした
後、最後に３００〜４００度でファイナルキュアを行
う。この後アルゴンプラズマにさらすことによってポリ
テトラフルオロエチレン表面に凹凸ができる。このた
め、第２のポリテトラフルオロエチレンの前駆体を塗布
する際に密着性が向上され多層化が可能となった。この
後、所望の膜厚が得られるまでこれを繰り返す。この
後、金属配線２と金属配線４を接続するためのコンタク
ト穴を形成した後、金属配線４を形成する（ｄ）。
【００１７】以上の実施例３乃至９の多層化技術によっ
て、膜のピンホール密度が飛躍的に減少し、配線間の短
絡による歩留まりの低下を防ぐことができた。以上の様
に幾つかの実施例を説明したが、本発明はその実施例に
限定されるものではないことは言うまでもない。
【００１８】
【発明の効果】本発明においては、多層配線形成工程に
おいて、高信頼の多層配線を形成することが可能であ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明するため（ａ）−
（ｄ）に分図して示す工程順断面図である。
【図２】本発明の第２の実施例を説明するため（ａ）−
（ｄ）に分図して示す工程順断面図である。
【図３】本発明の第３及び４の実施例を説明するため
（ａ）−（ｄ）に分図して示す工程順断面図である。
【図４】本発明の第５乃至第７の実施例を説明するため
（ａ）−（ｄ）に分図して示す工程順断面図である。
【図５】本発明の第８及び９の実施例を説明するため
（ａ）−（ｄ）に分図して示す工程順断面図である。
【図６】従来の技術の説明に使用する断面図である。
【符号の説明】
１ 絶縁膜基板 ２ 金属配線１ ３ ポリイミド ４ 金属配線２ ５ 有機ＳＯＧ ６ ポリテトラフルオロエチレン（ＰＴＦＥ）

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 多層配線形成工程が、比誘電率の低い有
    機物を含有する絶縁膜を多層化して形成する際、前記絶
    縁膜の前駆体をスピンコートし、前記絶縁膜中にポリマ
    ーが形成される温度以下で有機溶媒を蒸発させ、第２の
    前記絶縁膜の前駆体を形成することを特徴とする半導体
    装置の製造方法。
  2. 【請求項２】 前記絶縁膜は有機ＳＯＧおよびポリイミ
    ドを含むことを特徴とする請求項１記載の半導体装置の
    製造方法。
  3. 【請求項３】 多層配線形成工程が、微細な配線間に比
    誘電率の低い有機物を含有する絶縁膜を層間絶縁膜とし
    て多層化して形成する際、第１の前記絶縁膜の前駆体を
    形成し、アルゴンプラズマ中で表面処理を行い、しかる
    後に第２の前記絶縁膜の前駆体を形成する工程を含むこ
    とを特徴とする半導体装置の製造方法。
  4. 【請求項４】 多層配線形成工程が、微細な配線間に比
    誘電率の低い有機物を含有する絶縁膜を層間絶縁膜とし
    て多層化して形成する際、第１の前記絶縁膜の前駆体を
    形成したのち、前記絶縁膜を酸素プラズマ中で表面処理
    し、酸化膜を前記第１の絶縁膜の表面に形成し、第２の
    前記絶縁膜を形成することを特徴とする半導体装置の製
    造方法。
  5. 【請求項５】 前記絶縁膜は、有機ＳＯＧ、ポリミド、
    テフロンから選ばれた一つ又はその組合わせを含むこと
    を特徴とする請求項３又は４記載の半導体装置の製造方
    法。
  6. 【請求項６】 前記多層配線形成工程を複数回繰り返し
    て、所望の膜厚を有する多層層間絶縁膜を形成すること
    を特徴とする請求項１、３又は４記載の半導体装置の製
    造方法。
JP6178818A 1994-07-29 1994-07-29 半導体装置の製造方法 Pending JPH0855910A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6178818A JPH0855910A (ja) 1994-07-29 1994-07-29 半導体装置の製造方法
US08/751,793 US6133163A (en) 1994-07-29 1996-11-18 Method for forming a semiconductor multilayer interconnect device using SOG and polyimide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6178818A JPH0855910A (ja) 1994-07-29 1994-07-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0855910A true JPH0855910A (ja) 1996-02-27

Family

ID=16055202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6178818A Pending JPH0855910A (ja) 1994-07-29 1994-07-29 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6133163A (ja)
JP (1) JPH0855910A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162848A (ja) * 2015-02-27 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
EP0940797B1 (en) * 1997-08-21 2005-03-23 Seiko Epson Corporation Active matrix display
JP3580092B2 (ja) * 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
US6511923B1 (en) * 2000-05-19 2003-01-28 Applied Materials, Inc. Deposition of stable dielectric films
JP2002131883A (ja) * 2000-10-27 2002-05-09 Hitachi Ltd フォトマスクの製造方法およびフォトマスク
CA2442030A1 (en) * 2001-04-16 2002-10-24 Brian Daniels Layered stacks and methods of production thereof
US6605549B2 (en) 2001-09-29 2003-08-12 Intel Corporation Method for improving nucleation and adhesion of CVD and ALD films deposited onto low-dielectric-constant dielectrics
US20040137153A1 (en) * 2002-04-16 2004-07-15 Michael Thomas Layered stacks and methods of production thereof
US7387958B2 (en) 2005-07-08 2008-06-17 Raytheon Company MMIC having back-side multi-layer signal routing
US11487206B2 (en) * 2019-12-30 2022-11-01 Texas Instruments Incorporated Methods and apparatus for digital material deposition onto semiconductor wafers
US11688636B2 (en) 2021-06-18 2023-06-27 International Business Machines Corporation Spin on scaffold film for forming topvia
CN115376933A (zh) * 2022-08-05 2022-11-22 中国电子科技集团公司第五十五研究所 一种用聚酰亚胺填充半导体器件管壳的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4986878A (en) * 1988-07-19 1991-01-22 Cypress Semiconductor Corp. Process for improved planarization of the passivation layers for semiconductor devices
JPH0289346A (ja) * 1988-09-27 1990-03-29 Toshiba Corp 半導体装置及びその製造方法
JPH0793354B2 (ja) * 1988-11-28 1995-10-09 株式会社東芝 半導体装置の製造方法
US5166101A (en) * 1989-09-28 1992-11-24 Applied Materials, Inc. Method for forming a boron phosphorus silicate glass composite layer on a semiconductor wafer
US5077234A (en) * 1990-06-29 1991-12-31 Digital Equipment Corporation Planarization process utilizing three resist layers
US5278103A (en) * 1993-02-26 1994-01-11 Lsi Logic Corporation Method for the controlled formation of voids in doped glass dielectric films
US5861345A (en) * 1995-05-01 1999-01-19 Chou; Chin-Hao In-situ pre-PECVD oxide deposition process for treating SOG
US5631197A (en) * 1995-08-30 1997-05-20 Taiwan Semiconductor Manufacturing Company, Ltd Sacrificial etchback layer for improved spin-on-glass planarization
US5849640A (en) * 1996-04-01 1998-12-15 Vanguard International Semiconductor Corporation In-situ SOG etchback and deposition for IMD process
US5970376A (en) * 1997-12-29 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Post via etch plasma treatment method for forming with attenuated lateral etching a residue free via through a silsesquioxane spin-on-glass (SOG) dielectric layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162848A (ja) * 2015-02-27 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US6133163A (en) 2000-10-17

Similar Documents

Publication Publication Date Title
US3801880A (en) Multilayer interconnected structure for semiconductor integrated circuit and process for manufacturing the same
US4367119A (en) Planar multi-level metal process with built-in etch stop
US4894351A (en) Method for making a silicon IC with planar double layer metal conductors system
JPH0855910A (ja) 半導体装置の製造方法
EP0657925A1 (en) Enhanced planarization technique for an integrated circuit
US20030036290A1 (en) Method for improving the coating capability of low-k dielectric layer
JPH05283542A (ja) 半導体集積回路装置及びその製造方法
US4447824A (en) Planar multi-level metal process with built-in etch stop
US5130229A (en) Multi layer thin film wiring process featuring self-alignment of vias
CN1103492C (zh) 形成平坦内金属介电层的方法
US20070178712A1 (en) Planarization for Integrated Circuits
US20030186536A1 (en) Via formation in integrated circuits by use of sacrificial structures
US6699748B2 (en) Method of fabricating capacitor having a photosensitive resin layer as a dielectric
JPS58184741A (ja) 半導体装置の製造方法
US5219669A (en) Layer thin film wiring process featuring self-alignment of vias
JPS63202939A (ja) 多層配線の製造方法
US6667249B1 (en) Minimizing coating defects in low dielectric constant films
US20030170970A1 (en) Semiconductor device and method of manufacturing the same
JP5015020B2 (ja) 少なくとも１つの窪み領域を備える支持体の表面にポリマ層を堆積する方法
JPS6342144A (ja) 多層配線構造体
JPS61107745A (ja) 半導体装置の製造方法
KR0182875B1 (ko) 반도체 소자의 스핀 온 글래스막 형성방법
JP3597886B2 (ja) 半導体装置
JPS62221119A (ja) 透孔形成方法
JPH06163540A (ja) 薄膜の表面処理方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070406