JPH0855930A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JPH0855930A
JPH0855930A JP19022294A JP19022294A JPH0855930A JP H0855930 A JPH0855930 A JP H0855930A JP 19022294 A JP19022294 A JP 19022294A JP 19022294 A JP19022294 A JP 19022294A JP H0855930 A JPH0855930 A JP H0855930A
Authority
JP
Japan
Prior art keywords
ball
shaped terminal
connection pad
semiconductor element
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19022294A
Other languages
English (en)
Other versions
JP3377867B2 (ja
Inventor
Hitomi Imamura
ひとみ 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP19022294A priority Critical patent/JP3377867B2/ja
Priority to US08/457,427 priority patent/US5512786A/en
Publication of JPH0855930A publication Critical patent/JPH0855930A/ja
Application granted granted Critical
Publication of JP3377867B2 publication Critical patent/JP3377867B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Casings For Electric Apparatus (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】絶縁基体の下面に形成した接続パッドの所定位
置にボール状の端子を正確、且つ強固にロウ付け取着す
る。 【構成】電気絶縁材料から成り、上面に半導体素子３が
載置される載置部１ａを、下面に多数の凹部１ｂを有す
る絶縁基体１と、前記絶縁基体１の半導体素子３が載置
される載置部１ａ周辺から下面にかけて導出される複数
個のメタライズ配線層５と、前記絶縁基体１下面の凹部
１ｂ底面に形成され、メタライズ配線層５が電気的に接
続される複数個の接続パッド５ａと、前記接続パッド５
ａにロウ付けされるボール状端子７とから成る半導体素
子収納用パッケージであって、前記ボール状端子７の直
径をＤ1 、接続パッド５ａの直径をＤ2 、凹部１ｂの深
さをｄとした時、Ｄ2 ＜Ｄ1 、０．３(mm)≦Ｄ2 ≦１．
０(mm)、Ｄ1 −（Ｄ1 2 −Ｄ2 2 ）1/2 ≦２ｄの条件を
満足する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体集積回路素子を収
容するための半導体素子収納用パッケージに関するもの
である。
【０００２】
【従来の技術】従来、半導体素子、特にLSI(大規模集積
回路素子) 等の半導体集積回路素子を収容するための半
導体素子収納用パッケージは、一般にアルミナセラミッ
クス等の電気絶縁材料から成り、その上面略中央部に半
導体集積回路素子を収容するための凹所を有する絶縁基
体と、前記絶縁基体の凹所周辺から下面にかけて導出さ
れるタングステン、モリブデン等の高融点金属粉末から
成る複数個のメタライズ配線層と、前記絶縁基体の下面
に形成され、メタライズ配線層が電気的に接続される複
数個の接続パッドと、前記接続パッドにロウ材を介しロ
ウ付けされるボール状の端子と、蓋体とから構成されて
おり、絶縁基体の凹所底面に半導体集積回路素子をガラ
ス、樹脂等から成る接着剤を介して接着固定させ、半導
体集積回路素子の各電極とメタライズ配線層とをボンデ
ィングワイヤを介して電気的に接続させるとともに絶縁
基体上面に蓋体をガラス、樹脂等の封止材を介して接合
させ、絶縁基体と蓋体とから成る容器内部に半導体集積
回路素子を気密に封止することによって製品としての半
導体装置となる。
【０００３】かかる半導体装置は絶縁基体下面の接続パ
ッドにロウ付けされているボール状の端子を外部電気回
路基板の配線導体上に載置当接させるとともに両者を半
田を介し接合させることによって外部電気回路基板上に
実装され、同時に半導体素子収納用パッケージの内部に
収容されている半導体集積回路素子はその各電極がメタ
ライズ配線層及びボール状端子を介して外部電気回路に
電気的に接続されることとなる。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、絶縁基体
の下面に設けた接続パッドが平坦であること及び外部電
気回路基板の配線導体に接合される端子がボール状であ
ること等からボール状の端子を接続パッドにロウ付けす
る際、ボール状端子の移動によってロウ付け位置にバラ
ツキが発生し易く、ボール状端子のロウ付け位置にバラ
ツキが発生すると該端子を外部電気回路基板の配線導体
に載置当接させて接合させるのが不可となって、内部に
収容する半導体素子を外部電気回路に正確、且つ確実に
電気的接続することができないという欠点を有してい
た。
【０００５】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は絶縁基体の下面に形成した接続パッドの
所定位置にボール状の端子を正確にロウ付け取着し、ボ
ール状端子を外部電気回路基板の所定配線導体に確実、
強固に接合させて内部に収容する半導体集積回路素子を
外部電気回路に正確に電気的接続することができる半導
体素子収納用パッケージを提供することにある。
【０００６】
【課題を解決するための手段】本発明は電気絶縁材料か
ら成り、上面に半導体素子が載置される載置部を、下面
に多数の凹部を有する絶縁基体と、前記絶縁基体の半導
体素子が載置される載置部周辺から下面にかけて導出さ
れる複数個のメタライズ配線層と、前記絶縁基体下面の
凹部底面に形成され、メタライズ配線層が電気的に接続
される複数個の接続パッドと、前記接続パッドにロウ付
けされるボール状端子とから成る半導体素子収納用パッ
ケージであって、前記ボール状端子の直径をＤ1 、接続
パッドの直径をＤ2 、凹部の深さをｄとした時、下記条
件式を満足することを特徴とするものである。
【０００７】Ｄ2 ＜Ｄ1 ０．３(mm)≦Ｄ2 ≦１．０(mm) Ｄ1 −（Ｄ1 2 −Ｄ2 2 ）1/2 ≦２ｄ
【０００８】
【作用】本発明の半導体素子収納用パッケージによれ
ば、ボール状端子の直径をＤ1 、接続パッドの直径をＤ
2 、絶縁基体下面に設けた凹部の深さをｄとした時、 Ｄ2 ＜Ｄ1 ０．３(mm)≦Ｄ2 ≦１．０(mm) Ｄ1 −（Ｄ1 2 −Ｄ2 2 ）1/2 ≦２ｄ なる条件式を満足するように成したことから、ボール状
の端子を絶縁基体下面の凹部底面に設けた接続パッドに
ロウ付けする際、ボール状端子は凹部内に埋没すること
なく一部が突出した状態で、且つボール状端子の接続パ
ッド上での移動が凹部により規制され、接続パッドの所
定位置に正確に位置決めした状態でロウ付けすることが
できる。そのためこの半導体素子収納用パッケージでは
ボール状端子が接続パッドの所定位置にロウ付けされて
いるためボール状端子を外部電気回路基板の配線導体に
接合させる時、その接合が極めて正確、且つ強固とな
り、半導体素子収納用パッケージの内部に収容する半導
体集積回路素子の電極を所定の外部電気回路に正確、且
つ確実に電気的接続することが可能となる。
【０００９】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１及び図２は本発明にかかる半導体素子収納用パ
ッケージの一実施例を示し、1 は絶縁基体、2 は蓋体で
ある。この絶縁基体1 と蓋体2 とで半導体集積回路素子
3 を収容する容器4 が構成される。
【００１０】前記絶縁基体1 はその上面中央部に半導体
集積回路素子3 が載置収容される凹所1aが設けてあり、
該凹所1a底面には半導体集積回路素子3 がガラス、樹脂
等の接着剤を介して取着される。
【００１１】前記絶縁基体1 は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合は酸化アルミニウム、酸化珪素、酸化マグネシ
ウム、酸化カルシウム等の原料粉末に適当な有機バイン
ダー、可塑剤、溶剤を添加混合して泥漿物を作るととも
に該泥漿物をドクターブレード法やカレンダーロール法
を採用することによってグリーンシート( 生シート) と
成し、しかる後、前記グリーンシートに適当な打ち抜き
加工を施すとともにこれを複数枚積層し、約1600℃の温
度で焼成することによって製作される。
【００１２】また前記絶縁基体1 は半導体集積回路素子
3 が載置収容される凹所1aの周辺から下面にかけて複数
個のメタライズ配線層5 が被着形成されている。
【００１３】更に絶縁基体1 の下面には図2 に示すよう
に凹部1bが設けられており、該凹部1bの底面には前記メ
タライズ配線層5 が電気的に接続される接続パッド5aが
被着形成されている。
【００１４】前記メタライズ配線層5 及び接続パッド5a
はタングステン、モリブデン、マンガン等の高融点金属
粉末から成り、タングステン等の高融点金属粉末に適当
な有機バインダー、可塑剤、溶剤を添加混合して得た金
属ペーストを絶縁基体1 となるグリーンシートに予め従
来周知のスクリーン印刷法により所定パターンに印刷塗
布しておくことによって絶縁基体1 の所定位置に所定パ
ターンに被着形成される。
【００１５】前記メタライズ配線層5 は半導体集積回路
素子3 の各電極を後述する接続パッド5aにロウ付けされ
るボール状端子7 に電気的に接続させる作用を為し、絶
縁基体1 の凹所1a周辺に位置する領域には半導体集積回
路素子3 の各電極がボンディングワイヤ6 を介して電気
的に接続される。
【００１６】また前記メタライズ配線層5 と電気的に接
続されている接続パッド5aは絶縁基体1 にボール状端子
7 を取着する際の下地金属層として作用し、接続パッド
5aの表面にはボール状の端子7 が鉛と錫の重量比を6:4
とした低融点の鉛ー錫半田等のロウ材8 を介してロウ付
けされる。
【００１７】前記接続パッド5aにボール状の端子7 をロ
ウ付けするにあたっては、ボール状端子の直径をＤ1 、
接続パッドの直径をＤ2 、凹部1bの深さをｄとした時、
Ｄ2＜Ｄ1 、０．３(mm)≦Ｄ2 ≦１．０(mm)、Ｄ1 −
（Ｄ1 2 −Ｄ2 2 ）1/2 ≦２ｄとなっており、これによ
ってボール状端子7 は凹部1b内に埋没することなく一部
が突出した状態で、且つボール状端子7 の接続パッド5a
上での移動が凹部1bにより規制され、接続パッド5aの所
定位置に正確に位置決めした状態でロウ付けされること
となる。そのためこの半導体素子収納用パッケージでは
ボール状端子7 が接続パッド5aの所定位置にロウ付けさ
れているためボール状端子7 を外部電気回路基板9 の配
線導体9bに接合させる時、その接合が極めて正確、且つ
強固となり、半導体素子収納用パッケージの内部に収容
する半導体集積回路素子3 の電極を所定の外部電気回路
に正確、且つ確実に電気的接続することが可能となる。
【００１８】尚、前記接続パッドの直径Ｄ2 がボール状
端子の直径Ｄ1 より大きくなるとボール状端子7 を接続
パッド5aにロウつけする際、ボール状端子7 が絶縁基体
1 の凹部1b内に埋没して絶縁基体下面より突出しなくな
る。従って、前記接続パッドはその直径Ｄ2 がボール状
端子の直径Ｄ1 より小さいものに特定される。
【００１９】また前記接続パッド5aはその直径Ｄ2 が
０．３mmより小さいと接続パッド5aとボール状端子7 と
をロウ付けする際、そのロウ付け強度が弱いものになっ
てしまうとともに接続パッド5aとボール状端子7 との電
気的接続に断線が発生し易いものになっしまい、また
１．０(mm)より大きいと半導体集積回路素子3 の高密度
化、高集積化に対応して電極数が極めて多いものとなっ
た場合、半導体素子収納用パッケージの全体形状が大き
くなり、小型化が進む電子機器等への搭載が不可となっ
てしまう。従って、前記接続パッド5aはその直径Ｄ2 が
０．３(mm)から１．０(mm)の範囲に特定される。
【００２０】更に前記ボール状端子7 の直径Ｄ1 と接続
パッド5aの直径Ｄ2 と凹部1bの深さｄとの関係におい
て、Ｄ1 −（Ｄ1 2 −Ｄ2 2 ）1/2 ≦２ｄとなると接続
パッド5aにボール状端子7 をロウ付けする際、ボール状
端子7 の凹部1bによる移動規制が不十分となってボール
状端子7 を接続パッド5aの所定位置に正確にロウつけす
ることができなくなる。従って、前記ボール状端子7 の
直径Ｄ1 と接続パッド5aの直径Ｄ2 と凹部1bの深さｄは
Ｄ1 −（Ｄ1 2 −Ｄ2 2 ）1/2 ≦２ｄの関係に特定され
る。
【００２１】また一方、前記接続パッド5aにロウ付けさ
れるボール状端子7 は例えば、鉛と錫の重量比を9:1 と
した高融点の鉛ー錫半田から成り、該ボール状端子7 は
外部電気回路基板9 の配線導体9aに鉛と錫の重量比を6:
4 とした低融点の鉛ー錫半田等の低融点半田を介して接
合される。この場合、ボール状端子7 は接続パッド5aに
形成した凹部1bによって接続パッド5aの所定位置に正確
にロウ付けされているため外部電気回路基板9 の配線導
体9aとボール状端子7 との接合も極めて正確となり、そ
の結果、半導体素子収納用パッケージの内部に収容する
半導体集積回路素子3 の電極をボール状電極7 を介して
所定の外部電気回路に正確、且つ確実に電気的接続する
ことができる。
【００２２】かくして本発明の半導体素子収納用パッケ
ージによれば絶縁基体1 の凹所1a底面に半導体集積回路
素子3 を接着剤を介して接着固定するとともに半導体集
積回路素子3 の各電極をメタライズ配線層5 にボンディ
ングワイヤ6 を介して電気的に接続し、しかる後、絶縁
基体1 の上面に蓋体2 をガラス、樹脂等から成る封止材
により接合させ、絶縁基体1 と蓋体2 とから成る容器4
内部に半導体集積回路素子3 を気密に封止することによ
って製品としての半導体装置となる。
【００２３】
【発明の効果】本発明の半導体素子収納用パッケージ
は、電気絶縁材料から成り、上面に半導体素子が載置さ
れる載置部を、下面に多数の凹部を有する絶縁基体と、
前記絶縁基体の半導体素子が載置される載置部周辺から
下面にかけて導出される複数個のメタライズ配線層と、
前記絶縁基体下面の凹部底面に形成され、メタライズ配
線層が電気的に接続される複数個の接続パッドと、前記
接続パッドにロウ付けされるボール状端子とから構成さ
れており、前記ボール状端子の直径をＤ1 、接続パッド
の直径をＤ2 、凹部の深さをｄとした時、Ｄ2 ＜Ｄ1 、
０．３(mm)≦Ｄ2 ≦１．０(mm)、Ｄ1 −（Ｄ1 2 −Ｄ2
2 ）1/2 ≦２ｄとなしたことからボール状の端子を絶縁
基体下面の凹部底面に設けた接続パッドにロウ付けする
際、ボール状端子は凹部内に埋没することなく一部が突
出した状態で、且つボール状端子の接続パッド上での移
動が凹部により規制され、接続パッドの所定位置に正確
に位置決めした状態でロウ付けすることができ、その結
果、この半導体素子収納用パッケージのボール状端子を
外部電気回路基板の配線導体に接合させる時、その接合
が極めて正確、且つ強固となり、半導体素子収納用パッ
ケージの内部に収容する半導体集積回路素子の電極を所
定の外部電気回路に正確、且つ確実に電気的接続するこ
とが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの要部
拡大断面図である。
【符号の説明】
１・・・絶縁基体 １ｂ・・凹部 ２・・・蓋体 ３・・・半導体集積回路素子 ５・・・メタライズ配線層 ５ａ・・接続パッド ７・・・ボール状端子 ８・・・ロウ材

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】電気絶縁材料から成り、上面に半導体素子
    が載置される載置部を、下面に多数の凹部を有する絶縁
    基体と、前記絶縁基体の半導体素子が載置される載置部
    周辺から下面にかけて導出される複数個のメタライズ配
    線層と、前記絶縁基体下面の凹部底面に形成され、メタ
    ライズ配線層が電気的に接続される複数個の接続パッド
    と、前記接続パッドにロウ付けされるボール状端子とか
    ら成る半導体素子収納用パッケージであって、前記ボー
    ル状端子の直径をＤ1 、接続パッドの直径をＤ2 、凹部
    の深さをｄとした時、下記条件式を満足することを特徴
    とする半導体素子収納用パッケージ。 Ｄ2 ＜Ｄ1 ０．３(mm)≦Ｄ2 ≦１．０(mm) Ｄ1 −（Ｄ1 2 −Ｄ2 2 ）1/2 ≦２ｄ
JP19022294A 1994-08-10 1994-08-12 半導体素子収納用パッケージ Expired - Fee Related JP3377867B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP19022294A JP3377867B2 (ja) 1994-08-12 1994-08-12 半導体素子収納用パッケージ
US08/457,427 US5512786A (en) 1994-08-10 1995-06-01 Package for housing semiconductor elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19022294A JP3377867B2 (ja) 1994-08-12 1994-08-12 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH0855930A true JPH0855930A (ja) 1996-02-27
JP3377867B2 JP3377867B2 (ja) 2003-02-17

Family

ID=16254518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19022294A Expired - Fee Related JP3377867B2 (ja) 1994-08-10 1994-08-12 半導体素子収納用パッケージ

Country Status (2)

Country Link
US (1) US5512786A (ja)
JP (1) JP3377867B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859407A (en) * 1996-07-17 1999-01-12 Ngk Spark Plug Co., Ltd. Connecting board for connection between base plate and mounting board
US6080936A (en) * 1996-04-26 2000-06-27 Ngk Spark Plug Co., Ltd. Connecting board with oval-shaped protrusions

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225700B1 (en) * 1994-12-08 2001-05-01 Kyocera Corporation Package for a semiconductor element having depressions containing solder terminals
US6528873B1 (en) * 1996-01-16 2003-03-04 Texas Instruments Incorporated Ball grid assembly with solder columns
JP3145331B2 (ja) * 1996-04-26 2001-03-12 日本特殊陶業株式会社 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体および中継基板と取付基板の接続体の製造方法
US6098283A (en) * 1996-12-19 2000-08-08 Intel Corporation Method for filling vias in organic, multi-layer packages
US5796163A (en) * 1997-05-23 1998-08-18 Amkor Technology, Inc. Solder ball joint
SG73490A1 (en) * 1998-01-23 2000-06-20 Texas Instr Singapore Pte Ltd High density internal ball grid array integrated circuit package
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6423623B1 (en) 1998-06-09 2002-07-23 Fairchild Semiconductor Corporation Low Resistance package for semiconductor devices
US6084296A (en) * 1998-07-09 2000-07-04 Satcon Technology Corporation Low cost high power hermetic package with electrical feed-through bushings
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6624522B2 (en) 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US6930397B2 (en) * 2001-03-28 2005-08-16 International Rectifier Corporation Surface mounted package with die bottom spaced from support board
US7119447B2 (en) * 2001-03-28 2006-10-10 International Rectifier Corporation Direct fet device for high frequency application
US7476964B2 (en) * 2001-06-18 2009-01-13 International Rectifier Corporation High voltage semiconductor device housing with increased clearance between housing can and die for improved flux flushing
US6582990B2 (en) * 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
US6784540B2 (en) 2001-10-10 2004-08-31 International Rectifier Corp. Semiconductor device package with improved cooling
US7579697B2 (en) 2002-07-15 2009-08-25 International Rectifier Corporation Arrangement for high frequency application
US7397137B2 (en) * 2002-07-15 2008-07-08 International Rectifier Corporation Direct FET device for high frequency application
US6841865B2 (en) * 2002-11-22 2005-01-11 International Rectifier Corporation Semiconductor device having clips for connecting to external elements
US20050269677A1 (en) * 2004-05-28 2005-12-08 Martin Standing Preparation of front contact for surface mounting
US7524701B2 (en) * 2005-04-20 2009-04-28 International Rectifier Corporation Chip-scale package
US7230333B2 (en) 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
US8466546B2 (en) 2005-04-22 2013-06-18 International Rectifier Corporation Chip-scale package
JP4795883B2 (ja) * 2006-07-21 2011-10-19 株式会社日立ハイテクノロジーズ パターン検査・計測装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU637874B2 (en) * 1990-01-23 1993-06-10 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5293072A (en) * 1990-06-25 1994-03-08 Fujitsu Limited Semiconductor device having spherical terminals attached to the lead frame embedded within the package body
KR920022482A (ko) * 1991-05-09 1992-12-19 가나이 쯔도무 전자부품 탑재모듈

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6080936A (en) * 1996-04-26 2000-06-27 Ngk Spark Plug Co., Ltd. Connecting board with oval-shaped protrusions
US6148900A (en) * 1996-04-26 2000-11-21 Ngk Spark Plug Co., Ltd. Connecting board for connection between base plate and mounting board
US5859407A (en) * 1996-07-17 1999-01-12 Ngk Spark Plug Co., Ltd. Connecting board for connection between base plate and mounting board

Also Published As

Publication number Publication date
JP3377867B2 (ja) 2003-02-17
US5512786A (en) 1996-04-30

Similar Documents

Publication Publication Date Title
JP3377867B2 (ja) 半導体素子収納用パッケージ
JP2003007892A (ja) 配線基板
US6225700B1 (en) Package for a semiconductor element having depressions containing solder terminals
JP3526508B2 (ja) 半導体素子収納用パッケージ
JPH08335650A (ja) 半導体素子収納用パッケージ
JP2001102502A (ja) イメージセンサ素子収納用パッケージ
JP3187292B2 (ja) 半導体素子収納用パッケージの製造方法
JPH0831974A (ja) 半導体素子収納用パッケージ
JP3170433B2 (ja) 半導体素子収納用パッケージ
JP3187291B2 (ja) 半導体素子収納用パッケージ
JP3532049B2 (ja) 半導体装置と回路基板との接続構造
JP3176251B2 (ja) 半導体素子収納用パッケージ
JPH1074856A (ja) 半導体素子収納用パッケージ
JP3377866B2 (ja) 半導体素子収納用パッケージ
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP3420362B2 (ja) 半導体装置の実装構造
JP3181015B2 (ja) 半導体素子収納用パッケージ
JP3181014B2 (ja) 半導体素子収納用パッケージ
JP3441319B2 (ja) 表面実装型半導体装置
JPH1050768A (ja) 半導体素子収納用パッケージ
JP3297603B2 (ja) 半導体素子収納用パッケージ
JP3301868B2 (ja) 半導体素子収納用パッケージ
JPH11340347A (ja) 半導体素子収納用パッケージ
JP3287965B2 (ja) 半導体素子収納用パッケージ
JP3464143B2 (ja) 電子部品収納用パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees