JPH0856222A - トラヒック制御システム - Google Patents

トラヒック制御システム

Info

Publication number
JPH0856222A
JPH0856222A JP13800095A JP13800095A JPH0856222A JP H0856222 A JPH0856222 A JP H0856222A JP 13800095 A JP13800095 A JP 13800095A JP 13800095 A JP13800095 A JP 13800095A JP H0856222 A JPH0856222 A JP H0856222A
Authority
JP
Japan
Prior art keywords
credit
rate
cell
data
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13800095A
Other languages
English (en)
Inventor
Jiingu Kuin
ジィング クィン
Raua Fuu
ラウア フー
Etsuchi Hawaado Jiyon
エッチ ハワード ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPH0856222A publication Critical patent/JPH0856222A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L12/5602Bandwidth control in ATM Networks, e.g. leaky bucket
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5629Admission control
    • H04L2012/563Signalling, e.g. protocols, reference model
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5629Admission control
    • H04L2012/5631Resource management and allocation
    • H04L2012/5632Bandwidth allocation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5629Admission control
    • H04L2012/5631Resource management and allocation
    • H04L2012/5632Bandwidth allocation
    • H04L2012/5635Backpressure, e.g. for ABR

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【目的】 受信側の輻輳状態に基づいて送信側がデータ
の送信速度を調整して、ネットワーク上の輻輳により発
生するデータロスを防ぐトラヒック制御システムを得
る。 【構成】 送信装置12は、ネットワーク10を介して
受信装置14に対し、ライン18よりデータセルを送信
する。受信装置14は、ネットワーク10の輻輳状態を
示す情報を到着したデータセルより取得する。そして、
取得した輻輳状態を示す情報を送信装置12へネットワ
ーク10を介してライン22より返送する。送信装置1
2は送信するデータのセルの速度を受信した輻輳状態を
示す情報にもとづいて調整し、ネットワークの輻輳によ
って発生するデータロスを防ぐ。上記のようにトラヒッ
ク制御システムを構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はデジタル通信ネットワ
ークにおけるトラヒック制御について、特に、バースト
データトラヒックを調整することによりデータロスを最
小限に抑えるデータ送信を制御するシステムに関するも
のである。
【0002】
【従来の技術】非同期通信モードネットワーク即ちAT
Mネットワークの様なデジタル通信ネットワーク上の伝
送モードでは、複数の送信側が広範囲、かつ、さまざま
な伝送速度で、ネットワークのスイッチノードやリンク
に対して、データセルやパケットを送信するとき問題が
発生する。ネットワークのスイッチノードやリンクは、
複数の送信側の伝送速度を合計した速度で処理をしなけ
ればならず、ネットワークのスイッチノードやリンクデ
ータハンドリング性能に高負荷がかかってしまう。ネッ
トワーク上の輻輳は、あるノードがデータを処理した
り、ノードにデータが到着する場合、当該ノードから他
のノードへデータ送信する速度より速い速度でそのノー
ドにデータが到着する場合に生ずる。ネットワーク上の
輻輳が生ずるとノードのバッファ領域に処理しきれない
データが蓄積される。バッファ領域は、ノードに対する
データ受信速度と、ノードのデータ処理速度とノードか
らのデータ送信速度の差に比例して、データにより満た
されていく。このため、長い間、データの輻輳が続く
と、バッファ領域に蓄積されるデータ量はバッファ領域
の最大容量を越えてしうことになる。そして、発生した
超過データは廃棄されてしまう。
【0003】このようなデータロスを最小限に抑える事
が出来る2つのシステムが存在する。これらのシステム
は、送信側においてネットワークへの超過データの投入
を防いだり、禁止したりする。その一例として、レート
ベースシステムがある。レートベースシステムは、フィ
ードバック信号を用いてネットワーク内に入力されるデ
ータ量を調整する。上記フィードバック信号は、ネット
ワーク全体の輻輳状態を表す信号であり、受信側から送
信側に返送される。
【0004】このネットワークの輻輳状態は、セル又は
パケットのヘッダー中の1ビットにより示されている。
このことは、上記フィードバック信号が、上記1ビット
の情報だけを含むことを意味している。従って、上記フ
ィードバック信号により、ネットワークが輻輳状態であ
るかそうでないかを確認することができる。しかし、輻
輳状態の程度は確認することができない。その結果、セ
ルが送信される速度は、ネットワークの輻輳度に応じて
正しく調整されないことになる。さらに、速度を調整し
ても、一般にバーストデータと呼ばれる予想外のデータ
によってネットワークが輻輳状態になることを完全に防
ぐわけではない。このため、一般的にレートベースシス
テムはデータが廃棄されないことを保障していないこと
になる。送信側のデータ速度は、ネットワークの平均的
な輻輳具合にのみ基づいており、適切に調整されていな
い。このため、データロスの発生は完全には避けられな
いのである。
【0005】一方、伝送データのロスを減少することを
保障する伝送データ制御システムは、データの受信側の
状態と、送信側と受信側との間にあるすべてのノードの
状態とを考慮している。この受信側とノードの状態は、
送信側に対するクレジットの発信によって伝送される。
これをクレジットベースシステムと云う。上記クレジッ
トはデータを受信する能力を示すものであり、始めに受
信側のノードにより生成される。続いて、このクレジッ
トは上流にある送信側のノードへ返される。そして送信
側のノードにおいて、受信側ノードのデータを受信する
能力が判断される。受信側ノードのデータ受信能力に基
づいてクレジットが一部修正される。クレジットはさら
に上流のノードに送られ、上記処理はそれぞれの中間に
あるノードに対しても行われる。クレジットはこのよう
に中間ノードを経由して送信側へ送られる。送信側にク
レジットが到着した場合、そのクレジットは、受信側ノ
ードのクレジットと全ての中間ノードのクレジットを示
している。特に、クレジットはそれぞれのノードにおけ
る未使用のバッファ領域の容量を示している。このた
め、送信側はクレジットの内容からデータ輻輳によるデ
ータロス或いは、バッファがオーバーフローすることな
くネットワークにデータを送信できるデータ量を判断す
る。
【0006】上記の説明によりクレジットベースシステ
ムでは、データ速度が制御できないことを示している。
しかし、送信するセルの数量は制御できる。また、この
システムでは、クレジットの内容を識別することによ
り、ネットワーク上のノードにおいて処理量が増加する
ことになる。この結果として、スイッチノードの処理能
力を上げる必要があり、スイッチノードのコストが上昇
し、メーカーはこのシステムの採用に躊躇している。し
かも、クレジットベースを使用する場合、全ノードがク
レジットベース方式を実行できなけらばならないため、
現在使用中のネットワーク上のスイッチノードの大部分
を入れ換える必要が生じる。このように、クレジットベ
ース方式の採用は、使用中の設備だけでなく過去の多く
の技術的な投資を時代遅れのものとしてしまう。そのた
め、トラヒックコントロールシステムの設計には柔軟性
が必要になる。望ましいトラヒックコントロールシステ
ムとして、レートベースシステムとクレジットベースシ
ステムの両方を用いることができるものがよい。そし
て、そのシステムは、レートベースシステムからクレジ
ットベースシステムへの移行、あるいは、レートベース
システムから上記二つのシステムを組み合わせたシステ
ムへの移行を可能とするトラヒックコントロールの改良
を可能とするものであることが望ましい。
【0007】さらに詳しく説明すると、バーストデータ
に対する二つのトラヒックコントロール方式が、産業界
において考えられてきている。その第1の方式は、19
94年6月にカナダのトロントで開催されたIEEE
Infocom ’94における「On Closed
−Loop Rate Control for AT
M Cell Relay Networks」を発表
したYinとHluchyjによるレートベースシステ
ム(RBシステム)である。第2の方式は、1993年
10月19日から22日にかけてサンフランシスコで開
催された1993年のInternational C
onference on Network Prot
ocolsの予稿集における「The FCVC(Fl
ow−Controlled Virtual Cha
nnels)」を発表したKungとChapmanに
よるクレジットベースシステム(CBシステム)であ
る。レートベースシステムはセル流の制御にエンド・ツ
ー・エンドのクローズド・ループ・コントロールを用い
る。送信側は、受信側からの或いはセグメンテイション
ポイントから返送されたフィードバック情報に従い、送
信速度を調整する。クレジットベースドシステムはセル
流の制御にリンク・バイ・リンク・フローコントロール
を使用する。このリンク・バイ・リンク・フローコント
ロールとは、下流ノードのバッファ領域が即利用できる
状態である事を認識するものであり、利用できる状態で
ない場合、上流ノードはセルを下流ノードに送信しない
制御方式をいう。
【0008】
【発明が解決しようとする課題】以上のように、従来の
レートベースシステム、及び、クレジットベースシステ
ムは、以下の長所と短所を兼ね備えている。レートベー
スシステムではトラヒック制御を行う事を、末端のシス
テムにまかせている。このようにATMネットワークに
おけるスイッチノードは、処理を末端のシステムに任せ
てしまうので、輻輳防止のための機能や処理をほとんど
行う必要がない。また、レートベースシステムの仕様
は、ネットワークインタフェースハードウェアにインプ
リメントされるATMトラヒック管理のための規格に従
っている。しかしながら、レートベースシステムにおけ
るデータの輻輳状態に対するパフォーマンスと能力に対
する議論が起きている。レートベースシステが満足のい
くパフォーマンスを提供し、バーストトラヒックにおい
てセルの廃棄を最小限にするということを示す分析結果
や実現体験はどこにもない。
【0009】上記レートベースシステムに反して、クレ
ジットベースシステムはきちんとした分析結果をもって
いる。この分析結果は、クレジットベースシステムがセ
ル廃棄のない通信を可能にすることを示している。クレ
ジットベースシステムは、静的にバッファをアロケーシ
ョンするアルゴリズムを用いるとともに、このアルゴリ
ズムに基づいて帯域を最大利用するように、リンクを生
成することを実現している。しかしながら、クレジット
ベースドシステムは、パス内の全スイッチの協働と実処
理を要求するので、使用中のATMスイッチのアーキテ
クチャの大幅な切り換が必要となる。また、クレジット
ベースシステム用のATMには、処理能力向上とバッフ
ァ容量増加が必要となり、ATMスイッチ自身のインプ
リメンテーションコストも問題となる。クレジットベー
スシステムにおける主な問題は、クレジットベースシス
テムが広い範囲のインプリメンテーションに対して十分
適合できるかどうかということにかかっている。
【0010】本発明のシステムはレートベースシステム
のアーキテクチャーとクレジットベースシステムのアー
キテクチャーの両方を同時に使用できる状態にする。本
発明のシステムは、データの輻輳状態によるデータロス
の発生を防止するためのディジタル通信ネットワークに
おけるトラヒック制御を行うものである。そして、この
システムは、受信側から送信側へ情報をフィードバック
するレートベースシステムと、クレジットベースシステ
ムの両方の特徴を組み合わせた統合されたプロトコルを
利用するものである。上記情報は、受信能力を示すクレ
ジットを用いて行われる。そして、上記クレジットはデ
ータの伝送を制御するために用いられる。特に、上記シ
ステムは、クレジットベーストラヒック制御方式とレー
トベーストラヒック制御方式の両方を用いて、デジタル
通信ネットワーク内のデータ輻輳状態におけるデータロ
スの発生を防止する。さらに、上記システムにおける、
上記情報の伝達は、データを伝送するネットワークとデ
ータを受信する受信装置の能力を示す受信側からのクレ
ジットの形式でフィードバックされる。そして、フィー
ドバックされたデータ内容に従い、送信側がデータ送信
速度を調整する。
【0011】一例として、受信側が輻輳状態にあるネッ
トワークより情報を受信し、さらに受信可能なデータ量
を判断する。そして、数値形式のクレジットを生成す
る。上記生成されたクレジットは送信側にフィードバッ
クされる。送信側は、上記クレジットに基づいて、ネッ
トワークの輻輳状態によりデータロスが発生することを
防ぐように、データの送信速度を調整する。また、本発
明のシステムは、データ送信速度を制御するために、送
信側において、一つ或いは複数の関数を用いている。そ
して、受信側においては、クレジットを更新するひとつ
のルールが用いられる。送信速度の設定のための関数は
アプリケーションによって変えることができ、アプリケ
ーションによっていろいろな速度が設定可能になる。ま
た、受信側のルールもアプリケーションによって変える
ことができる。データの送信速度を制御するためにクレ
ジットの値を用いるハイブリッド方式により、トラヒッ
ク制御システムをより性能のよいものとし、さらに、柔
軟なものにする。もし、完全な無損失通信を実現しよう
とするならば、関連するノードにおける関数、及び、ル
ールの変更によって、ネットワーク上の無損失通信を実
現しようとする部分を完全なクレジットベースシステム
にすることができる。データの損失通信が発生してもそ
れを許容できる場合は、ノードをレートベースの関数と
ルールに変更すればよい。
【0012】以上のように、ハイブリッドなシステムに
ついて説明を行ったが、上記システムは、ノードを物理
的に変換したりすることなしに、或いは、ノードを時代
遅れのものにすることなしに、任意の関数とルールへの
変更により種々なシステムに適合させることができる。
本発明のシステムは、ネットワーク上のスイッチノード
を一度に行うことなしに、ノード・バイ・ノードを基本
とするクレジットベースシステムを逐次導入することを
可能にする。また、本発明のシステムは、現存するレー
トベースネットワークにおける送信速度の設定をするた
めの情報より多くの情報を提供する。本システムでは、
受信側の状態に関するより、多くの情報が伝送速度の決
定のための情報として用いられる。また、本発明のシス
テムはネットワークに対してアーキテクチャ変更をする
ことなしに、機能を付加したり、特色を付加することを
可能にするオープン・エンドシステムである。さらに最
も重要な事は、本発明のシステムに用いるネットワーク
インタフェースカードは、レートベースシステムのみ、
或いは、クレジットベースシステムのみのインタフェー
スをもつネットワークインタフェースカードに比べて複
雑なインプリメンテーションを要求しない。また、本発
明のシステムは、異なる送信装置と受信装置間において
異なるトラヒック制御システムを同時に用いる事をネッ
トワークに対して可能にするものである。
【0013】
【課題を解決するための手段】この発明は、デジタル通
信ネットワークにおけるデータロスの発生を防ぐトラヒ
ック制御システムにおいて、(a)上記ネットワーク上
にデータを送信する送信手段と、(b)上記ネットワー
ク上に複数存在し、上記送信手段より送信されたデータ
を仲介する中間ノードと、(c)上記送信手段より送信
されたデータを、上記中間ノードを仲介して受信する受
信手段とを備え、上記受信手段が、上記受信手段のデー
タ受信能力に応じてクレジットを発生するクレジット生
成手段を備え、上記送信手段が、上記クレジット生成手
段が発生したクレジットに基づいて、送信手段が送信す
るデータの送信速度を調整する速度調整手段を備えたこ
とを特徴とする。
【0014】また、この発明は、上記送信手段が、送信
するデータに対して上記速度調整手段により調整される
送信速度を設定する複数の送信速度設定機能を備え、上
記受信手段が、上記クレジット生成手段によるクレジッ
トの発生を制御するクレジット制御機能を備えたことを
特徴とする。
【0015】また、この発明は、上記送信手段と上記受
信手段の機能が、上記クレジットにもとづいて最大送信
速度を算出し、上記最大送信速度より小さい値を、送信
するデータに対して設定することを特徴とする。
【0016】また、この発明は、上記送信手段と上記受
信手段の機能が、レートベースシステムの機能であるこ
とを特徴とする。
【0017】また、この発明は、上記送信手段と上記受
信手段が、さらに、クレジットベースシステムの機能を
備え、上記クレジットベースシステムの機能に従い、上
記ネットワークのデータ伝送を制御するデータ制御手段
を備えたことを特徴とする。
【0018】また、この発明は、上記送信手段が、上記
複数の送信速度設定機能の中から1つを選択する送信速
度選択手段を備え、上記受信手段は、複数のクレジット
制御機能を備え、上記複数のクレジット制御機能の中か
ら1つを選択するクレジット選択手段を備えたことを特
徴とする。
【0019】また、この発明は、上記送信手段と上記受
信手段が、さらに、レートベースシステムの機能と共
に、クレジットベースシステムの機能を備え、レートベ
ースシステムの機能とクレジットベースシステムの機能
を用いてネットワークのデータ伝送を制御するデータ制
御手段を備えたことを特徴とする。
【0020】また、この発明は、上記中間ノードが、各
中間ノードのデータの送受信処理能力を示す輻輳状態信
号を生成する信号生成手段を備え、上記受信手段が、デ
ータの送信方向に対して上流にあるノードから上記信号
生成手段が生成した輻輳状態信号を受信し、上記上流に
ある中間ノードの輻輳状態に基づいて上記クレジット生
成手段が生成したクレジットの内容を変更することによ
り、上記送信手段から送信するデータの速度をネットワ
ーク全体の輻輳状態に基づいて調整することを特徴とす
る。
【0021】また、この発明は、上記速度調整手段が、
上記クレジットを受信するとともにクレジットを生成す
るクレジットマネージャと、上記クレジットマネージャ
に接続され、セルレート信号を与えるアロード・セル・
レート(ACR)ジェネレータと、ACRと接続され、
上記セルレート信号と入力されたセルを受信して、入力
したセルを送信する速度を調整するレートコントローラ
を備えたことを特徴とする。
【0022】また、この発明は、上記レートコントロー
ラが、上記ネットワークへのセルの送信を示すセル出力
信号を生成する手段と、送信したセル数によって上記ク
レジットの発生を減少させるため、上記クレジットマネ
ージャに対してセル出力信号を送信する手段を備えたこ
とを特徴とする。
【0023】また、この発明は、上記レートコントロー
ラが、さらに、上記アロード・セル・レートジェネレー
タに上記セル出力信号を送信する手段を備えたことを特
徴とする。
【0024】また、この発明は、上記レートコントロー
ラが、入力データに対してセル待ちがなにもない状態を
反映してエンプティのセル信号を生成する手段と、上記
アロード・セル・レートジェネレータに対してエンプテ
ィのセル信号を送信する手段を備えたことを特徴とす
る。
【0025】また、この発明は、上記アロード・セル・
レートジェネレータが、上記セル出力信号と上記エンプ
ティセル信号を入力し、上記セル出力信号と上記エンプ
ティセル信号に対応してACRを調整する手段を備えた
ことを特徴とする。
【0026】
【作用】第1の発明では、クレジット生成手段が発生し
たクレジットを送信手段が受信するこの時、上記クレジ
ットは受信手段の能力を示している。そのため、送信手
段が備える速度調整手段が送信するデータの送信速度を
ネットワーク上の輻輳を防ぐような最適な速度に調整す
ることができる。
【0027】また、第2の発明では、上記送信手段が備
えている送信速度設定機能によって複数の送信速度を得
ることができる。このため、ネットワーク上の輻輳具合
に応じて、いろいろな速さの送信速度を得ることができ
る。
【0028】また、第3の発明では、最大送信速度は受
信手段のデータ受信応力に基づいて算出されることにな
る。そして、送信データに対して設定される速度は、上
記最大送信速度を超えることがない。
【0029】また、第4の発明では、送信手段と受信手
段の機能がレートベースシステムの機能である。このた
め、レートベースシステムを用いたトラヒック制御シス
テムを構築することができる。
【0030】また、第5の発明では、送信手段と受信手
段の機能がクレジットベースシステムの機能である。こ
のため、クレジットベースシステムを用いたトラヒック
制御システムを構築することができる。
【0031】また、第6の発明では、送信手段は複数の
送信速度設定機能からひとつの機能を選択する。また、
受信手段は複数のクレジット制御機能からひとつの機能
を選択する。このため、例えば選択条件を予め決めてお
けば、条件に従った機能を選択できる。
【0032】また、第7の発明では、送信手段と受信手
段の機能がクレジットベースシステムの機能であるとと
もに、レートベースシステムの機能である。このため、
クレジットベースシステムとレートベースシステムを用
いたトラヒック制御システムを構築することができる。
【0033】また、第8の発明では、輻輳状態信号が示
すネットワークの輻輳度合いに基づいて、送信手段はデ
ータの送信速度を調整できる。
【0034】また、第9の発明では、速度調整手段は受
信手段が送信したクレジットを入力し、セルの送信速度
を調整するクレジットマネージャとACRジェネレータ
とレートコントローラを備えた。このため、受信側のデ
ータ受信能力に基づいた速度設定が行える。
【0035】また、第10の発明では、レートコントロ
ーラがセルの送信と、送信したセルの数によってクレジ
ットの発生を制御する。このため、クレジットは常に送
信側の状態を反映していることになる。
【0036】また、第11の発明では、ACRジェネレ
ータはレートコントローラからセル出力信号を受信す
る。このため、セルの送信回数に基づいたセルレート信
号を生成することができる。
【0037】また、第12の発明では、ACRジェネレ
ータはレートコントローラからセルエンプティ信号を受
信し、送信待ちセルがなにもない状態を反映してセルレ
ート信号を生成することができる。
【0038】さらに、第13の発明では、ACRジェネ
レータは、レートコントローラから送信されたセル出力
信号或いは、セルエンプティ信号を受信して、セルの送
信回数に基づいたセルレート信号或いは、送信待ちセル
がなにもない状態を反映したセルレート信号を生成し、
レートコントローラに送信することができる。
【0039】
【実施例】
実施例1.図1は、この発明におけるネットワーク構成
を示す図である。図1において、ネットワーク10は、
ユーザネットワークインタフェース(UNI)16を用
いて、送信装置12及び受信装置14を接続している。
送信装置12は点線のライン18を用いて受信装置14
へデータセルを送信する。そして、クレジットアップデ
ート(CU)セル20が点線のライン22を用いて、ネ
ットワーク10を経由して送信装置へ返送される。CU
セル20は、下流ノードのクレジットカウントを含んで
いる。図2は、送信装置12を示す図である。図2にお
いてCUセル20は、信号Cを生成するクレジットマネ
ージャ(CM)24に入力される。信号Cはクレジット
カウントを示している。以下、Cをクレジットカウント
とも言う。そして、生成された信号Cは、ライン26を
通ってセルレートを与えるアロード・セル・レート・ジ
ェネレータ(ACR_G)28に送信される。上記AC
R_G28はアロード・セル・レート値(ACR)を出
力するライン30を備える。又、入線36から入力され
たセル34の速度をコントロールするレートコントロー
ラ(RC)32はライン18を備え、速度コントロール
を行ったセルをライン18より送信する。セルがライン
18より出力される時、ACR_G28とCM24に対
して、出力されたという事実が”cell out”信
号を用いて、ライン40を経由して通知される。もし、
セルがライン18より出力された時にさらに出力待ちの
セルがない状態であれば、”empty cell”信
号がライン42を経由してACR_G28へ通知され
る。CM24は受信したCUセル20に含まれるクレジ
ットカウントを管理する。CM24は、”cell o
ut”信号を受信し、クレジット数を減少させる。AC
R_G28は、送信したセル数とセルが存在しない状態
とを判断して、CM24から送られてきた信号Cの示す
クレジット数に基づいてACRの値を調整する。図3は
受信装置14を示す図である。図3において、受信装置
14は到着セルを集計するインカミング・セル・アカウ
ンタント(ICA)50を備えている。ICA50は、
到着セル54を記憶するために用いるバッファ52と接
続されている。バッファ52から発信セル56が、デー
タを入力する図示していないアプリケーションへ出力さ
れる。ICA50は、ネットワークの輻輳状態に関する
到着セルのステータスに基づいて、任意時間のバッファ
52の空き領域サイズを判断する。上記輻輳状態は、一
般的に予め決められた位置の1ビットによって示され
る。上記ビットはEFCIビット(explicit
forward congestion identi
fy bit)と呼ばれ、到着セルのヘッダーに存在す
る。ICA50は、データロスすることなく到着セルを
受け入れて処理する受信側の能力を示す値を出力する。
この値はクレジットセルアップデートジェネレータ(C
U_G)60にライン58を経由して通知される。上記
CU_G60の処理結果は、CUセル20として送信側
12へネットワーク10を経由して送信される。ICA
50により生成された値は、パケット形式またはセル形
式で上記のように送信側12へ送信される。
【0040】更に詳しくこの発明について説明すると、
以下の基本的必要要件がある。送信側エンドシステム
は、第1に、各コネクション或は各仮想チャネルに対し
て、クレジットカウントCを保持管理する必要がある。
仮想チャネルは、送信側の一つのアプリケーションから
受信側の一つのアプリケーションへデータを論理的に流
すロジカルデータストリームである。クレジットカウン
トCは、データセルの送信により更新される。また、ク
レジットアップデートセル(CU)20の受信により更
新される。第2に、送信側エンドシステムにおいて、仮
想チャネルのセル送信速度は、仮想チャネルに対して許
可されたセル送信速度の制限を越えることはない。これ
は、ACRを動的に更新する機構によってなされるもの
である。
【0041】また、受信側エンドシステムは、第1に、
セルの到着数、及び、輻輳状態を示すステータスを各々
の仮想チャネルに対して記憶しておかなければならな
い。輻輳状態を示すステータスはEFCIビットにより
判断する。
【0042】第2に、受信側エンドシステムにおいて、
各仮想チャネルにおけるクレジットアップデートセル2
0が、受信したセルと送信したセルの数、又は、受信し
たセルと送信したセルのステータス、又は、その両方を
用いて生成される。その後、クレジットアップデートセ
ル20は仮想チャネルの接続先である送信側へ返送され
る。
【0043】ネットワークオペレータは、ネットワーク
ノードに対して任意に以下の付加的機能を追加しても構
わない。第1に、輻輳状態を示すスイッチがある。上記
スイッチは、下流にあるノードに対して輻輳状態を示す
情報を伝えるため、セルに対して輻輳状態を示すEFC
Iビットをセットする。第2に、上記スイッチに対し
て、送信側の末端システムと受信側の末端システムがも
つ機能を持たせてもよい。スイッチにこのような末端シ
ステムの機能を持たせることにより、スイッチを持つノ
ードがあたかも仮想の送信側の末端システムと仮想の受
信側の末端システムのように作用できる。
【0044】以下に、送信装置12の動作の詳細な説明
を行う。送信装置12のトラヒックコントロール機能
は、図2に示すように3つのモジュールより構成され
る。始めに、一番上のクレジットマネージャ24につい
て説明する。クレジットマネージャ24は、各仮想チャ
ネルに対してクレジットカウントCを保持管理する。本
発明では、ACR_G28が、各仮想チャネルに許可さ
れたセル速度を与え、レートコントローラ32が、与え
らたセル速度(ACR)を越えないように仮想チャネル
の送信速度を制御する。
【0045】クレジットマネージャ24のプログラムソ
ースコードを以下に示す。 if (receive CU cell) derive a credit update value dC from the CU cell C:min (c_max, C+dC) ! credit update send C to ACR_G ! initiate an ACR update if (receive a cell_outo signal from RC) ! one cell is transmitted c:max(0, C-1) ! credit update 上記プログラムソースコードは以下の処理を行うもので
ある。クレジットマネージャ24はCUセル20を受信
すると、受信したCUセル20からdCを取得する。次
にC_maxとC+dCを比較し、小さい方の値を信号
Cに格納する。C_maxは、該当コネクションにおけ
る最大クレジット数を示している。そして、信号CをA
CR_G28へ送信する。以上が、CM24からACR
_G28に信号Cを送信する手順である。次に、クレジ
ットマネージャ24はレートコントローラ32より”c
ellout”信号を受信した場合の処理を説明する。
レートコントローラ32より”cell out”信号
を受信すると、「0」と上記で算出したCより−1した
値を比較し、大きい方の値を信号Cに格納する。これに
よって信号Cは0以下になることはなく、レートコント
ローラ32よりセルが受信側に送信される度にクレジッ
トカウントが1づつ減少される。
【0046】ACR_G28のプログラムソースコード
を以下に示す。 上記プログラムソースコードは以下の処理を行なうもの
である。ACR_G28がクレジットマネージャ24よ
り信号Cを受信した場合は、関数「f1」に信号Cをセ
ットし、得られた値をACRに格納する。また、ACR
_G28がレートコントローラ32より”cell o
ut”信号を受信した場合は、関数「f2」に信号Cを
セットし、得られた値をACRに格納する。また、AC
R_G28がレートコントローラ32より”cell
empty”を受信した場合は、関数「f3」に信号C
をセットし、得られた値をACRに格納する。尚、信号
Cは上記クレジットマネージャ24により算出された値
である。上記ACR_G28の処理では、受信した信号
によって、起動する関数が異なるため、得られるACR
はネットワークの輻輳状態と、送信したセル数と、送信
するセルが存在しない状態とを反映した値を取得するこ
とができる。プログラムソースコードにおいてf
1(),f2(),f3()は関数を示している。上記
関数の定義内容は、後述のプログラムソースコードに示
す。
【0047】レートコントローラ32のプログラムソー
スコードを以下に示す。 上記プログラムソースコードは以下の処理を行なうもの
である。現在時刻を示すcurrent_timeと次
のセル送信時刻を示すnext_cell_timeを
比較しcurrent_timeの方が大きい場合、n
ext_cell_timeに1をACRで割り得られ
た答えをcurrent_timeに加算し、加算した
値をセットする。つまり、前サイクルでスケジューリン
グされた次セル送信時刻と現在時刻を比較し、現在時刻
が次セル送信時刻に達していればセルの送信を行なう。
そして次のセル送信時刻を算出する。送信待ちのセルが
存在する場合は、受信側にセルを送信する。クレジット
マネージャ24とACR_G28に”cell_ou
t”信号を送信する。送信待ちのセルが存在しない場合
は、ACE_G28に”cell_empty”信号を
送信する。
【0048】次に、受信装置14の動作を説明する。図
3に示されているように、受信装置14はトラヒック制
御を行うための2つのモジュールを備えている。上記2
つのモジュールは、ICA50とCU_G60である。
ICA50は各仮想チャネル用にそれぞれ3つのカウン
タを備えている。上記3つのカウンタとは、受信したセ
ルの合計数をカウントするカウンタN_inと、出力し
たセルの合計数をカウントするカウンタN_outと、
セルの輻輳具合をカウントするカウンタN_cfであ
る。上記カウンタの値の変化によって、CU_G60
は、仮想チャネルにより選択される一組のルールに基づ
いて、クレジットアップデート(CU)セル20を発生
させる。
【0049】ICA50のプログラムソースコードを以
下に示す。 上記プログラムソースコードは以下の処理を行なうもの
である。受信装置14がセルを受信した場合、受信した
セルの合計をカウントするカウンタであるN_inに1
を加算する。更にEFCIビットを確認し、0であれば
N_cfに1を加算する。N_cfはセルの輻輳具合を
カウントするカウンタである。また、EFCIビットは
受信装置14が受信したセルのヘッダに存在するビット
である。EFCIビットが0でない場合はN_cfを0
クリアする。次に、セルを発信した場合は、N_out
に1加算する。N_outは出力したセルの合計をカウ
ントするカウンタである。以上が、ICA50における
プログラムソースコードが示す処理内容である。
【0050】CU_G60のプログラムソースコードを
以下に示す。 if (RULE(N_in,N_out,N_cf,N_in_old, N_out_old,N_cf_old) = TRUE assemble a CU cell send the CU cell to a node specified by the VC N_in_old := N_in N_out_old := N_out N_cf_old := N_cf 上記プログラムソースコードは以下の処理を行なうもの
である。始めにN_in、N_out、N_cf、N_
in_old、N_out_old、N_cf_ol
d、を関数「RULE」に設定し、得られた値が「真」
である場合は、CUセルを生成する。上記関数「RUL
E」については詳細を後で説明する。次に、仮想チャネ
ルを用いてCUセルを送信装置12に送信する。そし
て、N_inをN_in_oldへ、N_outをN_
out_oldへ、N_cfをN_cf_oldへそれ
ぞれ格納する。以上がICA50におけるプログラムソ
ースコードが示す処理内容である。
【0051】上記プログラムソースコードにおける「R
ULE()」は関数である。上記関数の定義内容は、後
述のプログラムソースコードに示す。いろいろなトラヒ
ック制御方式を許容するこの発明の柔軟性と能力は、上
記送信装置12において設定される「f1(),f
2(),f3()」の関数に定義する任意の値と、受信
装置14において設定される「RULE()」の関数に
定義する任意の値によってもたらされるものである。以
上のように、この発明におけるネットワークインタフェ
ースを用いることによって、従来より存在するレートベ
ースシステムとクレジットベースドシステムの両方を機
能させることができる。
【0052】レートベースシステムを用いた場合の、
「f1(),f2(),f3()」と「RULE()」
の各関数の定義を以下に示す。 上記関数「RULE」は、N_inをNrmで割り得ら
れた剰余が0であり、N_cfが0より大きい場合を
「真」とする関数である。なお、上記「Nrm」はフィ
ードバックセルが発生させられる頻度を示す値である。
「RULE」関数が「真」となるのは輻輳が発生してい
なくて、レート変更タイミングに達した時である。次に
関数「f1」は「Nrm」と「AIR」を掛け、得られ
た値を「ACR」に加算し、更に「Nrm」と「AD
R」を掛けた値を加算する。この値と「PCR」を比較
し小さい方の値を関数「f1」にセットする。この時、
「ADR」には予め「ACR」を「RDF」で割った値
がセットされているものとする。関数「f1」はレート
を上昇させるための関数(上限が「PCR」)である。
次に関数「f2」は「ACR」から「ADR」を引いた
答えと「MCR」を比較し、大きい方の値をセットす
る。関数「f2」はレートを減少させるための関数(下
限が「MCR」)である。次に関数「f3」は「AC
R」が「ICR」より大きくかつ、「ACR」ある予め
定めた値ではない場合、「ACR」から「ADR」をマ
イナスした値と「MCR」を比較し、大きい方の値をセ
ットする。関数「f3」は送信するセルが無くなった場
合のレート変更を行なうための関数である。
【0053】上記「f1」、「f2」、「f3」の関数
はAGR_G28で用いられる。送信するセルが存在す
る場合は、「f2」に従ってレート変更がなされる。送
信するセルが無くなった場合は(アイドル状態)、AC
R>ICRであれば、「f3」に従ってレート変更がな
される。
【0054】上記定義は、1994年7月「ATM F
orum/94−0438R1」における”Close
d−Loop Rate−Based Traffic
Management”に述べられている。上記定義
における「ACR」は、「Allowed Cell
Rate」の略であり、現時点で許可されている送信レ
ートを示す。また、「ADR」は、「Additive
DecreaseRate」の略であり、レートを減
少/増加させる場合の「ACR」に依存した変動幅を示
す。「AIR」は、「Additive Increa
se Rate」の略であり、レートを増加させる場合
の比例定数を示す。「MCR」は、「Minimum
Cell Rate」の略であり、該当コネクションに
おいて最低保証すべきレートであり、動的にレートを変
更する際の下限値を示し、この値は「ACR」の最小値
である。「ICR」は、「initial/reset
Cell Rate for ACR」の略である。
「PCR」は、「Peak Cell Rate」の略
であり、該当コネクションに対して許可されている最大
レートを示し、この値は「ACR」における最大速度で
ある。「RDF」は、「Multiplicative
Decrease Factor」の略であり、レー
トを減少させる際の比例定数を示す。そして、「Nr
m」はフィードバックセルが発生させられる頻度を示す
予め定められた定数である。
【0055】クレジットベースドシステムを用いた場合
の、「f1(),f2(),f3()」と「RUL
E()」の各関数の定義を以下に示す。 上記関数「RULE」はN_outからN_out_o
ldを引いた値がN2以上である場合を「真」とする関
数である。次の関数「f1」と関数「f2」は信号Cが
0より大きい場合「PCR」を関数の値としてセットす
る。最後に関数「f3」は「ACR」を関数の値として
セットする。上記定義における「PCR」は、「Pea
k Cell Rate」の略であり、この値は「AC
R」における最大速度である。そして、「N2」はフィ
ードバックセルが発生させられる頻度を示す予め定めら
れた定数である。
【0056】上記に説明したこの発明におけるシステム
は、そのままネットワークシステム全体に用いられるこ
とが望ましい。あるいは、データロスが完全に発生しな
いようなアプリケーションを実現するために、デジタル
ネットワークのいくつかのノードにこの発明のシステム
が用いられるようにしてもよい。前述したクレジットベ
ースシステムは、ネットワーク全体の変更をしなくても
インプリメントすることができる。ネットワークで変更
しなければならないのは、データロスが完全に発生しな
いように動作するアプリケーションに用いられる送信側
アプリケーションと受信側アプリケーション間のノード
だけである。このように、ネットワークの一部だけデー
タロスが発生しないようにアプリケーションを動作させ
る場合には、ネットワークの全体を変更する必要がな
い。更に、ある1つの送信装置は、上記に説明した一組
の関数「f1()」,「f2()」,「f3()」,
「RULE()」を用いて、受信装置と接続することが
できる。そして、上記送信装置は、別の一組の関数「f
1’()」,「f2’()」,「f3’()」,「RU
LE’()」を用いて、上記受信装置とは別の受信装置
と接続することができる。例えば、ある送信装置がデー
タロスの発生を避けるレートベース方式を用いて、一つ
の受信装置にデータを送信することができる。また、上
記送信装置が同じ時間帯に、データロスの発生を避ける
クレジットベース方式を用いて上記と同じ受信装置に別
のデータを送信することができる。別の例では、上記送
信装置から送信されるデータは、クレジットベース方式
とレートベース方式を結合して用いることにより、この
発明におけるシステムを経由して受信装置へ送信され
る。上記クレジットベース方式とレートベース方式を結
合したシステムは、ルート調整をハイブリッド形式で行
いデータロスのない通信を達成する。
【0057】以上のように、この発明のシステムは、単
にそれぞれの送信装置と受信装置における機能を切り替
えることによって及び、ルールを替えることによって速
急に構築することができる。このことは、現在存在する
システムを拡張することを可能にしている。そして、バ
ーストデータトラヒックの取り扱いをさらに柔軟にする
新たなシステムを提供することを可能にしている。
【0058】
【発明の効果】第1の発明では、クレジットを基にデー
タを受信する受信側の能力に基づいて送信側がデータ送
信速度を調整する。これにより、データ輻輳により発生
するデータロスを防ぐことができる効果がある。
【0059】また、第2の発明では、送信速度の設定
は、送信速度設定機能によって行われる。また、クレジ
ットの発生は、クレジット制御機能により制御される。
このため、機能に用いる引数に設定する値を変更すれ
ば、機能より渡される値はその都度異なる値が返され
る。従って、引数に設定する値がネットワークの輻輳状
態を反映した値であれば、送信速度の値とクレジットの
発生はネットワークの輻輳状態を反映することができる
効果がある。
【0060】また、第3の発明では、送信するデータに
対して、クレジットに基づいて算出した最大送信速度を
超える送信速度を設定することがない。このため、デー
タの送信速度を変更することにより、ネットワークが輻
輳することはなく、逆にネットワークの輻輳を解消する
効果がある。
【0061】また、第4の発明では、上記機能はレート
ベースシステムに基づいた機能であるとしている。この
ため、この発明におけるトラヒック制御システムを構築
するに当たり、送信手段と受信手段にレートベースシス
テムのアーキテクチャーを用いることができる効果があ
る。
【0062】また、第5の発明では、送信手段と受信手
段はクレジットベースシステムの機能を備えている。こ
のため、この発明におけるトラヒック制御システムを構
築するに当たり、送信手段と受信手段にクレジットベー
スシステムのアーキテクチャーを用いることができる効
果がある。
【0063】また、第6の発明では、送信手段は複数の
送信速度設定機能からひとつの機能を選択する。また、
受信手段も複数のクレジット制御機能からひとつの機能
を選択する。このことは、この発明におけるトラヒック
制御システムを性能の良いものとし、柔軟性のあるシス
テムにする効果がある。
【0064】また、第7の発明では、この発明における
トラヒック制御システムを構築するに当たり、レートベ
ースシステムのアーキテクチャーとクレジットベースシ
ステムのアーキテクチャーを同時に用いることができる
効果がある。
【0065】また、第8の発明では、受信手段から送信
手段に対して、中間ノードも含めたデータの受信能力を
示すクレジットを返送する。そして、送信手段は上記ク
レジットに基づいてデータの送信速度を設定する。これ
により、ネットワーク内の輻輳により発生するデータロ
スを防ぐことができる効果がある。
【0066】また、第9の発明では、送信速度調整手段
をクレジットマネージャとACRジェネレータとレート
コントローラの3つより構成した。このため、受信手段
からのクレジットの受信と、セルの入力と、セルの送信
を同時に行うことができ、ネットワーク内の輻輳状態を
送信速度に対して直ちに反映できる効果がある。
【0067】また、第10の発明では、レートコントロ
ーラがセルの送信をクレジットマネージャに通知する。
そして、クレジットマネージャはクレジットの値を減少
してACRジェネレータにクレジットを送信する。この
ため、ACRジェネレータは生成するセルレート信号に
セルが送信されたことを反映できる効果がある。
【0068】また、第11の発明では、ACRジェネレ
ータはレートコントローラからのセル出力信号に基づい
てセルレート信号を生成できる効果がある。
【0069】また、第12の発明では、ACRジェネレ
ータはレートコントローラからのエンプティ信号を受信
して、送信待ちセルがなにもない状態を反映してセルレ
ート信号を生成できる効果がある。
【0070】さらに、第13の発明では、ACRジェネ
レータがセル出力信号或いはセルエンプティ信号に基づ
いてセルレート信号を生成する。このため、セルの送信
速度は最新のネットワークの輻輳状態を反映して調整さ
れる効果がある。
【図面の簡単な説明】
【図1】 この発明におけるネットワーク構成を示す図
である。
【図2】 図1における送信装置を示す図である。
【図3】 図1における受信装置を示す図である。
【符号の説明】
10 ネットワーク、12 送信装置、14 受信装
置、16 ユーザネットワークインタフェース、18
ライン、20 クレジットアップデートセル(CUセ
ル)、22 ライン、24 クレジットマネージャ(C
M)、26 ライン、28 アロード・セル・レートジ
ェネレータ(ACR_G)、30 ライン、32 レー
トコントローラ(RC)、34 セル、36 入線、4
0 ライン、42 ライン、50 インカミング・セル
・アカウンタント(ICA)、52バッファ、54 到
着セル、56 発信セル、58 ライン、60 クレジ
ットアップデートセルジェネレータ(CU_G)。

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 デジタル通信ネットワークにおけるデー
    タロスの発生を防ぐトラヒック制御システムにおいて、
    (a)上記ネットワーク上にデータを送信する送信手段
    と、(b)上記ネットワーク上に複数存在し、上記送信
    手段より送信されたデータを仲介する中間ノードと、
    (c)上記送信手段より送信されたデータを、上記中間
    ノードを仲介して受信する受信手段とを備え、 上記受信手段は、上記受信手段のデータ受信能力に応じ
    てクレジットを発生するクレジット生成手段を備え、 上記送信手段は、上記クレジット生成手段が発生したク
    レジットに基づいて、送信手段が送信するデータの送信
    速度を調整する速度調整手段を備えたことを特徴とする
    トラヒック制御システム。
  2. 【請求項2】 上記送信手段は、送信するデータに対し
    て上記速度調整手段により調整される送信速度を設定す
    る複数の送信速度設定機能を備え、上記受信手段は、上
    記クレジット生成手段によるクレジットの発生を制御す
    るクレジット制御機能を備えたことを特徴とする請求項
    1記載のトラヒック制御システム。
  3. 【請求項3】 上記送信手段と上記受信手段の機能は、
    上記クレジットにもとづいて最大送信速度を算出し、上
    記最大送信速度より小さい値を、送信するデータに対し
    て設定することを特徴とする請求項2記載のトラヒック
    制御システム。
  4. 【請求項4】 上記送信手段と上記受信手段の機能は、
    レートベースシステムの機能であることを特徴とする請
    求項2記載のトラヒック制御システム。
  5. 【請求項5】 上記送信手段と上記受信手段は、さら
    に、クレジットベースシステムの機能を備え、上記クレ
    ジットベースシステムの機能に従い、上記ネットワーク
    のデータ伝送を制御するデータ制御手段を備えたことを
    特徴とする請求項1記載のトラヒック制御システム。
  6. 【請求項6】 上記送信手段は、上記複数の送信速度設
    定機能の中から1つを選択する送信速度選択手段を備
    え、上記受信手段は、複数のクレジット制御機能を備
    え、上記複数のクレジット制御機能の中から1つを選択
    するクレジット選択手段を備えたことを特徴とする請求
    項2記載のトラヒック制御システム。
  7. 【請求項7】 上記送信手段と上記受信手段は、さら
    に、レートベースシステムの機能と共に、クレジットベ
    ースシステムの機能を備え、レートベースシステムの機
    能とクレジットベースシステムの機能を用いてネットワ
    ークのデータ伝送を制御するデータ制御手段を備えたこ
    とを特徴とする請求項6記載のトラヒック制御システ
    ム。
  8. 【請求項8】 上記中間ノードは、各中間ノードのデー
    タの送受信処理能力を示す輻輳状態信号を生成する信号
    生成手段を備え、上記受信手段が、データの送信方向に
    対して上流にあるノードから上記信号生成手段が生成し
    た輻輳状態信号を受信し、上記上流にある中間ノードの
    輻輳状態に基づいて上記クレジット生成手段が生成した
    クレジットの内容を変更することにより、上記送信手段
    から送信するデータの速度をネットワーク全体の輻輳状
    態に基づいて調整することを特徴とする請求項1記載の
    トラヒック制御システム。
  9. 【請求項9】 上記速度調整手段は、上記クレジットを
    受信するとともにクレジットを生成するクレジットマネ
    ージャと、上記クレジットマネージャに接続され、セル
    レート信号を与えるアロード・セル・レート(ACR)
    ・ジェネレータと、上記ACRジェネレータと接続さ
    れ、上記セルレート信号と入力されたセルを受信して、
    入力したセルを送信する速度を調整するレートコントロ
    ーラを備えたことを特徴とする請求項1記載のトラヒッ
    ク制御システム。
  10. 【請求項10】 上記レートコントローラは、上記ネッ
    トワークへのセルの送信を示すセル出力信号を生成する
    手段と、送信したセル数によって上記クレジットの発生
    を減少させるため、上記クレジットマネージャに対して
    セル出力信号を送信する手段を備えたことを特徴とする
    請求項9記載のトラヒック制御システム。
  11. 【請求項11】 上記レートコントローラは、さらに、
    上記アロード・セル・レート・ジェネレータに上記セル
    出力信号を送信する手段を備えたことを特徴とする請求
    項10記載のトラヒック制御システム。
  12. 【請求項12】 上記レートコントローラは、入力デー
    タに対してセル待ちがなにもない状態を反映してエンプ
    ティのセル信号を生成する手段と、上記アロード・セル
    ・レート・ジェネレータに対してエンプティのセル信号
    を送信する手段を備えたことを特徴とする請求項11記
    載のトラヒック制御システム。
  13. 【請求項13】 上記アロード・セル・レート・ジェネ
    レータは、上記セル出力信号と上記エンプティセル信号
    を入力し、上記セル出力信号と上記エンプティセル信号
    に対応してACRを調整する手段を備えたことを特徴と
    する請求項12記載のトラヒック制御システム。
JP13800095A 1994-07-06 1995-06-05 トラヒック制御システム Pending JPH0856222A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/271,418 US5432824A (en) 1994-07-06 1994-07-06 Credit/rate-based system for controlling traffic in a digital communication network
US08/271418 1994-07-06

Publications (1)

Publication Number Publication Date
JPH0856222A true JPH0856222A (ja) 1996-02-27

Family

ID=23035467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13800095A Pending JPH0856222A (ja) 1994-07-06 1995-06-05 トラヒック制御システム

Country Status (2)

Country Link
US (1) US5432824A (ja)
JP (1) JPH0856222A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008511911A (ja) * 2004-09-03 2008-04-17 インテル コーポレイション アドバンスト・スイッチング(as)アーキテクチャにおけるバーチャルチャネルのフローコントロールクレジットアップデート
JP2008172795A (ja) * 2007-01-10 2008-07-24 Internatl Business Mach Corp <Ibm> インフィニバンド通信リンクを管理する方法、受信機、送信機及びコンピュータ・プログラム
WO2013042219A1 (ja) 2011-09-21 2013-03-28 富士通株式会社 データ通信装置,データ送信方法及び計算機システム
JP2017506378A (ja) * 2013-12-20 2017-03-02 インテル コーポレイション ハイパフォーマンスファブリックにおける柔軟なクレジット交換の方法及びシステム

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3187230B2 (ja) * 1993-09-06 2001-07-11 株式会社東芝 ふくそう制御方法及びふくそう制御装置
US5566174A (en) * 1994-04-08 1996-10-15 Philips Electronics North America Corporation MPEG information signal conversion system
AUPM699394A0 (en) * 1994-07-25 1994-08-18 Curtin University Of Technology Link level controlled access to available asynchronous network service
JP3560370B2 (ja) * 1994-09-26 2004-09-02 富士通株式会社 データ転送システム及びデータ転送方法
US5561663A (en) * 1994-12-30 1996-10-01 Stratacom, Inc. Method and apparatus for performing communication rate control using geometric weighted groups
US5586121A (en) * 1995-04-21 1996-12-17 Hybrid Networks, Inc. Asymmetric hybrid access system and method
US5831985A (en) * 1995-11-09 1998-11-03 Emc Corporation Method and apparatus for controlling concurrent data transmission from multiple sources in a channel communication system
JP2929991B2 (ja) * 1996-01-29 1999-08-03 日本電気株式会社 最適化クレジット制御方法
US5748613A (en) * 1996-03-29 1998-05-05 Hewlett-Packard Company Communication pacing method
US5748901A (en) * 1996-05-21 1998-05-05 Ramot University Authority Ltd. Flow control algorithm for high speed networks
US6504821B2 (en) * 1996-06-12 2003-01-07 At&T Corp. Flexible bandwidth negotiation for the block transfer of data
US6064652A (en) * 1996-11-13 2000-05-16 Next Level Communications Cell grant mechanism
JP2001500338A (ja) * 1996-12-06 2001-01-09 フジツウ ネットワーク コミュニケーションズ,インコーポレイテッド Atmトラヒックをフロー制御する方法
FR2759518B1 (fr) * 1997-02-07 1999-04-23 France Telecom Procede et dispositif d'allocation de ressources dans un reseau numerique de transmission par paquets
US5940369A (en) * 1997-03-26 1999-08-17 Lucent Technologies Inc. Asynchronous transfer mode and media access protocol interoperability apparatus and method
US6044406A (en) * 1997-04-08 2000-03-28 International Business Machines Corporation Credit-based flow control checking and correction method
US20040246897A1 (en) * 1997-06-13 2004-12-09 Qingming Ma Startup management system and method for networks
US6192406B1 (en) 1997-06-13 2001-02-20 At&T Corp. Startup management system and method for networks
US6032272A (en) * 1997-09-05 2000-02-29 Nokia Telecommunications, Oy Method and apparatus for performing packet based policing
US6575745B2 (en) 2000-12-05 2003-06-10 Tulsa Dental Products Inc. Titanium alloy intraosseous anesthesia delivery device
US6944173B1 (en) * 2000-03-27 2005-09-13 Hewlett-Packard Development Company, L.P. Method and system for transmitting data between a receiver and a transmitter
US6954429B2 (en) * 2000-04-05 2005-10-11 Dyband Corporation Bandwidth control system
US6452903B1 (en) * 2000-05-31 2002-09-17 Fujitsu Network Communications, Inc. Network switch supporting rate-based and credit-based flow control mechanisms on a link-by-link basis
AU2001271609A1 (en) * 2000-06-30 2002-01-14 Kanad Ghose System and method for fast, reliable byte stream transport
US8228797B1 (en) 2001-05-31 2012-07-24 Fujitsu Limited System and method for providing optimum bandwidth utilization
US6594234B1 (en) * 2001-05-31 2003-07-15 Fujitsu Network Communications, Inc. System and method for scheduling traffic for different classes of service
US7190699B2 (en) * 2002-05-31 2007-03-13 International Business Machines Corporation Method and apparatus for implementing multiple credit levels over multiple queues
US7161904B2 (en) * 2002-06-04 2007-01-09 Fortinet, Inc. System and method for hierarchical metering in a virtual router based network switch
EP1513342A3 (en) * 2003-04-29 2005-03-16 Synectic Systems Limited System and method for storing audio/video data
US20050047405A1 (en) * 2003-08-25 2005-03-03 International Business Machines Corporation Switching device for controlling data packet flow
EP1875681A1 (en) * 2005-04-13 2008-01-09 Koninklijke Philips Electronics N.V. Electronic device and method for flow control
JP4394650B2 (ja) * 2006-02-14 2010-01-06 エヌイーシーコンピュータテクノ株式会社 クレジットに基づいたフロー制御方法およびシステム
CN101098301B (zh) * 2006-06-27 2011-04-20 华为技术有限公司 一种无线网络的二层拥塞控制方法
RU2477018C2 (ru) * 2008-02-01 2013-02-27 Интердиджитал Пэйтент Холдингз, Инк. Способ и устройство для инициализации, сохранения и реконфигурации бакетов с маркерами
US8750129B2 (en) * 2011-10-06 2014-06-10 International Business Machines Corporation Credit-based network congestion management
US9967362B2 (en) * 2011-10-27 2018-05-08 Telefonaktiebolaget Lm Ericsson (Publ) Caching in wireless communication networks
US9904645B2 (en) * 2014-10-31 2018-02-27 Texas Instruments Incorporated Multicore bus architecture with non-blocking high performance transaction credit system
US9606245B1 (en) 2015-03-24 2017-03-28 The Research Foundation For The State University Of New York Autonomous gamma, X-ray, and particle detector
US11349783B2 (en) 2019-08-05 2022-05-31 Cisco Technology, Inc. Host input/output based load balancing on fibre channel N_port virtualizer switch uplinks

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5319638A (en) * 1991-09-12 1994-06-07 Bell Communications Research, Inc. Link-by-link congestion control for packet transmission systems
US5367523A (en) * 1993-08-26 1994-11-22 International Business Machines Corporation Adaptive rate-based congestion and flow control in packet communications networks

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008511911A (ja) * 2004-09-03 2008-04-17 インテル コーポレイション アドバンスト・スイッチング(as)アーキテクチャにおけるバーチャルチャネルのフローコントロールクレジットアップデート
JP2008172795A (ja) * 2007-01-10 2008-07-24 Internatl Business Mach Corp <Ibm> インフィニバンド通信リンクを管理する方法、受信機、送信機及びコンピュータ・プログラム
WO2013042219A1 (ja) 2011-09-21 2013-03-28 富士通株式会社 データ通信装置,データ送信方法及び計算機システム
US9426080B2 (en) 2011-09-21 2016-08-23 Fujitsu Limited Data communication apparatus, data transmission method, and computer system
JP2017506378A (ja) * 2013-12-20 2017-03-02 インテル コーポレイション ハイパフォーマンスファブリックにおける柔軟なクレジット交換の方法及びシステム

Also Published As

Publication number Publication date
US5432824A (en) 1995-07-11

Similar Documents

Publication Publication Date Title
JPH0856222A (ja) トラヒック制御システム
US5515359A (en) Credit enhanced proportional rate control system
US5528591A (en) End-to-end credit-based flow control system in a digital communication network
US6934296B2 (en) Packet transfer device and packet transfer method adaptive to a large number of input ports
US6690678B1 (en) Method and system in a packet switching network for dynamically adjusting the bandwidth of a continuous bit rate virtual path connection according to the network load
US6212162B1 (en) Arrangement and method relating to packet flow control
US6687228B1 (en) Method and system in a packet switching network for dynamically sharing the bandwidth of a virtual path connection among different types of connections
US6594265B1 (en) Method and system in an asynchronous transfer mode (ATM) network for providing an available bit rate interface to a continuous bit rate virtual path connection with adjustable bandwidth
US6512745B1 (en) Packet switching network, packet switching equipment, and network management equipment
US7317727B2 (en) Method and systems for controlling ATM traffic using bandwidth allocation technology
US5546377A (en) Efficient distributed method for computing max-min fair rates of a limited resource in ATM networks
US6587437B1 (en) ER information acceleration in ABR traffic
EP1044539A1 (en) Apparatus and method for optimizing congestion control information in a multi-protocol network
US6587436B1 (en) Method and apparatus for allocation of available bandwidth
Muddu et al. Max-min rate control algorithm for available bit rate service in atm networks
JP4239367B2 (ja) セル送信装置及びトラフィック制御システム
EP0481447A2 (en) Method of controlling communication network incorporating virtual channels exchange nodes and virtual paths exchange nodes
JPH11331169A (ja) Abr通信サービス機能を有する通信制御装置及びこの通信制御装置を有するatm交換機
JP3224025B2 (ja) Atm通信システムにおけるシェーピング方式
US7142558B1 (en) Dynamic queuing control for variable throughput communication channels
Goyal et al. Modeling traffic management in ATM networks with OPNET
Lai et al. Fair and reliable hop-by-hop flow control
KR100198443B1 (ko) Atm망에서 비연결형 데이터 서비스를 위한 폭주 제어방법
Ryoo et al. A study on rate and credit flow control using real-time integrated traffic management scheme for ABR services
Chao et al. Interoperability of EFCI and ERICA ATM switches for ABR services with VS/VD enhancements