JPH0864271A - Ｌｓｉパッケージ - Google Patents

Abstract

(57)【要約】 【目的】 同軸ケーブルを用いて超高速信号を伝送する
場合に、接合部分において、芯線がむき出しになる部分
が短くてすむ構造のＬＳＩパッケージを得る。 【構成】 同軸ケーブル３０の半径にほぼ等しい厚みを
有し、端縁部の表面上にリード端子１１が設けられたＬ
ＳＩパッケージ１がＰＣＢ２０の上に載置されている。 【効果】 リード端子に同軸ケーブルの芯線を接続する
際に、芯線がむき出しになる長さを最小限にすることが
できるので、インピーダンス整合を得ることが容易にな
り、超高速信号の伝送における不都合を防止したＬＳＩ
パッケージを得ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＬＳＩパッケージに関
し、特に超高速信号が伝送される同軸ケーブルが接続さ
れるＬＳＩパッケージに関する。

【０００２】

【従来の技術】高速通信機器、高速コンピュータなどに
用いられるＬＳＩでは超高速信号の授受が必要となる
が、通常のプリント基板（以後ＰＣＢ：PRINTED CIRCUI
T BOARDと略記）上に形成される配線パターンでは超高
速信号の伝送が困難である。そこで、超高速信号の伝送
には同軸ケーブルを用いる場合が多い。

【０００３】図９に、従来のＬＳＩパッケージに同軸ケ
ーブル接続する例を示す。図９において、ＰＣＢ２０の
上に配置された従来のＰＫＧ１０のリード端子１０１に
同軸ケーブル３０の芯線３０１を接続し、同軸ケーブル
３０の外被導体（シールド線）３０２がＰＣＢ２０上に
設けたグランドパターン２０１に接続されている。

【０００４】同軸ケーブル３０は芯線３０１の周囲が絶
縁体３０３で覆われ、さらにその周囲を外被導体３０２
が覆った構造となっている。外被導体３０２のさらに外
側が絶縁体で覆われている同軸ケーブルも存在するが、
ここではセミリジットケーブルなどを想定しているの
で、外被導体３０２のさらに外側には絶縁体は示されて
いない。

【０００５】

【発明が解決しようとする課題】超高速信号の伝送には
インピーダンス整合を取ることが重要になるが、以上説
明したように、従来のＬＳＩパッケージに同軸ケーブル
３０を取り付ける場合には、図９に示されるように、外
被導体３０２で覆われずに芯線３０１が剥きだしにる部
分が長くなっていたので、その部分ではインピーダンス
整合が得られにくく、超高速信号の伝送において不都合
が生じていた。

【０００６】本発明は上記のような問題点を解消するた
めになされたもので、同軸ケーブルを用いて超高速信号
を伝送する場合に、接合部分において、芯線がむき出し
になる部分が短くてすむ構造のＬＳＩパッケージを得る
ことを目的とする。

【０００７】

【課題を解決するための手段】本発明に係る請求項１記
載のＬＳＩパッケージは、半導体集積回路を収容するパ
ッケージ本体と、該パッケージ本体に付属して設けら
れ、前記半導体集積回路と同軸ケーブルの芯線との電気
的な接続を行う少なくとも１つ以上のリード端子とを備
えるＬＳＩパッケージにおいて、前記パッケージ本体
が、少なくとも前記リード端子を設ける部分の厚さが、
前記同軸ケーブルの半径にほぼ等しくなる形状を有して
いる。

【０００８】本発明に係る請求項２記載のＬＳＩパッケ
ージは、請求項１記載のＬＳＩパッケージにおいて、前
記パッケージ本体が、全体が前記同軸ケーブルの半径に
ほぼ等しい厚さを有し、前記リード端子が、前記パッケ
ージ本体の端縁部に設けられている。

【０００９】本発明に係る請求項３記載のＬＳＩパッケ
ージは、請求項１記載のＬＳＩパッケージにおいて、前
記パッケージ本体が、端縁部全域にわたって、その厚さ
が他の部分よりも薄くなり、前記同軸ケーブルの半径に
ほぼ等しい厚さとなる段差部を有し、前記リード端子
が、前記段差部に設けられている。

【００１０】本発明に係る請求項４記載のＬＳＩパッケ
ージは、請求項１記載のＬＳＩパッケージにおいて、前
記パッケージ本体が、前記同軸ケーブルの芯線の収容が
可能なように端縁部の一部を切り欠いた切欠部を有し、
前記リード端子が、前記切欠部の底面に設けられてい
る。

【００１１】本発明に係る請求項５記載のＬＳＩパッケ
ージは、半導体集積回路を収容するパッケージ本体と、
該パッケージ本体に付属して設けられ、前記半導体集積
回路と同軸ケーブルの芯線との電気的な接続を行うリー
ド端子を少なくとも１つ以上備えるＬＳＩパッケージに
おいて、前記パッケージ本体が、外被導体に包まれた前
記同軸ケーブル本体を載置して前記外被導体を電気的に
接続する外被導体接続端子を有し、前記外被導体接続端
子が、平面的には前記リード端子に近接し、空間的には
前記パッケージ本体の底面に近づく方向に前記同軸ケー
ブルの半径にほぼ等しい距離だけ前記リード端子から離
れた位置に設けられている。

【００１２】本発明に係る請求項６記載のＬＳＩパッケ
ージは、請求項５記載のＬＳＩパッケージにおいて、前
記パッケージ本体が、端縁部の一部を切り欠いて設けら
れ、外被導体に包まれた前記同軸ケーブル本体および前
記同軸ケーブルの芯線の収容が可能な２段切欠部を有
し、前記２段切欠部が、前記端縁部側に設けられ比較的
深く形成された第１の切欠部と、前記第１の切欠部の前
記パッケージ本体中央側に前記第１の切欠部に連続して
設けられ比較的浅く形成された第２の切欠部とからな
り、前記外被導体接続端子が、前記第１の切欠部の底面
に設けられ、前記リード端子が、前記第２の切欠部の底
面に設けられ、前記外被導体接続端子と前記リード端子
との間が前記同軸ケーブルの半径にほぼ等しい長さだけ
離れるように前記第１および第２の切欠部の深さが決め
られている。

【００１３】本発明に係る請求項７記載のＬＳＩパッケ
ージは、半導体集積回路を収容する凹部を有し、該凹部
を蓋によって覆うことで半導体集積回路を保護するパッ
ケージ本体を備えたＬＳＩパッケージにおいて、前記蓋
が、前記凹部を覆った場合に前記凹部に面する側に、前
記半導体集積回路の所定の端子に接触するピン端子を少
なくとも１つ備え、前記凹部に面する側とは反対側に、
その芯線が前記ピン端子に電気的に接続される同軸ケー
ブルを備えている。

【００１４】本発明に係る請求項８記載のＬＳＩパッケ
ージは、半導体集積回路を収容する凹部を有し、該凹部
を蓋によって覆うことで半導体集積回路を保護するパッ
ケージ本体を備えたＬＳＩパッケージにおいて、前記蓋
が、前記凹部を覆った場合に前記凹部に面する側に、前
記半導体集積回路の所定の端子に接触するピン端子を少
なくとも１つ備え、前記凹部に面する側とは反対側に、
同軸ケーブルを接続するためのコネクタを備え、該コネ
クタが前記ピン端子に電気的に接続されている。

【００１５】

【作用】本発明に係る請求項１記載のＬＳＩパッケージ
によれば、パッケージ本体が、少なくともリード端子を
設ける部分の厚さが、同軸ケーブルの半径にほぼ等しく
なる形状を有しているので、パッケージ本体におけるリ
ード端子の高さと同軸ケーブルの芯線の高さとが一致
し、リード端子に同軸ケーブルの芯線を接続する際に、
芯線がむき出しになる長さを最小限にすることができ
る。

【００１６】本発明に係る請求項２記載のＬＳＩパッケ
ージによれば、パッケージ本体が、全体が同軸ケーブル
の半径にほぼ等しい厚さを有し、リード端子が、パッケ
ージ本体の端縁部に設けられているので、同軸ケーブル
をパッケージ本体の端縁部に近接させることで、パッケ
ージ本体におけるリード端子の高さと同軸ケーブルの芯
線の高さとが一致し、リード端子に同軸ケーブルの芯線
を接続する際に、芯線がむき出しになる長さを最小限に
することができる。

【００１７】本発明に係る請求項３記載のＬＳＩパッケ
ージによれば、パッケージ本体が、端縁部全域にわたっ
て、その厚さが他の部分よりも薄くなり、同軸ケーブル
の半径にほぼ等しい厚さとなる段差部を有し、リード端
子が段差部に設けられているので、同軸ケーブルを段差
部に近接させることで、パッケージ本体におけるリード
端子の高さと同軸ケーブルの芯線の高さとが一致し、リ
ード端子に同軸ケーブルの芯線を接続する際に、芯線が
むき出しになる長さを最小限にすることができる。

【００１８】本発明に係る請求項４記載のＬＳＩパッケ
ージによれば、パッケージ本体が、同軸ケーブルの芯線
の収容が可能なように端縁部の一部を切り欠いた切欠部
を有し、リード端子が切欠部の底面に設けられているの
で、芯線を切欠部に収容することで、芯線がリード端子
上に位置することになり、パッケージ本体におけるリー
ド端子の高さと同軸ケーブルの芯線の高さとが一致し、
リード端子に同軸ケーブルの芯線を接続する際に、芯線
がむき出しになる長さを最小限にすることができる。

【００１９】本発明に係る請求項５記載のＬＳＩパッケ
ージによれば、パッケージ本体が、平面的にはリード端
子に近接し、空間的にはパッケージ本体の底面に近づく
方向に同軸ケーブルの半径にほぼ等しい距離だけリード
端子から離れた位置に設けられた外被導体接続端子を有
しているので、同軸ケーブルを外被導体接続端子に載置
することでパッケージ本体におけるリード端子の高さと
同軸ケーブルの芯線の高さとが一致し、リード端子に同
軸ケーブルの芯線を接続する際に、芯線がむき出しにな
る長さを最小限にすることができ、かつ、同軸ケーブル
の外被導体を電気的に接続することが容易となる。

【００２０】本発明に係る請求項６記載のＬＳＩパッケ
ージによれば、パッケージ本体が、端縁部の一部を切り
欠いて設けられ、外被導体接続端子とリード端子との間
が同軸ケーブルの半径にほぼ等しい長さだけ離れるよう
に深さが決められた第１および第２の切欠部からなる２
段切欠部を有しているので、同軸ケーブルの外被導体を
第１の切欠部の底面に設けられた外被導体接続端子に収
容することで、一義的に芯線が第２の切欠部に収容され
てリード端子上に位置することになり、リード端子に同
軸ケーブルの芯線を接続する際に、芯線がむき出しにな
る長さを最小限にすることができ、かつ、同軸ケーブル
の外被導体を電気的に接続することが容易となる。

【００２１】本発明に係る請求項７記載のＬＳＩパッケ
ージによれば、蓋が、凹部を覆った場合に、凹部に面す
る側に半導体集積回路の所定の端子に接触するピン端子
を少なくとも１つ備え、凹部に面する側とは反対側に、
その芯線がピン端子に電気的に接続される同軸ケーブル
を備えているので、芯線がほぼ直に半導体集積回路の所
定の端子に接続されることになり、芯線から半導体集積
回路の所定の端子に達する経路を短くすることができ
る。本発明に係る請求項８記載のＬＳＩパッケージによ
れば、蓋が、凹部を覆った場合に、凹部に面する側に半
導体集積回路の所定の端子に接触するピン端子を少なく
とも１つ備え、凹部に面する側とは反対側に、ピン端子
に電気的に接続された同軸ケーブルを接続するためのコ
ネクタを備えているので、同軸ケーブルの芯線がほぼ直
に半導体集積回路の所定の端子に接続されることにな
り、芯線から半導体集積回路の所定の端子に達する経路
を短くすることができ、かつ、同軸ケーブルの着脱が自
在にできる。

【００２２】

【実施例】

＜第１の実施例＞図１に本発明に係るＬＳＩパッケージ
の第１の実施例の断面図を示す。図１において、同軸ケ
ーブル３０の半径にほぼ等しい厚みを有し、端縁部の表
面上にリード端子１１が設けられたＬＳＩパッケージ１
がＰＣＢ２０の上に載置されている。従って、図１に示
すように、芯線３０１が露出した同軸ケーブル３０の端
部とＬＳＩパッケージ１の端縁部とが向かい合って近接
するように配置すると、芯線３０１がリード端子１１の
表面に接触することになる。このとき、同軸ケーブル３
０は、外被導体３０２がＰＣＢ２０上に設けられたグラ
ンドパターン２０１の表面に接触するように配置され
る。

【００２３】従って、リード端子１１の表面に接触した
芯線３０１を半田付けすることで、リード端子１１と芯
線３０１との電気的な接続が容易に達成され、グランド
パターン２０１の表面に接触した外被導体３０２を半田
付けすることで、外被導体３０２とグランドパターン２
０１との電気的な接続が容易に達成される。

【００２４】このとき、図９で示した従来のＬＳＩパッ
ケージ１０と芯線３０１との接続に見られるように、芯
線３０１を折り曲げてリード端子１０１に接続するため
に芯線３０１を長く露出させ、かつ、絶縁体３０３を剥
きだしにして、その分の外被導体３０２を紙縒り状態に
してグランドパターン２０１に接続する必要がないの
で、外被導体３０２に覆われない部分を短くできる。

【００２５】図２に本発明に係るＬＳＩパッケージの第
１の実施例の斜視図を示す。図２において図１と同じ符
号を付した構成については図１と同一であるので重複す
る説明は省略する。図２はＰＣＢ２０の一部分を示した
図であり、本発明と関係の薄い構成については省略して
ある。

【００２６】図２においてＬＳＩパッケージ１は矩形を
なし、その４辺の端縁部にはそれぞれリード端子１１が
複数個設けられている。ＬＳＩはパッケージの内部に埋
め込まれ、リード端子１１によって外部に接続される。
ここに示したリード端子１１の個数および配置間隔など
は一例であり、図に限定されるものではない。

【００２７】ここで、図２においては、リード端子１１
はすべて同軸ケーブル３０を接続する形状となっている
が、実際のＬＳＩパッケージでは、超高速信号の伝送に
関係するリード端子は全端子の一部であり、その他の端
子は電力の入力や、グランド端子、あるいは超高速信号
以外の信号の入出力端子、あるいはパッケージの固定端
子として使用される。従って、同軸ケーブル３０が接続
されるリード端子１１以外の端子は何らかの接続手段で
外部に接続されることになる。例えば、超高速信号の伝
送に関係するリード端子以外の端子は図９に示した従来
のＬＳＩパッケージ１０のリード端子１０１のように、
パッケージ外部に延在する端子であっても良い。接続手
段について説明することは本発明とは関係が薄いのでこ
れ以上の説明は省略する。

【００２８】＜第２の実施例＞図３に本発明に係るＬＳ
Ｉパッケージの第２の実施例の断面図を示す。図３にお
いて、同軸ケーブル３０の直径とほぼ等しい厚みを有す
るＬＳＩパッケージ２がＰＣＢ２０上に載置されてい
る。ここで、ＬＳＩパッケージ２は、その端縁部におい
て厚みが同軸ケーブル３０の半径とほぼ等くなるように
段差２２が形成され、段差２２の表面上にリード端子２
１が設けられている。従って、図３に示すように、芯線
３０１が露出した同軸ケーブル３０の端部とＬＳＩパッ
ケージ２の端縁部とが向かい合って近接するように配置
すると、芯線３０１がリード端子２１の表面に接触する
ことになる。このとき、同軸ケーブル３０は、外被導体
３０２がＰＣＢ２０上に設けられたグランドパターン２
０１の表面に接触するように配置される。

【００２９】従って、リード端子２１の表面に接触した
芯線３０１を半田付けすることで、リード端子２１と芯
線３０１との電気的な接続が容易に達成され、グランド
パターン２０１の表面に接触した外被導体３０２を半田
付けすることで、外被導体３０２とグランドパターン２
０１との電気的な接続が容易に達成される。

【００３０】このとき、外被導体３０２に覆われない部
分を短くできることは図１を用いて説明した第１の実施
例と同様である。

【００３１】このように、同軸ケーブル３０の直径とほ
ぼ等しい厚さを有するＬＳＩパッケージであっても、図
３に示すように端縁部に同軸ケーブル３０の半径とほぼ
等しい高さを有する段差２２を設け、段差２２の表面上
にリード端子２１を設けることで上記のような効果が得
られる。これは、厚さが同軸ケーブル３０の直径よりも
大きなＬＳＩパッケージであっても、また厚さが同軸ケ
ーブル３０の直径よりも若干小さなＬＳＩパッケージで
あっても、段差を設けることで同様の効果が得られる。

【００３２】図４に本発明に係るＬＳＩパッケージの第
２の実施例の斜視図を示す。図４において図２と同じ符
号を付した構成については図２と同一であるので重複す
る説明は省略する。図４はＰＣＢ２０の一部分を示した
図であり、本発明と関係の薄い構成については省略して
ある。

【００３３】図４においてＬＳＩパッケージ２は矩形を
なし、その４辺の端縁部には段差２２が設けられ、段差
２２の表面にはリード端子２１が複数個設けられてい
る。ＬＳＩはパッケージの内部に埋め込まれ、リード端
子２１によって外部に接続される。ここに示したリード
端子２１の個数および配置間隔などは一例であり、図に
限定されるものではない。

【００３４】ここで、図４においては、リード端子２１
はすべて同軸ケーブル３０を接続する形状となっている
が、実際にはすべての端子に同軸ケーブル３０が接続さ
れるのではないことは図２を用いて第１の実施例で説明
した。また、実際のＬＳＩパッケージにおける配線の実
際についても図２を用いて第１の実施例にて説明したこ
とと同様であるので省略する。

【００３５】＜第３の実施例＞図５に本発明に係るＬＳ
Ｉパッケージの第３の実施例の斜視図を示す。図５にお
いて、ＬＳＩパッケージ３は矩形をなしＰＣＢ２０の上
に載置されている。ＬＳＩパッケージ３の４辺の端縁部
にはそれぞれ所定の深さを有する複数の切欠部３２が設
けられ、切欠部３２の水平面の表面にはリード端子３１
がそれぞれ設けられている。ＬＳＩはパッケージの内部
に埋め込まれ、リード端子３１によって外部に接続され
る。

【００３６】切欠部３２の切欠き深さは、ＰＣＢ２０の
表面から切欠部３２の水平面までの高さが同軸ケーブル
３０の半径にほぼ等しくなるように決定される。従って
ＬＳＩパッケージ３の厚さが同軸ケーブル３０の直径と
ほぼ同じである場合には、切欠き深さはＬＳＩパッケー
ジ３の厚みのほぼ半分に達することになる。

【００３７】また、切欠部３２の切欠き幅は同軸ケーブ
ル３０の芯線３０１が十分に収まる幅であって、同軸ケ
ーブル３０の直径よりは十分小さい幅である。実際の同
軸ケーブル３０の芯線３０１の直径は極めて小さいの
で、それが十分に収まる切欠部３２の切欠き幅も極めて
小さいものとなるが、半田付けなどを行う必要があるの
で、これらを考慮して切欠き幅が決定される。

【００３８】このような切欠部３２を有するＬＳＩパッ
ケージ３において、図５に示すように、芯線３０１が露
出した同軸ケーブル３０の端部とＬＳＩパッケージ３の
切欠部３２が設けられた端縁部とが向かい合って近接
し、芯線３０１を切欠部３２に挿入するように配置する
と、芯線３０１がリード端子３１の表面に接触すること
になる。このとき、同軸ケーブル３０は、外被導体３０
２がＰＣＢ２０上に設けられたグランドパターン２０１
の表面に接触するように配置される。

【００３９】従って、切欠部３２に芯線３０１を挿入す
ることで芯線３０１とリード端子３１との位置合わせが
容易にでき、リード端子３１の表面に接触した芯線３０
１を半田付けすることで、リード端子３１と芯線３０１
との電気的な接続が容易に達成される。また、グランド
パターン２０１の表面に接触した外被導体３０２を半田
付けすることで、外被導体３０２とグランドパターン２
０１との電気的な接続が容易に達成される。

【００４０】このとき、外被導体３０２に覆われない部
分を短くできることは図１を用いて説明した第１の実施
例と同様である。

【００４１】なお、図５に示した切欠部３２の個数およ
び配置間隔などは一例であり、これに限定されるもので
はない。また、図５においては、リード端子３１はすべ
て同軸ケーブル３０を接続する形状となっているが、実
際にはすべての端子に同軸ケーブル３０が接続されるの
ではないことは図２を用いて第１の実施例で説明した。
また、実際のＬＳＩパッケージにおける配線の実際につ
いても図２を用いて第１の実施例にて説明したことと同
様であるので省略する。

【００４２】＜第４の実施例＞図６に本発明に係るＬＳ
Ｉパッケージの第４の実施例の斜視図を示す。図６にお
いて、ＬＳＩパッケージ４は矩形をなしＰＣＢ２０の上
に載置され、ＬＳＩパッケージ４の４辺の端縁部には複
数の２段切欠部４２が設けられている。

【００４３】２段切欠部４２はＬＳＩパッケージ４の端
面からＬＳＩパッケージ４の内部方向に向けて、ＬＳＩ
パッケージ４の表面から比較的深く形成された第１の切
欠部４２１と、第１の切欠部４２１の終端からＬＳＩパ
ッケージ４の内部方向に向けて、ＬＳＩパッケージ４の
表面から比較的浅く形成された第２の切欠部４２２とで
構成され、第１の切欠部４２１の水平面の表面には同軸
ケーブル３０の外被導体３０２を接続するグランド端子
４３が設けられ、第２の切欠部４２２の水平面の表面に
はリード端子４１が設けられている。ＬＳＩはパッケー
ジの内部に埋め込まれ、リード端子４１によって外部に
接続される。

【００４４】また、グランド端子４３はＰＣＢ２０上の
グランドパターンに接続されるが、グランドパターンと
の接続に関しては本発明とは関係が薄いので図中におい
ては省略する。

【００４５】第１の切欠部４２１の切欠き深さは、第２
の切欠部４２２の切欠き深さを基準として決定され、第
２の切欠部４２２の切欠き深さを芯線３０１が十分に収
まる深さとし、第２の切欠部４２２の水平面から、第１
の切欠部４２１の水平面までが同軸ケーブル３０の半径
にほぼ等しくなるように決定される。

【００４６】また、第１の切欠部４２１の切欠き幅は同
軸ケーブル３０が十分に収まる幅であり、第２の切欠部
４２２の切欠き幅は同軸ケーブル３０の芯線３０１が十
分に収まる幅である。実際の同軸ケーブル３０の芯線３
０１の直径は極めて小さいので、それが十分に収まる第
２の切欠部４２２の切欠き幅および深さは共に極めて小
さいものとなるが、半田付けなどを行う必要があるの
で、これらを考慮して切欠き幅および深さが決定され
る。

【００４７】このような２段切欠部４２を有するＬＳＩ
パッケージ４において、図６に示すように、芯線３０１
が露出した同軸ケーブル３０をＬＳＩパッケージ４の２
段切欠部４２に挿入すると、同軸ケーブル３０の外被導
体３０２が第１の切欠部４２１のグランド端子４３に接
触し、芯線３０１が第２の切欠部４２２のリード端子４
１の表面に接触することになる。

【００４８】従って、２段切欠部４２に芯線３０１が露
出した同軸ケーブル３０を挿入することで、同軸ケーブ
ル３０とグランド端子４３との位置合わせ、および芯線
３０１とリード端子４１との位置合わせが容易にでき、
グランド端子４３に接触した外被導体３０２を半田付け
し、リード端子３１の表面に接触した芯線３０１を半田
付けすることで、リード端子３１と芯線３０１との電気
的な接続が容易に達成されるとともに、外被導体３０２
がグランド端子４３に電気的に接続されることになる。

【００４９】グランド端子４３と外被導体３０２との半
田付けにおいては、外被導体３０２とグランド端子４３
との接触が、円と平面との接触であるため接触面積が小
さくなる。従って半田付けを行う場合にも半田が外被導
体３０２に接触する面積を小さくでき、半田付けに伴っ
て同軸ケーブル３０の絶縁体３０３に与えられる熱スト
レスを抑制し、絶縁体３０３の変形および変性を防止し
て、同軸ケーブル３０のインピーダンス特性および周波
数特性が劣化することを防止できる。

【００５０】なお、半田の接触面積が小さいことに起因
する抵抗の増大については第１の切欠部４２１の奥行き
を増すことで対処できる。

【００５１】また、外被導体３０２に覆われない部分を
短くできることは図１を用いて説明した第１の実施例と
同様である。

【００５２】なお、図６に示した２段切欠部４２の個数
および配置間隔などは一例であり、これに限定されるも
のではない。また、図６においては、リード端子４１は
すべて同軸ケーブル３０を接続する形状となっている
が、実際にはすべての端子に同軸ケーブル３０が接続さ
れるのではないことは図２を用いて第１の実施例で説明
した。また、実際のＬＳＩパッケージにおける配線の実
際についても図２を用いて第１の実施例にて説明したこ
とと同様であるので省略する。

【００５３】＜変形例＞図６に示した第４の実施例で
は、２段切欠部４２を設け第１の切欠部４２１の底面に
設けたグランド端子４３に外被導体３０２を電気的に接
続する例を示したが、第１の切欠部４２１の代わりに、
第１の切欠部４２１の深さに等しい段差を端縁部全体に
設け、当該段差の底面全域にグランド端子４３に代わる
グランド配線を設けた構成としても良い。この場合、第
２の切欠部４２２の構成はそのまま用いることで、芯線
３０１とリード端子４１との位置合わせが容易にでき
る。

【００５４】＜第５の実施例＞図７に本発明に係るＬＳ
Ｉパッケージの第５の実施例の斜視図を示す。図７にお
いて、ＬＳＩパッケージ５は矩形をなしＰＣＢ２０の上
に載置されている。ＬＳＩパッケージ５の中央部にはＬ
ＳＩ９０を収容する凹部５１が設けられている。凹部５
１内にはＬＳＩ９０が設置され、ＬＳＩ９０の表面の所
定部分には超高速信号の授受を行うためのリードパッド
９１が設けられている。

【００５５】リードパッド９１には、超高速信号の授受
のために信号ピン１２が接続される。信号ピン１２は先
端径がサブミクロンのピンであって、応力緩和のための
応力緩和部１２ａを有し、同軸ケーブル３０が取り付け
られた凹部５１の蓋５２に接続され、蓋５２において、
蓋５２を貫通する同軸ケーブル３０の芯線３０１に接続
されている。蓋５２は凹部５１を覆ってＬＳＩ９０を保
護するためのものであって、凹部５１の周囲に形成され
た接合部５３において接合固定される。

【００５６】蓋５２をＬＳＩパッケージ５の所定位置に
固定すると、信号ピン１２の先端がリードパッド９１に
接触し電気的な接続が達成される。信号ピン１２は応力
緩和部１２ａを有しているので、信号ピン１２の先端が
リードパッド９１に接触した場合に過大な応力が加わっ
て信号ピン１２が破壊されることが防止される。なお、
応力緩和部１２ａは信号ピン１２に屈曲部を設けるなど
してバネ性を有した構造となっている。

【００５７】このように、同軸ケーブル３０を介して授
受される超高速信号を、ＬＳＩ９０の所定部分に直接与
えることによって、超高速信号がＬＳＩパッケージ内の
配線や、ＬＳＩのボンディングワイヤなどの経路を経る
ことがなくなるので、信号経路の短縮により周波数特性
などの信号特性を向上することができる。

【００５８】なお、図７においては蓋５２には同軸ケー
ブル３０を１本だけ接続した例を示したが蓋５２に接続
される同軸ケーブル３０は１本に限定されない。また、
図７においては、ＬＳＩパッケージ５にはリード端子な
どは示されていないが、実際には超高速信号以外の信号
については、従来のＬＳＩパッケージに設けられている
ようなリード端子等を介してＬＳＩ９０に入出力される
のでリード端子等が必要になるが、それらの配置、形状
等については本発明と関係が薄いので図示せず、説明も
省略する。

【００５９】なお、上記の実施例では信号ピン１２とリ
ードパッド９１との接続を、信号ピン１２の接触のみに
て行った例を示したが、ワイヤボンドを行うように相互
拡散を利用して信号ピン１２とリードパッド９１との接
続を行ってもよい。

【００６０】＜第６の実施例＞図８に本発明に係るＬＳ
Ｉパッケージの第６の実施例の斜視図を示す。図８にお
いて、ＬＳＩパッケージ６の蓋６２には同軸ケーブルコ
ネクタ３０４を介して同軸ケーブル３０が接続されてい
る。同軸ケーブルコネクタ３０４は同軸ケーブル３０側
に取り付けられるケーブル側コネクタ３０４ａと、蓋６
２側に取り付けられる蓋側コネクタ３０４ｂとで１対を
なし、蓋６２と同軸ケーブル３０との着脱が自在にでき
る構成となっている。また、信号ピン１２は蓋側コネク
タに接続される構成となっている。その他、図７と同一
の符号を付した構成については、図７を用いて説明した
本発明に係るＬＳＩパッケージの第６の実施例と同様で
あるので重複する説明は省略する。また、ＬＳＩパッケ
ージ６の構成も図７に示したＬＳＩパッケージ５と同様
である。

【００６１】このような同軸ケーブルコネクタ３０４を
介して蓋６２と同軸ケーブル３０とを接続し、同軸ケー
ブル３０を介して授受される超高速信号を、ＬＳＩ９０
の所定部分に直接与えることにより、超高速信号がＬＳ
Ｉパッケージ内の配線や、ＬＳＩのボンディングワイヤ
などの経路を経ることがなくなるので、信号経路の短縮
により周波数特性などの信号特性を向上することがで
き、かつ、蓋６１と同軸ケーブル３０との着脱が自在に
できることになる。

【００６２】なお、上記の実施例では信号ピン１２とリ
ードパッド９１との接続を、信号ピン１２の接触のみに
て行った例を示したが、ワイヤボンドを行うように相互
拡散を利用して信号ピン１２とリードパッド９１との接
続を行ってもよい。

【００６３】

【発明の効果】本発明に係る請求項１記載のＬＳＩパッ
ケージによれば、パッケージ本体が、少なくともリード
端子を設ける部分の厚さが、同軸ケーブルの半径にほぼ
等しくなる形状を有しているので、パッケージ本体にお
けるリード端子の高さと同軸ケーブルの芯線の高さとが
一致し、リード端子に同軸ケーブルの芯線を接続する際
に、芯線がむき出しになる長さを最小限にすることがで
きるので、インピーダンス整合を得ることが容易にな
り、超高速信号の伝送における不都合を防止したＬＳＩ
パッケージを得ることができる。

【００６４】本発明に係る請求項２記載のＬＳＩパッケ
ージによれば、パッケージ本体が、全体が同軸ケーブル
の半径にほぼ等しい厚さを有し、リード端子が、パッケ
ージ本体の端縁部に設けられているので、同軸ケーブル
をパッケージ本体の端縁部に近接させることで、パッケ
ージ本体におけるリード端子の高さと同軸ケーブルの芯
線の高さとが一致し、リード端子に同軸ケーブルの芯線
を接続する際に、芯線がむき出しになる長さを最小限に
することができるので、インピーダンス整合を得ること
が容易になり、超高速信号の伝送における不都合を防止
した比較的厚さの薄いＬＳＩパッケージを得ることがで
きる。

【００６５】本発明に係る請求項３記載のＬＳＩパッケ
ージによれば、パッケージ本体が、端縁部全域にわたっ
て、その厚さが他の部分よりも薄くなり、同軸ケーブル
の半径にほぼ等しい厚さとなる段差部を有し、リード端
子が段差部に設けられているので、同軸ケーブルを段差
部に近接させることで、パッケージ本体におけるリード
端子の高さと同軸ケーブルの芯線の高さとが一致し、リ
ード端子に同軸ケーブルの芯線を接続する際に、芯線が
むき出しになる長さを最小限にすることができるので、
インピーダンス整合を得ることが容易になり、超高速信
号の伝送における不都合を防止した比較的厚さの厚いＬ
ＳＩパッケージを得ることができる。

【００６６】本発明に係る請求項４記載のＬＳＩパッケ
ージによれば、パッケージ本体が、同軸ケーブルの芯線
の収容が可能なように端縁部の一部を切り欠いた切欠部
を有し、リード端子が切欠部の底面に設けられているの
で、芯線を切欠部に収容することで、芯線がリード端子
上に位置することになり、パッケージ本体におけるリー
ド端子の高さと同軸ケーブルの芯線の高さとが一致し、
リード端子に同軸ケーブルの芯線を接続する際に、芯線
がむき出しになる長さを最小限にすることができるの
で、インピーダンス整合を得ることが容易になり、超高
速信号の伝送における不都合を防止するとともに、芯線
とリード端子との位置決めが容易なＬＳＩパッケージを
得ることができる。

【００６７】本発明に係る請求項５記載のＬＳＩパッケ
ージによれば、パッケージ本体が、平面的にはリード端
子に近接し、空間的にはパッケージ本体の底面に近づく
方向に同軸ケーブルの半径にほぼ等しい距離だけリード
端子から離れた位置に設けられた外被導体接続端子を有
しているので、同軸ケーブルを外被導体接続端子に載置
することでパッケージ本体におけるリード端子の高さと
同軸ケーブルの芯線の高さとが一致し、リード端子に同
軸ケーブルの芯線を接続する際に、芯線がむき出しにな
る長さを最小限にすることができるので、インピーダン
ス整合を得ることが容易になり、超高速信号の伝送にお
ける不都合を防止するとともに、同軸ケーブルの外被導
体の電気的な接続が容易なＬＳＩパッケージを得ること
ができる。

【００６８】本発明に係る請求項６記載のＬＳＩパッケ
ージによれば、パッケージ本体が、端縁部の一部を切り
欠いて設けられ、外被導体接続端子とリード端子との間
が同軸ケーブルの半径にほぼ等しい長さだけ離れるよう
に深さが決められた第１および第２の切欠部からなる２
段切欠部を有しているので、同軸ケーブルの外被導体を
第１の切欠部の底面に設けられた外被導体接続端子に収
容することで、一義的に芯線が第２の切欠部に収容され
てリード端子上に位置することになり、リード端子に同
軸ケーブルの芯線を接続する際に、芯線がむき出しにな
る長さを最小限にすることができるので、インピーダン
ス整合を得ることが容易になり、超高速信号の伝送にお
ける不都合を防止するとともに、同軸ケーブルの外被導
体の電気的な接続が容易なＬＳＩパッケージを得ること
ができる。

【００６９】本発明に係る請求項７記載のＬＳＩパッケ
ージによれば、蓋が、凹部を覆った場合に、凹部に面す
る側に半導体集積回路の所定の端子に接触するピン端子
を少なくとも１つ備え、凹部に面する側とは反対側に、
その芯線がピン端子に電気的に接続される同軸ケーブル
を備えているので、芯線がほぼ直に半導体集積回路の所
定の端子に接続されることになり、芯線から半導体集積
回路の所定の端子に達する経路を短くすることができ、
インピーダンス整合を得ることが容易になり、超高速信
号の伝送における不都合を防止したＬＳＩパッケージを
得ることができる。

【００７０】本発明に係る請求項８記載のＬＳＩパッケ
ージによれば、蓋が、凹部を覆った場合に、凹部に面す
る側に半導体集積回路の所定の端子に接触するピン端子
を少なくとも１つ備え、凹部に面する側とは反対側に、
ピン端子に電気的に接続された同軸ケーブルを接続する
ためのコネクタを備えているので、同軸ケーブルの芯線
がほぼ直に半導体集積回路の所定の端子に接続されるこ
とになり、芯線から半導体集積回路の所定の端子に達す
る経路を短くすることができ、インピーダンス整合を得
ることが容易になり、超高速信号の伝送における不都合
を防止でき、かつ、同軸ケーブルの着脱が自在なＬＳＩ
パッケージを得ることができる。

【図面の簡単な説明】

【図１】 本発明に係るＬＳＩパッケージの第１の実施
例を示す断面図である。

【図２】 本発明に係るＬＳＩパッケージの第１の実施
例を示す斜視図である。

【図３】 本発明に係るＬＳＩパッケージの第２の実施
例を示す断面図である。

【図４】 本発明に係るＬＳＩパッケージの第２の実施
例を示す斜視図である。

【図５】 本発明に係るＬＳＩパッケージの第３の実施
例を示す斜視図である。

【図６】 本発明に係るＬＳＩパッケージの第４の実施
例を示す斜視図である。

【図７】 本発明に係るＬＳＩパッケージの第５の実施
例を示す斜視図である。

【図８】 本発明に係るＬＳＩパッケージの第６の実施
例を示す斜視図である。

【図９】 従来のＬＳＩパッケージと同軸ケーブルとの
接続状態を示す図である。

【符号の説明】

１，２，３，４，５，６ ＬＳＩパッケージ、１１，２
１，３１，４１， リード端子、１２ 信号ピン、１２
ａ 応力緩和部、２２ 段差、３２ 切欠部、４２ ２
段切欠部、４３ グランド端子、５１ 凹部、５２，６
２ 蓋、５３接合部、９０ ＬＳＩ、９１ リードパッ
ド、３０４ 同軸ケーブルコネクタ、３０４ａ ケーブ
ル側コネクタ、３０４ｂ 蓋側コネクタ、４２１ 第１
の切欠部、４２２ 第２の切欠部。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 半導体集積回路を収容するパッケージ本
   体と、該パッケージ本体に付属して設けられ、前記半導
   体集積回路と同軸ケーブルの芯線との電気的な接続を行
   う少なくとも１つ以上のリード端子とを備えるＬＳＩパ
   ッケージにおいて、 前記パッケージ本体は、少なくとも前記リード端子を設
   ける部分の厚さが、前記同軸ケーブルの半径にほぼ等し
   くなる形状を有することを特徴とするＬＳＩパッケー
   ジ。
2. 【請求項２】 前記パッケージ本体は、全体が前記同軸
   ケーブルの半径にほぼ等しい厚さを有し、 前記リード端子は、前記パッケージ本体の端縁部に設け
   られる請求項１記載のＬＳＩパッケージ。
3. 【請求項３】 前記パッケージ本体は、端縁部全域にわ
   たって、その厚さが他の部分よりも薄くなり、前記同軸
   ケーブルの半径にほぼ等しい厚さとなる段差部を有し、 前記リード端子は、前記段差部に設けられる請求項１記
   載のＬＳＩパッケージ。
4. 【請求項４】 前記パッケージ本体は、前記同軸ケーブ
   ルの芯線の収容が可能なように端縁部の一部を切り欠い
   た切欠部を有し、 前記リード端子は、前記切欠部の底面に設けられる請求
   項１記載のＬＳＩパッケージ。
5. 【請求項５】 半導体集積回路を収容するパッケージ本
   体と、該パッケージ本体に付属して設けられ、前記半導
   体集積回路と同軸ケーブルの芯線との電気的な接続を行
   うリード端子を少なくとも１つ以上備えるＬＳＩパッケ
   ージにおいて、 前記パッケージ本体は、外被導体に包まれた前記同軸ケ
   ーブル本体を載置して前記外被導体を電気的に接続する
   外被導体接続端子を有し、 前記外被導体接続端子は、平面的には前記リード端子に
   近接し、空間的には前記パッケージ本体の底面に近づく
   方向に前記同軸ケーブルの半径にほぼ等しい距離だけ前
   記リード端子から離れた位置に設けられることを特徴と
   するＬＳＩパッケージ。
6. 【請求項６】 前記パッケージ本体は、端縁部の一部を
   切り欠いて設けられ、外被導体に包まれた前記同軸ケー
   ブル本体および前記同軸ケーブルの芯線の収容が可能な
   ２段切欠部を有し、 前記２段切欠部は、前記端縁部側に設けられ比較的深く
   形成された第１の切欠部と、前記第１の切欠部の前記パ
   ッケージ本体中央側に前記第１の切欠部に連続して設け
   られ比較的浅く形成された第２の切欠部とからなり、 前記外被導体接続端子は、前記第１の切欠部の底面に設
   けられ、 前記リード端子は、前記第２の切欠部の底面に設けら
   れ、 前記外被導体接続端子と前記リード端子との間が前記同
   軸ケーブルの半径にほぼ等しい長さだけ離れるように前
   記第１および第２の切欠部の深さが決められている請求
   項５記載のＬＳＩパッケージ。
7. 【請求項７】 半導体集積回路を収容する凹部を有し、
   該凹部を蓋によって覆うことで半導体集積回路を保護す
   るパッケージ本体を備えたＬＳＩパッケージにおいて、 前記蓋は、前記凹部を覆った場合に前記凹部に面する側
   に、前記半導体集積回路の所定の端子に接触するピン端
   子を少なくとも１つ備え、前記凹部に面する側とは反対
   側に、その芯線が前記ピン端子に電気的に接続される同
   軸ケーブルを備えていることを特徴とするＬＳＩパッケ
   ージ。
8. 【請求項８】 半導体集積回路を収容する凹部を有し、
   該凹部を蓋によって覆うことで半導体集積回路を保護す
   るパッケージ本体を備えたＬＳＩパッケージにおいて、 前記蓋は、前記凹部を覆った場合に前記凹部に面する側
   に、前記半導体集積回路の所定の端子に接触するピン端
   子を少なくとも１つ備え、前記凹部に面する側とは反対
   側に、同軸ケーブルを接続するためのコネクタを備え、
   該コネクタが前記ピン端子に電気的に接続されているこ
   とを特徴とするＬＳＩパッケージ。