JPH0864401A - チップ状電子部品 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 セラミック基板の一方面のみに電子素子が設
けられたチップ抵抗器等のチップ状電子部品の抗折強度
を向上して、上記チップ状電子部品の割れを防止する。 【構成】 セラミック基板１の電子部品が設けられてい
ない側のセラミック基板１の露出部に絶縁層８を設け
た。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、チップ抵抗器、チップ
ネットワーク抵抗器、厚膜ハイブリッドＩＣ等のセラミ
ック基板の一方の面に電子素子を有する面実装タイプの
チップ状電子部品に関するものである。

【０００２】

【従来の技術】チップ抵抗器、チップネットワーク抵抗
器、厚膜ハイブリッドＩＣ等の面実装タイプのチップ状
電子部品は、アルミナ等のセラミック基板の上面側に抵
抗体等の電子素子が設けられ、上記セラミック基板の下
面側はその大半がセラミック表面が露出した状態であ
る。

【０００３】例えば、従来のチップ抵抗器は、図２に示
すように、セラミック基板１１と、該セラミック基板１
１の上面の両端部に設けられた一対の上面電極層１２
と、上記セラミック基板１１の下面の両端部に設けられ
た一対の下面電極層１３と、上記一対の上面電極層１２
に跨って設けられた抵抗体層１４と、該抵抗体層１４上
に設けられた保護層１５と、上記セラミック基板１１の
両端面に上記上面電極層１２と上記下面電極層１３とに
接続するように設けられた側面電極層１６と、上記上面
電極層１２、下面電極層１３及び側面電極層１６の露出
部上に設けられたニッケルメッキ層及び半田メッキ層か
らなるメッキ層１７と、から構成されており、上記セラ
ミック基板１１の下面における一対の下面電極層１３間
はセラミック基板が露出した状態となっている。

【０００４】これらチップ状電子部品は、一般に図３に
示すように、チップ状電子部品Ａの上面の略中央部を実
装機における吸着コレットＢ等により保持され、プリン
ト基板等の実装基板Ｃ上の所定の位置に搬送・搭載し半
田付けされて用いられる。

【０００５】

【発明が解決しようとする課題】上記のようにチップ状
電子部品Ａを実装機で実装するとき、上記チップ状電子
部品Ａは、吸着コレットＢで実装基板Ｃ上に搭載される
ために、上記チップ状電子部品Ａには、上記吸着コレッ
トＢによる上方からの押圧力が及ぶことになり、図４に
示すように、チップ状電子部品Ａが割れるという問題が
ある。特に上記に示したチップ抵抗器のように、下面電
極層１３が形成された部分が、下面電極層１３間のセラ
ミック基板の露出面から突出している如く、チップ状電
子部品Ａがその下面両端部で実装基板Ｃに支持される場
合は、上記両端部が支点となって吸着コレットＢにより
チップ状電子部品Ａのセラミック基板が露出する中央部
がたわみ上記割れが生じ易いのである。

【０００６】また、上記チップ状電子部品Ａの割れの問
題は、チップ状電子部品Ａを実装基板等に実装した後
に、熱により上記実装基板が膨張し、反りが生じたとき
にも発生することがあるのである。この割れは、チップ
状電子部品に用いられるセラミック基板を製造したとき
に該セラミック基板の表面に生じたボイドや製造後に生
じたキズの部分でセラミック基板の割れ強度（抗折強
度）が低下し、上記ボイドもしくはキズにある一定以上
の応力がかかったときに、該ボイドもしくはキズを起点
として起点として亀裂が発生することにより生じるので
ある。この割れの原因となるボイドは、例えばアルミナ
基板であれば、アルミナの純度が低下するに従い発生率
が大きくなる。しかしながら、通常用いられるアルミナ
基板は、アルミナ含有率が約９６〜９７％で、不純物或
いは添加物として例えば酸化シリコン、酸化カルシウ
ム、酸化マグネシウム等が含まれ、このアルミナ基板を
よりアルミナ含有率の高いものとすると、アルミナ基板
を製造するときの焼成温度が高くなり工程管理を困難と
し、消費エネルギー的にも不利となり好ましくない。

【０００７】また、上記チップ抵抗器等は、実装基板に
実装された状態において、セラミック基板の下面におけ
る電極層の面が、セラミック基板の下面におけるセラミ
ック基板の露出面よりも下方に位置するために、上記セ
ラミック基板の下面における電極層と実装基板における
配線パターンの所定の接続部との間に半田層が介在し難
く、もっぱらセラミック基板の端面と上記接続部との間
に生じる半田フィレットにより接続されていることにな
り、半田付け強度が必ずしも十分とは言えなかった。更
に、上記のようにセラミック基板の下面における電極層
の面が、セラミック基板の下面におけるセラミック基板
の露出面よりも下方に位置するために、実装基板等に実
装した状態では、上記セラミック基板の露出面と実装基
板との間に僅かな隙間が生じ、電子部品が小型になるに
つれて、上記隙間に半田が流れ込み電極層間でショート
不良を招来する危険性が生じるのである。

【０００８】本発明は、上記チップ状電子部品の抗折強
度を向上して、上記割れの問題を軽減乃至解消すること
を目的とする。また、本発明は、チップ状電子部品の実
装基板等に対する半田付け強度を向上し、更には実装時
の電極層間のショート不良の軽減を図ることを目的とす
る。

【０００９】

【課題を解決するための手段】本発明は、上記目的を達
成すべくなされたもので、次のチップ状電子部品に係る
ものである。 セラミック基板の上面に電子素子が設けられ、上記
セラミック基板の下面に直接的に絶縁層が設けられてい
ることを特徴とするチップ状電子部品。

【００１０】 セラミック基板の両端部に、該セラミ
ック基板の上面、端面及び下面に亘って電極層が設けら
れている上記に記載のチップ状電子部品。 絶縁層の厚みがセラミック基板における下面の電極
層の厚みと同一もしくはそれ以上であるに記載のチッ
プ状電子部品。 絶縁層の熱膨張係数がセラミック基板の熱膨張係数
と同一もしくはそれ以上であることを特徴とする上記
〜に記載のチップ状電子部品。

【００１１】

【発明の作用及び効果】上記のようにチップ状電子部品
におけるセラミック基板の下面に直接的に絶縁層を設け
たので、該絶縁層下のセラミック基板表面にあるボイ
ド、キズ等には、上記絶縁層が充填され、セラミック基
板は補強され強度が向上されることとなる。従って、チ
ップ状電子部品の割れの問題を略解消し得るのである。

【００１２】上記チップ状電子部品におけるセラミック
基板の両端部に、該セラミック基板の上面、端面及び下
面に亘って電極層を設け、且つ上記絶縁層の厚みをセラ
ミック基板の下面における電極層の厚みと同一もしくは
それ以上としたときは、これを実装基板等に半田付けに
より実装したときに、実装基板と絶縁層との間に僅かな
隙間が生じるか或いは上記隙間が殆ど生じなくなり、セ
ラミック基板の下面において、上記セラミック基板の両
端部の電極層間でショートを生じる危険性を軽減できる
のである。

【００１３】また、上記において、絶縁層の厚みをセラ
ミック基板の下面における電極層の厚みよりも厚くし
て、実装したときに上記下面における電極層と実装基板
の配線パターンにおける接続部との間に隙間が生じると
きは、この隙間に半田が介在して良好な半田フィレット
が生じ、半田付け強度が向上するのである。更に、本発
明において上記絶縁層の熱膨張係数をセラミック基板の
ものよりも大きくしたときは、チップ状電子部品に熱ス
トレスがかかった場合、該チップ状電子部品のセラミッ
ク基板の膨張率よりも上記絶縁層の膨張率が大きいこと
となり、絶縁層はセラミック基板に比して柔軟的となる
ので、絶縁層はセラミック基板により膨張を抑制される
方向に力が作用し、絶縁層のより効果的な熱的強度を得
ることができ、絶縁層に亀裂や割れが生じ、セラミック
基板が割れることを一段と軽減できるのである。

【００１４】

【実施例】以下、本発明をチップ抵抗器に適用したとき
の実施例を示し、本発明の特徴とするところをより詳細
に説明する。図１に示すように、本発明の実施例におけ
るチップ抵抗器は、例えば次のような構成を有するもの
である。即ち、アルミナ等からなるセラミック基板１
（約長さ５×幅２．５×厚さ０．５ｍｍ）と、該セラミ
ック基板１の上面の両端部に例えばＡｇ、Ａｇ／Ｐｄを
含有するメタルグレーズ系導電ペーストを印刷・乾燥・
焼成して設けられた一対の上面電極層２（層厚約０．０
１ｍｍ）と、上記セラミック基板１の下面の両端部に上
記メタルグレーズ系導電ペーストをもちいて設けられた
一対の下面電極層３（層厚約０．０１ｍｍ）と、上記一
対の上面電極層２に跨って抵抗ペーストを印刷・乾燥・
焼成して設けられた酸化ルテニウム系の抵抗体層４（層
厚約０．０２ｍｍ）と、該抵抗体層４上にガラスペース
トもしくは樹脂ペーストを印刷し、乾燥・焼成もしくは
熱硬化させて設けられた１層もしくは２層以上からなる
保護層５（層厚約０．０２ｍｍ）と、上記セラミック基
板１の両端面に上記上面電極層２と上記下面電極層３と
に接続するようにメタルグレーズ系導電ペーストもしく
は導電性樹脂ペーストを塗着し、乾燥・焼成もしくは熱
硬化して設けられた側面電極層６（層厚約０．０２ｍ
ｍ）と、上記上面電極層２、下面電極層３及び側面電極
層６の露出部上に設けられたニッケルメッキ層及び半田
メッキ層とからなるメッキ層７（層厚約０．０１ｍｍ）
と、上記一対の下面電極層間において上記セラミック基
板１の下面のセラミック表面上に、例えば硼硅酸系ガラ
ス等のガラスペースト、エポキシ樹脂等の熱硬化性樹脂
ペースト等の絶縁体ペーストを印刷等して塗着し、乾燥
・焼成もしくは熱硬化させて設けられた絶縁層８（層厚
約０．０２ｍｍ）と、から構成されている。

【００１５】上記チップ抵抗器において、絶縁層８は、
その熱膨張係数が上記セラミック基板１の熱膨張係数に
比して小さなものとされてもよいが、同一もしくはそれ
以上のものとされることにより、上記チップ抵抗器の抗
折強度をより一層向上することができる。また、上記実
施例においては、上記絶縁層８とセラミック基板１にお
ける下面両端部の電極層の厚みとを略同一としたが、絶
縁層８の厚みをセラミック基板における下面両端部の電
極層の厚みより薄くするか、或いは厚くして設けてもよ
く、特に上記絶縁層８の厚みを、チップ抵抗器を実装基
板等の基板上に設けられた配線層上に半田付けして実装
したときに上記下面の電極層と配線層との間に隙間が生
じるか、上記絶縁層と実装基板との間に隙間が無くなる
程度に厚くして設けたときは、上記下面両端部の電極層
間に半田が流れ込む等してショートが生じることを一層
軽減できるとともに、半田付け強度をも向上し得る。ま
た、このように上記絶縁層８をセラミック基板１の下面
両端部の電極層より厚くして突出したようにするとフェ
イスダウンボンディングをするときの吸着コレットによ
る保持をより確実に行うことができる。更に、上記絶縁
層８は、上記セラミック基板１の下面におけるセラミッ
ク表面の露出部全域に設けてもよいが、必ずしもこれに
限定されることなく、例えば必要な強度が得られる程
度、製造工程上の不都合がない程度等の範囲で適宜設け
ればよい。

【００１６】（抗折強度試験）上記実施例のチップ抵抗
器及び該チップ抵抗器において絶縁層８を設けなかった
チップ抵抗器（従来のチップ抵抗器）の各１２０個を資
料として、それぞれの破壊強度をＪＩＳ（日本工業規
格）Ｃ２１４１−７８、電気絶縁用セラミック材料試験
方法に記載の抗折強度の試験方法に準じて測定し、比較
した。

【００１７】尚、上記資料としたチップ抵抗器におい
て、セラミック基板１としてはアルミナ含有率約９６％
のアルミナ基板（熱膨張係数約３×１０^-7／Ｋ）を、保
護層５として硼硅酸鉛ガラスを、また上記実施例のチッ
プ抵抗器における絶縁層８として硼硅酸鉛ガラス（約長
さ３．７×幅２ｍｍ、熱膨張係数約３×１０^-6／Ｋ）を
それぞれ用いた。

【００１８】上記抗折試験の結果、従来のチップ抵抗器
の破壊強度の平均値が３．５２Ｋｇであったのに対して
実施例のチップ抵抗器の破壊強度の平均値が４．９６Ｋ
ｇであり、従来に比して実施例のチップ抵抗器の破壊強
度が約４０％向上したことがわかる。尚、上記実施例で
は、チップ抵抗器について示したが、本発明はこれに限
定されることなく、例えばチップネットワーク抵抗器、
厚膜ハイブリッドＩＣ等のセラミック基板の一方の面に
のみ電子素子を有する面実装タイプのチップ状電子部品
に広く適用できることは言うまでもない。

【図面の簡単な説明】

【図１】本発明の実施例におけるチップ抵抗器の（ａ）
断面図及び（ｂ）下面図である。

【図２】従来のチップ抵抗器の断面図である。

【図３】チップ状電子部品を実装基板に実装する方法を
説明する概略断面図である。

【図４】チップ状電子部品を実装基板に実装するとき
に、上記チップ状電子部品に割れが生じた状態を説明す
る概略断面図である。

【符号の説明】

１・・・・セラミック基板 ２・・・・上面電極層 ３・・・・下面電極層 ４・・・・抵抗体層 ５・・・・保護層 ６・・・・側面電極層 ８・・・・絶縁層

Claims (4)

【特許請求の範囲】
1. 【請求項１】 セラミック基板の上面に電子素子が設け
   られ、上記セラミック基板の下面に直接的に絶縁層が設
   けられていることを特徴とするチップ状電子部品。
2. 【請求項２】 セラミック基板の両端部に、該セラミッ
   ク基板の上面、端面及び下面に亘って電極層が設けられ
   ている請求項１に記載のチップ状電子部品。
3. 【請求項３】 絶縁層の厚みがセラミック基板における
   下面の電極層の厚みと同一もしくはそれ以上である請求
   項２に記載のチップ状電子部品。
4. 【請求項４】 絶縁層の熱膨張係数がセラミック基板の
   熱膨張係数よりも大きい請求項１〜３に記載のチップ状
   電子部品。