JPH0864523A - 高解像度の位相エッジ・トリムレス・リソグラフィ方法 - Google Patents
高解像度の位相エッジ・トリムレス・リソグラフィ方法Info
- Publication number
- JPH0864523A JPH0864523A JP17741695A JP17741695A JPH0864523A JP H0864523 A JPH0864523 A JP H0864523A JP 17741695 A JP17741695 A JP 17741695A JP 17741695 A JP17741695 A JP 17741695A JP H0864523 A JPH0864523 A JP H0864523A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- image
- phase
- phase edge
- lithographic method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/34—Phase-edge PSM, e.g. chromeless PSM; Preparation thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 簡単で安価な位相エッジ・リソグラフィ方法
を提供する。 【構成】 位相エッジリソグラフィ方法によれば、位相
シフト・マスク（ＰＳＭ）の位相エッジ上でクロムイメ
ージをバイアスし、および正バイアスを補償するために
マスクを過露光する。この過露光は、所望のイメージに
対する影響を最小にして、位相エッジマスクから残留イ
メージを除去する。この簡単なプロセスは、トリムマス
クまたは他の位相エッジ除去方法により生じたレイアウ
ト影響を避けながら、位相エッジＰＳＭの改良された解
像度およびプロセス許容度を利用するトリムレス位相エ
ッジプロセスとなる。
を提供する。 【構成】 位相エッジリソグラフィ方法によれば、位相
シフト・マスク（ＰＳＭ）の位相エッジ上でクロムイメ
ージをバイアスし、および正バイアスを補償するために
マスクを過露光する。この過露光は、所望のイメージに
対する影響を最小にして、位相エッジマスクから残留イ
メージを除去する。この簡単なプロセスは、トリムマス
クまたは他の位相エッジ除去方法により生じたレイアウ
ト影響を避けながら、位相エッジＰＳＭの改良された解
像度およびプロセス許容度を利用するトリムレス位相エ
ッジプロセスとなる。
Description
【０００１】
【産業上の利用分野】本発明は、一般に超大規模集積回
路（ＶＬＳＩ）チップの製造におけるリソグラフィ、特
に、より簡単でより安価なプロセスで、リソグラフィッ
ク・ウィンドウを増大し、解像度を改善する改良された
位相シフト・マスク（ＰＳＭ）リソグラフィに関する。
路（ＶＬＳＩ）チップの製造におけるリソグラフィ、特
に、より簡単でより安価なプロセスで、リソグラフィッ
ク・ウィンドウを増大し、解像度を改善する改良された
位相シフト・マスク（ＰＳＭ）リソグラフィに関する。
【０００２】
【従来の技術】超大規模集積回路（ＶＬＳＩ）相補型金
属酸化膜半導体（ＣＭＯＳ）チップは、一連の材料付加
（例えば、減圧化学蒸着，スパッタリング処理等）、材
料除去（例えば、ウェットエッチング，反応性イオンエ
ッチング等）、および材料変更（例えば、酸化，イオン
注入等）により、シリコンウェハ上に製造される。これ
らの物理的かつ化学的処理は、全ウェハと相互に作用す
る。例えば、もしウェハが酸の浴槽に入れられるなら
ば、ウェハの全表面はエッチング除去されるであろう。
ウェハ上に非常に小さい電気的に活性なデバイスを形成
するためには、これらの処理の影響は、明確に定められ
た小さな領域に制限されなければならない。
属酸化膜半導体（ＣＭＯＳ）チップは、一連の材料付加
（例えば、減圧化学蒸着，スパッタリング処理等）、材
料除去（例えば、ウェットエッチング，反応性イオンエ
ッチング等）、および材料変更（例えば、酸化，イオン
注入等）により、シリコンウェハ上に製造される。これ
らの物理的かつ化学的処理は、全ウェハと相互に作用す
る。例えば、もしウェハが酸の浴槽に入れられるなら
ば、ウェハの全表面はエッチング除去されるであろう。
ウェハ上に非常に小さい電気的に活性なデバイスを形成
するためには、これらの処理の影響は、明確に定められ
た小さな領域に制限されなければならない。
【０００３】ＣＭＯＳデバイスのＶＬＳＩ製造に関係し
たリソグラフィは、感光性ポリマ（ホトレジストまたは
レジストと呼ばれる）に開口をパターニングするプロセ
スである。開口は、一連の処理工程における特定の処理
によって、シリコン・ベース材料が変更される小さな領
域を定める。ＣＭＯＳチップの製造は、フォトレジスト
の繰り返しのパターニング、それに続くエッチング，注
入，堆積，あるいは他の処理を含み、このプロセス・シ
ーケンスの他の繰り返しに利用される新しいレジストが
使用できるようにするために、使用されたフォトレジス
トの除去で終了する。
たリソグラフィは、感光性ポリマ（ホトレジストまたは
レジストと呼ばれる）に開口をパターニングするプロセ
スである。開口は、一連の処理工程における特定の処理
によって、シリコン・ベース材料が変更される小さな領
域を定める。ＣＭＯＳチップの製造は、フォトレジスト
の繰り返しのパターニング、それに続くエッチング，注
入，堆積，あるいは他の処理を含み、このプロセス・シ
ーケンスの他の繰り返しに利用される新しいレジストが
使用できるようにするために、使用されたフォトレジス
トの除去で終了する。
【０００４】基本的なリソグラフィ装置は、光源，ステ
ンシル，すなわちウェハに描画されるパターンを含むフ
ォトマスク，レンズ系，およびフォトマスク上のパター
ンにウェハ上に存在するパターンを位置合わせする手段
より成る。５０〜１００個のチップを含むウェハは、一
度に１〜４個のチップのステップでパターニングされる
ので、これらのリソグラフィ・ツールは一般的にステッ
パと呼ばれる。リソグラフィ・ステッパのような光学投
影装置の解像度は、使用される光の波長により制限され
る。最新のステッパは、２４８ナノメーター（ｎｍ）の
波長の深紫外線（ＤＵＶ）光で動作する。
ンシル，すなわちウェハに描画されるパターンを含むフ
ォトマスク，レンズ系，およびフォトマスク上のパター
ンにウェハ上に存在するパターンを位置合わせする手段
より成る。５０〜１００個のチップを含むウェハは、一
度に１〜４個のチップのステップでパターニングされる
ので、これらのリソグラフィ・ツールは一般的にステッ
パと呼ばれる。リソグラフィ・ステッパのような光学投
影装置の解像度は、使用される光の波長により制限され
る。最新のステッパは、２４８ナノメーター（ｎｍ）の
波長の深紫外線（ＤＵＶ）光で動作する。
【０００５】フォトマスクは、水晶板上のクロムのパタ
ーンより成り、クロムがマスクから除去されている箇所
を、光が通過するのを許容する。ＤＵＶ光は、マスクを
通してフォトレジストで覆われたウェハへ投影され、ホ
ール・パターンがマスク上に設けられている箇所のレジ
ストを露光する。レジストをＤＵＶ光で露光すると、レ
ジスト・ポリマの分子構造の変更を生じる。これによ
り、露光領域で現像液がレジストを溶かして除去するの
を可能にする（ネガティブ・レジスト系は未露光レジス
トのみが現像されるのを可能する。）。フォトマスク
は、照明された時、ターンオン（透明領域の箇所）また
はターンオフ（クロムにより覆われた箇所）され得る個
々の非常に小さい光源のアレイと見なすことができる。
これらの個々の光源により放射された光を記述する電界
ベクトルの大きさが、マスクの断面にわたってマップさ
れるならば、ステップ関数は、マスク上の各々の点が観
察される（ライトオン，ライトオフ）２つの可能な状態
を反映しながらプロットされる。
ーンより成り、クロムがマスクから除去されている箇所
を、光が通過するのを許容する。ＤＵＶ光は、マスクを
通してフォトレジストで覆われたウェハへ投影され、ホ
ール・パターンがマスク上に設けられている箇所のレジ
ストを露光する。レジストをＤＵＶ光で露光すると、レ
ジスト・ポリマの分子構造の変更を生じる。これによ
り、露光領域で現像液がレジストを溶かして除去するの
を可能にする（ネガティブ・レジスト系は未露光レジス
トのみが現像されるのを可能する。）。フォトマスク
は、照明された時、ターンオン（透明領域の箇所）また
はターンオフ（クロムにより覆われた箇所）され得る個
々の非常に小さい光源のアレイと見なすことができる。
これらの個々の光源により放射された光を記述する電界
ベクトルの大きさが、マスクの断面にわたってマップさ
れるならば、ステップ関数は、マスク上の各々の点が観
察される（ライトオン，ライトオフ）２つの可能な状態
を反映しながらプロットされる。
【０００６】これらの通常のフォトマスクは、普通、イ
メージ強度の２値の性質の故に、クロム・オン・ガラス
（ＣＯＧ）２値マスクと呼ばれている。完全平方ステッ
プ関数は、正確なマスク面の理論上の範囲にのみ存在す
る。ウェハ面におけるように、マスクから離れたいかな
る距離においても、回折効果が、イメージに有限のイメ
ージ・スロープを生じさせる。小さい寸法では、すなわ
ち、描画されるべきイメージのサイズおよび間隔が、λ
／ＮＡ（ＮＡは露光装置の開口数）に対して小さい場
合、隣接したイメージの電界ベクトルは、積極的に相互
作用して加算されるであろう。形状（ｆｅａｔｕｒｅ）
の間の光強度曲線は、完全にダークではなく、隣接する
形状の相互作用により生じたかなりの大きさの光強度を
示している。露光装置の解像度は、投影されたイメージ
のコントラスト、すなわち、隣接するライト（明）形状
とダーク（暗）形状との間の強度差により制限される。
名目上のダーク領域における光強度の増加は、最終的
に、隣接する形状を別個のイメージよりはむしろ一つの
結合した構造として描画させる。
メージ強度の２値の性質の故に、クロム・オン・ガラス
（ＣＯＧ）２値マスクと呼ばれている。完全平方ステッ
プ関数は、正確なマスク面の理論上の範囲にのみ存在す
る。ウェハ面におけるように、マスクから離れたいかな
る距離においても、回折効果が、イメージに有限のイメ
ージ・スロープを生じさせる。小さい寸法では、すなわ
ち、描画されるべきイメージのサイズおよび間隔が、λ
／ＮＡ（ＮＡは露光装置の開口数）に対して小さい場
合、隣接したイメージの電界ベクトルは、積極的に相互
作用して加算されるであろう。形状（ｆｅａｔｕｒｅ）
の間の光強度曲線は、完全にダークではなく、隣接する
形状の相互作用により生じたかなりの大きさの光強度を
示している。露光装置の解像度は、投影されたイメージ
のコントラスト、すなわち、隣接するライト（明）形状
とダーク（暗）形状との間の強度差により制限される。
名目上のダーク領域における光強度の増加は、最終的
に、隣接する形状を別個のイメージよりはむしろ一つの
結合した構造として描画させる。
【０００７】小さいイメージをリソグラフィで複製でき
る性能は、主として利用できるプロセス許容度、すなわ
ち、正確なイメージサイズを形成する許容ドーズの量お
よび焦点変動の量に依存する。位相シフト・マスク（Ｐ
ＳＭ）リソグラフィは、マスクに第３のパラメータを導
入することにより、リソグラフィック・プロセス許容度
を改良する。ベクトル量のような空間イメージを定義す
る電界ベクトルは、（位相角として表現された）大きさ
および方向を有している。ＰＳＭは、クロムパターンで
光路をふさぐことによって、伝搬された電界ベクトルの
大きさを変更するだけでなく、マスク上のすべての透明
点における伝搬光の位相角を変更することにより、この
ベクトル特性を利用している。この位相変動は、光ビー
ムがマスク材料を通過する長さを変更することにより、
ＰＳＭにおいて達成される。適切な深さにマスクをくぼ
ませることにより、マスクの狭い部分を通過する光、お
よびマスクの広い部分を通過する光は、１８０°の位相
ずれになるであろう。すなわち、これらの電界ベクトル
は、大きさは等しいが、方向が正反対であるので、これ
らの光ビームの間のいかなる相互作用も、完全に相殺さ
れる。ＰＳＭについてのさらなる情報としては、“Ｐｈ
ａｓｅ−Ｓｈｉｆｔｉｎｇ Ｍａｓｋ Ｓｔａｔｅｇｉ
ｅｓ：Ｉｓｏｌａｔｅｄ Ｄａｒｋ Ｌｉｎｅｓ），Ｍ
ａｒｃ Ｄ．Ｌｅｖｅｎｓｏｎ，Ｍｉｃｒｏｌｉｔｈｏ
ｇｒａｐｈｙ Ｗｏｒｌｄ，Ｍａｒｃｈ／Ａｐｒｉｌ
１９９２，ｐｐ６〜１２”がある。
る性能は、主として利用できるプロセス許容度、すなわ
ち、正確なイメージサイズを形成する許容ドーズの量お
よび焦点変動の量に依存する。位相シフト・マスク（Ｐ
ＳＭ）リソグラフィは、マスクに第３のパラメータを導
入することにより、リソグラフィック・プロセス許容度
を改良する。ベクトル量のような空間イメージを定義す
る電界ベクトルは、（位相角として表現された）大きさ
および方向を有している。ＰＳＭは、クロムパターンで
光路をふさぐことによって、伝搬された電界ベクトルの
大きさを変更するだけでなく、マスク上のすべての透明
点における伝搬光の位相角を変更することにより、この
ベクトル特性を利用している。この位相変動は、光ビー
ムがマスク材料を通過する長さを変更することにより、
ＰＳＭにおいて達成される。適切な深さにマスクをくぼ
ませることにより、マスクの狭い部分を通過する光、お
よびマスクの広い部分を通過する光は、１８０°の位相
ずれになるであろう。すなわち、これらの電界ベクトル
は、大きさは等しいが、方向が正反対であるので、これ
らの光ビームの間のいかなる相互作用も、完全に相殺さ
れる。ＰＳＭについてのさらなる情報としては、“Ｐｈ
ａｓｅ−Ｓｈｉｆｔｉｎｇ Ｍａｓｋ Ｓｔａｔｅｇｉ
ｅｓ：Ｉｓｏｌａｔｅｄ Ｄａｒｋ Ｌｉｎｅｓ），Ｍ
ａｒｃ Ｄ．Ｌｅｖｅｎｓｏｎ，Ｍｉｃｒｏｌｉｔｈｏ
ｇｒａｐｈｙ Ｗｏｒｌｄ，Ｍａｒｃｈ／Ａｐｒｉｌ
１９９２，ｐｐ６〜１２”がある。
【０００８】ＰＳＭリソグラフィの制限は、高性能ダイ
ナミック・ランダムアクセス・メモリ（ＤＲＡＭ）技術
および関連した論理回路の製造により、チャレンジする
ことができる。これらの技術は、サブクオーター・ミク
ロンの描画されたゲート長、および大きいチップ領域に
わたるゲート構造の厳密な寸法制御に対する現在の要求
に対して発展サイクルに入りつつある。これらの論理技
術は、確立されたＤＲＡＭ技術でゲート長を短くするこ
とに基づくので、全体のレイアウト・ピッチは、全ての
臨界マスクレベルに対して一定に保持され、スケールさ
れたゲートレベルでの分離された細いラインを形成す
る。分離された細いラインへの厳密なライン幅制御に対
する要求は、これらの論理応用に対する位相エッジＰＳ
Ｍの要求を引き出している。
ナミック・ランダムアクセス・メモリ（ＤＲＡＭ）技術
および関連した論理回路の製造により、チャレンジする
ことができる。これらの技術は、サブクオーター・ミク
ロンの描画されたゲート長、および大きいチップ領域に
わたるゲート構造の厳密な寸法制御に対する現在の要求
に対して発展サイクルに入りつつある。これらの論理技
術は、確立されたＤＲＡＭ技術でゲート長を短くするこ
とに基づくので、全体のレイアウト・ピッチは、全ての
臨界マスクレベルに対して一定に保持され、スケールさ
れたゲートレベルでの分離された細いラインを形成す
る。分離された細いラインへの厳密なライン幅制御に対
する要求は、これらの論理応用に対する位相エッジＰＳ
Ｍの要求を引き出している。
【０００９】位相エッジＰＳＭリソグラフィは、マスク
上の不透明な形状の下での位相遷移により生じたコント
ラストの増大を使用する。この位相遷移は、マスク上の
細いライン構造の一方の面上の水晶マスク基板を適切な
深さにエッチングすることにより達成される。マスク上
のすべての細いライン構造は、それら自身では閉じず、
エッチングされた領域の幾つかのエッジは、裸水晶領域
内で終了するであろう。１８０°の位相遷移は、イメー
ジ強度を最小にするので、細いダークラインが、これら
の余分の位相エッジにより描画されるであろう。不所望
なイメージは、トリムマスクを用いて容易に消去され
る。
上の不透明な形状の下での位相遷移により生じたコント
ラストの増大を使用する。この位相遷移は、マスク上の
細いライン構造の一方の面上の水晶マスク基板を適切な
深さにエッチングすることにより達成される。マスク上
のすべての細いライン構造は、それら自身では閉じず、
エッチングされた領域の幾つかのエッジは、裸水晶領域
内で終了するであろう。１８０°の位相遷移は、イメー
ジ強度を最小にするので、細いダークラインが、これら
の余分の位相エッジにより描画されるであろう。不所望
なイメージは、トリムマスクを用いて容易に消去され
る。
【００１０】位相エッジ・リソグラフィに関連する三つ
の主要な問題は、設計の複雑性，欠陥検査と修理，およ
び必要なトリムマスクにより生じさせられるレイアウト
への影響である。設計の複雑性および欠陥の問題は、大
部分の位相シフト・マスク技術に共通であるが、トリム
マスクおよび関連したレイアウト制約に対する要求は、
位相エッジおよび交互する位相シフト・マスクに特有で
ある。位相エッジＰＳＭに関する根本的な問題、および
なぜ多くの人々がこの強力な技術を考慮さえしないのか
という理由は、トリムマスク・アプローチにより行わな
ければならないプロセス許容度と集積密度との間のトレ
ードオフである。
の主要な問題は、設計の複雑性，欠陥検査と修理，およ
び必要なトリムマスクにより生じさせられるレイアウト
への影響である。設計の複雑性および欠陥の問題は、大
部分の位相シフト・マスク技術に共通であるが、トリム
マスクおよび関連したレイアウト制約に対する要求は、
位相エッジおよび交互する位相シフト・マスクに特有で
ある。位相エッジＰＳＭに関する根本的な問題、および
なぜ多くの人々がこの強力な技術を考慮さえしないのか
という理由は、トリムマスク・アプローチにより行わな
ければならないプロセス許容度と集積密度との間のトレ
ードオフである。
【００１１】
【発明が解決しようとする課題】したがって、本発明の
目的は、簡単で安価なプロセスで、リソグラフィック・
ウィンドウおよび解像度を増大させることにある。
目的は、簡単で安価なプロセスで、リソグラフィック・
ウィンドウおよび解像度を増大させることにある。
【００１２】本発明の他の目的は、従来知られているよ
りも大きな解像度で、よりコンパクトなチップ設計を可
能にすることにある。
りも大きな解像度で、よりコンパクトなチップ設計を可
能にすることにある。
【００１３】
【課題を解決するための手段】本発明によれば、クロム
イメージが、位相エッジＰＳＭ上でバイアスされ、およ
び正バイアスを補償するためにマスクを過露光する位相
エッジリソグラフィのプロセスが提供される。この過露
光は、所望のイメージに対する影響を最小にして、位相
エッジマスクから残留イメージを除去する。トリムマス
クまたは他の位相エッジ除去方法により生じたレイアウ
ト影響を避けながら、この簡単なプロセスは、位相エッ
ジＰＳＭの改良された解像度およびプロセス許容度を利
用するトリムレス位相エッジ・プロセスとなる。
イメージが、位相エッジＰＳＭ上でバイアスされ、およ
び正バイアスを補償するためにマスクを過露光する位相
エッジリソグラフィのプロセスが提供される。この過露
光は、所望のイメージに対する影響を最小にして、位相
エッジマスクから残留イメージを除去する。トリムマス
クまたは他の位相エッジ除去方法により生じたレイアウ
ト影響を避けながら、この簡単なプロセスは、位相エッ
ジＰＳＭの改良された解像度およびプロセス許容度を利
用するトリムレス位相エッジ・プロセスとなる。
【００１４】
【実施例】位相エッジＰＳＭは、図１および図２に示さ
れるように、これらの形状を経る１８０°の位相遷移に
より、電界ベクトルを相殺することによって、空間イメ
ージ強度を最小にすることにより、分離されたダークラ
インのリソグラフィック・プロセス許容度を大きくす
る。図１は、一般的な“馬蹄型”パターンを形成する分
離されたダークライン１０にわたる１８０°の位相遷移
を示す上下図である。これらのラインの外側では、電界
べクトルは０°の位相角を有し、ライン１０により囲ま
れた領域１１の内側では、電界位相角は１８０°であ
る。図２は、反対方向の電界ベクトルの相殺が、どのよ
うにして空間イメージ強度を最小にするかを示してい
る。現在では、この位相遷移は、図３の断面図に示され
るように、全ての限界寸法ライン１０に隣接する水晶基
板１２に多角形をエッチングすることにより達成され
る。そのエッチングの深さは、周囲空気中における（ｎ
−１）に対するマスク材料の内部での光の半波長（λ）
の関数である。
れるように、これらの形状を経る１８０°の位相遷移に
より、電界ベクトルを相殺することによって、空間イメ
ージ強度を最小にすることにより、分離されたダークラ
インのリソグラフィック・プロセス許容度を大きくす
る。図１は、一般的な“馬蹄型”パターンを形成する分
離されたダークライン１０にわたる１８０°の位相遷移
を示す上下図である。これらのラインの外側では、電界
べクトルは０°の位相角を有し、ライン１０により囲ま
れた領域１１の内側では、電界位相角は１８０°であ
る。図２は、反対方向の電界ベクトルの相殺が、どのよ
うにして空間イメージ強度を最小にするかを示してい
る。現在では、この位相遷移は、図３の断面図に示され
るように、全ての限界寸法ライン１０に隣接する水晶基
板１２に多角形をエッチングすることにより達成され
る。そのエッチングの深さは、周囲空気中における（ｎ
−１）に対するマスク材料の内部での光の半波長（λ）
の関数である。
【００１５】位相エッジＰＳＭに対するマスクイメージ
を定めるためには、２つのマスク・パターニング処理が
必要である。第１の処理ステップは、標準のＣＯＧマス
クにおけるように、マスク上に全クロム領域を形成す
る。第２の処理ステップは、自己整合水晶エッチング・
プロセスでマスクの位相領域を定める。この簡単な“馬
蹄型”構造において示されるように、存在しているクロ
ムのエッジにわたって、位相を定める全領域のエッジを
設けることは不可能であり、結果としてマスク上に残留
位相エッジを生じる。１８０°の位相遷移は、空間イメ
ージ強度を最小にするので、細いダークラインが、クロ
ムラインと境をなしていないこれらの余分の位相エッジ
により描画されるであろう。この簡単な“馬蹄型”パタ
ーンの場合において、細いダークラインはパターンの開
口で形成されるであろう。現在のプロセスにおいては、
これらの残留ラインによる電気的なデバイス故障は、主
要な位相エッジＰＳＭによりパターニングされた未現像
レジストへの第２の露光で、不所望のイメージを消去す
る（すなわちトリミングする）ことにより防がれる。こ
のトリムマスク手順は、図４に示されるように、全ての
余分な位相エッジ上のトリムパターン１３の構成を必要
とする。
を定めるためには、２つのマスク・パターニング処理が
必要である。第１の処理ステップは、標準のＣＯＧマス
クにおけるように、マスク上に全クロム領域を形成す
る。第２の処理ステップは、自己整合水晶エッチング・
プロセスでマスクの位相領域を定める。この簡単な“馬
蹄型”構造において示されるように、存在しているクロ
ムのエッジにわたって、位相を定める全領域のエッジを
設けることは不可能であり、結果としてマスク上に残留
位相エッジを生じる。１８０°の位相遷移は、空間イメ
ージ強度を最小にするので、細いダークラインが、クロ
ムラインと境をなしていないこれらの余分の位相エッジ
により描画されるであろう。この簡単な“馬蹄型”パタ
ーンの場合において、細いダークラインはパターンの開
口で形成されるであろう。現在のプロセスにおいては、
これらの残留ラインによる電気的なデバイス故障は、主
要な位相エッジＰＳＭによりパターニングされた未現像
レジストへの第２の露光で、不所望のイメージを消去す
る（すなわちトリミングする）ことにより防がれる。こ
のトリムマスク手順は、図４に示されるように、全ての
余分な位相エッジ上のトリムパターン１３の構成を必要
とする。
【００１６】このようなトリムパターンすなわちマスク
は設計プロセスを複雑にし、構成要素の小型化を制限す
る。問題を更に説明するために、位相エッジＰＳＭの設
計プロセスを、図５〜図７の、標準の６ＦＥＴスタティ
ック・ランダムアクセスメモリ（ＳＲＡＭ）のゲートレ
ベルの例について説明する。ゲートレベル２１は活性領
域２２（すなわち、ソースあるいはドレイン）に重な
る。すべての細いゲートおよび配線構造は、これらに関
連する位相遷移を有する必要があるので、すべての細い
クロムラインは、一方の面でエッチングされない領域に
より、および他方の面でエッチングされた領域により、
境をなす必要がある。図６に示すように、これは細いラ
イン構造を覆う長方形のエッチング領域２３の構造につ
ながる。図６において、位相エッジ構造２３は、細いゲ
ートおよび配線構造に付加される。すべての細いライン
は自身では閉じないので、長方形のエッチング領域の幾
つかの側部は、位相遷移がウェハ上に細いラインを描画
する裸水晶領域に収まるであろう。この細いラインは、
図７に示されるトリムマスク２４による第２の露光によ
り消去されなければならない。図７において、トリムマ
スク構造２４は、残留位相エッジの露光により残された
不所望の細いラインを消去するために付加される。消去
はマスク上で、あるいはゲートおよび位相エッジの露光
の後、未現像レジストへの第２の露光で実行することが
できる。位相エッジにより描画された細いラインを除去
するために他の提案がなされたが、今日までのところト
リムマスク・アプローチのみが実行可能であると思われ
る。
は設計プロセスを複雑にし、構成要素の小型化を制限す
る。問題を更に説明するために、位相エッジＰＳＭの設
計プロセスを、図５〜図７の、標準の６ＦＥＴスタティ
ック・ランダムアクセスメモリ（ＳＲＡＭ）のゲートレ
ベルの例について説明する。ゲートレベル２１は活性領
域２２（すなわち、ソースあるいはドレイン）に重な
る。すべての細いゲートおよび配線構造は、これらに関
連する位相遷移を有する必要があるので、すべての細い
クロムラインは、一方の面でエッチングされない領域に
より、および他方の面でエッチングされた領域により、
境をなす必要がある。図６に示すように、これは細いラ
イン構造を覆う長方形のエッチング領域２３の構造につ
ながる。図６において、位相エッジ構造２３は、細いゲ
ートおよび配線構造に付加される。すべての細いライン
は自身では閉じないので、長方形のエッチング領域の幾
つかの側部は、位相遷移がウェハ上に細いラインを描画
する裸水晶領域に収まるであろう。この細いラインは、
図７に示されるトリムマスク２４による第２の露光によ
り消去されなければならない。図７において、トリムマ
スク構造２４は、残留位相エッジの露光により残された
不所望の細いラインを消去するために付加される。消去
はマスク上で、あるいはゲートおよび位相エッジの露光
の後、未現像レジストへの第２の露光で実行することが
できる。位相エッジにより描画された細いラインを除去
するために他の提案がなされたが、今日までのところト
リムマスク・アプローチのみが実行可能であると思われ
る。
【００１７】位相エッジ・リソグラフィは、所望のイメ
ージサイズでの要求プロセス許容度を与えることができ
ることが明らかになりつつある。図８は、減少するイメ
ージサイズでの焦点深度に基づく種々のリソグラフィ技
術を比較するシミュレーション・データのグラフである
が、２５０ｎｍレジーム（ｒｅｇｉｍｅ）以下で、少な
くとも１．０マイクロメータ（μｍ）の要求焦点深度を
とると、位相エッジ・位相シフト・リソグラフィが有望
であるように見えることを示している。図９において、
位相シフト・エッジ（＋Ｃｒ）マスクで描画された２０
０ｎｍの分離されたゲート構造に対するレジスト・イメ
ージの走査型電子顕微鏡（ＳＥＭ）データが示されてい
る。良好な焦点深度が、２００ｎｍライン幅に対して得
られる。示されていないが、非常に良好なイメージサイ
ズの線形性が１００ｎｍ〜３００ｎｍの範囲で達成され
た。
ージサイズでの要求プロセス許容度を与えることができ
ることが明らかになりつつある。図８は、減少するイメ
ージサイズでの焦点深度に基づく種々のリソグラフィ技
術を比較するシミュレーション・データのグラフである
が、２５０ｎｍレジーム（ｒｅｇｉｍｅ）以下で、少な
くとも１．０マイクロメータ（μｍ）の要求焦点深度を
とると、位相エッジ・位相シフト・リソグラフィが有望
であるように見えることを示している。図９において、
位相シフト・エッジ（＋Ｃｒ）マスクで描画された２０
０ｎｍの分離されたゲート構造に対するレジスト・イメ
ージの走査型電子顕微鏡（ＳＥＭ）データが示されてい
る。良好な焦点深度が、２００ｎｍライン幅に対して得
られる。示されていないが、非常に良好なイメージサイ
ズの線形性が１００ｎｍ〜３００ｎｍの範囲で達成され
た。
【００１８】ＣＭＯＳデバイス位相エッジ・マスクに対
する最近の研究は、位相エッジ・イメージが過露光に対
して非常に感度がよいことを示している。図１０に点線
で示されるように、焦点露光マトリックスは、０．３μ
ｍの焦点オフセットで２０ｍＪ／ｃｍ2 の最良のドーズ
量を生じた。これらの条件の元で、残留位相エッジは波
状の実線として描画された。２３ｍＪ／ｃｍ2 では、位
相エッジ・イメージの小部分のみがウェハ上に残される
が、２６ｍＪ／ｃｍ2 では、不透明領域から透明領域へ
の位相エッジ遷移ラインでの不可避の付加物を除いて、
透明領域において位相エッジ・イメージのどんな痕跡も
見つけることができない。図１０の実線により示される
ように、２３ｍＪ／ｃｍ2 では３ｍＪ／ｃｍ2 のオーバ
ードーズ量で、レジスト内の２００ｎｍラインに対し、
プロセス許容度のいかなる劣化も観察されない。図１０
においてわかるように、２００ｎｍレジストラインの焦
点深度は、３ｍＪの過露光で維持される。
する最近の研究は、位相エッジ・イメージが過露光に対
して非常に感度がよいことを示している。図１０に点線
で示されるように、焦点露光マトリックスは、０．３μ
ｍの焦点オフセットで２０ｍＪ／ｃｍ2 の最良のドーズ
量を生じた。これらの条件の元で、残留位相エッジは波
状の実線として描画された。２３ｍＪ／ｃｍ2 では、位
相エッジ・イメージの小部分のみがウェハ上に残される
が、２６ｍＪ／ｃｍ2 では、不透明領域から透明領域へ
の位相エッジ遷移ラインでの不可避の付加物を除いて、
透明領域において位相エッジ・イメージのどんな痕跡も
見つけることができない。図１０の実線により示される
ように、２３ｍＪ／ｃｍ2 では３ｍＪ／ｃｍ2 のオーバ
ードーズ量で、レジスト内の２００ｎｍラインに対し、
プロセス許容度のいかなる劣化も観察されない。図１０
においてわかるように、２００ｎｍレジストラインの焦
点深度は、３ｍＪの過露光で維持される。
【００１９】より高いコントラスト位相イメージ内での
酸拡散の増大に寄与した残留位相エッジの不相応に小さ
な描画を利用するためには、クロムマスク・イメージを
５０ｎｍ（２５ｎｍ構成の格子上の２格子点）だけ拡大
し、更に、それらの目標サイズに形状を戻すために公称
露光ドーズ量より高いドーズ量で描画しなければならな
い。残留位相エッジにより投影されたイメージの幅は、
クロムイメージの幅と無関係であるので、これらの不所
望の形状は、マスク・バイアスの補償効果なしに、過露
光により生じた形状サイズの減少の影響を受け、結果と
して完全な消去を生じる。これによって、過露光は、所
望のイメージに対する影響を最小にして、位相エッジ・
マスクにより形成されたすべての残留イメージを除去す
る。この簡単なプロセスは、トリムマスクあるいは他の
位相エッジ除去方法により生じたレイアウトへの影響を
避けながら、図１０で点線により示されたように、位相
エッジＰＳＭの改良した解像度およびプロセス許容度を
利用するトリムレス位相エッジ・プロセスとなる。
酸拡散の増大に寄与した残留位相エッジの不相応に小さ
な描画を利用するためには、クロムマスク・イメージを
５０ｎｍ（２５ｎｍ構成の格子上の２格子点）だけ拡大
し、更に、それらの目標サイズに形状を戻すために公称
露光ドーズ量より高いドーズ量で描画しなければならな
い。残留位相エッジにより投影されたイメージの幅は、
クロムイメージの幅と無関係であるので、これらの不所
望の形状は、マスク・バイアスの補償効果なしに、過露
光により生じた形状サイズの減少の影響を受け、結果と
して完全な消去を生じる。これによって、過露光は、所
望のイメージに対する影響を最小にして、位相エッジ・
マスクにより形成されたすべての残留イメージを除去す
る。この簡単なプロセスは、トリムマスクあるいは他の
位相エッジ除去方法により生じたレイアウトへの影響を
避けながら、図１０で点線により示されたように、位相
エッジＰＳＭの改良した解像度およびプロセス許容度を
利用するトリムレス位相エッジ・プロセスとなる。
【００２０】図１１に、本発明の実施における処理ステ
ップを示すフローチャートが示されている。最初に、ス
テップ３０で、位相エッジＰＳＭに、２つの構成格子だ
けバイアスされたマスク上にクロムイメージを設ける。
ステップ３１で、このマスクを用いてレジストを過露光
し、マスクの正バイアスを補償する。好適には、過露光
は少なくとも１０〜１５％である。過露光は、所望のイ
メージに対する影響を最小にして、位相エッジ・マスク
により生じたすべての残留イメージを除去する。最後
に、ステップ３２で、レジストを通常の方法で処理し、
改良された解像度およびプロセス許容度の露光パターン
を得る。
ップを示すフローチャートが示されている。最初に、ス
テップ３０で、位相エッジＰＳＭに、２つの構成格子だ
けバイアスされたマスク上にクロムイメージを設ける。
ステップ３１で、このマスクを用いてレジストを過露光
し、マスクの正バイアスを補償する。好適には、過露光
は少なくとも１０〜１５％である。過露光は、所望のイ
メージに対する影響を最小にして、位相エッジ・マスク
により生じたすべての残留イメージを除去する。最後
に、ステップ３２で、レジストを通常の方法で処理し、
改良された解像度およびプロセス許容度の露光パターン
を得る。
【００２１】本発明を、一つの好適な実施例により説明
したが、当業者は、本発明の趣旨および範囲内で本発明
を変更することができることを理解するであろう。
したが、当業者は、本発明の趣旨および範囲内で本発明
を変更することができることを理解するであろう。
【００２２】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）高解像度の位相エッジ・トリムレス・リソグラフ
ィ方法において、位相エッジ位相シフト・マスク（ＰＳ
Ｍ）に、所定量バイアスされたマスク上のクロムイメー
ジを設けるステップと、前記マスクの正バイアスを補償
するために、前記マスクを用いてレジストを過露光し、
それにより、所望のイメージに対する影響を最小にし
て、前記マスクにより生じたすべての残留イメージを除
去するステップと、改良された解像度およびプロセス許
容度の露光パターンを形成するために、通常の方法で露
光されたレジストを処理するステップと、を含むことを
特徴とするリソグラフィ方法。 （２）上記（１）に記載のリソグラフィ方法において、
前記マスク上のクロムイメージを所定量だけ拡大し、前
記過露光のステップが、前記イメージの形状を目標サイ
ズに戻すことを特徴とするリソグラフィ方法。 （３）上記（２）に記載のリソグラフィ方法において、
前記クロムイメージを２つの構成格子だけバイアスする
ことを特徴とするリソグラフィ方法。 （４）上記（３）に記載のリソグラフィ方法において、
前記マスク上のクロムイメージのバイアスは５０ｎｍで
あることを特徴とするリソグラフィ方法。 （５）上記（２）に記載のリソグラフィ方法において、
前記過露光は少なくとも１０〜１５％であることを特徴
とするリソグラフィ方法。 （６）上記（５）に記載のリソグラフィ方法において、
前記過露光は少なくとも３ｍＪ／ｃｍ2 であることを特
徴とするリソグラフィ方法。
の事項を開示する。 （１）高解像度の位相エッジ・トリムレス・リソグラフ
ィ方法において、位相エッジ位相シフト・マスク（ＰＳ
Ｍ）に、所定量バイアスされたマスク上のクロムイメー
ジを設けるステップと、前記マスクの正バイアスを補償
するために、前記マスクを用いてレジストを過露光し、
それにより、所望のイメージに対する影響を最小にし
て、前記マスクにより生じたすべての残留イメージを除
去するステップと、改良された解像度およびプロセス許
容度の露光パターンを形成するために、通常の方法で露
光されたレジストを処理するステップと、を含むことを
特徴とするリソグラフィ方法。 （２）上記（１）に記載のリソグラフィ方法において、
前記マスク上のクロムイメージを所定量だけ拡大し、前
記過露光のステップが、前記イメージの形状を目標サイ
ズに戻すことを特徴とするリソグラフィ方法。 （３）上記（２）に記載のリソグラフィ方法において、
前記クロムイメージを２つの構成格子だけバイアスする
ことを特徴とするリソグラフィ方法。 （４）上記（３）に記載のリソグラフィ方法において、
前記マスク上のクロムイメージのバイアスは５０ｎｍで
あることを特徴とするリソグラフィ方法。 （５）上記（２）に記載のリソグラフィ方法において、
前記過露光は少なくとも１０〜１５％であることを特徴
とするリソグラフィ方法。 （６）上記（５）に記載のリソグラフィ方法において、
前記過露光は少なくとも３ｍＪ／ｃｍ2 であることを特
徴とするリソグラフィ方法。
【図１】分離されたダークラインを横切る１８０°の位
相遷移を説明する一般的な馬蹄型パターンの上下図であ
る。
相遷移を説明する一般的な馬蹄型パターンの上下図であ
る。
【図２】空間イメージ強度を最小にする電界ベクトルの
相殺を示すグラフである。
相殺を示すグラフである。
【図３】水晶の隣接クロムラインのエッチングを示すマ
スクの断面図である。
スクの断面図である。
【図４】クロムライン，位相シフト領域，およびトリム
マスクを示すマスクのレイアウトの上面図である。
マスクを示すマスクのレイアウトの上面図である。
【図５】標準の６ゲート電界効果トランジスタ（ＦＥ
Ｔ）スタテッィク・ランダムアクセスメモリ（ＳＲＡ
Ｍ）の平面図である。
Ｔ）スタテッィク・ランダムアクセスメモリ（ＳＲＡ
Ｍ）の平面図である。
【図６】付加された位相エッジ構造を有するＦＥＴ Ｓ
ＲＡＭの平面図である。
ＲＡＭの平面図である。
【図７】付加されたトリムマスク構造を有するＦＥＴ
ＳＲＡＭの平面図である。
ＳＲＡＭの平面図である。
【図８】リソグラフィ技術を比較するグラフである。
【図９】レジスト・イメージからの走査電子顕微鏡（Ｓ
ＥＭ）データのグラフである。
ＥＭ）データのグラフである。
【図１０】２００ｎｍレジスト・ラインの焦点深度上の
データのグラフである。
データのグラフである。
【図１１】本発明による位相エッジ・リソグラフィ技術
の処理ステップのフローチャートである。
の処理ステップのフローチャートである。
１０ ダークライン １１ 領域 １３ トリムパターン ２３ エッチング領域 ２４ トリムマスク
フロントページの続き (72)発明者 ラース・ウルフギャング・リーブマン アメリカ合衆国 ニューヨーク州 ポウク ェイ コーンウェル ストリート ５ (72)発明者 ロナルド・マイケル・マルティーノ アメリカ合衆国 コネチカット州 ダンベ リー マルク ロード ４ (72)発明者 トーマス・ハロルド・ニューマン アメリカ合衆国 ニューヨーク州 マウン ト キスコ スタンウッド ロード 130
Claims (6)
- 【請求項１】高解像度の位相エッジ・トリムレス・リソ
グラフィ方法において、 位相エッジ位相シフト・マスク（ＰＳＭ）に、所定量バ
イアスされたマスク上のクロムイメージを設けるステッ
プと、 前記マスクの正バイアスを補償するために、前記マスク
を用いてレジストを過露光し、それにより、所望のイメ
ージに対する影響を最小にして、前記マスクにより生じ
たすべての残留イメージを除去するステップと、 改良された解像度およびプロセス許容度の露光パターン
を形成するために、通常の方法で露光されたレジストを
処理するステップと、を含むことを特徴とするリソグラ
フィ方法。 - 【請求項２】請求項１記載のリソグラフィ方法におい
て、前記マスク上のクロムイメージを所定量だけ拡大
し、前記過露光のステップが、前記イメージの形状を目
標サイズに戻すことを特徴とするリソグラフィ方法。 - 【請求項３】請求項２記載のリソグラフィ方法におい
て、前記クロムイメージを２つの構成格子だけバイアス
することを特徴とするリソグラフィ方法。 - 【請求項４】請求項３記載のリソグラフィ方法におい
て、前記マスク上のクロムイメージのバイアスは５０ｎ
ｍであることを特徴とするリソグラフィ方法。 - 【請求項５】請求項２記載のリソグラフィ方法におい
て、前記過露光は少なくとも１０〜１５％であることを
特徴とするリソグラフィ方法。 - 【請求項６】請求項５記載のリソグラフィ方法におい
て、前記過露光は少なくとも３ｍＪ／ｃｍ2 であること
を特徴とするリソグラフィ方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US285575 | 1981-07-21 | ||
| US08/285,575 US5538833A (en) | 1994-08-03 | 1994-08-03 | High resolution phase edge lithography without the need for a trim mask |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0864523A true JPH0864523A (ja) | 1996-03-08 |
| JP3197795B2 JP3197795B2 (ja) | 2001-08-13 |
Family
ID=23094846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17741695A Expired - Fee Related JP3197795B2 (ja) | 1994-08-03 | 1995-07-13 | 高解像度の位相エッジ・リソグラフィ方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5538833A (ja) |
| EP (1) | EP0698821A1 (ja) |
| JP (1) | JP3197795B2 (ja) |
| KR (1) | KR100187866B1 (ja) |
| TW (1) | TW267259B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107013A (en) * | 1996-12-16 | 2000-08-22 | Kabushiki Kaisha Toshiba | Exposure method and exposure apparatus using it |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6228539B1 (en) | 1996-09-18 | 2001-05-08 | Numerical Technologies, Inc. | Phase shifting circuit manufacture method and apparatus |
| DE69730335T2 (de) * | 1996-09-18 | 2004-12-30 | Numerical Technologies Inc., Mountain View | Verfahren und Vorrichtung zur Herstellung eines Schaltkreises mittels Phasenverschiebung |
| US5923562A (en) * | 1996-10-18 | 1999-07-13 | International Business Machines Corporation | Method for automatically eliminating three way intersection design conflicts in phase edge, phase shift designs |
| KR100257710B1 (ko) * | 1996-12-27 | 2000-06-01 | 김영환 | 리소그라피 공정의 시물레이션 방법 |
| US6232048B1 (en) | 1996-12-31 | 2001-05-15 | Advanced Micro Devices | Method for preparing narrow photoresist lines |
| US5923566A (en) * | 1997-03-25 | 1999-07-13 | International Business Machines Corporation | Phase shifted design verification routine |
| US7617474B2 (en) | 1997-09-17 | 2009-11-10 | Synopsys, Inc. | System and method for providing defect printability analysis of photolithographic masks with job-based automation |
| US6757645B2 (en) | 1997-09-17 | 2004-06-29 | Numerical Technologies, Inc. | Visual inspection and verification system |
| US6453452B1 (en) | 1997-12-12 | 2002-09-17 | Numerical Technologies, Inc. | Method and apparatus for data hierarchy maintenance in a system for mask description |
| US6370679B1 (en) | 1997-09-17 | 2002-04-09 | Numerical Technologies, Inc. | Data hierarchy layout correction and verification method and apparatus |
| US6578188B1 (en) | 1997-09-17 | 2003-06-10 | Numerical Technologies, Inc. | Method and apparatus for a network-based mask defect printability analysis system |
| US7093229B2 (en) | 1997-09-17 | 2006-08-15 | Synopsys, Inc. | System and method for providing defect printability analysis of photolithographic masks with job-based automation |
| US6470489B1 (en) | 1997-09-17 | 2002-10-22 | Numerical Technologies, Inc. | Design rule checking system and method |
| US6323086B2 (en) * | 1998-06-15 | 2001-11-27 | International Business Machines Corporation | Flash memory structure using sidewall floating gate having one side thereof surrounded by control gate |
| US6248486B1 (en) * | 1998-11-23 | 2001-06-19 | U.S. Philips Corporation | Method of detecting aberrations of an optical imaging system |
| US6301698B1 (en) | 1999-09-01 | 2001-10-09 | Taiwan Semiconductor Manufacturing Company | Method for creating the sub-resolution phase shifting pattern for outrigger type phase shifting masks |
| US6335128B1 (en) * | 1999-09-28 | 2002-01-01 | Nicolas Bailey Cobb | Method and apparatus for determining phase shifts and trim masks for an integrated circuit |
| US6492075B1 (en) | 2000-06-16 | 2002-12-10 | Advanced Micro Devices, Inc. | Chemical trim process |
| US6274289B1 (en) | 2000-06-16 | 2001-08-14 | Advanced Micro Devices, Inc. | Chemical resist thickness reduction process |
| US6493866B1 (en) | 2000-06-30 | 2002-12-10 | Synopsys, Inc. | Phase-shift lithography mapping and apparatus |
| US6681379B2 (en) | 2000-07-05 | 2004-01-20 | Numerical Technologies, Inc. | Phase shifting design and layout for static random access memory |
| US6503666B1 (en) | 2000-07-05 | 2003-01-07 | Numerical Technologies, Inc. | Phase shift masking for complex patterns |
| US6541165B1 (en) | 2000-07-05 | 2003-04-01 | Numerical Technologies, Inc. | Phase shift mask sub-resolution assist features |
| US6787271B2 (en) | 2000-07-05 | 2004-09-07 | Numerical Technologies, Inc. | Design and layout of phase shifting photolithographic masks |
| US7083879B2 (en) | 2001-06-08 | 2006-08-01 | Synopsys, Inc. | Phase conflict resolution for photolithographic masks |
| US6777141B2 (en) | 2000-07-05 | 2004-08-17 | Numerical Technologies, Inc. | Phase shift mask including sub-resolution assist features for isolated spaces |
| US6524752B1 (en) | 2000-07-05 | 2003-02-25 | Numerical Technologies, Inc. | Phase shift masking for intersecting lines |
| JP4646367B2 (ja) * | 2000-08-25 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| US6513151B1 (en) * | 2000-09-14 | 2003-01-28 | Advanced Micro Devices, Inc. | Full flow focus exposure matrix analysis and electrical testing for new product mask evaluation |
| US6539521B1 (en) | 2000-09-29 | 2003-03-25 | Numerical Technologies, Inc. | Dissection of corners in a fabrication layout for correcting proximity effects |
| US6534243B1 (en) | 2000-10-23 | 2003-03-18 | Advanced Micro Devices, Inc. | Chemical feature doubling process |
| US6584610B1 (en) | 2000-10-25 | 2003-06-24 | Numerical Technologies, Inc. | Incrementally resolved phase-shift conflicts in layouts for phase-shifted features |
| US6622288B1 (en) | 2000-10-25 | 2003-09-16 | Numerical Technologies, Inc. | Conflict sensitive compaction for resolving phase-shift conflicts in layouts for phase-shifted features |
| US6653026B2 (en) | 2000-12-20 | 2003-11-25 | Numerical Technologies, Inc. | Structure and method of correcting proximity effects in a tri-tone attenuated phase-shifting mask |
| US6551750B2 (en) | 2001-03-16 | 2003-04-22 | Numerical Technologies, Inc. | Self-aligned fabrication technique for tri-tone attenuated phase-shifting masks |
| US6635393B2 (en) | 2001-03-23 | 2003-10-21 | Numerical Technologies, Inc. | Blank for alternating PSM photomask with charge dissipation layer |
| US6613500B1 (en) | 2001-04-02 | 2003-09-02 | Advanced Micro Devices, Inc. | Reducing resist residue defects in open area on patterned wafer using trim mask |
| US6566019B2 (en) | 2001-04-03 | 2003-05-20 | Numerical Technologies, Inc. | Using double exposure effects during phase shifting to control line end shortening |
| US6553560B2 (en) | 2001-04-03 | 2003-04-22 | Numerical Technologies, Inc. | Alleviating line end shortening in transistor endcaps by extending phase shifters |
| US6593038B2 (en) | 2001-05-04 | 2003-07-15 | Numerical Technologies, Inc. | Method and apparatus for reducing color conflicts during trim generation for phase shifters |
| US6569583B2 (en) | 2001-05-04 | 2003-05-27 | Numerical Technologies, Inc. | Method and apparatus for using phase shifter cutbacks to resolve phase shifter conflicts |
| US6852471B2 (en) | 2001-06-08 | 2005-02-08 | Numerical Technologies, Inc. | Exposure control for phase shifting photolithographic masks |
| US6534225B2 (en) | 2001-06-27 | 2003-03-18 | International Business Machines Corporation | Tapered ion implantation with femtosecond laser ablation to remove printable alternating phase shift features |
| US6523165B2 (en) | 2001-07-13 | 2003-02-18 | Numerical Technologies, Inc. | Alternating phase shift mask design conflict resolution |
| US6664009B2 (en) | 2001-07-27 | 2003-12-16 | Numerical Technologies, Inc. | Method and apparatus for allowing phase conflicts in phase shifting mask and chromeless phase edges |
| US6684382B2 (en) | 2001-08-31 | 2004-01-27 | Numerical Technologies, Inc. | Microloading effect correction |
| US6735752B2 (en) | 2001-09-10 | 2004-05-11 | Numerical Technologies, Inc. | Modifying a hierarchical representation of a circuit to process features created by interactions between cells |
| US6738958B2 (en) | 2001-09-10 | 2004-05-18 | Numerical Technologies, Inc. | Modifying a hierarchical representation of a circuit to process composite gates |
| DE10149304A1 (de) * | 2001-10-01 | 2003-04-30 | Infineon Technologies Ag | Verfahren zur Herstellung einer Mikrostruktur und Trimmaske für die Photolithographie |
| US6698007B2 (en) | 2001-10-09 | 2004-02-24 | Numerical Technologies, Inc. | Method and apparatus for resolving coloring conflicts between phase shifters |
| KR100453038B1 (ko) * | 2001-12-24 | 2004-10-15 | 삼성전자주식회사 | 컬러 영상의 채도 조절 장치 및 방법 |
| US7135255B2 (en) * | 2003-03-31 | 2006-11-14 | International Business Machines Corporation | Layout impact reduction with angled phase shapes |
| JP4317186B2 (ja) * | 2003-05-30 | 2009-08-19 | 富士通マイクロエレクトロニクス株式会社 | ローカルフレア補正 |
| US6818515B1 (en) * | 2003-06-23 | 2004-11-16 | Promos Technologies Inc. | Method for fabricating semiconductor device with loop line pattern structure |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5382483A (en) * | 1992-01-13 | 1995-01-17 | International Business Machines Corporation | Self-aligned phase-shifting mask |
| US5370975A (en) * | 1992-01-31 | 1994-12-06 | Mitsubishi Denki Kabushiki Kaisha | Method for forming resist pattern |
| US5288569A (en) * | 1992-04-23 | 1994-02-22 | International Business Machines Corporation | Feature biassing and absorptive phase-shifting techniques to improve optical projection imaging |
-
1994
- 1994-08-03 US US08/285,575 patent/US5538833A/en not_active Expired - Lifetime
-
1995
- 1995-03-10 TW TW084102298A patent/TW267259B/zh active
- 1995-06-09 EP EP95480069A patent/EP0698821A1/en not_active Withdrawn
- 1995-07-13 JP JP17741695A patent/JP3197795B2/ja not_active Expired - Fee Related
- 1995-08-02 KR KR1019950023805A patent/KR100187866B1/ko not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107013A (en) * | 1996-12-16 | 2000-08-22 | Kabushiki Kaisha Toshiba | Exposure method and exposure apparatus using it |
| US6252651B1 (en) | 1996-12-16 | 2001-06-26 | Kabushiki Kaisha Toshiba | Exposure method and exposure apparatus using it |
Also Published As
| Publication number | Publication date |
|---|---|
| US5538833A (en) | 1996-07-23 |
| JP3197795B2 (ja) | 2001-08-13 |
| EP0698821A1 (en) | 1996-02-28 |
| TW267259B (en) | 1996-01-01 |
| KR100187866B1 (ko) | 1999-06-01 |
| KR960008992A (ko) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3197795B2 (ja) | 高解像度の位相エッジ・リソグラフィ方法 | |
| US6044007A (en) | Modification of mask layout data to improve writeability of OPC | |
| US6338922B1 (en) | Optimized alternating phase shifted mask design | |
| US7468240B2 (en) | Patterning method using photomask | |
| US7036108B2 (en) | Full sized scattering bar alt-PSM technique for IC manufacturing in sub-resolution era | |
| Geppert | Semiconductor lithography for the next millennium | |
| US20050073671A1 (en) | Composite optical lithography method for patterning lines of substantially equal width | |
| US5958656A (en) | Pattern forming method using phase shift mask | |
| US11687006B2 (en) | Method of manufacturing photo masks | |
| US6828080B2 (en) | Pattern forming method and method of fabricating device | |
| US8637214B2 (en) | Photomask sets for fabricating semiconductor devices | |
| US7005215B2 (en) | Mask repair using multiple exposures | |
| US6656646B2 (en) | Fabrication method of semiconductor integrated circuit device | |
| US6451488B1 (en) | Single-level masking with partial use of attenuated phase-shift technology | |
| JP2000305247A (ja) | フォトマスク、パターン形成方法及びデバイス製造方法 | |
| US6448164B1 (en) | Dark field image reversal for gate or line patterning | |
| JPH11260699A (ja) | パターン形成方法 | |
| KR20030056499A (ko) | 미세 패턴 형성용 마스크 | |
| US20030039892A1 (en) | Method of optical proximity correction | |
| JP3050178B2 (ja) | 露光方法及び露光用マスク | |
| US6406819B1 (en) | Method for selective PSM with assist OPC | |
| US20050084771A1 (en) | Phase shift mask | |
| US6576376B1 (en) | Tri-tone mask process for dense and isolated patterns | |
| JP3225673B2 (ja) | 位相シフト・マスクの製造方法 | |
| JP2000047367A (ja) | マイクロリソグラフィ製造におけるパタ―ン形成を改善する方法およびシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080608 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |