JPH0864631A - ボンディングパッド - Google Patents
ボンディングパッドInfo
- Publication number
- JPH0864631A JPH0864631A JP6200987A JP20098794A JPH0864631A JP H0864631 A JPH0864631 A JP H0864631A JP 6200987 A JP6200987 A JP 6200987A JP 20098794 A JP20098794 A JP 20098794A JP H0864631 A JPH0864631 A JP H0864631A
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- wiring
- bonding
- wiring portion
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 製造工程の１つのプラズマ工程において、ア
ンテナ効果によるプラズマダメージを低減する。 【構成】 ボンディングパッドを、半導体チップに形成
された回路に接続された配線１ａ，１ｂと、より大きな
ボンディングパッド２ａ，２ｂとから構成し、隙間によ
り両者を分離している。ボンディングの際においてボー
ルボンド４ａ，４ｂにより配線とボンディングパッドと
が接続されるので、リード５ａ，５ｂと回路とが接続さ
れる。 【効果】 プラズマ工程において、電荷は面積の大きな
ボンディングパッドに蓄積されるが、このとき回路はボ
ンディングパッドに接続されていないのでその影響を殆
ど受けない。
ンテナ効果によるプラズマダメージを低減する。 【構成】 ボンディングパッドを、半導体チップに形成
された回路に接続された配線１ａ，１ｂと、より大きな
ボンディングパッド２ａ，２ｂとから構成し、隙間によ
り両者を分離している。ボンディングの際においてボー
ルボンド４ａ，４ｂにより配線とボンディングパッドと
が接続されるので、リード５ａ，５ｂと回路とが接続さ
れる。 【効果】 プラズマ工程において、電荷は面積の大きな
ボンディングパッドに蓄積されるが、このとき回路はボ
ンディングパッドに接続されていないのでその影響を殆
ど受けない。
Description
【０００１】
【産業上の利用分野】この発明は、半導体チップに形成
された回路とパッケージのリードとを接続するために半
導体チップに設けられるボンディングパッドに関するも
のである。
された回路とパッケージのリードとを接続するために半
導体チップに設けられるボンディングパッドに関するも
のである。
【０００２】
【従来の技術】半導体装置の製造工程の１つとして、回
路が作り込まれた半導体チップの電極であるボンディン
グパッドと半導体チップが実装されるパッケージのリー
ド電極との間を、金やアルミニウム等の細線を使用して
接続するワイヤボンディング工程がある。
路が作り込まれた半導体チップの電極であるボンディン
グパッドと半導体チップが実装されるパッケージのリー
ド電極との間を、金やアルミニウム等の細線を使用して
接続するワイヤボンディング工程がある。
【０００３】図９及び図１０は、例えば特開平3-285338
号に示された従来の半導体装置における半導体チップ上
のボンディングパッドである。図９は、ボンディングパ
ッドとその周辺部を示す図であり、３ａ，３ｂはボンデ
ィングパッド１２ａ，１２ｂとリード電極６ａ，６ｂと
を接続する金属細線、４ａ，４ｂはワイヤの先端に形成
されたボールボンド、５ａ，５ｂはパッケージ８の外部
の電極となるリード、６ａ，６ｂはリード５ａ，５ｂと
接続されたパッケージ８のリード電極、７は回路が形成
された半導体チップ（半導体デバイス）である。ここで
いう半導体チップとは本番デバイスあるいはＴＥＧ（te
st element group：電気特性からプロセスデバイスを評
価するテストパターン群）のことである。ＴＥＧは実際
のＬＳＩと同一もしくは部分的な工程で作られる。ＴＥ
Ｇによる評価の特徴はデバイスに即した形での評価が可
能であることと、物理的な分析手段に比べると感度が良
いことである。
号に示された従来の半導体装置における半導体チップ上
のボンディングパッドである。図９は、ボンディングパ
ッドとその周辺部を示す図であり、３ａ，３ｂはボンデ
ィングパッド１２ａ，１２ｂとリード電極６ａ，６ｂと
を接続する金属細線、４ａ，４ｂはワイヤの先端に形成
されたボールボンド、５ａ，５ｂはパッケージ８の外部
の電極となるリード、６ａ，６ｂはリード５ａ，５ｂと
接続されたパッケージ８のリード電極、７は回路が形成
された半導体チップ（半導体デバイス）である。ここで
いう半導体チップとは本番デバイスあるいはＴＥＧ（te
st element group：電気特性からプロセスデバイスを評
価するテストパターン群）のことである。ＴＥＧは実際
のＬＳＩと同一もしくは部分的な工程で作られる。ＴＥ
Ｇによる評価の特徴はデバイスに即した形での評価が可
能であることと、物理的な分析手段に比べると感度が良
いことである。
【０００４】８は半導体チップ７、リード５ａ，５ｂ等
を固定するパッケージ、１２ａ，１２ｂは半導体チップ
７に形成されたボンディングパッド、１３ａ，１３ｂは
ボンディングパッド１２ａ，１２ｂを回路の所定の部分
に接続する配線である。また、図１０は、ボンディング
パッド１２及び配線１３の拡大図である。
を固定するパッケージ、１２ａ，１２ｂは半導体チップ
７に形成されたボンディングパッド、１３ａ，１３ｂは
ボンディングパッド１２ａ，１２ｂを回路の所定の部分
に接続する配線である。また、図１０は、ボンディング
パッド１２及び配線１３の拡大図である。
【０００５】なお、図９及び図１０のボンディングパッ
ド１２ａ、１２ｂは、その面積を減らして寄生容量によ
る悪影響を低減するため、格子状に構成されている。
ド１２ａ、１２ｂは、その面積を減らして寄生容量によ
る悪影響を低減するため、格子状に構成されている。
【０００６】
【発明が解決しようとする課題】ところで、半導体デバ
イスの生成プロセスの１つであるプラズマ工程におい
て、プラズマ中で発生した電荷がボンディングパッド１
２で集められ、配線１３を介して半導体デバイスのゲー
ト酸化膜等に蓄積されることがある。この電荷によりゲ
ート酸化膜等にストレスが加えられることになるので、
半導体デバイスの素子特性が劣化することがある（これ
を「アンテナ効果」という。参考文献：Ｈ.Ｓhin，Ｃ.
Ｋing，Ｃ.Ｈu Ｐｒｏｃ．ＩＥＥＥ ＩＲＰＳ，pp37-
41,1992）。
イスの生成プロセスの１つであるプラズマ工程におい
て、プラズマ中で発生した電荷がボンディングパッド１
２で集められ、配線１３を介して半導体デバイスのゲー
ト酸化膜等に蓄積されることがある。この電荷によりゲ
ート酸化膜等にストレスが加えられることになるので、
半導体デバイスの素子特性が劣化することがある（これ
を「アンテナ効果」という。参考文献：Ｈ.Ｓhin，Ｃ.
Ｋing，Ｃ.Ｈu Ｐｒｏｃ．ＩＥＥＥ ＩＲＰＳ，pp37-
41,1992）。
【０００７】このアンテナ効果によるプラズマダメージ
は、ボンディングパッドの面積及びプラズマにさらされ
る時間に比例して大きくなる。したがって、回路のゲー
ト酸化膜等に接続されるボンディングパッド１２の面積
が小さければ小さいほど、受けるダメージは少なくな
る。一方、ボンディングパッド１２の面積が小さすぎる
とワイヤボンディング装置の位置決め精度を高めなけれ
ばならず、装置が高価になるとともにボンディングに時
間がかかるようになり、コストアップにつながる。ま
た、ボンディングパッド１２を、図１０に示すように格
子状にすればこの点は改善されるが、その面積の低減に
は限界があり、アンテナ効果によるプラズマダメージを
十分に低減することは困難である。
は、ボンディングパッドの面積及びプラズマにさらされ
る時間に比例して大きくなる。したがって、回路のゲー
ト酸化膜等に接続されるボンディングパッド１２の面積
が小さければ小さいほど、受けるダメージは少なくな
る。一方、ボンディングパッド１２の面積が小さすぎる
とワイヤボンディング装置の位置決め精度を高めなけれ
ばならず、装置が高価になるとともにボンディングに時
間がかかるようになり、コストアップにつながる。ま
た、ボンディングパッド１２を、図１０に示すように格
子状にすればこの点は改善されるが、その面積の低減に
は限界があり、アンテナ効果によるプラズマダメージを
十分に低減することは困難である。
【０００８】この発明は、上述のような課題を解決する
ためになされたもので、ボンディングパッドの面積を小
さくしてアンテナ効果によるプラズマダメージを低減す
るとともに、ボンディング工程のコストアップを抑える
ことができるボンディングパッドを提供するものであ
る。
ためになされたもので、ボンディングパッドの面積を小
さくしてアンテナ効果によるプラズマダメージを低減す
るとともに、ボンディング工程のコストアップを抑える
ことができるボンディングパッドを提供するものであ
る。
【０００９】
【課題を解決するための手段】請求項１に係るボンディ
ングパッドは、半導体チップに形成された回路に接続さ
れた配線部分と、上記配線部分に隣接して形成され、上
記配線部分より大きな面積のワイヤ接続部分とからな
り、ボンディングの際に導電部材により上記配線部分と
上記ワイヤ接続部分とが接続されるように構成されたも
のである。
ングパッドは、半導体チップに形成された回路に接続さ
れた配線部分と、上記配線部分に隣接して形成され、上
記配線部分より大きな面積のワイヤ接続部分とからな
り、ボンディングの際に導電部材により上記配線部分と
上記ワイヤ接続部分とが接続されるように構成されたも
のである。
【００１０】請求項２に係るボンディングパッドは、上
記配線部分と上記ワイヤ接続部分とが同じ層に形成さ
れ、上記配線部分と上記ワイヤ接続部分との間に隙間を
設けることにより分離されているものである。
記配線部分と上記ワイヤ接続部分とが同じ層に形成さ
れ、上記配線部分と上記ワイヤ接続部分との間に隙間を
設けることにより分離されているものである。
【００１１】請求項３に係るボンディングパッドは、上
記配線部分と上記ワイヤ接続部分とが接続電極であるバ
ンプにより接続されるものである。
記配線部分と上記ワイヤ接続部分とが接続電極であるバ
ンプにより接続されるものである。
【００１２】請求項４に係るボンディングパッドは、上
記ワイヤ接続部分に凹部を備え、上記配線部分が上記凹
部に設けられるとともに、上記凹部において上記配線部
分が他の部分より大きく形成されたものである。
記ワイヤ接続部分に凹部を備え、上記配線部分が上記凹
部に設けられるとともに、上記凹部において上記配線部
分が他の部分より大きく形成されたものである。
【００１３】
【作用】請求項１の発明においては、プラズマ工程にお
いて配線部分とワイヤ接続部分とが分離されており、配
線部分から注入される電荷量は少なく、回路に対するプ
ラズマダメージが低減される。一方、ボンディングの際
には上記配線部分と上記ワイヤ接続部分とが導電部材に
より接続されてパッケージのリードと回路とが接続され
る。
いて配線部分とワイヤ接続部分とが分離されており、配
線部分から注入される電荷量は少なく、回路に対するプ
ラズマダメージが低減される。一方、ボンディングの際
には上記配線部分と上記ワイヤ接続部分とが導電部材に
より接続されてパッケージのリードと回路とが接続され
る。
【００１４】請求項２の発明においては、上記配線部分
と上記ワイヤ接続部分とが同じ層に形成され、上記配線
部分と上記ワイヤ接続部分との間に隙間を設けることに
より分離されている。
と上記ワイヤ接続部分とが同じ層に形成され、上記配線
部分と上記ワイヤ接続部分との間に隙間を設けることに
より分離されている。
【００１５】請求項３の発明においては、上記配線部分
と上記ワイヤ接続部分とが接続電極であるバンプにより
接続される。
と上記ワイヤ接続部分とが接続電極であるバンプにより
接続される。
【００１６】請求項４の発明においては、上記ワイヤ接
続部分に凹部を備え、上記配線部分が上記凹部に設けら
れるとともに、上記凹部において上記配線部分が他の部
分より大きく形成される。
続部分に凹部を備え、上記配線部分が上記凹部に設けら
れるとともに、上記凹部において上記配線部分が他の部
分より大きく形成される。
【００１７】
実施例１．以下、この発明の一実施例を図について説明
する。図１は、ボンディングパッドとその周辺部を示す
図であり、１ａ，１ｂは、半導体チップ７に形成された
ワイヤの接続部であるボンディングパッド２ａ，２ｂを
回路の所定の部分に接続するアルミ（Ａｌ）等による配
線であり、半導体チップの回路を形成するときに同時に
形成される。なお、従来は同図の１ａ，１ｂの一部と２
ａ，２ｂとを併せてボンディングパッドと言っていた
が、以下において説明の便宜上、ワイヤが接続される部
分であり、配線１ａ，１ｂを含まない部分をボンディン
グパッド２ａ，２ｂと記すことにする。３ａ，３ｂはボ
ンディングパッド２ａ，２ｂとリード電極６ａ，６ｂと
を接続する金属細線、４ａ，４ｂは金属細線の先端に形
成されたボールボンド、５ａ，５ｂはパッケージ８の外
部の電極となるリード、６ａ，６ｂはリード５ａ，５ｂ
と接続されたリード電極、７は回路が形成された半導体
チップ（半導体デバイス）である。ここでいう半導体チ
ップとは本番デバイスあるいはＴＥＧのことである。８
は半導体チップ７、リード５ａ，５ｂ等を固定するパッ
ケージである。
する。図１は、ボンディングパッドとその周辺部を示す
図であり、１ａ，１ｂは、半導体チップ７に形成された
ワイヤの接続部であるボンディングパッド２ａ，２ｂを
回路の所定の部分に接続するアルミ（Ａｌ）等による配
線であり、半導体チップの回路を形成するときに同時に
形成される。なお、従来は同図の１ａ，１ｂの一部と２
ａ，２ｂとを併せてボンディングパッドと言っていた
が、以下において説明の便宜上、ワイヤが接続される部
分であり、配線１ａ，１ｂを含まない部分をボンディン
グパッド２ａ，２ｂと記すことにする。３ａ，３ｂはボ
ンディングパッド２ａ，２ｂとリード電極６ａ，６ｂと
を接続する金属細線、４ａ，４ｂは金属細線の先端に形
成されたボールボンド、５ａ，５ｂはパッケージ８の外
部の電極となるリード、６ａ，６ｂはリード５ａ，５ｂ
と接続されたリード電極、７は回路が形成された半導体
チップ（半導体デバイス）である。ここでいう半導体チ
ップとは本番デバイスあるいはＴＥＧのことである。８
は半導体チップ７、リード５ａ，５ｂ等を固定するパッ
ケージである。
【００１８】また、図２は、配線１ａ及びボンディング
パッド２ａの拡大図であり、図３は、図２のＡ−Ａ’矢
視断面図である。配線１ａ及びボンディングパッド２ａ
は同じ層に形成されるとともに、シリコン（Ｓｉ）基板
１０の上に形成されたシリコン酸化膜（ＳｉＯ2）９に
重ねて形成されている。
パッド２ａの拡大図であり、図３は、図２のＡ−Ａ’矢
視断面図である。配線１ａ及びボンディングパッド２ａ
は同じ層に形成されるとともに、シリコン（Ｓｉ）基板
１０の上に形成されたシリコン酸化膜（ＳｉＯ2）９に
重ねて形成されている。
【００１９】これらの図からわかるように、直線状の配
線１ａの面積はボンディングパッド２ａの面積に比べ非
常に小さい。そして、ボンディングパッド２ａは「コ」
の字型をしていて、配線１ａはボンディングパッド２ａ
の凹部にはまり込むように形成されている。しかし、配
線１ａとボンディングパッド２ａとは隙間２１により隔
てられているので、これらは電気的に接続されていな
い。ここで、配線１ａと隙間２１との合計の幅は、ボー
ルボンド４ａの直径よりも小さくなるように定められ
る。
線１ａの面積はボンディングパッド２ａの面積に比べ非
常に小さい。そして、ボンディングパッド２ａは「コ」
の字型をしていて、配線１ａはボンディングパッド２ａ
の凹部にはまり込むように形成されている。しかし、配
線１ａとボンディングパッド２ａとは隙間２１により隔
てられているので、これらは電気的に接続されていな
い。ここで、配線１ａと隙間２１との合計の幅は、ボー
ルボンド４ａの直径よりも小さくなるように定められ
る。
【００２０】配線１ａとボンディングパッド２ａとが以
上のように形成されていることから、半導体デバイスの
生成プロセスのプラズマ工程において、アンテナ効果に
よるストレスを殆ど受けない。なぜなら、ボンディング
パッド２ａで集められたプラズマによる電荷は、隙間２
１によりボンディングパッド２ａと配線１ａとが絶縁さ
れているため回路の半導体デバイスに流れ込むことがな
く、また、回路に接続されている配線１ａの面積は非常
に小さいからプラズマによる電荷は殆ど蓄積されないか
らである。したがってプラズマダメージによる半導体素
子の特性の劣化は最小限に抑えることができる。
上のように形成されていることから、半導体デバイスの
生成プロセスのプラズマ工程において、アンテナ効果に
よるストレスを殆ど受けない。なぜなら、ボンディング
パッド２ａで集められたプラズマによる電荷は、隙間２
１によりボンディングパッド２ａと配線１ａとが絶縁さ
れているため回路の半導体デバイスに流れ込むことがな
く、また、回路に接続されている配線１ａの面積は非常
に小さいからプラズマによる電荷は殆ど蓄積されないか
らである。したがってプラズマダメージによる半導体素
子の特性の劣化は最小限に抑えることができる。
【００２１】一方、ボンディングワイヤ３ａが接続され
ると、図４及び図５に示すように、そのボールボンド４
ａにより隙間２１が埋められて配線１ａ及びボンディン
グパッド２ａとが接続される。したがって、リード５
ａ，５ｂは、リード電極６ａ，６ｂ、ボンディングワイ
ヤ３ａ，３ｂ，ボールボンド４ａ，４ｂ、ボンディング
パッド２ａ，２ｂ，配線１ａ，１ｂを介して、半導体チ
ップ７上の回路の所定の部分に電気的に接続される。配
線１ａと隙間２１の合計の幅はボールボンド４ａの直径
よりも小さいから、ボールボンド４ａの位置が多少ずれ
ても配線１ａとボンディングパッド２ａとを接続するこ
とができる。したがって、ボンディングに際しては従来
と同じ程度の位置決め精度でよく、歩留まりが高いボン
ディングを行うことができる。
ると、図４及び図５に示すように、そのボールボンド４
ａにより隙間２１が埋められて配線１ａ及びボンディン
グパッド２ａとが接続される。したがって、リード５
ａ，５ｂは、リード電極６ａ，６ｂ、ボンディングワイ
ヤ３ａ，３ｂ，ボールボンド４ａ，４ｂ、ボンディング
パッド２ａ，２ｂ，配線１ａ，１ｂを介して、半導体チ
ップ７上の回路の所定の部分に電気的に接続される。配
線１ａと隙間２１の合計の幅はボールボンド４ａの直径
よりも小さいから、ボールボンド４ａの位置が多少ずれ
ても配線１ａとボンディングパッド２ａとを接続するこ
とができる。したがって、ボンディングに際しては従来
と同じ程度の位置決め精度でよく、歩留まりが高いボン
ディングを行うことができる。
【００２２】なお、ワイヤボンディング時には、図４に
示すように配線１ａとボンディングパッド２ａとを覆う
ようにボンディングすることによって、ボンディングの
接着力を下げることなく配線へのオーミック（低接触抵
抗：接触抵抗が低く無視できるレベルである状態）な圧
着が可能になる。
示すように配線１ａとボンディングパッド２ａとを覆う
ようにボンディングすることによって、ボンディングの
接着力を下げることなく配線へのオーミック（低接触抵
抗：接触抵抗が低く無視できるレベルである状態）な圧
着が可能になる。
【００２３】以上のように、この実施例１によれば、配
線と、隙間によりこれと絶縁されたボンディングパッド
とからボンディングパッドを構成し、ボールボンドによ
り配線とボンディングパッドとを接続するようにしたの
で、アンテナ効果によるプラズマダメージを低減するこ
とができる。また、ボンディングの位置決めに高い精度
を必要とすることがないので、ボンディング工程の歩留
まりが向上する。
線と、隙間によりこれと絶縁されたボンディングパッド
とからボンディングパッドを構成し、ボールボンドによ
り配線とボンディングパッドとを接続するようにしたの
で、アンテナ効果によるプラズマダメージを低減するこ
とができる。また、ボンディングの位置決めに高い精度
を必要とすることがないので、ボンディング工程の歩留
まりが向上する。
【００２４】また、配線とボンディングパッドとの間に
隙間を設けることにより両者を分離しているので、分離
膜により分離する場合と比べ、ワイヤボンディング時に
クラックを発生させたり、熱膨張率の違いにより剥離を
生じさせることがなく、信頼性が高くなる。
隙間を設けることにより両者を分離しているので、分離
膜により分離する場合と比べ、ワイヤボンディング時に
クラックを発生させたり、熱膨張率の違いにより剥離を
生じさせることがなく、信頼性が高くなる。
【００２５】また、配線とボンディングパッドとを同じ
層に形成しているので両者を接続するためのスルーホー
ルを形成する必要がなく、異なる層に形成した場合と比
べてスルーホールをエッチングする工程が不要であり、
工程が簡単になるとともにこのエッチングにおけるプラ
ズマダメージを低減することができる。
層に形成しているので両者を接続するためのスルーホー
ルを形成する必要がなく、異なる層に形成した場合と比
べてスルーホールをエッチングする工程が不要であり、
工程が簡単になるとともにこのエッチングにおけるプラ
ズマダメージを低減することができる。
【００２６】実施例２．上記実施例１は、ボールボンド
４の圧着によるボンディングの場合を示しているが、ボ
ンディングパッドに電極（バンプ）を形成した後に、導
体のリードと半導体チップの電極の対応する部分とを重
ね合わせて接合するＴＡＢ（tape automated bonding）
により圧着するようにしてもよい。
４の圧着によるボンディングの場合を示しているが、ボ
ンディングパッドに電極（バンプ）を形成した後に、導
体のリードと半導体チップの電極の対応する部分とを重
ね合わせて接合するＴＡＢ（tape automated bonding）
により圧着するようにしてもよい。
【００２７】すなわち、図６に示すように、配線１ａ及
びボンディングパッド２ａ上に、接続電極であるバンプ
６を形成し、配線１ａとボンディングパッド２ａとを接
続する。その後にＴＡＢにより圧着する。
びボンディングパッド２ａ上に、接続電極であるバンプ
６を形成し、配線１ａとボンディングパッド２ａとを接
続する。その後にＴＡＢにより圧着する。
【００２８】この実施例２によれば、実施例１の場合と
同様に、従来と同じ程度の位置決め精度で歩留まりが高
いボンディングを行いつつ、アンテナ効果によるプラズ
マダメージを低減できるとともに、バンプにおいて接続
される配線の部分の面積が、実施例１の場合に比べ増え
るのでボンディング時の接着力が向上するという効果を
奏する。
同様に、従来と同じ程度の位置決め精度で歩留まりが高
いボンディングを行いつつ、アンテナ効果によるプラズ
マダメージを低減できるとともに、バンプにおいて接続
される配線の部分の面積が、実施例１の場合に比べ増え
るのでボンディング時の接着力が向上するという効果を
奏する。
【００２９】実施例３．なお、実施例１では、配線１ａ
とボンディングパッド２ａとの間に、直線で構成された
「コ」の字型の隙間２１を設けて配線１ａとボンディン
グパッド２ａとを絶縁したが、隙間２１の形状はこれに
限るものではない。
とボンディングパッド２ａとの間に、直線で構成された
「コ」の字型の隙間２１を設けて配線１ａとボンディン
グパッド２ａとを絶縁したが、隙間２１の形状はこれに
限るものではない。
【００３０】例えば、図７に示すように、配線１ｃの端
部（ボンディングパッド２ｃの凹部に嵌め込まれている
部分）を円形に構成し、これに沿ってその周囲に隙間２
２を設けるようにしてもよい。また、図８に示すように
配線１ｄの端部を十字状に構成し、これに沿ってその周
囲に隙間２３を設けるようにしてもよい。
部（ボンディングパッド２ｃの凹部に嵌め込まれている
部分）を円形に構成し、これに沿ってその周囲に隙間２
２を設けるようにしてもよい。また、図８に示すように
配線１ｄの端部を十字状に構成し、これに沿ってその周
囲に隙間２３を設けるようにしてもよい。
【００３１】この実施例３によれば、実施例１の場合と
同様に、従来と同じ程度の位置決め精度で歩留まりが高
いボンディングを行いつつ、アンテナ効果によるプラズ
マダメージを低減できるとともに、ボールボンドあるい
はバンプにおいて接続される配線の部分の面積が実施例
１の場合に比べ増えるのでボンディング時の接着力が高
まり、信頼性が向上するという効果を奏する。
同様に、従来と同じ程度の位置決め精度で歩留まりが高
いボンディングを行いつつ、アンテナ効果によるプラズ
マダメージを低減できるとともに、ボールボンドあるい
はバンプにおいて接続される配線の部分の面積が実施例
１の場合に比べ増えるのでボンディング時の接着力が高
まり、信頼性が向上するという効果を奏する。
【００３２】
【発明の効果】以上のように、請求項１の発明によれ
ば、上記半導体チップに形成された回路に接続された配
線部分と、上記配線部分に隣接して形成され、上記配線
部分より大きな面積のワイヤ接続部分とからなり、ボン
ディングの際に導電部材により上記配線部分と上記ワイ
ヤ接続部分とが接続されるように構成したので、プラズ
マ工程においてボンディングパッドの面積を小さくして
アンテナ効果によるプラズマダメージを低減するととも
に、位置決め精度を高くすることなくボンディングでき
てコストアップを抑えることができる。
ば、上記半導体チップに形成された回路に接続された配
線部分と、上記配線部分に隣接して形成され、上記配線
部分より大きな面積のワイヤ接続部分とからなり、ボン
ディングの際に導電部材により上記配線部分と上記ワイ
ヤ接続部分とが接続されるように構成したので、プラズ
マ工程においてボンディングパッドの面積を小さくして
アンテナ効果によるプラズマダメージを低減するととも
に、位置決め精度を高くすることなくボンディングでき
てコストアップを抑えることができる。
【００３３】また、請求項２の発明によれば、上記配線
部分と上記ワイヤ接続部分とが同じ層に形成され、上記
配線部分と上記ワイヤ接続部分との間に隙間を設けるこ
とにより分離し、分離膜により分離していないので、工
程が簡単になるとともに、クラックが発生せず、信頼性
が高くなる。
部分と上記ワイヤ接続部分とが同じ層に形成され、上記
配線部分と上記ワイヤ接続部分との間に隙間を設けるこ
とにより分離し、分離膜により分離していないので、工
程が簡単になるとともに、クラックが発生せず、信頼性
が高くなる。
【００３４】また、請求項３の発明によれば、上記配線
部分と上記ワイヤ接続部分とが接続電極であるバンプに
より接続されるので、広い面積で接続されてボンディン
グ時の接着力が増す。
部分と上記ワイヤ接続部分とが接続電極であるバンプに
より接続されるので、広い面積で接続されてボンディン
グ時の接着力が増す。
【００３５】また、請求項４の発明によれば、上記ワイ
ヤ接続部分に凹部を備え、上記配線部分が上記凹部に設
けられるとともに、上記凹部において上記配線部分が他
の部分より大きく形成されるので、配線の接続部分の面
積が増えてボンディング時の接着力が増すとともに接触
抵抗が小さくなり、信頼性及び性能が向上する。
ヤ接続部分に凹部を備え、上記配線部分が上記凹部に設
けられるとともに、上記凹部において上記配線部分が他
の部分より大きく形成されるので、配線の接続部分の面
積が増えてボンディング時の接着力が増すとともに接触
抵抗が小さくなり、信頼性及び性能が向上する。
【図１】 この発明の実施例１のボンディングパッドと
その周辺部分を示す平面図である。
その周辺部分を示す平面図である。
【図２】 この発明の実施例１の配線とボンディングパ
ッドの平面図である。
ッドの平面図である。
【図３】 この発明の実施例１の配線とボンディングパ
ッドの断面図である。
ッドの断面図である。
【図４】 この発明の実施例１の配線及びボンディング
パッドと金属細線及びボールボンドとの接続を示す平面
図である。
パッドと金属細線及びボールボンドとの接続を示す平面
図である。
【図５】 この発明の実施例１の配線及びボンディング
パッドと金属細線及びボールボンドとの接続を示す断面
図である。
パッドと金属細線及びボールボンドとの接続を示す断面
図である。
【図６】 この発明の実施例２の配線及びボンディング
パッドとバンプとの接続を示す平面図である。
パッドとバンプとの接続を示す平面図である。
【図７】 この発明の実施例３の配線とボンディングパ
ッドの平面図である。
ッドの平面図である。
【図８】 この発明の実施例３の他の配線とボンディン
グパッドの平面図である。
グパッドの平面図である。
【図９】 従来のボンディングパッドとその周辺部分を
示す平面図である。
示す平面図である。
【図１０】 従来の配線とボンディングパッドの平面図
である。
である。
１ 配線、２ ボンディングパッド、３ 金属細線、４
ボールボンド、５リード、６ リード電極、７ 半導
体チップ、８ パッケージ、１１ バンプ、２１ 隙
間、２２ 隙間、２３ 隙間。
ボールボンド、５リード、６ リード電極、７ 半導
体チップ、８ パッケージ、１１ バンプ、２１ 隙
間、２２ 隙間、２３ 隙間。
Claims (4)
- 【請求項１】 半導体チップ上に設けられ、上記半導体
チップが実装されるパッケージのリードとの間をワイヤ
により接続するためのボンディングパッドにおいて、 上記半導体チップに形成された回路に接続された配線部
分と、上記配線部分に隣接して形成され、上記配線部分
より大きな面積のワイヤ接続部分とからなり、ボンディ
ングの際に導電部材により上記配線部分と上記ワイヤ接
続部分とが接続されるように構成されたことを特徴とす
るボンディングパッド。 - 【請求項２】 上記配線部分と上記ワイヤ接続部分とが
同じ層に形成され、上記配線部分と上記ワイヤ接続部分
との間に隙間を設けることにより分離されていることを
特徴とする請求項１記載のボンディングパッド。 - 【請求項３】 上記配線部分と上記ワイヤ接続部分とが
接続電極であるバンプにより接続されることを特徴とす
る請求項２記載のボンディングパッド。 - 【請求項４】 上記ワイヤ接続部分に凹部を備え、上記
配線部分が上記凹部に設けられるとともに、上記凹部に
おいて上記配線部分が他の部分より大きく形成されたこ
とを特徴とする請求項２記載のボンディングパッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6200987A JPH0864631A (ja) | 1994-08-25 | 1994-08-25 | ボンディングパッド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6200987A JPH0864631A (ja) | 1994-08-25 | 1994-08-25 | ボンディングパッド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0864631A true JPH0864631A (ja) | 1996-03-08 |
Family
ID=16433628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6200987A Pending JPH0864631A (ja) | 1994-08-25 | 1994-08-25 | ボンディングパッド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0864631A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002334935A (ja) * | 2001-05-08 | 2002-11-22 | Mitsubishi Electric Corp | 高周波回路チップとこのチップを有する高周波回路装置並びにその製造方法 |
| JP2006202993A (ja) * | 2005-01-20 | 2006-08-03 | Hamamatsu Photonics Kk | 固体撮像装置、その製造方法及び電荷蓄積防止構造 |
-
1994
- 1994-08-25 JP JP6200987A patent/JPH0864631A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002334935A (ja) * | 2001-05-08 | 2002-11-22 | Mitsubishi Electric Corp | 高周波回路チップとこのチップを有する高周波回路装置並びにその製造方法 |
| JP2006202993A (ja) * | 2005-01-20 | 2006-08-03 | Hamamatsu Photonics Kk | 固体撮像装置、その製造方法及び電荷蓄積防止構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6204074B1 (en) | Chip design process for wire bond and flip-chip package | |
| US5844317A (en) | Consolidated chip design for wire bond and flip-chip package technologies | |
| US6528881B1 (en) | Semiconductor device utilizing a side wall to prevent deterioration between electrode pad and barrier layer | |
| JP3767398B2 (ja) | 半導体装置およびその製造方法 | |
| US20030134453A1 (en) | Process and structure improvements to shellcase style packaging technology | |
| US6605522B1 (en) | Method of manufacturing a semiconductor device having a protruding bump electrode | |
| US6475897B1 (en) | Semiconductor device and method of forming semiconductor device | |
| JP2000228420A (ja) | 半導体装置及びその製造方法 | |
| KR100239695B1 (ko) | 칩 사이즈 반도체 패키지 및 그 제조 방법 | |
| JP2923236B2 (ja) | リード・オン・チップ半導体パッケージおよびその製造方法 | |
| JP2008532292A (ja) | フリップ・チップ・デバイスを形成するための構造および方法 | |
| US9230937B2 (en) | Semiconductor device and a manufacturing method thereof | |
| US20060267008A1 (en) | Semiconductor bond pad structures and methods of manufacturing thereof | |
| US20110316157A1 (en) | Semiconductor device and a method for manufacturing the same | |
| JP2006210438A (ja) | 半導体装置およびその製造方法 | |
| US20050215048A1 (en) | Structure and method for contact pads having an overcoat-protected bondable metal plug over copper-metallized integrated circuits | |
| JP2830351B2 (ja) | 半導体装置の接続方法 | |
| JP2007165884A (ja) | 熱的および機械的特性が改善されたボンド・パッドを有する集積回路 | |
| US20060043605A1 (en) | Semiconductor device | |
| JPH0864631A (ja) | ボンディングパッド | |
| JP3395747B2 (ja) | 半導体集積回路の製造方法 | |
| JP3269536B2 (ja) | 半導体装置 | |
| JP2003007908A (ja) | ウェハーレベルチップスケールパッケージ及びその製造方法 | |
| US20070212867A1 (en) | Method and structure for improving bonding reliability in bond pads | |
| JP3943416B2 (ja) | 半導体装置の製造方法 |