JPH0864721A - マルチチップ・モジュール用ボール・グリッド・アレイ・パッケージおよびその製造方法 - Google Patents
マルチチップ・モジュール用ボール・グリッド・アレイ・パッケージおよびその製造方法Info
- Publication number
- JPH0864721A JPH0864721A JP6201817A JP20181794A JPH0864721A JP H0864721 A JPH0864721 A JP H0864721A JP 6201817 A JP6201817 A JP 6201817A JP 20181794 A JP20181794 A JP 20181794A JP H0864721 A JPH0864721 A JP H0864721A
- Authority
- JP
- Japan
- Prior art keywords
- package
- ceramic substrate
- solder
- layer ceramic
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 マルチチップ・モジュールの高速応答、高密
度配線という特徴を損なわず、リワークができ、低コス
トで組立ができるＭＣＭ用ボール・グリッド・アレイ・
パッケージを実現する。 【構成】 マルチチップ・モジュール用ボール・グリッ
ド・アレイ・パッケージを、両端で電気的な接続がなさ
れている多数のスルーホール２と、前記スルーホールの
周囲に位置する半田と溶融反応する材料で形成されたパ
ッド電極及び厚膜配線が形成された単層セラミック基板
１と、前記スルーホール２を塞いでいる半田の外部ボー
ル電極１３と、前記単層セラミック基板上に登載された
マルチチップ・モジュールを覆うセラミックまたは金属
のリッド１０により構成し、上記各部品を樹脂またはガ
ラスにより固定した後に、前記単層セラミック基板１の
スルーホール２上に置いた半田ボール１２を真空あるい
は不活性ガス雰囲気下で溶融し、スルーホール２を塞ぐ
ことによって、パッケージを気密封止し、かつスルーホ
ール２外に残った半田を外部ボール電極１３とした。
度配線という特徴を損なわず、リワークができ、低コス
トで組立ができるＭＣＭ用ボール・グリッド・アレイ・
パッケージを実現する。 【構成】 マルチチップ・モジュール用ボール・グリッ
ド・アレイ・パッケージを、両端で電気的な接続がなさ
れている多数のスルーホール２と、前記スルーホールの
周囲に位置する半田と溶融反応する材料で形成されたパ
ッド電極及び厚膜配線が形成された単層セラミック基板
１と、前記スルーホール２を塞いでいる半田の外部ボー
ル電極１３と、前記単層セラミック基板上に登載された
マルチチップ・モジュールを覆うセラミックまたは金属
のリッド１０により構成し、上記各部品を樹脂またはガ
ラスにより固定した後に、前記単層セラミック基板１の
スルーホール２上に置いた半田ボール１２を真空あるい
は不活性ガス雰囲気下で溶融し、スルーホール２を塞ぐ
ことによって、パッケージを気密封止し、かつスルーホ
ール２外に残った半田を外部ボール電極１３とした。
Description
【０００１】
【産業上の利用分野】本発明は、複数のＬＳＩチップが
一つの基板上に実装されているマルチチップ・モジュー
ル用のボール・グリッド・アレイ方式のパッケージに関
する。
一つの基板上に実装されているマルチチップ・モジュー
ル用のボール・グリッド・アレイ方式のパッケージに関
する。
【０００２】
【従来の技術】従来のマルチチップ・モジュール（以下
ＭＣＭと略す）のパッケージ技術には、パッケージの信
頼性に主眼を置いたものと低コスト化に主眼を置いたも
のがある。ここでＭＣＭとは、高密度配線基板であるＭ
ＣＭ基板に複数のＬＳＩチップが登載されたもの全体を
指す。
ＭＣＭと略す）のパッケージ技術には、パッケージの信
頼性に主眼を置いたものと低コスト化に主眼を置いたも
のがある。ここでＭＣＭとは、高密度配線基板であるＭ
ＣＭ基板に複数のＬＳＩチップが登載されたもの全体を
指す。
【０００３】信頼性に主眼を置いたものには、図５に示
す積層セラミック基板２１に、ＬＳＩチップ６が登載さ
れたＭＣＭ基板７つまりＭＣＭと、ピン・グリッド・ア
レイ２２を取り付けた後に、窒素雰囲気のチャンバー中
で金属のリッドを一個一個電気溶接することにより気密
封止を行うピン・グリッド・アレイ・タイプのパッケー
ジや上記ピン・グリッド・アレイの代わりにリードフレ
ームを用いたクワッド・フラット・パッケージなどがあ
る。また低コスト化に主眼をおいたものには、図６に示
す様なＭＣＭとリードフレーム２６をモールド樹脂２７
で覆うことによりＭＣＭを外気から遮断したプラスチッ
ク・パッケージがある。
す積層セラミック基板２１に、ＬＳＩチップ６が登載さ
れたＭＣＭ基板７つまりＭＣＭと、ピン・グリッド・ア
レイ２２を取り付けた後に、窒素雰囲気のチャンバー中
で金属のリッドを一個一個電気溶接することにより気密
封止を行うピン・グリッド・アレイ・タイプのパッケー
ジや上記ピン・グリッド・アレイの代わりにリードフレ
ームを用いたクワッド・フラット・パッケージなどがあ
る。また低コスト化に主眼をおいたものには、図６に示
す様なＭＣＭとリードフレーム２６をモールド樹脂２７
で覆うことによりＭＣＭを外気から遮断したプラスチッ
ク・パッケージがある。
【０００４】
【発明が解決しようとする課題】しかし、図５のような
パッケージ方法では、リワークができるものの、外部端
子にピン・グリッド・アレイやリードフレームを用いる
ため高価な積層セラミック基板２１を使用せざるを得な
く、また電気溶接により一個一個気密封止するため、ど
うしてもコストが高くなるという欠点がある。また図６
の様な樹脂封止は、一度封止するとパッケージを分解す
ることができないためリワークができないという欠点が
ある。
パッケージ方法では、リワークができるものの、外部端
子にピン・グリッド・アレイやリードフレームを用いる
ため高価な積層セラミック基板２１を使用せざるを得な
く、また電気溶接により一個一個気密封止するため、ど
うしてもコストが高くなるという欠点がある。また図６
の様な樹脂封止は、一度封止するとパッケージを分解す
ることができないためリワークができないという欠点が
ある。
【０００５】ここでリワークとは、パッケージしたＭＣ
Ｍの動作テストを行い、不良ＬＳＩチップが発見された
場合に、不良のＬＳＩチップを取り外し、良品と取り替
える作業をいう。ＭＣＭでは複数のＬＳＩチップを登載
しているため、ＭＣＭの良品率は、登載しているＬＳＩ
チップの一つ一つの良品率の積になる。したがって、登
載するチップ数が増加するにつれ良品率は大幅に低下
し、リワークのできない構成では、パッケージ部品の単
価が低くても、かえって生産コストが高くなる場合があ
る。本発明の目的は、ＭＣＭの高速応答、高密度配線と
いう特徴を損なわず、リワークができ、低コストで組立
ができるＭＣＭ用ボール・グリッド・アレイ・パッケー
ジを実現することにある。
Ｍの動作テストを行い、不良ＬＳＩチップが発見された
場合に、不良のＬＳＩチップを取り外し、良品と取り替
える作業をいう。ＭＣＭでは複数のＬＳＩチップを登載
しているため、ＭＣＭの良品率は、登載しているＬＳＩ
チップの一つ一つの良品率の積になる。したがって、登
載するチップ数が増加するにつれ良品率は大幅に低下
し、リワークのできない構成では、パッケージ部品の単
価が低くても、かえって生産コストが高くなる場合があ
る。本発明の目的は、ＭＣＭの高速応答、高密度配線と
いう特徴を損なわず、リワークができ、低コストで組立
ができるＭＣＭ用ボール・グリッド・アレイ・パッケー
ジを実現することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明は、マルチチップ・モジュール用ボール・グリ
ッド・アレイ・パッケージを、両端で電気的な接続がな
されている多数のスルーホールと前記スルーホールの周
囲に位置する半田と反応する材料で形成されたパッド電
極及び厚膜配線が形成された単層セラミック基板と、前
記スルーホールを塞いでいる半田の外部ボール電極と、
前記単層セラミック基板上に登載されたマルチチップ・
モジュールを覆うセラミックまたは金属のリッドにより
構成し、上記各部品を樹脂またはガラスにより固定した
後に、前記単層セラミック基板のスルーホール上に置い
た半田ボールを真空あるいは不活性ガス雰囲気下で溶融
し、パッド電極と反応させると同時に前記スルーホール
を塞ぐことによってパッケージを気密封止し、かつスル
ーホール外に残った半田を外部ボール電極とした。
に本発明は、マルチチップ・モジュール用ボール・グリ
ッド・アレイ・パッケージを、両端で電気的な接続がな
されている多数のスルーホールと前記スルーホールの周
囲に位置する半田と反応する材料で形成されたパッド電
極及び厚膜配線が形成された単層セラミック基板と、前
記スルーホールを塞いでいる半田の外部ボール電極と、
前記単層セラミック基板上に登載されたマルチチップ・
モジュールを覆うセラミックまたは金属のリッドにより
構成し、上記各部品を樹脂またはガラスにより固定した
後に、前記単層セラミック基板のスルーホール上に置い
た半田ボールを真空あるいは不活性ガス雰囲気下で溶融
し、パッド電極と反応させると同時に前記スルーホール
を塞ぐことによってパッケージを気密封止し、かつスル
ーホール外に残った半田を外部ボール電極とした。
【０００７】
【作用】本発明の作用を、図１、２を用いて説明する。
【０００８】まず、本発明のＭＣＭ用ボール・グリッド
・アレイ・パッケージでは、ＭＣＭと外部との電気的な
接続は以下のように取られる。ＭＣＭ基板７と単層セラ
ミック基板１間はボンディング・ワイヤー９により、単
層セラミック基板１上ではボンディング・パッド５とス
ルーホール２間に形成された厚膜配線４により（図４参
照）、スルーホール２の両端は、スルーホール２の内壁
に導電性ペーストを塗布する等の処理により電気的な接
続がなされている。また半田ボール１２を溶融しスルー
ホール２を塞いだ際にスルーホール２外に残った半田
が、外部ボール電極１３として機能する。
・アレイ・パッケージでは、ＭＣＭと外部との電気的な
接続は以下のように取られる。ＭＣＭ基板７と単層セラ
ミック基板１間はボンディング・ワイヤー９により、単
層セラミック基板１上ではボンディング・パッド５とス
ルーホール２間に形成された厚膜配線４により（図４参
照）、スルーホール２の両端は、スルーホール２の内壁
に導電性ペーストを塗布する等の処理により電気的な接
続がなされている。また半田ボール１２を溶融しスルー
ホール２を塞いだ際にスルーホール２外に残った半田
が、外部ボール電極１３として機能する。
【０００９】次に気密封止は、以下の様になされる。ま
ず、単層セラミック基板１とリッド１０の境界が樹脂あ
るいはガラスによりシールされる。この時点で、パッケ
ージ内と外気は単層セラミック基板１のスルーホール２
を通じてのみ、継がっている。次に単層セラミック基板
１とリッド１０間をシール後、パッケージ内を真空にす
るか不活性ガスでパージする。その後、スルーホール２
上に置いた半田ボール１２を溶融し、スルーホール２を
塞ぐことにより気密封止が完了する。ここで塞ぐとは、
スルーホール２の開口部が全て半田により覆われ、気体
等の移動が断たれている状態をいい、スルーホール２内
に半田が侵入していても、侵入していなくても、どちら
でもよい。スルーホール２の周囲に形成してあるパッド
電極３（図３参照）が、半田と反応する材料で形成され
ているため、半田ボール１２はスルーホール２と強固に
密着する。
ず、単層セラミック基板１とリッド１０の境界が樹脂あ
るいはガラスによりシールされる。この時点で、パッケ
ージ内と外気は単層セラミック基板１のスルーホール２
を通じてのみ、継がっている。次に単層セラミック基板
１とリッド１０間をシール後、パッケージ内を真空にす
るか不活性ガスでパージする。その後、スルーホール２
上に置いた半田ボール１２を溶融し、スルーホール２を
塞ぐことにより気密封止が完了する。ここで塞ぐとは、
スルーホール２の開口部が全て半田により覆われ、気体
等の移動が断たれている状態をいい、スルーホール２内
に半田が侵入していても、侵入していなくても、どちら
でもよい。スルーホール２の周囲に形成してあるパッド
電極３（図３参照）が、半田と反応する材料で形成され
ているため、半田ボール１２はスルーホール２と強固に
密着する。
【００１０】次にリワークは以下の様に行う。まず不良
ＬＳＩチップが発見された場合には、パッケージを加熱
し、樹脂あるいはガラスの接着力を低下させ、リッド１
０を単層セラミック基板１から剥離する。次にＬＳＩチ
ップ６とＭＣＭ基板７間が半田で接続されている場合は
半田を溶かし、ボンディング・ワイヤーで結線されてい
る場合はワイヤーを切断した後、不良のＬＳＩチップを
ＭＣＭ基板７から、リッド１０を剥離したときと同様の
方法で剥離し、良品と交換する。ＬＳＩチップ交換後
は、請求項２に記載の本発明の製造方法に従いＭＣＭを
パッケージすることにより、リワークが終了する。
ＬＳＩチップが発見された場合には、パッケージを加熱
し、樹脂あるいはガラスの接着力を低下させ、リッド１
０を単層セラミック基板１から剥離する。次にＬＳＩチ
ップ６とＭＣＭ基板７間が半田で接続されている場合は
半田を溶かし、ボンディング・ワイヤーで結線されてい
る場合はワイヤーを切断した後、不良のＬＳＩチップを
ＭＣＭ基板７から、リッド１０を剥離したときと同様の
方法で剥離し、良品と交換する。ＬＳＩチップ交換後
は、請求項２に記載の本発明の製造方法に従いＭＣＭを
パッケージすることにより、リワークが終了する。
【００１１】
【実施例】図１に本発明の実施例の断面図を示す。本発
明は、両端で電気的な接続がなされている多数のスルー
ホール２を有する単層セラミック基板１上に、複数のＬ
ＳＩチップ６が登載されたＭＣＭ基板７、つまりＭＣＭ
が接着されている。さらに該ＭＣＭを保護するようにリ
ッド１０が前記単層セラミック基板１上に接着された構
造となっている。また、前記スルーホール２の下には、
半田による外部ボール電極１３が形成されている。
明は、両端で電気的な接続がなされている多数のスルー
ホール２を有する単層セラミック基板１上に、複数のＬ
ＳＩチップ６が登載されたＭＣＭ基板７、つまりＭＣＭ
が接着されている。さらに該ＭＣＭを保護するようにリ
ッド１０が前記単層セラミック基板１上に接着された構
造となっている。また、前記スルーホール２の下には、
半田による外部ボール電極１３が形成されている。
【００１２】以下、本発明の製造方法を図２の本発明の
ＭＣＭ用ボール・グリッド・アレイ・パッケージの組立
手順を表す図を用い説明する。
ＭＣＭ用ボール・グリッド・アレイ・パッケージの組立
手順を表す図を用い説明する。
【００１３】単層セラミック基板１として、直径０．４
ｍｍのスルーホール２が２２４個形成されたアルミナ基
板を用いた（図３、４参照）。前記単層セラミック基板
１の片面には、スルーホール２の周囲に、Ａｇ−Ｐｄペ
ーストによりパッド電極３が形成してある（図３参
照）。また、前記単層セラミック基板１の上記の面と別
の面には、Ａｇ−Ｐｄペーストによる圧膜配線４とＡｕ
ペーストによるボンディング・パッド５が施されており
（図４参照）、スルーホール２の内壁にも、半田との濡
れ性を良くするためＡｇ−Ｐｄペーストが塗布され、ス
ルーホール２両端の電気的接続が取られている。
ｍｍのスルーホール２が２２４個形成されたアルミナ基
板を用いた（図３、４参照）。前記単層セラミック基板
１の片面には、スルーホール２の周囲に、Ａｇ−Ｐｄペ
ーストによりパッド電極３が形成してある（図３参
照）。また、前記単層セラミック基板１の上記の面と別
の面には、Ａｇ−Ｐｄペーストによる圧膜配線４とＡｕ
ペーストによるボンディング・パッド５が施されており
（図４参照）、スルーホール２の内壁にも、半田との濡
れ性を良くするためＡｇ−Ｐｄペーストが塗布され、ス
ルーホール２両端の電気的接続が取られている。
【００１４】まず前記単層セラミック基板１の圧膜配線
４が施されている側（図４参照）に複数のＬＳＩチップ
６を登載したＭＣＭ基板７を絶縁性接着剤８により接着
した。絶縁性接着剤８の固化は前記絶縁性接着剤８を１
７０℃に２時間保持することにより行った。ここで前記
ＭＣＭ基板７と前記単層セラミック基板１を接着する
際、全てのスルーホール２がＭＣＭ基板７の下に位置し
たのでは気密封止の際のガス抜きが出来ない。そこで、
ＭＣＭ基板７に覆われない位置にもスルーホール２が存
在するように単層セラミック基板１は設計されている。
４が施されている側（図４参照）に複数のＬＳＩチップ
６を登載したＭＣＭ基板７を絶縁性接着剤８により接着
した。絶縁性接着剤８の固化は前記絶縁性接着剤８を１
７０℃に２時間保持することにより行った。ここで前記
ＭＣＭ基板７と前記単層セラミック基板１を接着する
際、全てのスルーホール２がＭＣＭ基板７の下に位置し
たのでは気密封止の際のガス抜きが出来ない。そこで、
ＭＣＭ基板７に覆われない位置にもスルーホール２が存
在するように単層セラミック基板１は設計されている。
【００１５】次に酸素プラズマおよびアルゴンプラズマ
によりＭＣＭ基板７と単層セラミック基板１のクリーニ
ングを行った後、ＬＳＩチップ６とＭＣＭ基板７間、Ｍ
ＣＭ基板７と単層セラミック基板１間をそれぞれＡｕの
ボンディング・ワイヤー９により結線した。次に、結線
が終了した単層セラミック基板１にセラミック製の箱型
のリッド１０をＬＳＩチップ６が登載されたＭＣＭ基板
７を保護するように被せ、接着剤１１で固定した。接着
剤１１はリッド１０と単層セラミック基板１の接触面全
体に塗布し、シールを完全なものとした。接着剤１１の
固化は前述の絶縁性接着剤８と同様、１７０℃の環境に
２時間保持することにより行った。
によりＭＣＭ基板７と単層セラミック基板１のクリーニ
ングを行った後、ＬＳＩチップ６とＭＣＭ基板７間、Ｍ
ＣＭ基板７と単層セラミック基板１間をそれぞれＡｕの
ボンディング・ワイヤー９により結線した。次に、結線
が終了した単層セラミック基板１にセラミック製の箱型
のリッド１０をＬＳＩチップ６が登載されたＭＣＭ基板
７を保護するように被せ、接着剤１１で固定した。接着
剤１１はリッド１０と単層セラミック基板１の接触面全
体に塗布し、シールを完全なものとした。接着剤１１の
固化は前述の絶縁性接着剤８と同様、１７０℃の環境に
２時間保持することにより行った。
【００１６】次にリッド１０が接着された単層セラミッ
ク基板１を前記単層セラミック基板１のスルーホール２
が開いている側が上を向くように反転させた後、スルー
ホール２上に直径０．８ｍｍの半田ボール１２を置い
た。
ク基板１を前記単層セラミック基板１のスルーホール２
が開いている側が上を向くように反転させた後、スルー
ホール２上に直径０．８ｍｍの半田ボール１２を置い
た。
【００１７】最後にパッケージの気密封止を加熱炉内で
行った。まず、上記のスルーホール２上に半田ボール１
２を置いたパッケージを、室温に保持してある加熱炉内
に挿入した。次に加熱炉内を真空に引いた後に窒素ガス
を炉内に導入する、窒素パージを数回繰り返すことによ
り、パッケージ内を完全に窒素ガスで置換した。窒素ガ
ス置換後、炉内温度を半田が溶融する１８３℃以上に昇
温し、半田ボール１２を溶融した。融けた半田がパッド
電極３と反応するとともにスルーホール２を塞ぐことで
気密封止が終了した。また、単層セラミック基板１外側
に残った半田ボール１２は外部ボール電極１３として用
いることができた。以上の手順で単層セラミック基板を
用いたマルチチップモジュール用のパッケージが終了し
た。
行った。まず、上記のスルーホール２上に半田ボール１
２を置いたパッケージを、室温に保持してある加熱炉内
に挿入した。次に加熱炉内を真空に引いた後に窒素ガス
を炉内に導入する、窒素パージを数回繰り返すことによ
り、パッケージ内を完全に窒素ガスで置換した。窒素ガ
ス置換後、炉内温度を半田が溶融する１８３℃以上に昇
温し、半田ボール１２を溶融した。融けた半田がパッド
電極３と反応するとともにスルーホール２を塞ぐことで
気密封止が終了した。また、単層セラミック基板１外側
に残った半田ボール１２は外部ボール電極１３として用
いることができた。以上の手順で単層セラミック基板を
用いたマルチチップモジュール用のパッケージが終了し
た。
【００１８】
【発明の効果】本発明では、ＭＣＭを積層セラミック基
板ではなく安価な単層セラミック基板上に実装している
ため、セラミック基板の単価を４分の１に低くすること
ができた。
板ではなく安価な単層セラミック基板上に実装している
ため、セラミック基板の単価を４分の１に低くすること
ができた。
【００１９】また半田ボールを溶融し、単層セラミック
基板のスルーホールを塞ぐことにより気密封止を行うた
め、多数個のパッケージを加熱炉により一括処理するこ
とができた。
基板のスルーホールを塞ぐことにより気密封止を行うた
め、多数個のパッケージを加熱炉により一括処理するこ
とができた。
【００２０】以上のように本発明を用いることにより、
ＭＣＭの高速応答、高密度配線という特徴を損なわず、
低コストで組立ができるＭＣＭ用パッケージが実現でき
た。
ＭＣＭの高速応答、高密度配線という特徴を損なわず、
低コストで組立ができるＭＣＭ用パッケージが実現でき
た。
【図１】図１は本発明の実施例の断面を示す図である。
【図２】図２は本発明の組立手順を表す図である。
【図３】図３は本発明で用いる単層セラミック基板の一
面を示す図である。
面を示す図である。
【図４】図４は本発明で用いる単層セラミック基板の他
の一面を示す図である。
の一面を示す図である。
【図５】図５は従来のピン・グリッド・アレイ・タイプ
のパッケージの断面を示す図である。
のパッケージの断面を示す図である。
【図６】図６は従来のプラスチック・パッケージの断面
を示す図である。
を示す図である。
１ 単層セラミック基板 ２ スルーホール ３ パッド電極 ４ 厚膜配線 ５ ボンディング・パッド ６ ＬＳＩチップ ７ ＭＣＭ基板 ８ 絶縁性接着剤 ９ ボンディング・ワイヤー １０ リッド １１ 接着剤 １２ 半田ボール １３ 外部ボール電極 ２１ 積層セラミック基板 ２２ ピン・グリッド・アレイ ２３ ウェルドリング ２４ 電気溶接部 ２５ ダイパッド ２６ リードフレーム ２７ モールド樹脂
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/04 25/18
Claims (2)
- 【請求項１】 マルチチップ・モジュールを外気環境か
ら遮断するパッケージにおいて、両端で電気的な接続が
なされている多数のスルーホールと前記スルーホールの
周囲に位置する半田と反応する材料で形成されたパッド
電極及び厚膜配線が形成された単層セラミック基板と、
前記スルーホールを塞いでいる半田の外部ボール電極
と、前記単層セラミック基板上に登載されたマルチチッ
プ・モジュールを覆うセラミックまたは金属のリッドに
より構成されていることを特徴とするマルチチップ・モ
ジュール用ボール・グリッド・アレイ・パッケージ。 - 【請求項２】 請求項１のマルチチップ・モジュール用
ボール・グリッド・アレイ・パッケージにおいて、上記
各部品を樹脂またはガラスにより固定した後に、前記単
層セラミック基板のスルーホール上に置いた半田ボール
を真空あるいは不活性ガス雰囲気下で溶融し、パッド電
極と反応させると同時に前記スルーホールを半田で塞ぐ
ことによってパッケージを気密封止し、かつスルーホー
ル外に残った半田を外部ボール電極とすることを特徴と
したマルチチップ・モジュール用ボール・グリッド・ア
レイ・パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6201817A JPH0864721A (ja) | 1994-08-26 | 1994-08-26 | マルチチップ・モジュール用ボール・グリッド・アレイ・パッケージおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6201817A JPH0864721A (ja) | 1994-08-26 | 1994-08-26 | マルチチップ・モジュール用ボール・グリッド・アレイ・パッケージおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0864721A true JPH0864721A (ja) | 1996-03-08 |
Family
ID=16447403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6201817A Pending JPH0864721A (ja) | 1994-08-26 | 1994-08-26 | マルチチップ・モジュール用ボール・グリッド・アレイ・パッケージおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0864721A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6032852A (en) * | 1997-09-22 | 2000-03-07 | Trw Inc. | Reworkable microelectronic multi-chip module |
| US6229208B1 (en) * | 1997-12-09 | 2001-05-08 | Trw Inc. | Postless large multichip module with ceramic lid for space applications |
| KR20030052125A (ko) * | 2001-12-20 | 2003-06-26 | 동부전자 주식회사 | 반도체 패키지 및 그 제조 방법 |
| KR100656295B1 (ko) * | 2004-11-29 | 2006-12-11 | (주)웨이브닉스이에스피 | 선택적 양극 산화된 금속을 이용한 패키지 및 그 제작방법 |
| CN110828606A (zh) * | 2019-12-09 | 2020-02-21 | 中国电子科技集团公司第四十三研究所 | 一种陶瓷光电耦合器及其制造方法 |
-
1994
- 1994-08-26 JP JP6201817A patent/JPH0864721A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6032852A (en) * | 1997-09-22 | 2000-03-07 | Trw Inc. | Reworkable microelectronic multi-chip module |
| US6050476A (en) * | 1997-09-22 | 2000-04-18 | Trw Inc. | Reworkable microelectronic multi-chip module |
| US6229208B1 (en) * | 1997-12-09 | 2001-05-08 | Trw Inc. | Postless large multichip module with ceramic lid for space applications |
| KR20030052125A (ko) * | 2001-12-20 | 2003-06-26 | 동부전자 주식회사 | 반도체 패키지 및 그 제조 방법 |
| KR100656295B1 (ko) * | 2004-11-29 | 2006-12-11 | (주)웨이브닉스이에스피 | 선택적 양극 산화된 금속을 이용한 패키지 및 그 제작방법 |
| CN110828606A (zh) * | 2019-12-09 | 2020-02-21 | 中国电子科技集团公司第四十三研究所 | 一种陶瓷光电耦合器及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4897508A (en) | Metal electronic package | |
| US4480262A (en) | Semiconductor casing | |
| US6528875B1 (en) | Vacuum sealed package for semiconductor chip | |
| US4594770A (en) | Method of making semiconductor casing | |
| US5650915A (en) | Thermally enhanced molded cavity package having a parallel lid | |
| US5303457A (en) | Method for packaging microelectronic frequency selection components | |
| US4577056A (en) | Hermetically sealed metal package | |
| US6574107B2 (en) | Stacked intelligent power module package | |
| EP0488783A2 (en) | Lead frame for semiconductor device comprising a heat sink | |
| JPH02342A (ja) | 集積回路チツプ取付けおよびパツケ−ジ組立体 | |
| KR100271113B1 (ko) | 글래스/금속 패키지 및 그 제조 방법 | |
| JPS6031102B2 (ja) | 集積回路パツケージおよびその製作方法 | |
| JPH0864721A (ja) | マルチチップ・モジュール用ボール・グリッド・アレイ・パッケージおよびその製造方法 | |
| EP0098176A2 (en) | The packaging of semiconductor chips | |
| JP2792377B2 (ja) | 半導体装置 | |
| EP0081419A2 (en) | High lead count hermetic mass bond integrated circuit carrier | |
| KR0168841B1 (ko) | 금속전자 패키지 및 그 제조공정 | |
| JPH0714651U (ja) | 中空封止パッケージ | |
| JPH03235360A (ja) | 樹脂封止型半導体装置 | |
| JP2685083B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| KR100641511B1 (ko) | 고집적 반도체 패키지 및 그 제조 방법 | |
| JP2870501B2 (ja) | 半導体装置 | |
| JP3051225B2 (ja) | 集積回路用パッケージ | |
| CA1304172C (en) | Metal electronic package | |
| JPH03234044A (ja) | パッケージの組立方法とパッケージ |